CN105810241A - 电阻式存储器的控制方法 - Google Patents

电阻式存储器的控制方法 Download PDF

Info

Publication number
CN105810241A
CN105810241A CN201610027106.XA CN201610027106A CN105810241A CN 105810241 A CN105810241 A CN 105810241A CN 201610027106 A CN201610027106 A CN 201610027106A CN 105810241 A CN105810241 A CN 105810241A
Authority
CN
China
Prior art keywords
control signal
resistance
type memory
action
operation period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610027106.XA
Other languages
English (en)
Other versions
CN105810241B (zh
Inventor
许家荣
孙文堂
罗俊元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN105810241A publication Critical patent/CN105810241A/zh
Application granted granted Critical
Publication of CN105810241B publication Critical patent/CN105810241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种电阻式存储器的控制方法。首先，开始对该电阻式存储器进行一动作，使得电阻式存储器为一特定状态。接着，开始一运作周期。在运作周期的一第一子周期时，提供一第一极性的一第一控制信号。在运作周期的一第二子周期时，提供一第二极性的一第二控制信号。在运作周期的一第三子周期时，提供该第一极性的一第三控制信号。在运作周期的一第四子周期时，提供一读取信号，使得该电阻性存储器产生一读取电流。而根据读取电流，控制电路即据以验证该电阻式存储器是否为该特定状态。

Description

电阻式存储器的控制方法
技术领域
本发明涉及一种存储器的控制方法，且特别涉及一种电阻式存储器(resistiverandom-accessmemory)的控制方法。
背景技术
电阻式存储器(resistiverandom-accessmemory，RRAM)是一种非易失性存储器(non-volatilememory)。由于电阻式存储器具有大存储容量、快速存取速度的优势，因此存储器厂商已经开始投入电阻式存储器的开发与研究。
请参照图1，其所绘示为电阻式存储器的结构。如图1所示，电阻式存储器100包括堆迭的上电极102、绝缘层104、下电极106。当电阻式存储器制造完成之后，其为初始状态(initialstate)。
在电阻式存储器100开始正式运作之前，需要先进行一形成动作(formingaction)。在形成动作时，在上电极102与下电极106之间加上第一电压差(例如+3V)。例如，上电极102接收+3V，下电极106接收接地电压。在形成动作时，绝缘层104中聚集的氧空位会形成可导电的裂缝108，且可导电的裂缝108连接在上电极102与下电极106之间。当电阻式存储器100中形成裂缝108之后，即完成形成动作。此时，上电极102与下电极106之间为低电阻值的设定状态(setstate)。而电阻式存储器100经过形成动作之后，电阻式存储器100即可以正常运作。
在低电阻值的设定状态时，可经由一重置动作(resetaction)将电阻式存储器100变更为高电阻值的重置状态(resetstate)。在重置动作时，在上电极102与下电极106之间加上第二电压差(例如-3V)。此时，上电极102接收-3V，下电极106接收接地电压。在重置动作时，绝缘层104中的裂缝108会经由氧化还原程序(redoxprocess)，使得裂缝108不会连接在上电极102与下电极106之间。当重置动作完成后，上电极102与下电极106之间为高电阻值的重置状态。
在高电阻值的重置状态时，可经由一设定动作(setaction)将电阻式存储器100变更为低电阻值的设定状态。在设定动作时，在上电极102与下电极106之间加上第三电压差(例如+3V)。此时，上电极102接收+3V，下电极106接收接地电压。在设定动作时，绝缘层104中的裂缝108会再次连接在上电极102与下电极106之间。当设定动作完成后，上电极102与下电极104之间为低电阻值的设定状态。
由以上的说明可知，在编程周期(programcycle)的编程动作(programaction)时，电阻式存储器100可经由设定动作或者重置动作而成为设定状态或者重置状态。而上述设定状态与重置状态即为电阻式存储器100的二种存储状态。
再者，在读取周期(readcycle)的读取动作(readaction)时，在上电极102与下电极106之间提供读取电压(例如0.1V～0.5V)，即可根据电阻式存储器100所产生的读取电流来判定电阻式存储器100为开启状态或者断开状态。亦即，当电阻式存储器100为设定状态时会产生较大的读取电流；当电阻式存储器100为重置状态时会产生较小的读取电流。
然而，由于现今电阻式存储器100的工艺不稳定，造成电阻式存储器100的可靠度(reliability)太低。因此需要利用多个运作周期(operationperiod)来完成一次设定动作或者重置动作。
请参照图2A，其所绘示为已知电阻式存储器进行设定动作与重置动作时的波形(waveform)示意图。基本上，电阻式存储器会连接至一控制电路(未绘示)，并由控制电路来对电阻式存储器进行设定动作或者重置动作。
在设定动作与重置动作的过程皆需要多个运作周期Oper1～Oper4。再者，在设定动作中，每一个运作周期更区分为一设定周期(settingperiod)与一验证周期(verifyingperiod)。在重置动作中，每一个运作周期更区分为一重置周期(resettingperiod)与一验证周期。
如图2A中的设定动作所示，在第一运作周期Oper1中的设定周期时，提供设定电压Vset(例如，+3V)至电阻式存储器的上电极与下电极，用以使得电阻式存储器呈现设定状态。在之后的验证周期时，提供读取电压Vv至电阻式存储器的上电极与下电极，使得电阻式存储器产生读取电流供控制电路进行验证。
当控制电路根据读取电流确认电阻式存储器为设定状态时，则不再进行后续的第二运作周期Oper2。反之，当控制电路根据读取电流确认电阻式存储器不为设定状态时，则继续进行后续的第二运作周期Oper2。换句话说，在设定动作的过程，控制电路可能会执行多次的运作周期，直到电阻式存储器被确认为设定状态为止。
同理，如图2A中的重置动作所示，在第一运作周期Oper1中的重置周期时，提供重置电压Vreset(例如，-3V)至电阻式存储器的上电极与下电极，用以使得电阻式存储器呈现重置状态。在之后的验证周期时，提供读取电压Vv至电阻式存储器的上电极与下电极，使得电阻式存储器产生读取电流供控制电路进行验证。
当控制电路根据读取电流确认电阻式存储器为重置状态时，则不再进行后续的第二运作周期Oper2；反之，当控制电路根据读取电流确认电阻式存储器不为重置状态时，则继续进行后续的第二运作周期Oper2。换句话说，在重置动作的过程，控制电路可能会执行多次的运作周期，直到电阻式存储器被确认为重置状态为止。
请参照图2B，其所绘示为已知电阻式存储器进行设定动作与重置动作时的另一波形(waveform)示意图。基本上，设定动作与重置动作的过程需要多个运作周期Oper1～Oper3。而每个运作周期中更区分为一设定周期、一重置周期与一验证周期。其中，在设定动作时依序经过设定周期、验证周期与重置周期；在重置动作时依序经过重置周期、验证周期与设定周期。
其中，在设定周期时，控制电路提供设定电压Vset(例如，+3V)至电阻式存储器的上电极与下电极，用以使得电阻式存储器呈现设定状态。在验证周期时，控制电路提供读取电压Vv至电阻式存储器的上电极与下电极，使得电阻式存储器产生读取电流供控制电路进行验证。在重置周期时，提供重置电压Vreset(例如，-3V)至电阻式存储器的上电极与下电极，用以使得电阻式存储器呈现重置状态。
如图2B中的设定动作所示，在第一运作周期Oper1中的设定周期时，先控制电阻式存储器呈现设定状态。在之后的验证周期时，再根据电阻式存储器产生的读取电流供控制电路进行验证。
接着，当控制电路确认电阻式存储器为设定状态时，则不进行第一运作周期Oper1中的重置周期，并结束设定动作。反之，当控制电路根据读取电流确认电阻式存储器不为设定状态时，则进行重置周期后继续进行后续的第二运作周期Oper2。
由图2B所示可知，在设定动作的流程中，共执行了三次运作周期Oper1～Oper3。并且直到第三运作周期Oper3的验证周期才确认电阻式存储器呈现设定状态，并且不再执行重置周期。
如图2B中的重置动作所示，在第一运作周期Oper1中的重置周期时，先控制电阻式存储器呈现重置状态。在之后的验证周期时，再根据电阻式存储器产生的读取电流供控制电路进行验证。
接着，当控制电路确认电阻式存储器为重置状态时，则不进行第一运作周期中的设定周期，并结束重置动作；反之，当控制电路根据读取电流确认电阻式存储器不为重置状态时，则进行重置周期后继续进行后续的第二运作周期Oper2。
由图2B所示可知，在重置动作的流程中，共执行了二次运作周期Oper1～Oper2。并且直到第二运作周期Oper2的验证周期才确认电阻式存储器呈现重置状态，并且不再执行设定周期。
利用上述所述的信号来对电阻式存储器进行设定动作后，仍无法稳定的控制电阻式存储器呈现设定状态。同理，利用上述所述的信号来对电阻式存储器进行重置动作后，仍无法稳定的控制电阻式存储器呈现重置状态。
发明内容
本发明的主要目的在于提出一种电阻式存储器的控制方法，此控制方法提供各种信号运用于电阻式存储器的设定动作与重置动作。
本发明涉及一种电阻式存储器的控制方法，包括下列步骤：(a1)开始对该电阻式存储器进行一动作，用以变更该电阻式存储器至一特定状态；(a2)开始一运作周期；(a3)在该运作周期的一第一子周期时，提供一第一极性的一第一控制信号至该电阻式存储器；(a4)在该运作周期的一第二子周期时，提供一第二极性的一第二控制信号至该电阻式存储器；(a5)在该运作周期的一第三子周期时，提供该第一极性的一第三控制信号至该电阻式存储器；以及(a6)在该运作周期的一第四子周期时，提供一读取信号至该电阻式存储器，使得该电阻性存储器产生一读取电流用以验证该电阻式存储器是否为该特定状态。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1所绘示为电阻式存储器的结构。
图2A所绘示为已知电阻式存储器进行设定动作与重置动作时的波形(waveform)示意图。
图2B所绘示为已知电阻式存储器进行设定动作与重置动作时的另一波形(waveform)示意图。
图3A所绘示为本发明电阻式存储器的控制方法的第一实施例。
图3B所绘示为第一实施例在设定动作与重置动作所产生的波形(waveform)示意图。
图4A所绘示为本发明电阻式存储器的控制方法的第二实施例。
图4B所绘示为第二实施例在设定动作与重置动作所产生的波形(waveform)示意图。
图5A所绘示为本发明电阻式存储器的控制方法的第三实施例。
图5B所绘示为第三实施例在设定动作与重置动作所产生的波形(waveform)示意图。
图6所绘示为第四实施例在设定动作与重置动作所产生的波形(waveform)示意图。
【符号说明】
100：电阻式存储器
102：上电极
104：绝缘层
106：下电极
108：裂缝
S310～S392：步骤流程
具体实施方式
请参照图3A，其所绘示为本发明电阻式存储器的控制方法的第一实施例。基本上，电阻式存储器会连接至一控制电路(未绘示)，并由控制电路来进行图3A的流程。
首先，动作开始(步骤S310)。接着，开始一运作周期(步骤S320)。其中，运作周期依序被区分为四个子周期。
在第一子周期时，提供第一极性(polarity)的第一控制信号至电阻式存储器(步骤S330)；在第二子周期时，提供第二极性的第二控制信号至电阻式存储器(步骤S340)；在第三子周期时，提供第一极性的第三控制信号至电阻式存储器(步骤S350)；在第四子周期时，提供读取信号(或者读取电压)至电阻式存储器，使得电阻式存储器产生一读取电流，用以验证电阻式存储器是否成为一特定状态(步骤S360)。
接着，根据读取电流判断出电阻式存储器为特定状态时(步骤S370)，则结束动作(步骤S380)；反之，根据读取电流判断出电阻式存储器不为特定状态时(步骤S370)，则回到步骤S320。
请参照图3B，其所绘示为第一实施例在设定动作与重置动作所产生的波形(waveform)示意图。基本上，第一实施例中所述的动作可为针对电阻式存储器所进行的设定动作，而特定状态即为设定状态。或者，上述的动作可为针对电阻式存储器所进行的重置动作，而特定状态即为重置状态。以下详细说明的：
如图3B所示，在设定动作时，开始第一运作周期Oper1。其中，第一运作周期Oper1依序被区分为四个子周期I～IV，且第一控制信号c1、第二控制信号c2、第三控制信号c3与读取信号c4组成第一运作周期Oper1中的波形(waveform)。
在第一子周期I时，提供正极性的第一控制信号c1至电阻式存储器，用以控制电阻式存储器呈现设定状态。接着，在第二子周期II时，提供负极性的第二控制信号c2至电阻式存储器。接着，在第三子周期III时，提供正极性的第三控制信号c3至电阻式存储器，用以控制电阻式存储器呈现设定状态。接着，在第四子周期IV时，提供读取信号c4至电阻式存储器，使得电阻式存储器产生一读取电流，用以验证电阻式存储器是否成为设定状态。
接着，当电阻式存储器被确认为设定状态时，即结束设定动作；反之，当电阻式存储器被确认不为设定状态时，则继续开始第二运作周期Oper2。
根据以上的说明可知，在设定动作的过程，控制电路可能会执行多次的运作周期，直到电阻式存储器被确认为设定状态为止。
再者，上述的第一控制信号c1、第二控制信号c2与第三控制信号c3可为电压信号或者电流信号。并且，该第三控制信号c3的振幅(amplitude)Vs2大于或等于第一控制信号c1的振幅Vs1，第一控制信号c1的振幅Vs1大于第二控制信号c2的振幅Vsr。再者，读取信号c4的振幅为读取电压Vv约为+0.1V～+0.5V。
在实际的运用中，第一控制信号c1振幅Vs1的范围为+2V～+3V，脉冲宽度约为100ns；第二控制信号c2振幅Vsr的范围为-0.8V～-1.5V，脉冲宽度约为20ns；第三控制信号c3振幅Vs2的范围为+3V～+3.5V，脉冲宽度约为2μs。
由以上的说明可知，在设定动作的过程，依序提供交替极性的第一控制信号c1、第二控制信号c2与第三控制信号c3。如此可以大幅改善电阻式存储器的稳定度(stability)、数据维持(dataretention)、可靠度(reliability)。
同理，如图3B所示，在重置动作时，开始第一运作周期Oper1。其中，第一运作周期依序被区分为四个子周期I～IV，且第一控制信号c1、第二控制信号c2、第三控制信号c3与读取信号c4组成第一运作周期Oper1中的波形(waveform)。
在第一子周期I时，提供负极性的第一控制信号c1至电阻式存储器，用以控制电阻式存储器呈现重置状态。接着，在第二子周期II时，提供正极性的第二控制信号c2至电阻式存储器。接着，在第三子周期III时，提供负极性的第三控制信号c3至电阻式存储器，用以控制电阻式存储器呈现重置状态。接着，在第四子周期IV时，提供读取信号c4至电阻式存储器，使得电阻式存储器产生一读取电流，用以验证电阻式存储器是否成为重置状态。
接着，当电阻式存储器被确认为重置状态时，即结束重置动作；反之，当电阻式存储器被确认不为重置状态时，则继续开始第二运作周期Oper2。
根据以上的说明可知，在重置动作的过程，控制电路可能会执行多次的运作周期，直到电阻式存储器被确认为重置状态为止。
再者，上述的第一控制信号c1、第二控制信号c2与第三控制信号c3可为电压信号或者电流信号；并且，该第三控制信号c3的振幅(amplitude)Vr2大于或等于第一控制信c1的振幅Vr1，第一控制信号c1的振幅Vr1大于第二控制信号c2的振幅Vss。再者，读取信号c4的振幅为读取电压Vv约为+0.1V～+0.5V。
在实际的运用中，第一控制信号c1振幅Vr1的范围为-2V～-3V，脉冲宽度约为100ns；第二控制信号c2振幅Vss的范围为+0.8V～+1.5V，脉冲宽度约为20ns；第三控制信号c3振幅Vr2的范围为-3V～-3.5V，脉冲宽度约为2μs。
由以上的说明可知，在重置动作的过程，依序提供交替极性的第一控制信号c1、第二控制信号c2与第三控制信号c3。如此可以大幅改善电阻式存储器的稳定度(stability)、数据维持(dataretention)、可靠度(reliability)。
请参照图4A，其所绘示为本发明电阻式存储器的控制方法的第二实施例。相较于第一实施例，增加了步骤S390的流程。以下仅介绍此步骤，其于步骤不再赘述。
根据本发明的第二实施例，在确认电阻式存储器不为特定状态时，先更新第一控制信号、第二控制信号或者第三控制信号的振幅(步骤S390)。之后，再执行步骤S320。
由第二实施例的流程可知，进入下一个运作周期之前，需要先更新第一控制信号、第二控制信号或者第三控制信号的振幅。基本上，第二实施例的步骤S390可以同时更新三个控制信号的振幅、任二个控制信号的振幅、或者任一个控制信号的振幅。
请参照图4B，其所绘示为第二实施例在设定动作与重置动作所产生的波形示意图。
由设定动作的波形(waveform)可知，进入第二运作周期Oper2时，会依序提供更新的第一控制信号c1'、更新的第二控制信号c2'、更新的第三控制信号c3'至电阻式存储器。同理，进入第三运作周期Oper3时，会依序提供更新的第一控制信号c1”、更新的第二控制信号c2”、更新的第三控制信号c3”至电阻式存储器。
再者，在设定动作流程中，每个动作周期中的第三控制信号的振幅大于或等于第一控制信号的振幅，第一控制信号的振幅大于第二控制信号的振幅。例如，第二运作周期Oper2中，该第三控制信号c3'的振幅Vs2'大于或等于第一控制信c1'的振幅Vs1'，第一控制信号c1'的振幅Vs1'大于第二控制信号c2'的振幅Vsr'。以及，第三运作周期Oper3中，该第三控制信号c3”的振幅Vs2”大于或等于第一控制信c1'的振幅Vs1”，第一控制信号c1”的振幅Vs1”大于第二控制信号c2”的振幅Vsr”。
另外，由重置动作的波形(waveform)可知，进入第二运作周期Oper2时，会依序提供更新的第一控制信号c1'、更新的第二控制信号c2'、更新的第三控制信号c3'至电阻式存储器。同理，进入第三运作周期Oper3时，会依序提供更新的第一控制信号c1”、更新的第二控制信号c2”、更新的第三控制信号c3”至电阻式存储器。
再者，在重置动作流程中，每个动作周期中的第三控制信号的振幅大于或等于第一控制信号的振幅，第一控制信号的振幅大于第二控制信号的振幅。
例如，第二运作周期Oper2中，该第三控制信号c3'的振幅Vr2'大于或等于第一控制信c1'的振幅Vr1'，第一控制信号c1'的振幅Vr1'大于第二控制信号c2'的振幅Vss'。以及，第三运作周期Oper3中，该第三控制信号c3”的振幅Vr2”大于或等于第一控制信c1”的振幅Vr1”，第一控制信号c1”的振幅Vr1”大于第二控制信号c2”的振幅Vss”。
请参照图5A，其所绘示为本发明电阻式存储器的控制方法的第三实施例。相较于第一实施例，增加了步骤S392的流程。以下仅介绍此步骤，其于步骤不再赘述。
根据本发明的第三实施例，在确认电阻式存储器不为特定状态时，先更新第一控制信号、第二控制信号或者第三控制信号的脉冲宽度(pulsewidth)(步骤S392)。之后，再执行步骤S320。
由第三实施例的流程可知，进入下一个运作周期之前，需要先更新第一控制信号、第二控制信号或者第三控制信号的脉冲宽度，而振幅维持不变。基本上，第三实施例的步骤S392可以同时更新三个控制信号的脉冲宽度、任二个控制信号的脉冲宽度、或者任一个控制信号的脉冲宽度。
请参照图5B，其所绘示为第三实施例在设定动作与重置动作所产生的波形示意图。
由设定动作的波形(waveform)可知，进入第二运作周期Oper2时，会提供更新脉冲宽度的第一控制信号c1'、第二控制信号c2'、第三控制信号c3'至电阻式存储器。同理，入第三运作周期Oper3时，会提供更新脉冲宽度的第一控制信号c1”、第二控制信号c2”、第三控制信号c3”至电阻式存储器。
另外，由重置动作的波形(waveform)可知，进入第二运作周期Oper2时，会依序更新脉冲宽度的第一控制信号c1'、第二控制信号c2'、第三控制信号c3'至电阻式存储器。同理，进入第三运作周期Oper3时，会提供更新脉冲宽度的第一控制信号c1”、第二控制信号c2”、第三控制信号c3”至电阻式存储器。
再者，根据第二实施例以及第三实施例的说明，在此领域的技术人员也可以修改控制流程。在进入下一个动作周期之前，同时更新控制信号的振幅与脉冲宽度，并实现本发明的设定动作与重置动作。
再者，上述的三个实施例中，在每一个子周期中皆提供单一脉冲的控制信号来进行说明。然而，本发明并不限定于此，上述的三个实施例中，在每个子周期中的控制信号皆可以由多个脉冲所组成。
请参照图6，其所绘示为本发明的第四实施例在设定动作与重置动作所产生的波形示意图。相较于第一实施例，在每一个子周期中的控制信号皆由多个脉冲所组成。
举例来说，在设定动作的过程中，在第一子周期I中提供正极性的第一控制信号c1至电阻式存储器，且第一控制信号c1由振幅为Vs1的多个脉冲所组成，用以控制电阻式存储器呈现设定状态。接着，在第二子周期II时，提供负极性的第二控制信号c2至电阻式存储器，且第二控制信号c2由振幅为Vsr的多个脉冲所组成。接着，在第三子周期III时，提供正极性的第三控制信号c3至电阻式存储器，且第三控制信号c3由振幅为Vs2的多个脉冲所组成，用以控制电阻式存储器呈现设定状态。接着，在第四子周期IV时，提供读取电压Vv至电阻式存储器，使得电阻式存储器产生一读取电流，用以验证电阻式存储器是否成为设定状态。
举例来说，在重置动作的过程中，在第一子周期I中提供负极性的第一控制信号c1至电阻式存储器，且第一控制信号c1由振幅为Vr1的多个脉冲所组成，用以控制电阻式存储器呈现重置状态。接着，在第二子周期II时，提供正极性的第二控制信号c2至电阻式存储器，且第二控制信号c2由振幅为Vss的多个脉冲所组成。接着，在第三子周期III时，提供负极性的第三控制信号c3至电阻式存储器，且第三控制信号c3由振幅为Vr2的多个脉冲所组成，用以控制电阻式存储器呈现重置状态。接着，在第四子周期IV时，提供读取电压Vv至电阻式存储器，使得电阻式存储器产生一读取电流，用以验证电阻式存储器是否成为设定状态。
由以上的说明可知，本发明提出一种电阻式存储器的控制方法，此控制方法提供各种信号运用于电阻式存储器的设定动作与重置动作。在设定动作的过程，依序提供交替极性的第一控制信号c1、第二控制信号c2与第三控制信号c3至电阻式存储器。同理，在重置动作的过程，依序提供交替极性的第一控制信号c1、第二控制信号c2与第三控制信号c3至电阻式存储器。如此可以大幅改善电阻式存储器的稳定度(stability)、数据维持(dataretention)、可靠度(reliability)。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (12)

1.一种电阻式存储器的控制方法，包括下列步骤：
(a1)开始对该电阻式存储器进行一动作，用以变更该电阻式存储器至一特定状态；
(a2)开始一运作周期；
(a3)在该运作周期的一第一子周期时，提供一第一极性的一第一控制信号至该电阻式存储器；
(a4)在该运作周期的一第二子周期时，提供一第二极性的一第二控制信号至该电阻式存储器；
(a5)在该运作周期的一第三子周期时，提供该第一极性的一第三控制信号至该电阻式存储器；以及
(a6)在该运作周期的一第四子周期时，提供一读取信号至该电阻式存储器，使得该电阻性存储器产生一读取电流用以验证该电阻式存储器是否为该特定状态。
2.如权利要求1所述的控制方法，其中该第三控制信号的振幅大于或等于该第一控制信号的振幅；该第一控制信号的振幅大于该第二控制信号的振幅。
3.如权利要求2所述的控制方法，其中(a6)步骤中还包括下列步骤：
(b1)当确认该电阻式存储器为该特定状态时，结束该动作；以及
(b2)当确认该电阻式存储器不为该特定状态时，回到步骤(a2)。
4.如权利要求2所述的控制方法，其中(a6)步骤中还包括下列步骤：
(c1)当确认该电阻式存储器为该特定状态时，结束该动作；以及
(c2)当确认该电阻式存储器不为该特定状态时，更新该第一控制信号、该第二控制信号或者该第三控制信号后，回到步骤(a2)。
5.如权利要求4所述的控制方法，其中在(c2)步骤中，更新该第一控制信号、该第二控制信号或者该第三控制信号的振幅或者脉冲宽度。
6.如权利要求2所述的控制方法，其中该动作为一设定动作，且该特定状态为一设定状态。
7.如权利要求2所述的控制方法，其中该动作为一重置动作，且该特定状态为一重置状态。
8.如权利要求2所述的控制方法，其中该第一控制信号、该第二控制信号以及该第三控制信号为一电压信号或者一电流信号。
9.如权利要求2所述的控制方法，其中该读取信号为一读取电压。
10.如权利要求2所述的控制方法，其中该第一控制信号为一单一脉冲控制信号或者一多脉冲控制信号。
11.如权利要求2所述的控制方法，其中该第二控制信号为一单一脉冲控制信号或者一多脉冲控制信号。
12.如权利要求2所述的控制方法，其中该第三控制信号为一单一脉冲控制信号或者一多脉冲控制信号。
CN201610027106.XA 2015-01-21 2016-01-15 电阻式存储器的控制方法 Active CN105810241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562105744P 2015-01-21 2015-01-21
US62/105,744 2015-01-21

Publications (2)

Publication Number Publication Date
CN105810241A true CN105810241A (zh) 2016-07-27
CN105810241B CN105810241B (zh) 2018-11-09

Family

ID=56408331

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610027106.XA Active CN105810241B (zh) 2015-01-21 2016-01-15 电阻式存储器的控制方法
CN201610026947.9A Pending CN105810709A (zh) 2015-01-21 2016-01-15 电阻式存储器的记忆胞阵列

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610026947.9A Pending CN105810709A (zh) 2015-01-21 2016-01-15 电阻式存储器的记忆胞阵列

Country Status (4)

Country Link
US (1) US9484094B2 (zh)
JP (2) JP6124269B2 (zh)
CN (2) CN105810241B (zh)
TW (2) TWI582773B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986720A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6482959B2 (ja) * 2015-06-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN107688304B (zh) * 2016-08-04 2019-10-18 东元电机股份有限公司 利用控制指令转换波形检核驱动装置控制指令的方法
CN109410997B (zh) * 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
CN109427392B (zh) 2017-09-01 2021-01-12 华邦电子股份有限公司 电阻式存储装置及其写入方法
TWI629682B (zh) * 2017-09-01 2018-07-11 華邦電子股份有限公司 電阻式記憶體儲存裝置及其寫入方法
US10515694B2 (en) * 2017-11-03 2019-12-24 Silicon Storage Technology, Inc. System and method for storing multibit data in non-volatile memory
JP6599494B2 (ja) * 2018-02-14 2019-10-30 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6829733B2 (ja) * 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
CN110752229A (zh) * 2019-11-28 2020-02-04 厦门半导体工业技术研发有限公司 一种集成电路和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042933B (zh) * 2007-04-12 2010-05-19 复旦大学 非挥发sram单元、阵列及其操作方法和应用
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8804401B2 (en) * 2012-03-26 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324594B1 (ko) * 1999-06-28 2002-02-16 박종섭 강유전체 메모리 장치
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
JP4894757B2 (ja) * 2005-07-29 2012-03-14 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
US7679952B2 (en) * 2005-12-07 2010-03-16 Nxp B.V. Electronic circuit with a memory matrix
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7440315B2 (en) * 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
WO2009057275A1 (ja) * 2007-10-29 2009-05-07 Panasonic Corporation 不揮発性記憶装置および不揮発性データ記録メディア
WO2009084514A1 (ja) * 2007-12-27 2009-07-09 Nec Corporation 記憶素子、半導体記憶装置、および情報読み出し方法
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
JP4796640B2 (ja) * 2009-05-19 2011-10-19 シャープ株式会社 半導体記憶装置、及び、電子機器
US8233309B2 (en) * 2009-10-26 2012-07-31 Sandisk 3D Llc Non-volatile memory array architecture incorporating 1T-1R near 4F2 memory cell
US8593853B2 (en) * 2010-03-30 2013-11-26 Panasonic Corporation Nonvolatile storage device and method for writing into the same
JP5790660B2 (ja) * 2010-09-28 2015-10-07 日本電気株式会社 半導体装置
JP2013084640A (ja) * 2011-10-06 2013-05-09 Sharp Corp 可変抵抗素子を備える不揮発性メモリセル及び不揮発性半導体記憶装置
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
TWI451570B (zh) * 2011-11-15 2014-09-01 Univ Nat Chiao Tung 多位元電阻切換記憶體元件與陣列
JP2013254539A (ja) * 2012-06-07 2013-12-19 Sharp Corp 半導体記憶装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US9196356B2 (en) * 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. Stackable non-volatile memory
US10157669B2 (en) * 2013-04-02 2018-12-18 Micron Technology, Inc. Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit
JP6251885B2 (ja) * 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042933B (zh) * 2007-04-12 2010-05-19 复旦大学 非挥发sram单元、阵列及其操作方法和应用
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8804401B2 (en) * 2012-03-26 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986720A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
CN111986720B (zh) * 2019-05-21 2023-04-18 台湾积体电路制造股份有限公司 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法

Also Published As

Publication number Publication date
TW201629973A (zh) 2016-08-16
CN105810241B (zh) 2018-11-09
CN105810709A (zh) 2016-07-27
JP2016134191A (ja) 2016-07-25
US20160211020A1 (en) 2016-07-21
JP6282258B2 (ja) 2018-02-21
JP6124269B2 (ja) 2017-05-10
TWI582773B (zh) 2017-05-11
TW201629972A (zh) 2016-08-16
TWI581266B (zh) 2017-05-01
JP2016134193A (ja) 2016-07-25
US9484094B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
CN105810241A (zh) 电阻式存储器的控制方法
JP6591548B2 (ja) ニューロモーフィック記憶回路、それを動作させるための方法、およびそのコンピュータ・プログラム
CN106158016B (zh) 集成电路与其相关的方法
CN109906482A (zh) 包含存储器单元的设备及其操作方法
CN100565642C (zh) 扫描驱动电路以及采用其的有机发光显示器
CN104835519B (zh) 存储器电路及相关方法
CN104412326A (zh) 电阻性存储器的稳定
US9627060B2 (en) Memory circuit and method of programming memory circuit
CN104123960A (zh) 电阻式存储器件和其操作方法
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
CN102789811A (zh) 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法
CN107068180A (zh) 电阻式随机存取存储器装置以及感测电路
CN103093812A (zh) 半导体存储装置及其连续编程控制电路和编程方法
US8503255B2 (en) Semiconductor storage device including plural clock oscillator circuits operating at different frequencies
JPWO2009066500A1 (ja) 半導体装置のコンフィギュレーション方法
CN104882161B (zh) 一种电阻型随机读取存储器及其写操作方法
JP2014154200A (ja) 半導体記憶装置、及びそのデータ制御方法
JP2013048004A (ja) 抵抗変化型素子の抵抗状態変化方法
US9472279B2 (en) Memory cell dynamic grouping using write detection
JP5159847B2 (ja) 抵抗変化メモリ装置
JP6628053B2 (ja) 半導体記憶装置の書き換え方法
TWI534832B (zh) 儲存裝置寫入脈衝控制技術
US9418737B2 (en) Nonvolatile semiconductor memory device and method of controlling the same
CN104464789B (zh) 存储器系统
JP2013069374A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant