CN107068180A - 电阻式随机存取存储器装置以及感测电路 - Google Patents

电阻式随机存取存储器装置以及感测电路 Download PDF

Info

Publication number
CN107068180A
CN107068180A CN201611055692.5A CN201611055692A CN107068180A CN 107068180 A CN107068180 A CN 107068180A CN 201611055692 A CN201611055692 A CN 201611055692A CN 107068180 A CN107068180 A CN 107068180A
Authority
CN
China
Prior art keywords
mentioned
random access
access memory
bit line
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611055692.5A
Other languages
English (en)
Other versions
CN107068180B (zh
Inventor
黄科颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107068180A publication Critical patent/CN107068180A/zh
Application granted granted Critical
Publication of CN107068180B publication Critical patent/CN107068180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻式随机存取存储器装置，包括具有耦接至源极线的多个电阻式随机存取存储器单元的电阻式随机存取存储器阵列、控制器、位线解码器以及感测电路。储存逻辑准位的每一电阻式随机存取存储器单元由对应的位线以及字线选取。控制器选取电阻式随机存取存储器单元，且根据感测信号判断逻辑准位。位线解码器将数据位线耦接至选择的位线。感测电路耦接至数据位线，且将流经电阻式随机存取存储器单元的存储器电流以及参考电流相比而产生感测信号。当操作于重置操作以及反相读取操作时，感测电路自数据位线汲取存储器电流。

Description

电阻式随机存取存储器装置以及感测电路
技术领域
本发明有关于电阻式随机存取存储器的感测电路，特别有关于用以有效地读取以及写入一电阻式随机存取存储器单元的感测电路。
背景技术
近来，新的非挥发性存储器元件，如电阻式随机存取存储器(resistance randomaccess memory，RRAM)，已经被发表出来。电阻式随机存取存储器的一单位单元包括数据储存元件，其中数据储存元件具有两个电极以及放置于两个电极之间的可变电阻材料层。可变电阻材料层即数据储存材料层可因是否具有依据施加于两电极之间的电子信号(电压或电流)而产生穿越电阻性材料层的导电丝(filament)、导电路径或低电阻路径而具有电阻值的可逆变化。
电阻式随机存取存储器装置的读取操作包括两个相反的操作，也就是顺向读取操作(forward read operation)以及反相读取操作(reverse read operation)，电阻式随机存取存储器装置的感测电路可于顺向读取操作以及反相读取操作时，切换于位线以及源极线之间。为了简化感测电路于顺向读取操作以及反相读取操作的动作，我们需要有效率的感测电路来读取电阻式随机存取存储器单元的逻辑准位。
发明内容
有鉴于此，本发明提出一种电阻式随机存取存储器装置，包括一电阻式随机存取存储器阵列、一控制器、一位线解码器以及一感测电路。上述电阻式随机存取存储器阵列包括多个电阻式随机存取存储器组件，上述电阻式随机存取存储器组件耦接至一源极线，其中上述电阻式随机存取存储器组件的每一者由对应的一位线以及对应的一字线所选取，其中上述电阻式随机存取存储器组件的每一者包括一电阻式随机存取存储器单元以及一晶体管。上述电阻式随机存取存储器单元耦接至对应的上述位线且储存一逻辑准位。上述晶体管耦接于上述电阻式随机存取存储器单元以及上述源极线的间，且由对应的上述字线所控制。上述控制器利用一位线信号以及一选择的字线选取一选择的电阻式随机存取存储器单元，其中上述控制器根据一感测信号，判断上述选择的电阻式随机存取存储器单元储存的上述逻辑准位。上述位线解码器根据一位线信号将一数据位线耦接至上述选择的位线。上述感测电路耦接至数据位线且将流经上述选择的电阻式随机存取存储器单元的一存储器电流与一参考电流相比较而产生上述感测信号，其中当上述控制器操作于一重置操作以及一反相读取操作时，上述感测电路自上述数据位线汲取上述存储器电流。
根据本发明的一实施例，当上述控制器操作于上述重置操作以及上述反相读取操作时，上述感测电路将一供应电压施加于上述源极线，其中当上述控制器操作于上述反相读取操作时，上述选择的电阻式随机存取存储器单元的跨压更箝制于一既定准位。
根据本发明的一实施例，上述源极线以及上述数据位线原先就短路在一起，当上述控制器操作于上述重置操作时，上述供应电压缓慢上升。
根据本发明的一实施例，当上述控制器操作于一设置操作以及一顺向读取操作时，上述感测电路将一接地准位提供至上述源极线，并且上述存储器电流自上述数据位线经上述选择的电阻式随机存取存储器单元流至上述源极线，其中当上述控制器操作于上述顺向读取操作时，上述选择的电阻式随机存取存储器单元的跨压更箝制于一既定准位。
根据本发明的一实施例，上述感测电路包括：一第一电流镜、一第一开关、一第二电流镜、一第二开关以及一比较器。上述第一电流镜将一第一节点的上述参考电流乘上一第一转移比例后而复制到一第二节点。上述第一开关根据上述控制器所产生的一第一操作信号的控制而将上述第二节点耦接至上述数据位线。上述第二电流镜将上述数据位线的上述存储器电流乘上一第二转移比例后而复制到上述第二节点。上述第二开关根据上述控制器所产生的一第二操作信号的控制而将上述第二电流镜耦接至上述数据位线，其中当上述控制器操作于上述设置操作以及上述顺向读取操作时，上述第一开关为导通而上述第二开关为不导通，当上述控制器操作于上述重置操作以及上述反相读取操作时，上述第一开关为不导通而上述第二开关为导通。上述比较器将上述第一节点的一第一电压与上述第二节点的一第二电压比较而产生上述感测信号。
根据本发明的另一实施例，上述感测电路更包括一第三开关。上述第三开关根据上述控制器所产生的一使能信号的控制而将上述数据位线耦接至上述源极线以及一第三节点的一者，其中上述第三节点位于上述第一开关以及上述第二开关之间，其中当上述控制器操作于上述设置操作以及上述重置操作时，上述数据位线与上述源极线原先就耦接在一起，随后上述数据位线通过上述第三开关而耦接至上述第三节点。
根据本发明的一实施例，当上述控制器操作于上述顺向读取操作时，上述第一开关用以箝制上述选择的电阻式随机存取存储器单元的跨压，其中上述第一操作信号的电压用以调整上述选择的电阻式随机存取存储器单元的跨压。
根据本发明的一实施例，当上述存储器电流自上述第二节点流至上述数据位线时，上述第一开关为一N型晶体管，其中当上述存储器电流自上述数据位线流至上述第二节点时，上述第一开关为一P型晶体管。
根据本发明的一实施例，当上述控制器操作于上述反相读取操作时，上述第二开关用以箝制上述选择的电阻式随机存取存储器单元的跨压，其中上述第二操作信号的电压用以调整上述选择的电阻式随机存取存储器单元的跨压。
根据本发明的一实施例，当上述存储器电流自上述数据位线流至上述第二电流镜时，上述第二开关为一P型晶体管，其中当上述存储器电流自上述第二电流镜流至上述数据位线时，上述第二开关为一N型晶体管。
本发明更提出一种感测电路，耦接至一数据位线，其中上述电阻式随机存取存储器组件耦接于上述数据位线以及一源极线之间且储存一逻辑准位，其中上述电阻式随机存取存储器组件包括一电阻式随机存取存储器单元以及一晶体管，上述电阻式随机存取存储器单元耦接至上述数据位线，上述晶体管耦接于上述电阻式随机存取存储器单元以及上述源极线之间，上述感测电路包括：一第一电流镜、一第一开关、一第二电流镜、一第二开关以及一比较器。上述第一电流镜将一第一节点的一参考电流乘上一第一转移比例后复制至一第二节点，且根据上述参考电流于上述第一节点产生一第一电压。上述第一开关根据一第一操作信号而将上述第二节点耦接至上述数据位线。上述第二电流镜将流经上述电阻式随机存取存储器组件的一存储器电流乘上一第二转移比例后复制至上述第二节点而于上述第二节点产生一第二电压。上述第二开关根据一第二操作信号而将上述第二电流镜耦接至上述数据位线，其中当上述电阻式随机存取存储器组件操作于一重置操作以及一反相读取操作时，上述第一开关为不导通而上述第二开关为导通。上述比较器将上述第一电压与上述第二电压比较而产生一感测信号，其中当上述电阻式随机存取存储器组件操作于上述重置操作以及上述反相读取操作时，上述感测电路自上述数据位线汲取上述存储器电流，其中上述逻辑准位根据上述感测信号而决定。
根据本发明的一实施例，当上述电阻式随机存取存储器组件操作于上述重置操作以及上述反相读取操作时，上述感测电路将一供应电压施加于上述电阻式随机存取存储器组件的上述源极线，其中当上述电阻式随机存取存储器组件操作于上述反相读取操作时，上述电阻式随机存取存储器组件的跨压更箝制于一既定准位。
根据本发明的一实施例，上述源极线以及上述数据位线原先就耦接在一起，当上述电阻式随机存取存储器组件操作于上述重置操作时，上述供应电压缓慢上升。
根据本发明的一实施例，当上述电阻式随机存取存储器组件操作于上述反相读取操作时，上述第二开关用以箝制上述电阻式随机存取存储器组件的跨压，其中上述第二操作信号的电压用以调整上述电阻式随机存取存储器组件的跨压。
根据本发明的一实施例，当上述存储器电流自上述数据位线流向上述第二电流镜时，上述第二开关为一P型晶体管，其中当上述存储器电流自上述第二电流镜流至上述数据位线时，上述第二开关为一N型晶体管。
根据本发明的一实施例，当上述电阻式随机存取存储器组件操作于一设置操作以及一顺向读取操作时，上述感测电路将一接地准位施加至上述源极线，并且上述存储器电流自上述数据位线经由上述电阻式随机存取存储器组件流向上述源极线，其中当上述电阻式随机存取存储器组件操作于上述顺向读取操作时，上述电阻式随机存取存储器组件的跨压箝制于一既定准位。
根据本发明的一实施例，当上述电阻式随机存取存储器组件操作于上述顺向读取操作时，上述第一开关用以箝制上述电阻式随机存取存储器组件的跨压，其中上述第一操作信号的电压用以调整上述电阻式随机存取存储器组件的跨压。
根据本发明的一实施例，当上述存储器电流自上述第二节点流向上述数据位线时，上述第一开关为一N型晶体管，其中当上述存储器电流自上述数据位线流向上述第二节点时，上述第一开关为一P型晶体管。
根据本发明的另一实施例，感测电路更包括一第三开关，上述第三开关根据一使能信号而将上述源极线耦接至上述数据位线或一第三节点，其中上述第三节点位于上述第一开关以及上述第二开关之间，其中当上述电阻式随机存取存储器组件操作于上述设置操作以及上述重置操作时，上述数据位线以及上述源极线原先就耦接在一起，随后上述数据位线通过上述第三开关而耦接至上述第三节点。
本发明实施例的电阻式随机存取存储器装置以及感测电路，由于所提出的感测电路可输出或汲取存储器电流，因此不需要感测电路在数据位线以及数据源极线之间切换而感测所选择的电阻式随机存取存储器单元，使得电阻式随机存取存储器装置的读取操作以及写入操作在本发明所提出的感测电路的协助下能够更有效率。此外，可省略源极线解码器以降低电阻式随机存取存储器装置的电路面积。
附图说明
图1为显示根据本发明的一实施例所述的电阻式随机存取存储器组件的方块图；
图2为显示根据本发明的一实施例所述的电阻式随机存取存储器装置的方块图；
图3为显示根据本发明的另一实施例所述的电阻式随机存取存储器装置的方块图；
图4为显示根据本发明的一实施例所述的图3的感测电路的电路图；以及
图5为显示根据本发明的另一实施例所述的图3的感测电路的电路图。
附图标号：
100、211、311、40 电阻式随机存取存储器组件
101 晶体管
102 电阻式随机存取存储器单元
200、300 电阻式随机存取存储器装置
210、310 电阻式随机存取存储器阵列
220、320 位线解码器
230 源极线解码器
240、340 控制器
250、350、400、500 感测电路
410、510 第一电流镜
411、511 第一P型晶体管
412、512 第二P型晶体管
420 第一开关
430 第二开关
440、540 第二电流镜
441、541 第一N型晶体管
442、542 第二N型晶体管
450、550 比较器
520 N型开关
530 P型开关
560 第三开关
DBL 数据位线
DSL 数据源极线
BL 位线
BL[0] 第0位线
BL[1] 第1位线
BL[3] 第3位线
BL[N] 第N位线
EN 使能信号
IM 存储器电流
IREF 参考电流
K1 第一转移比例
K2 第二转移比例
N1 第一节点
N2 第二节点
N3 第三节点
SBL 位线信号
SCM 感测信号
SL 源极线
SL[0] 第0源极线
SL[3] 第3源极线
SL[N] 第N源极线
SS 感测信号
SSL 源极线信号
SO1 第一操作信号
SO2 第二操作信号
WL 字线
WL[0] 第0字线
WL[M] 第M字线
VCC 供应电压
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以申请专利范围所界定者为准。
值得注意的是，以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图1为显示根据本发明的一实施例所述的电阻式随机存取存储器组件的方块图。如图1所示，电阻式随机存取存储器组件100包括晶体管101以及电阻式随机存取存储器单元102，其中电阻式随机存取存储器组件100耦接于位线BL以及源极线SL之间，并且通过字线WL选取。当电阻式随机存取存储器组件100操作于顺向读取操作以及设置操作(setoperation)时，正偏压施加于位线BL上，使得存储器电流自位线BL通过电阻式随机存取存储器单元102而流至源极线SL。当电阻式随机存取存储器组件100操作于反相读取操作以及重置操作(reset operation)时，正偏压施加于源极线SL，使得存储器电流自源极线SL通过电阻式随机存取存储器单元102而流至位线BL。
图2为显示根据本发明的一实施例所述的电阻式随机存取存储器装置的方块图。如图2所示，电阻式随机存取存储器装置200包括电阻式随机存取存储器阵列210、位线解码器220、源极线解码器230、控制器240以及感测电路250。电阻式随机存取存储器阵列210包括多个电阻式随机存取存储器组件、第0位线BL[0]、第1位线BL[1]、…、第N位线BL[N]、第0源极线SL[0]、…、第3源极线SL[3]、…、第N源极线SL[N]、第0字线WL[0]、…、第M字线WL[M]。
位线解码器220根据位线信号SBL，选择第0位线BL[0]、第1位线BL[1]、…、第N位线BL[N]的一者耦接至数据位线DBL。根据本发明的一实施例，位线解码器220包括多个Y形闸(Y-gate)(并未显示于图2中)，并且位线解码器220用以选择第0位线BL[0]、第1位线BL[1]、…、第N位线BL[N]的一者耦接至数据位线DBL。源极线解码器230根据源极线信号SSL，选择第0源极线SL[0]、…、第3源极线SL[3]、…、第N源极线SL[N]的一者耦接至数据源极线DSL。
控制器240选择第0字线WL[0]、…、第M字线WL[M]的一者，并且产生位线信号SBL以及源极线信号SSL以选取电阻式随机存取存储器阵列210的一电阻式随机存取存储器组件。根据本发明的一实施例，当电阻式随机存取存储器组件211被选择后，控制器240选择第0字线WL[0]且将位线信号SBL提供至位线解码器220而选择将第3位线BL[3]耦接至数据位线DBL，并且将源极线信号SSL提供至源极线解码器230而将第3源极线SL[3]耦接至数据源极线DSL。
根据本发明的一实施例，位线解码器220的Y形闸根据位线信号SBL而导通，且将第3位线BL[3]耦接至数据位线DBL。根据本发明的一实施例，当第3位线BL[3]耦接至数据位线DBL时，所有除了第3位线BL[3]的第0位线BL[0]、第1位线BL[1]、…、第N位线BL[N]皆耦接至接地准位。
当电阻式随机存取存储器组件211被选择之后，感测电路250通过数据位线DBL读取或写入电阻式随机存取存储器组件211而产生感测信号SS。控制器240根据感测信号SS而判断储存于电阻式随机存取存储器组件211的电阻式随机存取存储器单元的逻辑准位。
根据本发明的一实施例，当控制器240操作于顺向读取操作以及设置操作时，感测电路250将正偏压提供至数据位线DBL以及将接地准位提供至数据源极线DSL，并且自数据位线DBL感测电阻式随机存取存储器组件211的存储器电流而产生感测信号SS。根据本发明的另一实施例，当控制器240操作于反相读取操作以及重置操作时，感测电路250将正偏压提供至数据源极线DSL以及将接地准位提供至数据位线DBL，并且自数据源极线DSL感测电阻式随机存取存储器组件211的存储器电流而产生感测信号SS。
由于感测电路250必须自数据位线DBL以及数据源极线DSL的一者感测存储器电流，使得感测电路250需有两个子电路，分别用以在任一方向感测存储器电流。假设感测电路250能够同时输出或汲取(sink)存储器电流，感测电路250的复杂度以及面积必将大幅下降。
图3为显示根据本发明的另一实施例所述的电阻式随机存取存储器装置的方块图。如图3所示，电阻式随机存取存储器装置300包括电阻式随机存取存储器阵列310、位线解码器320、控制器340以及感测电路350。将图3与图2相比较，差异在于图3的第0源极线SL[0]、…、第3源极线SL[3]、…、第N源极线SL[N]皆耦接至源极线SL，使得图2的源极线解码器230不再需要。因此，感测电路350必须能够输出或汲取存储器电流，以便感测所选择的电阻式随机存取存储器组件311，其中感测电路350将于下文中详细描述。
图4为显示根据本发明的一实施例所述的图3的感测电路的电路图。如图4所示，感测电路400耦接至电阻式随机存取存储器组件40，并且感测电路400包括第一电流镜410、第一开关420、第二开关430、第二电流镜440以及比较器450。根据本发明的一实施例，电阻式随机存取存储器组件40包括图3的位线解码器320的Y形闸以及图1的电阻式随机存取存储器组件100。
根据本发明的一实施例，第一电流镜410为P型电流镜，第二电流镜440为N型电流镜。根据本发明的另一实施例，第一电流镜410为N型电流镜，第二电流镜440为P型电流镜，并且感测电路400必须对应地修正。在以下的描述中，以第一电流镜410为P型电流镜而第二电流镜440为N型电流镜作为一范例，而非将本发明限定于此。
如图4所示，第一电流镜410包括第一P型晶体管411以及第二P型晶体管412，用以将第一节点N1的参考电流IREF乘上第一转移比例K1而复制到第二节点N2。第二节点N2通过由第一操作信号SO1控制的第一开关420而耦接至数据位线DBL。
根据本发明的一实施例，当图3的控制器340操作于顺向读取操作时，第一开关420用以将电阻式随机存取存储器组件40的电阻式随机存取存储器单元箝制于一既定准位。根据本发明的一实施例，既定准位为0.2V。根据本发明的其他实施例，当控制器340操作于设置操作时，第一开关420为完全导通。
第二电流镜440包括第一N型晶体管441以及第二N型晶体管442，用以将数据位线DBL的存储器电流IM乘上第二转移比例K2后，复制至第二节点N2。第二电流镜440的第一N型晶体管441通过由第二操作信号SO2控制的第二开关430而耦接至数据位线DBL。
根据本发明的一实施例，当图3的控制器340操作于反相读取操作时，第二开关430用以将电阻式随机存取存储器组件40的电阻式随机存取存储器单元箝制于一既定准位。根据本发明的一实施例，既定准位为0.2V。根据本发明的其他实施例，当控制器340操作于重置操作时，第二开关430为完全导通。
为了简化说明，在以下的叙述中第一转移比例K1以及第二转移比例K2皆为1。根据本发明的另一实施例，第一转移比例K1以及第二转移比例K2可被设计为其他任意合适的数值。
根据本发明的一实施例，第一操作信号SO1以及第二操作信号SO2由图3的控制器340所产生。根据本发明的一实施例，当控制器340操作于顺向读取操作以及设置操作时，控制器340产生第一操作信号SO1用以导通第一开关420以及产生第二操作信号SO2用以不导通第二开关430，使得第一电流镜410将供应电压VCC提供至电阻式随机存取存储器组件40(也就是，第一转移比例K1假设为1)。
根据本发明的另一实施例，当控制器340操作于反相读取操作以及重置操作时，控制器340产生第一操作信号SO1用以不导通第一开关420以及第二操作信号SO2用以导通第二开关430，使得电阻式随机存取存储器组件40的存储器电流IM流入第二电流镜440的第一N型晶体管441。第二电流镜440随后自第二节点N2汲取存储器电流IM(也就是，第二转移比例K2假设为1)。
比较器450将第一节点N1的电压与第二节点N2的电压相比较而产生感测信号SCM。图3的控制器340根据感测信号SCM而判断储存于电阻式随机存取存储器组件40的逻辑准位。根据本发明的该实施例，当第二节点N2的电压超过第一节点N1的电压时，感测信号SCM为高逻辑准位；当第二节点N2的电压不超过第一节点N1的电压时，感测信号SCM为低逻辑准位。
根据本发明的另一实施例，比较器350可对应地设计，使得当第一节点N1的电压超过第二节点N2的电压时产生的感测信号SCM为高逻辑准位。
根据本发明的一实施例，当控制器340操作于顺向读取操作时，感测电路400将接地准位提供至源极线SL(图4并未显示)。控制器340更产生第一操作信号SO1以及第二操作信号SO2而导通第一开关420以及不导通第二开关430。因此，第一电流镜410将供应电压VCC提供至数据位线DBL，并且存储器电流IM自数据位线DBL流至源极线SL。
一旦存储器电流IM超过流经第二P型晶体管412的参考电流IREF(也就是，第一转移比例K1假设为1)时，第二节点N2的电压被拉低。比较器450将第一节点N1的电压与第二节点N2的电压相比较，而产生位于低逻辑准位的感测信号SCM。由于感测信号SCM为低逻辑准位，控制器340判断储存于电阻式随机存取存储器组件40的逻辑准位为低逻辑准位。
另一方面，当存储器电流IM低于参考电流IREF时，使得第二节点N2的电压被拉高且超过第一节点N1的电压。当比较器450将第一节点N1的电压与第二节点N2的电压相比较而产生感测信号SCM后，控制器340能够判断储存于电阻式随机存取存储器组件40的逻辑准位为高逻辑准位。
根据本发明的另一实施例，当控制器340操作于反相读取操作时，感测电路400将供应电压VCC提供至源极线SL(图4并未显示)。控制器340更产生第一操作信号SO1以及第二操作信号SO2，用以不导通第一开关420以及导通第二开关430。因此，第二电流镜440自数据位线DBL汲取存储器电流IM，并且将存储器电流IM复制至第二节点N2(也就是，第二转移比例K2假设为1)。
由于反相读取操作的存储器电流IM的电流方向被第二电流镜440转换，不论存储器电流IM的流向为何，感测电路400都能够感测储存于电阻式随机存取存储器组件40的逻辑准位。
图5为显示根据本发明的另一实施例所述的图3的感测电路的电路图。如图5所示，感测电路500除了N型开关520、P型开关530以及第三开关560之外，皆与图4的感测电路400相同。将图5与图4相比，第一开关420由N型开关520所取代，第二开关430由P型开关530所取代。根据本发明的另一实施例，当第一电流镜410为N型电流镜且第二电流镜440为P型电流镜时，图4的第一开关420由一P型开关所取代，第二开关430由一N型开关所取代。
第三开关560通过图3的控制器340所产生的使能信号EN，将数据位线DBL耦接至源极线SL以及第三节点N3的一者。根据本发明的一实施例，当图3的控制器340操作于设置操作以及重置操作时，控制器340产生使能信号EN而将源极线SL耦接至数据位线DBL，使得电阻式随机存取存储器组件40受到保护而免于可能的误动作。
根据本发明的一实施例，当控制器340操作于设置操作时，感测电路500将接地准位提供至源极线SL(图5并未显示)，并且数据位线DBL原先通过由使能信号EN所控制的第三开关560耦接至源极线SL。
一旦数据位线DBL通过由使能信号EN所控制的第三开关560而耦接至第三节点N3后，第二P型晶体管512即将供应电压VCC提供至数据位线DBL，并且N型开关520完全导通而不箝制第三节点N3的电压。根据本发明的一实施例，第一操作信号SO1的电压用以调整电阻式随机存取存储器组件40的跨压。
另一方面，控制器340操作于重置操作，数据位线DBL原先也是通过由使能信号EN所控制的第三开关560而耦接至源极线SL，并且感测电路500将供应电压VCC提供至源极线SL。
一旦数据位线DBL通过第三开关560而耦接至第三节点N3后，第一N型晶体管541即将数据位线DBL耦接至接地端，P型开关530完全导通而不箝制第三节点N3的电压。根据本发明的一实施例，第二操作信号SO2的电压用以调整电阻式随机存取存储器组件40的跨压。根据本发明的一实施例，供应电压VCC缓慢上升(ramp up)，用以保护电阻式随机存取存储器组件而免于可能的误动作。
本发明提出图4以及图5的感测电路，由于本发明所提出的感测电路可输出或汲取存储器电流IM，因此不需要感测电路在数据位线以及数据源极线之间切换而感测所选择的电阻式随机存取存储器单元，使得电阻式随机存取存储器装置的读取操作以及写入操作在本发明所提出的感测电路的协助下能够更有效率。此外，可省略源极线解码器以降低电阻式随机存取存储器装置的电路面积。
以上所述为实施例的概述特征。所属技术领域中相关技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。所属技术领域中相关技术人员也应了解相同的配置不应背离本创作的精神与范围，在不背离本创作的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。

Claims (14)

1.一种电阻式随机存取存储器装置，其特征在于，包括：
一电阻式随机存取存储器阵列，包括：
多个电阻式随机存取存储器组件，耦接至一源极线，其中上述电阻式随机存取存储器组件的每一者由对应的一位线以及对应的一字线所选取，其中上述电阻式随机存取存储器组件的每一者包括：
一电阻式随机存取存储器单元，耦接至对应的上述位线且储存一逻辑准位；以及
一晶体管，耦接于上述电阻式随机存取存储器单元以及上述源极线之间，且由对应的上述字线所控制；
一控制器，利用一位线信号以及一选择的字线选取一选择的电阻式随机存取存储器单元，其中上述控制器根据一感测信号，判断上述选择的电阻式随机存取存储器单元储存的上述逻辑准位；
一位线解码器，根据一位线信号将一数据位线耦接至上述选择的位线；以及
一感测电路，耦接至数据位线且将流经上述选择的电阻式随机存取存储器单元的一存储器电流与一参考电流相比较而产生上述感测信号，其中当上述控制器操作于一重置操作以及一反相读取操作时，上述感测电路自上述数据位线汲取上述存储器电流。
2.如权利要求1所述的电阻式随机存取存储器装置，其特征在于，当上述控制器操作于上述重置操作以及上述反相读取操作时，上述感测电路将一供应电压施加于上述源极线，其中当上述控制器操作于上述反相读取操作时，上述选择的电阻式随机存取存储器单元的跨压更箝制于一既定准位。
3.如权利要求2所述的电阻式随机存取存储器装置，其特征在于，上述源极线以及上述数据位线原先就短路在一起，当上述控制器操作于上述重置操作时，上述供应电压缓慢上升。
4.如权利要求2所述的电阻式随机存取存储器装置，其特征在于，当上述控制器操作于一设置操作以及一顺向读取操作时，上述感测电路将一接地准位提供至上述源极线，并且上述存储器电流自上述数据位线经上述选择的电阻式随机存取存储器单元流至上述源极线，其中当上述控制器操作于上述顺向读取操作时，上述选择的电阻式随机存取存储器单元的跨压更箝制于一既定准位。
5.如权利要求4所述的电阻式随机存取存储器装置，其特征在于，上述感测电路包括：
一第一电流镜，将一第一节点的上述参考电流乘上一第一转移比例后而复制到一第二节点；
一第一开关，根据上述控制器所产生的一第一操作信号的控制而将上述第二节点耦接至上述数据位线；
一第二电流镜，将上述数据位线的上述存储器电流乘上一第二转移比例后而复制到上述第二节点；
一第二开关，根据上述控制器所产生的一第二操作信号的控制而将上述第二电流镜耦接至上述数据位线，其中当上述控制器操作于上述设置操作以及上述顺向读取操作时，上述第一开关为导通而上述第二开关为不导通，当上述控制器操作于上述重置操作以及上述反相读取操作时，上述第一开关为不导通而上述第二开关为导通；以及
一比较器，将上述第一节点的一第一电压与上述第二节点的一第二电压比较而产生上述感测信号。
6.如权利要求5所述的电阻式随机存取存储器装置，其特征在于，上述感测电路更包括：
一第三开关，根据上述控制器所产生的一使能信号的控制而将上述数据位线耦接至上述源极线以及一第三节点的一者，其中上述第三节点位于上述第一开关以及上述第二开关之间，其中当上述控制器操作于上述设置操作以及上述重置操作时，上述数据位线与上述源极线原先就耦接在一起，随后上述数据位线通过上述第三开关而耦接至上述第三节点。
7.如权利要求5所述的电阻式随机存取存储器装置，其特征在于，当上述控制器操作于上述顺向读取操作时，上述第一开关用以箝制上述选择的电阻式随机存取存储器单元的跨压，其中上述第一操作信号的电压用以调整上述选择的电阻式随机存取存储器单元的跨压；
当上述存储器电流自上述第二节点流至上述数据位线时，上述第一开关为一N型晶体管，其中当上述存储器电流自上述数据位线流至上述第二节点时，上述第一开关为一P型晶体管。
8.如权利要求5所述的电阻式随机存取存储器装置，其特征在于，当上述控制器操作于上述反相读取操作时，上述第二开关用以箝制上述选择的电阻式随机存取存储器单元的跨压，其中上述第二操作信号的电压用以调整上述选择的电阻式随机存取存储器单元的跨压；
当上述存储器电流自上述数据位线流至上述第二电流镜时，上述第二开关为一P型晶体管，其中当上述存储器电流自上述第二电流镜流至上述数据位线时，上述第二开关为一N型晶体管。
9.一种感测电路，耦接至一数据位线，其特征在于，电阻式随机存取存储器组件耦接于上述数据位线以及一源极线之间且储存一逻辑准位，其中上述电阻式随机存取存储器组件包括一电阻式随机存取存储器单元以及一晶体管，上述电阻式随机存取存储器单元耦接至上述数据位线，上述晶体管耦接于上述电阻式随机存取存储器单元以及上述源极线之间，上述感测电路包括：
一第一电流镜，将一第一节点的一参考电流乘上一第一转移比例后复制至一第二节点，且根据上述参考电流于上述第一节点产生一第一电压；
一第一开关，根据一第一操作信号而将上述第二节点耦接至上述数据位线；
一第二电流镜，将流经上述电阻式随机存取存储器组件的一存储器电流乘上一第二转移比例后复制至上述第二节点而于上述第二节点产生一第二电压；
一第二开关，根据一第二操作信号而将上述第二电流镜耦接至上述数据位线，其中当上述电阻式随机存取存储器组件操作于一重置操作以及一反相读取操作时，上述第一开关为不导通而上述第二开关为导通；以及
一比较器，将上述第一电压与上述第二电压比较而产生一感测信号，其中当上述电阻式随机存取存储器组件操作于上述重置操作以及上述反相读取操作时，上述感测电路自上述数据位线汲取上述存储器电流，其中上述逻辑准位根据上述感测信号而决定。
10.如权利要求9所述的感测电路，其特征在于，当上述电阻式随机存取存储器组件操作于上述重置操作以及上述反相读取操作时，上述感测电路将一供应电压施加于上述电阻式随机存取存储器组件的上述源极线，其中当上述电阻式随机存取存储器组件操作于上述反相读取操作时，上述电阻式随机存取存储器组件的跨压更箝制于一既定准位。
11.如权利要求10所述的感测电路，其特征在于，上述源极线以及上述数据位线原先就耦接在一起，当上述电阻式随机存取存储器组件操作于上述重置操作时，上述供应电压缓慢上升。
12.如权利要求10所述的感测电路，其特征在于，当上述电阻式随机存取存储器组件操作于上述反相读取操作时，上述第二开关用以箝制上述电阻式随机存取存储器组件的跨压，其中上述第二操作信号的电压用以调整上述电阻式随机存取存储器组件的跨压；
当上述存储器电流自上述数据位线流向上述第二电流镜时，上述第二开关为一P型晶体管，其中当上述存储器电流自上述第二电流镜流至上述数据位线时，上述第二开关为一N型晶体管。
13.如权利要求10所述的感测电路，其特征在于，当上述电阻式随机存取存储器组件操作于一设置操作以及一顺向读取操作时，上述感测电路将一接地准位施加至上述源极线，并且上述存储器电流自上述数据位线经由上述电阻式随机存取存储器组件流向上述源极线，其中当上述电阻式随机存取存储器组件操作于上述顺向读取操作时，上述电阻式随机存取存储器组件的跨压箝制于一既定准位；
当上述电阻式随机存取存储器组件操作于上述顺向读取操作时，上述第一开关用以箝制上述电阻式随机存取存储器组件的跨压，其中上述第一操作信号的电压用以调整上述电阻式随机存取存储器组件的跨压；
当上述存储器电流自上述第二节点流向上述数据位线时，上述第一开关为一N型晶体管，其中当上述存储器电流自上述数据位线流向上述第二节点时，上述第一开关为一P型晶体管。
14.如权利要求13所述的感测电路，其特征在于，更包括：
一第三开关，根据一使能信号而将上述源极线耦接至上述数据位线或一第三节点，其中上述第三节点位于上述第一开关以及上述第二开关之间，其中当上述电阻式随机存取存储器组件操作于上述设置操作以及上述重置操作时，上述数据位线以及上述源极线原先就耦接在一起，随后上述数据位线通过上述第三开关而耦接至上述第三节点。
CN201611055692.5A 2015-11-30 2016-11-25 电阻式随机存取存储器装置以及感测电路 Active CN107068180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/953,866 2015-11-30
US14/953,866 US9728253B2 (en) 2015-11-30 2015-11-30 Sense circuit for RRAM

Publications (2)

Publication Number Publication Date
CN107068180A true CN107068180A (zh) 2017-08-18
CN107068180B CN107068180B (zh) 2020-04-10

Family

ID=54979605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611055692.5A Active CN107068180B (zh) 2015-11-30 2016-11-25 电阻式随机存取存储器装置以及感测电路

Country Status (7)

Country Link
US (1) US9728253B2 (zh)
EP (1) EP3174054B1 (zh)
JP (1) JP6389843B2 (zh)
KR (1) KR101739582B1 (zh)
CN (1) CN107068180B (zh)
ES (1) ES2730746T3 (zh)
TW (1) TWI607439B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863572A (zh) * 2019-11-28 2021-05-28 华邦电子股份有限公司 具有自终止控制功能的电阻内存以及自终止控制方法
CN113515911A (zh) * 2020-04-09 2021-10-19 新唐科技股份有限公司 集成电路、电源验证电路与电源验证方法
CN113741795A (zh) * 2020-05-29 2021-12-03 旺宏电子股份有限公司 存储器装置及其操作方法
CN115424647A (zh) * 2022-09-22 2022-12-02 中国科学院微电子研究所 一种rram阵列的读取电路及读取方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453529B2 (en) * 2017-12-04 2019-10-22 Winbond Electronics Corp. Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof
KR102144535B1 (ko) * 2018-11-20 2020-08-12 한양대학교 산학협력단 전류 반복기를 사용하는 상변화 메모리 소자
US11430509B2 (en) 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885431A (zh) * 2005-06-22 2006-12-27 松下电器产业株式会社 半导体存储设备及用于该半导体存储设备的控制方法
CN101027730A (zh) * 2004-07-30 2007-08-29 斯班逊有限公司 产生感测信号的半导体装置及方法
US8274842B1 (en) * 2008-09-25 2012-09-25 Adesto Technologies Corporation Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
US20130208544A1 (en) * 2012-02-10 2013-08-15 Macronix International Co., Ltd. Flash memory with read tracking clock and method thereof
US20140254238A1 (en) * 2013-03-11 2014-09-11 Adesto Technologies Corporation Sensing data in resistive switching memory devices
CN104715780A (zh) * 2013-12-16 2015-06-17 三星电子株式会社 读出放大器及其感测方法以及非易失性存储器装置
US9099176B1 (en) * 2014-04-18 2015-08-04 Adesto Technologies Corporation Resistive switching memory device with diode select
CN104979014A (zh) * 2014-04-04 2015-10-14 爱思开海力士有限公司 电阻式存储器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6590804B1 (en) * 2002-07-16 2003-07-08 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
JP2007234133A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路システム
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
JP5233815B2 (ja) 2009-04-22 2013-07-10 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
CN102005242B (zh) * 2009-08-28 2013-05-29 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
KR20110061912A (ko) * 2009-12-02 2011-06-10 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
KR20130069029A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치
US8953384B2 (en) * 2012-07-31 2015-02-10 Winbond Electronics Corporation Sense amplifier for flash memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027730A (zh) * 2004-07-30 2007-08-29 斯班逊有限公司 产生感测信号的半导体装置及方法
CN1885431A (zh) * 2005-06-22 2006-12-27 松下电器产业株式会社 半导体存储设备及用于该半导体存储设备的控制方法
US8274842B1 (en) * 2008-09-25 2012-09-25 Adesto Technologies Corporation Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
US20130208544A1 (en) * 2012-02-10 2013-08-15 Macronix International Co., Ltd. Flash memory with read tracking clock and method thereof
US20140254238A1 (en) * 2013-03-11 2014-09-11 Adesto Technologies Corporation Sensing data in resistive switching memory devices
CN104715780A (zh) * 2013-12-16 2015-06-17 三星电子株式会社 读出放大器及其感测方法以及非易失性存储器装置
CN104979014A (zh) * 2014-04-04 2015-10-14 爱思开海力士有限公司 电阻式存储器件
US9099176B1 (en) * 2014-04-18 2015-08-04 Adesto Technologies Corporation Resistive switching memory device with diode select

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863572A (zh) * 2019-11-28 2021-05-28 华邦电子股份有限公司 具有自终止控制功能的电阻内存以及自终止控制方法
CN112863572B (zh) * 2019-11-28 2024-04-12 华邦电子股份有限公司 具有自终止控制功能的电阻内存以及自终止控制方法
CN113515911A (zh) * 2020-04-09 2021-10-19 新唐科技股份有限公司 集成电路、电源验证电路与电源验证方法
CN113741795A (zh) * 2020-05-29 2021-12-03 旺宏电子股份有限公司 存储器装置及其操作方法
CN113741795B (zh) * 2020-05-29 2024-04-23 旺宏电子股份有限公司 存储器装置及其操作方法
CN115424647A (zh) * 2022-09-22 2022-12-02 中国科学院微电子研究所 一种rram阵列的读取电路及读取方法

Also Published As

Publication number Publication date
TWI607439B (zh) 2017-12-01
CN107068180B (zh) 2020-04-10
US9728253B2 (en) 2017-08-08
TW201721652A (zh) 2017-06-16
JP6389843B2 (ja) 2018-09-12
US20170154674A1 (en) 2017-06-01
EP3174054A1 (en) 2017-05-31
JP2017102993A (ja) 2017-06-08
ES2730746T3 (es) 2019-11-12
EP3174054B1 (en) 2019-03-13
KR101739582B1 (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
CN107068180A (zh) 电阻式随机存取存储器装置以及感测电路
US10937497B2 (en) Methods for accessing 1-R resistive change element arrays
CN108140410B (zh) 用于监控关联电子开关的电路和方法
CN107004435B (zh) 用于对电阻变化元件阵列进行动态访问和编程的方法
US9666272B2 (en) Resistive change element arrays using resistive reference elements
JP6523431B2 (ja) 抵抗変化素子アレイに動的にアクセスし、プログラミングする方法
CN104718576B (zh) 用于读取电阻性随机访问存储器(rram)单元的系统和方法
JP5065401B2 (ja) 不揮発性記憶装置および不揮発性記憶装置へのデータ書込方法
US8570785B2 (en) Reading a memory element within a crossbar array
CN102779556B (zh) 半导体装置中的电可编程熔丝模块
CN102339645B (zh) 电熔丝存储器
CN103811052B (zh) 阻变存储器件及其驱动方法
US20060268595A1 (en) Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
CN101118784A (zh) 一种电阻随机存储器的复位操作方法
CN106887246B (zh) 用于非易失性存储器件的感测放大器及相关方法
JP5730869B2 (ja) 活性イオン界面領域を備えた不揮発性メモリ
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
US20130229864A1 (en) Driving stage for phase change non-volatile memory devices provided with auto-calibration feature
US9761309B2 (en) Sensing circuit for resistive memory array
JP2014154200A (ja) 半導体記憶装置、及びそのデータ制御方法
US20220148652A1 (en) Resistive Change Element Arrays
CN103971738B (zh) 用于存储装置的自适应比特率编程的系统和方法
Escudero-Lopez et al. An on-line test strategy and analysis for a 1T1R crossbar memory
Xu et al. A novel variation-aware error monitoring scheme for memristor-based material implication logic
TW200409130A (en) An option fuse circuit using standard CMOS manufacturing process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant