CN104715780A - 读出放大器及其感测方法以及非易失性存储器装置 - Google Patents
读出放大器及其感测方法以及非易失性存储器装置 Download PDFInfo
- Publication number
- CN104715780A CN104715780A CN201410768465.1A CN201410768465A CN104715780A CN 104715780 A CN104715780 A CN 104715780A CN 201410768465 A CN201410768465 A CN 201410768465A CN 104715780 A CN104715780 A CN 104715780A
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- unit
- storage unit
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000015654 memory Effects 0.000 claims abstract description 32
- 230000004044 response Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 34
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 20
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 20
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 20
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 20
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 20
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 20
- 230000005415 magnetization Effects 0.000 description 20
- 230000008859 change Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 3
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012773 waffles Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供了一种读出放大器、包括该读出放大器的非易失性存储器装置以及该读出放大器的感测方法。该读出放大器包括：第一比较器，其通过将从第一参考单元接收的第一参考信号与从选择的存储单元接收的感测目标信号进行比较来产生第一比较信号，并且通过将感测目标信号与从第二参考单元接收的第二参考信号进行比较来产生第二比较信号，第二参考单元与第一参考单元在不同状态下被写入；以及第二比较器，其通过将第一比较信号与第二比较信号进行比较来感测存储在选择的存储单元中的数据。
Description
相关申请的交叉引用
本专利申请要求于2013年12月16日提交的韩国专利申请No.10-2013-0156517的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
与本公开一致的方法、装置和制造物件涉及读出放大器、包括该读出放大器的非易失性存储器装置以及该读出放大器的感测方法。
背景技术
磁性随机存取存储器(MRAM)利用存储单元的磁性隧道结(MTJ)元件的电阻改变来存储数据。MTJ元件的电阻根据自由层的磁化方向而改变。当自由层的磁化方向与被钉扎层的磁化方向相同时，MTJ元件具有低电阻值。当自由层的磁化方向与被钉扎层的磁化方向相反时，MTJ元件具有高电阻值。MTJ元件的低电阻值对应于数据‘0’，而MTJ元件的高电阻值对应于数据‘1’。
在MRAM的数据记录方法中，存在一种利用数位线在MTJ元件中记录数据的方法。在采用上述记录方法的MRAM中，将写电流施加至与MTJ元件间隔地安装的数位线，并且利用写电流产生的磁场改变自由层的磁化方向。将读电流施加在MTJ元件的两端之间。在MRAM中，读电流的路径与写电流的路径不同。然而，就不使用数位线的自旋转移力矩磁阻式随机存取存储器(STT-MRAM)而言，读电流的路径与写电流的路径相同。
发明内容
根据一个或多个示例性实施例的一方面，提供了一种读出放大器，其感测存储在选择的存储单元中的数据，该读出放大器包括：第一比较器，其通过将从第一参考单元接收的第一参考信号与从选择的存储单元接收的感测目标信号进行比较来产生第一比较信号，并且通过将感测目标信号与从第二参考单元接收的第二参考信号进行比较来产生第二比较信号，第二参考单元与第一参考单元在不同状态下被写入；以及第二比较器，其通过将第一比较信号与第二比较信号进行比较来感测存储在选择的存储单元中的数据。
根据一个或多个示例性实施例的另一方面，提供了一种非易失性存储器装置，其包括：存储单元阵列，其包括存储单元、第一参考单元和第二参考单元，存储单元存储数据，第一参考单元在第一状态下被写入，第二参考单元在与第一状态不同的第二状态下被写入；以及读出放大器，其利用第一参考单元和第二参考单元感测存储在存储单元中的数据，其中读出放大器包括：第一比较器，其分别将从第一参考单元接收的第一参考信号和从第二参考单元接收的第二参考信号与从存储单元接收的感测目标信号进行比较，以产生第一比较信号和第二比较信号；以及第二比较器，其将第一比较信号与第二比较信号进行比较，以基于比较结果感测存储在存储单元中的数据。
根据一个或多个示例性实施例的又一方面，提供了一种非易失性存储器装置的感测方法，该感测方法包括以下步骤：利用与存储数据的存储单元相同的单元来存储第一状态和第二状态；以及当执行读操作时，利用由存储了第一状态和第二状态的所述单元提供的第一参考信号和第二参考信号通过多个比较操作来感测存储在选择的存储单元中的数据。
附图说明
下面将参照附图更加详细地描述示例性实施例。然而，示例性实施例可按照不同的形式实现，并且不应理解为限于本文阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开将是彻底和完整的，并且将本发明构思的范围完全传递给本领域技术人员。相同的附图标记始终指代相同的元件。
图1是示出根据一些示例性实施例的非易失性存储器装置的框图；
图2是示出根据示例性实施例的包括在图1的非易失性存储器装置的存储单元阵列中的存储单元的示图；
图3和图4是表示根据存储在图2的存储单元中的数据的可变电阻元件的磁化方向的示图；
图5是示出根据示例性实施例的包括在图1的读出放大器单元中的读出放大器的框图；
图6是根据示例性实施例的用于解释图5的读出放大器的两级比较操作的示图；
图7是根据另一示例性实施例的用于解释图5的读出放大器的两级比较操作的示图；
图8是示出根据示例性实施例的图5的读出放大器的框图；
图9是示出根据另一示例性实施例的图5的读出放大器的框图；
图10是示出根据又一示例性实施例的图5的读出放大器的电路图；
图11是示出根据修改的示例性实施例的图10的读出放大器的第二比较器的电路图；
图12是示出根据又一示例性实施例的图5的读出放大器的框图；
图13是示出根据另一示例性实施例的图12的读出放大器的电路图；
图14是示出根据另一示例性实施例的图12的读出放大器的电路图；
图15是示出根据示例性实施例的非易失性存储器装置的感测方法的流程图；
图16是示出根据示例性实施例的包括非易失性存储器装置的移动电子系统的框图；
图17是示出根据示例性实施例的包括非易失性存储器装置的存储卡的框图；以及
图18是用于解释其中使用了图17的存储卡的各种系统的说明图。
具体实施方式
下文中，将参照其中示出了示例性实施例的附图更加全面地描述示例性实施例。然而，本发明构思可按照不同的形式实现，并且不应理解为限于本文阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。在附图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。相同的附图标记始终指代相同的元件。
图1是示出根据一些示例性实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置10包括存储单元阵列11、地址解码器12、列解码器13、读出放大器单元14和输入/输出(I/O)缓冲器15。
非易失性存储器装置10利用在不同状态下被进行写入的多个参考单元产生多个参考信号。非易失性存储器装置10可执行分别将参考信号与从选择的存储单元提供的感测目标信号进行比较的第一比较操作。非易失性存储器装置10可基于第一比较操作的结果执行第二比较操作，以感测存储在选择的存储单元中的数据。非易失性存储器装置10可通过所述两个比较操作利用从参考单元提供的参考信号精确地感测数据。
存储单元阵列11包括多个非易失性存储单元以存储数据。存储单元阵列11可包括由相变随机存取存储器(PRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、电阻式存储器(诸如电阻随机存取存储器(RRAM))等构成的存储单元。
存储单元阵列11可包括自旋转移力矩磁阻式随机存取存储器(STT-MRAM)单元。
存储单元阵列11包括参考单元区域11a。参考单元区域11a包括多个参考单元。参考单元用于产生参考信号(例如参考电压或参考电流)，该参考信号用于读取存储在存储单元阵列11中的数据。可将参考单元构造为与存储单元阵列11的存储单元相同。可替换地，可将参考单元构造为存储单元阵列11的存储单元的一部分。参考单元可为STT-MRAM。
参考单元区域11a在存储单元阵列11中的位置可以是固定的。可替换地，可通过非易失性存储器装置10的外部控制或内部控制不固定地设置参考单元区域11a的位置。
参考单元区域11a包括在不同的程序状态下编程的至少两个参考单元。所述在不同的程序状态下编程的两个参考单元可彼此成对(即，一对两个参考单元)，以读取存储在选择的存储单元中的数据。
可通过行地址Xi和列地址Yj来选择包括在存储单元阵列11中的存储单元。通过行地址Xi来选择至少一条字线，并且通过列地址Yj来选择至少一条位线BL。
地址解码器12接收地址(ADDR)以将接收到的地址解码为行地址Xi和列地址Yj。地址解码器12根据行地址Xi选择多条字线中的一条字线。地址解码器12将列地址Yj发送至列解码器13。列解码器13根据列地址Yj将数据线DL连接至选择的位线BL。
读出放大器单元14包括多个读出放大器。各个读出放大器感测记录在存储单元阵列11的选择的存储单元中的数据。读出放大器单元14将感测的数据放大，以将放大的数据转换为二进制逻辑值。读出放大器单元14将转换后的数据发送至输入/输出缓冲器15。
读出放大器单元14将从选择的存储单元提供的感测目标信号与参考信号进行比较。读出放大器单元14根据比较结果确定写在存储单元中的数据是逻辑“0”还是逻辑“1”。
读出放大器单元14可将从多个参考单元提供的多个参考信号与感测目标信号进行比较。读出放大器单元14可执行分别将参考信号与感测目标信号进行比较的第一比较操作。读出放大器单元14可基于第一比较操作的结果执行第二比较操作以感测存储在选择的存储单元中的数据。
输入/输出缓冲器15暂时存储从外部装置提供的数据，以将存储的数据发送至读出放大器单元14。输入/输出缓冲器15暂时存储从读出放大器单元14提供的输出数据，以将存储的输出数据发送至外部装置。
非易失性存储器装置10可通过所述两个比较操作利用从参考单元提供的参考信号精确地感测数据。
图2是示出根据示例性实施例的包括在图1的非易失性存储器装置的存储单元阵列中的存储单元的示图。在图2中，存储单元MC由STT-MRAM构成。
存储单元MC可包括可变电阻器件VR和单元晶体管CT。单元晶体管CT的栅极连接至字线(例如，第一字线WL1)。单元晶体管CT的一个电极通过可变电阻器件VR连接至位线(例如，第一位线BL1)。单元晶体管CT的另一电极连接至源极线(例如，第一源极线SL1)。
可变电阻器件VR包括自由层L1、被钉扎层L3和设置在自由层L1与被钉扎层L3之间的隧道层L2。被钉扎层L3的磁化方向被钉扎。根据给定条件，自由层L1的磁化方向与被钉扎层L3的磁化方向相同或相反。可变电阻器件VR还可包括反铁磁层(未示出)，以钉扎被钉扎层L3的磁化方向。
当对存储单元MC执行读操作时，将逻辑高电压施加至字线WL1。单元晶体管MC根据字线WL1的电压导通或截止。例如，当将逻辑高电压施加至字线WL1时，单元晶体管MC导通，并且从位线BL1向源极线SL提供读电流，以测量可变电阻器件VR的电阻值。可根据测量的电阻值区分存储在可变电阻器件VR中的数据。
图3和图4是表示根据存储在图2的存储单元中的数据的可变电阻器件的磁化方向的示图。
可变电阻器件VR的电阻值根据自由层L1的磁化方向而改变。如果将读电流I提供至可变电阻器件VR，则输出根据可变电阻器件VR的电阻值的数据电压。由于读电流I的强度小于写电流的强度，因此读电流I不改变自由层L1的磁化方向。例如，读电流I的强度在数量级上可小于写电流的强度。
参照图3，在可变电阻器件VR中，将自由层L1的磁化方向设为平行于被钉扎层L3的磁化方向。也就是说，自由层L1的电荷的运动平行于被钉扎层L3的电荷的运动，以使得自由层L1的磁化方向与被钉扎层L3的磁化方向L3相同。因此，可变电阻器件VR具有低电阻值。在这种情况下，数据可读出为“0”。
参照图4，在可变电阻器件VR中，将自由层L1的磁化方向设为与被钉扎层L3的磁化方向相反。因此，可变电阻器件VR具有高电阻值。在这种情况下，数据可读出为“1”。
在图3和图4中，自由层L1和被钉扎层L3示为水平磁性器件。然而，本发明构思不限于水平磁性器件。可利用垂直磁性器件提供自由层L1和被钉扎层L3。
图5是示出根据示例性实施例的包括在图1的非易失性存储器装置的读出放大器单元中的读出放大器的框图。参照图5，读出放大器100连接至选择的存储单元SC和多个参考单元。
多个参考单元可包括在状态1下被进行写入的第一参考单元RC1和在状态2下被进行写入的第二参考单元RC2。第一参考单元RC1存储1比特值。在该示例性实施例中，1比特值可为数据“0”。第二参考单元RC2存储2比特值。在该示例性实施例中，2比特值可为数据“1”。
在该实施例中，状态1可为高电阻状态，而状态2可为低电阻状态。然而，连接至读出放大器100的参考单元的数量和它们的状态不限于上述示例性实施例。
读出放大器100从选择的存储单元SC接收感测目标信号SEL。读出放大器100分别从第一参考单元RC1和第二参考单元RC2接收第一参考信号REF1和第二参考信号REF2。可以以参考电流的形式提供第一参考信号REF1和第二参考信号REF2。可替换地，可以以参考电压的形式提供第一参考信号REF1和第二参考信号REF2。
读出放大器100在第一比较操作期间将第一参考信号REF1与感测目标信号SEL进行比较以产生第一比较信号。读出放大器100在第一比较操作期间将第二参考信号REF2与感测目标信号SEL进行比较以产生第二比较信号。读出放大器100基于第一比较操作的结果执行第二比较操作。读出放大器100可在第二比较操作期间将第一比较信号与第二比较信号进行比较，以感测存储在选择的存储单元SC中的数据。
图6是用于解释根据示例性实施例的图5的读出放大器的两级比较操作的示图。图6中的水平轴线表示电流的水平。
在状态1下写入的第一参考单元RC1将低参考电流Ilow提供至读出放大器100作为第一参考信号REF1。在状态2下写入的第二参考单元RC2将高参考电流Ihigh提供至读出放大器100作为第二参考信号REF2。选择的存储单元SC将感测目标电流Isel提供至读出放大器100作为感测目标信号。
中间参考电流Iref是低参考电流Ilow与高参考电流Ihigh之间的中间值。读出放大器100可感测作为中间参考电流Iref与感测目标电流Isel之间的水平差的电流裕量(current margin)(Id)，以区分存储在选择的存储单元SC中的数据。
读出放大器100执行至少两个比较操作以更精确地感测电流裕量Id。读出放大器100分别将多个参考电流(Ihigh、Ilow)与感测目标电流Isel进行比较，以在第一比较操作中产生多个比较信号。读出放大器100随后将多个比较信号进行比较，以在第二比较操作中感测电流裕量(Id)。
例如，在第一比较操作中，读出放大器100将低参考电流Ilow与感测目标电流Isel相减，以产生第一比较信号Isl，并且读出放大器100将感测目标电流Isel与高参考电流Ihigh相减，以产生第二比较信号Ihs。然后，在第二比较操作中，读出放大器100将第一比较信号Isl与第二比较信号Ihs相减，以输出相减的结果作为输出信号。第一比较信号Isl、第二比较信号Ihs和输出信号OUT由数学公式1至3表示。
[数学公式1]
Isl＝Isel-Ilow
[数学公式2]
Ihs＝Ihigh-Isel
[数学公式3]
OUT＝Ihs-Isl＝Ihigh+Ilow-2Isel＝2(Iref-Isel)＝2Id
参照图1至图3，读出放大器100可通过两级比较操作提供两倍的电流裕量(Id)作为输出信号。
图7是根据另一示例性实施例的用于解释图5的读出放大器的两级比较操作的示图。图7中的水平轴线表示电压幅度。
在状态1下写入的第一参考单元RC1将低参考电压Vlow提供至读出放大器100作为第一参考信号REF1。在状态2下写入的第二参考单元RC2将高参考电压Vhigh提供至读出放大器100作为第二参考信号REF2。选择的存储单元SC将感测目标电压Vsel提供至读出放大器100作为感测目标信号。
中间参考电压Vref是低参考电压Vlow与高参考电压Vhigh之间的中间值。读出放大器100可感测作为中间参考电压Vref与感测目标电压Vsel之间的电平差的电压裕量(voltage margin)(Vd)，以区分存储在选择的存储单元SC中的数据。
读出放大器100执行至少两个比较操作以更精确地感测电压裕量(Vd)。例如，在第一比较操作中，读出放大器100将低参考电压Vlow与感测目标电压Vsel相减，以产生第一比较信号Vsl，并且读出放大器100将感测目标电压Vsel与高参考电压Vhigh相减，以产生第二比较信号Vhs。然后，在第二比较操作中，读出放大器100将第一比较信号Vsl与第二比较信号Vhs相减以输出相减的结果作为输出信号。第一比较信号Vsl、第二比较信号Vhs和输出信号OUT由数学公式4至6表示。
[数学公式4]
Vsl＝Vsel-Vlow
[数学公式5]
Vhs＝Vhigh-Vsel
[数学公式6]
OUT＝Vhs-Vsl＝Vhigh+Vlow-2Vsel＝2(Vref-Vsel)＝2Vd
参照数学公式4、5和6，读出放大器100可通过两级比较操作提供两倍的电压裕量(Vd)作为输出信号。
与简单地分别将中间参考信号(Iref、Vref)与感测目标信号(Isel、Vsel)进行比较相比，根据参照图6和图7描述的示例性实施例的读出放大器100可更精确地执行数据感测操作。
图8是示出根据示例性实施例的图5的读出放大器的额外细节的框图。参照图8，读出放大器200包括电流镜210、第一比较器220和第二比较器230。
读出放大器200是一种电流模式读出放大器。读出放大器200可通过分别将多个参考信号与感测目标信号进行比较的第一比较操作和基于第一比较操作的结果执行的第二比较操作来感测存储在选择的存储单元SC中的数据。
读出放大器200连接至选择的存储单元SC、第一参考单元RC1和第二参考单元RC2。读出放大器200从选择的存储单元SC接收感测目标信号SEL。读出放大器200分别从第一参考单元RC1和第二参考单元RC2接收第一参考信号REF1和第二参考信号REF2。在该示例性实施例中，以参考电流的形式提供第一参考信号REF1和第二参考信号REF2。
电流镜210对感测目标信号SEL、第一参考信号REF1和第二参考信号REF2进行复制。在该示例性实施例中，电流镜210可包括多个晶体管。所述多个晶体管可为MOS晶体管。电流镜210可通过镜像操作将感测目标信号SEL以及第一参考信号REF1和第二参考信号REF2稳定地提供至第一比较器220。
第一比较器220将从电流镜210提供的感测目标信号SEL分别与第一参考信号REF1和第二参考信号REF2进行比较，以分别产生第一比较信号和第二比较信号。第一比较器220将产生的第一比较信号和第二比较信号提供至第二比较器230。
第二比较器230将从第一比较器220提供的第一比较信号与第二比较信号进行比较，以产生输出信号OUT。第二比较器230可包括多个晶体管。所述多个晶体管可为MOS晶体管。
如参照图6和图7所描述的，读出放大器200可通过利用第一比较器220和第二比较器230的两级比较操作精确地执行数据感测操作。
图9是示出根据另一示例性实施例的图5的读出放大器的框图。参照图9，读出放大器200包括电流镜210、第一比较器220、第二比较器230和输出缓冲器240。
读出放大器200是一种电流模式读出放大器。读出放大器200可通过分别将多个参考信号与感测目标信号进行比较的第一比较操作和基于第一比较操作的结果执行的第二比较操作来感测存储在选择的存储单元SC中的数据。读出放大器200可利用输出缓冲器240以低输出阻抗输出感测结果。
读出放大器200连接至选择的存储单元SC、第一参考单元RC1和第二参考单元RC2。读出放大器200从选择的存储单元SC接收感测目标信号SEL。读出放大器200分别从第一参考单元RC1和第二参考单元RC2接收第一参考信号REF1和第二参考信号REF2。在该示例性实施例中，以参考电流的形式提供第一参考信号REF1和第二参考信号REF2。
电流镜210包括多个电流镜。电流镜210包括第一电流镜211、第二电流镜212、第三电流镜213和第四电流镜214。然而，这仅是一个示例，包括在电流镜210中的电流镜的数量可根据连接至读出放大器200的参考单元的数量而改变。
第一电流镜211和第四电流镜214从选择的存储单元SC接收感测目标信号SEL。第一电流镜211和第四电流镜214对接收到的感测目标信号SEL进行复制，以将接收到的感测目标信号SEL提供至第一比较器220。
第二电流镜212和第三电流镜213分别从第一参考单元RC1和第二参考单元RC2接收第一参考信号REF1和第二参考信号REF2。第二电流镜212和第三电流镜213分别对接收到的第一参考信号REF1和第二参考信号REF2进行复制，以将接收到的第一参考信号REF1和第二参考信号REF2提供至第一比较器220。
第一比较器220包括多个减法器。在该示例性实施例中，第一比较器220包括第一减法器221和第二减法器222。然而，这仅是一个示例，包括在第一比较器220中的减法器的数量可根据连接至读出放大器200的参考单元的数量而改变。
第一减法器221将第一电流镜211复制的感测目标信号SEL与第二电流镜212复制的第一参考信号REF1相减，以产生第一比较信号COMP1。第二减法器222将第四电流镜214复制的感测目标信号SEL与第三电流镜213复制的第二参考信号REF2相减，以产生第二比较信号COMP2。
第二比较器230将第一比较信号COMP1与第二比较信号COMP2进行比较，以输出比较结果。第二比较器230可将第一比较信号COMP1与第二比较信号COMP2之间的差放大，以输出放大的差。在该示例性实施例中，第二比较器230可包括单端差分放大器。
输出缓冲器将从第二比较器230提供的信号进行缓冲，以输出输出信号OUT。输出缓冲器240可包括多个晶体管。所述多个晶体管可为MOS晶体管。输出缓冲器240可包括一对晶体管，例如，PMOS上拉晶体管和NMOS下拉晶体管。
读出放大器200可通过分别将多个参考信号与感测目标信号进行比较的第一比较操作和基于第一比较操作的结果执行的第二比较操作来感测存储在选择的存储单元SC中的数据。读出放大器200可利用输出缓冲器240以低输出阻抗输出感测结果。
图10是示出根据另一示例性实施例的图5的读出放大器的电路图。参照图10，读出放大器200可包括多个MOS晶体管。
第一PMOS晶体管MP1的源极端和漏极端分别连接至电源电压VDD和电流源Ilow。第一PMOS晶体管MP1和电流源Ilow执行将恒定电流Ilow供应至第一参考单元RC1的电流源的功能。
第二PMOS晶体管MP2和第三PMOS晶体管MP3与第一PMOS晶体管MP1共享栅极端。第一PMOS晶体管至第三PMOS晶体管(MP1、MP2和MP3)一起构成电流镜。向第二PMOS晶体管MP2和第三PMOS晶体管MP3的漏极端提供的电流与提供至第一PMOS晶体管MP1的漏极端的电流Ilow相同。
第七NMOS晶体管MN7和第九NMOS晶体管MN9构成电流镜。第七NMOS晶体管MN7的栅极和第九NMOS晶体管MN9的栅极连接在一起。在第九NMOS晶体管MN9的漏极端复制流过第七NMOS晶体管MN7的漏极端和通过第二PMOS晶体管MP2的电流Ilow。
通过第一NMOS晶体管MN1将第三PMOS晶体管MP3提供的电流Ilow提供至第一参考单元RC1。由电流Ilow的水平和第一参考单元RC1的电阻值确定第一参考节点RN1的电压Vread。
第一NMOS晶体管MN1和第二NMOS晶体管MN2构成源极跟随器。可通过第一NMOS晶体管MN1和第二NMOS晶体管MN2将第二参考节点RN2的电压控制为与第一参考节点RN1的电压Vread相同。
由第二参考节点RN2的电压Vread和第二参考单元RC2的电阻值确定流过第二参考单元RC2的电流Ihigh。由于第一参考节点RN1的电压Vread与第二参考节点RN2的电压相同，因此由第一参考单元RC1和第二参考单元RC2的电阻比来确定流过第一参考单元RC1的电流Ilow与流过第二参考单元RC2的电流Ihigh的比。
第四PMOS晶体管MP4和第五PMOS晶体管MP5构成电流镜。通过第四PMOS晶体管MP4和第五PMOS晶体管MP5在第五PMOS晶体管MP5的漏极端复制流过第二参考单元RC2的电流。
第六NMOS晶体管MN6构成源极跟随器，该源极跟随器具有与第一NMOS晶体管MN1和第二NMOS晶体管MN2相同的输入偏压BIAS1。可通过第六NMOS晶体管MN6将选择节点SN的电压Vread控制为与第一参考节点RN1和第二参考节点RN2的电压Vread相同。
由选择节点SN的电压Vread和所选择的存储单元SC的电阻值来确定流过选择的存储单元SC的电流Isel。由于第九PMOS晶体管MP9、第十PMOS晶体管MP10和第十一PMOS晶体管MP11构成电流镜，因此在第九PMOS晶体管MP9和第十一PMOS晶体管MP11的漏极端复制这样的电流，该电流与流过第十PMOS晶体管MP10的电流Isel相同。
第八NMOS晶体管MN8和第十NMOS晶体管MN10构成电流镜，并且第八NMOS晶体管MN8和第十NMOS晶体管MN10的栅极端连接在一起。在第八NMOS晶体管NM8的漏极端复制通过第十一PMOS晶体管MP11提供至第十NMOS晶体管MN10的电流Isel。
在节点A，将响应于相同的电压Vread而流过第二参考单元RC2的电流Ihigh和流过选择的存储单元SC的电流Isel相减。在节点B，将响应于相同的电压Vread而流过第一参考单元RC1的电流Ilow和流过选择的存储单元SC的电流Isel相减。
第三NMOS晶体管MN3和第四NMOS晶体管MN4以及第六PMOS晶体管MP6和第七PMOS晶体管MP7构成第二比较器230。第三NMOS晶体管MN3和第四NMOS晶体管MN4构成差分输入部。第六PMOS晶体管MP6和第七PMOS晶体管MP7构成电流镜。第二比较器230连接至节点A和节点B，以放大从节点A和节点B提供的电流之间的差。
第八PMOS晶体管MP8和第五NMOS晶体管MN5构成输出缓冲器240。第八PMOS晶体管MP8和第五NMOS晶体管MN5可为一对上拉晶体管和下拉晶体管。输出缓冲器240对从第二比较器230的输出节点SAB提供的电压进行缓冲，以提供输出信号OUT。
读出放大器200可将相同的电压Vread提供至第一参考单元RC1和第二参考单元RC2以及选择的存储单元SC。读出放大器200可从流过选择的存储单元SC的电流Isel中减去流过第一参考单元RC1的电流Ilow，以产生第一比较信号COMP1，并且可从流过选择的存储单元SC的电流Isel中减去流过第二参考单元RC2的电流Ihigh，以产生第二比较信号COMP2。读出放大器200放大第一比较信号COMP1和第二比较信号COMP2之间的差以输出输出信号OUT。因此，可基于输出信号OUT的水平来区分存储在选择的存储单元SC中的数据。
由于读出放大器200将相同的电压Vread提供至第一参考单元RC1和第二参考单元RC2以及选择的存储单元SC，并且可控制电压Vread的电平，因此读出放大器200可通过不改变选择的存储单元SC的状态的非破坏性电压来感测选择的存储单元SC。
图10所示的读出放大器200仅是一个示例性实施例。本发明构思的技术精神不限于上述读出放大器200。
图11是示出根据修改的示例性实施例的图10的第二比较器的电路图。参照图11，第二比较器230可包括第一晶体管P1、第二晶体管P2、第三晶体管P3和第四晶体管P4。虽然在图11中未示出，但是差分输入部可连接至第二比较器230的差分输入端子SA和SAB。差分输入部可由图10的第三NMOS晶体管MN3和第四NMOS晶体管MN4构成。
第一晶体管P1和第三晶体管P3可构成共享栅极端的电流镜。第二晶体管P2和第四晶体管P4可构成共享栅极端的电流镜。通过第一晶体管P1、第二晶体管P2、第三晶体管P3和第四晶体管P4的镜像操作，第二比较器230将从节点SA和节点SAB提供的电流的差放大，以将电流的差输出至节点SAB。
如上所述，应该理解的是可按照许多不同的形式提供第二比较器230的构成元件。
图12是示出根据又一示例性实施例的图5的读出放大器的框图。参照图12，读出放大器300包括第一比较器310、第二比较器320和输出缓冲器330。
读出放大器300是一种电压模式读出放大器。读出放大器300可通过分别将多个参考信号与感测目标信号进行比较的第一比较操作和基于第一比较操作的结果执行的第二比较操作来感测存储在选择的存储单元中的数据。
读出放大器300连接至选择的存储单元SC、第一参考单元RC1和第二参考单元RC2。读出放大器300从选择的存储单元SC接收感测目标信号SEL。读出放大器300分别从第一参考单元RC1和第二参考单元RC2接收第一参考信号REF1和第二参考信号REF2。在该示例性实施例中，以参考电压的形式提供第一参考信号REF1和第二参考信号REF2。
第一比较器310将感测目标信号SEL分别与第一参考信号REF1和第二参考信号REF2进行比较，以产生第一比较信号和第二比较信号。第一比较器310将产生的第一比较信号和第二比较信号提供至第二比较器320。
第二比较器320将从第一比较器310提供的第一比较信号与第二比较信号进行比较。输出缓冲器330对第二比较器320的比较结果进行缓冲以产生输出信号OUT。在该示例性实施例中，第二比较器320和输出缓冲器330可包括多个晶体管。所述多个晶体管可为MOS晶体管。
如参照图6和图7所描述的，读出放大器300可利用第一比较器310和第二比较器320通过两级比较操作精确地执行数据感测操作。
图13是示出根据示例性实施例的图12的读出放大器的电路图。参照图13，读出放大器300可包括多个MOS晶体管。
第一PMOS晶体管MP1的源极端和漏极端分别连接至电源电压VDD和电流源Iread。第一PMOS晶体管MP1和电流源Iread执行将恒定电流Iread供应至第一参考单元RC1和第二参考单元RC2的电流源的功能。
第一PMOS晶体管MP1、第二PMOS晶体管MP2和第三PMOS晶体管MP3构成电流镜。第一PMOS晶体管MP1的栅极、第二PMOS晶体管MP2的栅极和第三PMOS晶体管MP3的栅极连接在一起。向第二PMOS晶体管MP2的漏极端和第三PMOS晶体管MP3的漏极端提供与提供至第一PMOS晶体管MP1的漏极端的电流Iread相同的电流。由从第二PMOS晶体管MP2提供的电流和第一参考单元RC1的电阻值来确定第一参考节点RN1的电压Vlow，由从第三PMOS晶体管MP3提供的电流和第二参考单元RC2的电阻值来确定第二参考节点RN2的电压Vhigh。
通过与第一PMOS晶体管MP1具有相同的漏极和栅极电压的第七PMOS晶体管MP7向选择的存储单元SC提供与提供至第一参考单元RC1和第二参考单元RC2的电流Iread相同的电流。
由从第七PMOS晶体管MP7提供的电流和选择的存储单元SC的电阻值来确定选择节点SN的电压Vsel。由于通过镜像操作等同地控制从第二PMOS晶体管MP2、第三PMOS晶体管MP3和第七PMOS晶体管MP7提供的电流的水平，因此基于第一参考节点RN1和第二参考节点RN2与选择节点SN之间的电阻差来确定第一参考节点RN1和第二参考节点RN2与选择节点SN之间的电压差。
第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3和第四NMOS晶体管MN4构成第一比较器。第一比较器将第一参考节点RN1的电压Vlow与选择节点SN的电压Vsel相减，并将第二参考节点RN2的电压Vhigh和选择节点SN的电压Vsel相减，以基于相减的结果分别产生第一比较信号COMP1和第二比较信号COMP2。
第一NMOS晶体管MN1和第二NMOS晶体管MN2构成源极端彼此连接的差分对。第一NMOS晶体管MN1的源极端和第二NMOS晶体管MN2的源极端连接至尾电流Ibias。将第一参考节点RN1的电压Vlow和选择节点SN的电压Vsel分别提供至第一NMOS晶体管MN1的栅极端和第二NMOS晶体管MN2的栅极端。第一NMOS晶体管MN1和第二NMOS晶体管MN2将第一参考节点RN1的电压Vlow与选择节点SN的电压Vsel之间的差转换为流过第一NMOS晶体管MN1的漏极端和第二NMOS晶体管MN2的漏极端的电流差。
第三NMOS晶体管MN3和第四NMOS晶体管MN4构成源极端彼此连接的差分对。第三NMOS晶体管MN3和第四NMOS晶体管MN4的源极端连接至尾电流Ibias。将第二参考节点RN2的电压Vhigh和选择节点SN的电压Vsel分别提供至第三NMOS晶体管MN3的栅极端和第四NMOS晶体管MN4的栅极端。第三NMOS晶体管MN3和第四NMOS晶体管MN4将第二参考节点RN2的电压Vhigh与选择节点SN的电压Vsel之间的差转换为流过第三NMOS晶体管MN3的漏极端和第四NMOS晶体管MN4的漏极端的电流差。
第一NMOS晶体管MN1的漏极端和第三NMOS晶体管MN3的漏极端连接至节点SA，以将第二比较信号COMP2提供至第二比较器320。第二NMOS晶体管MN2的漏极端和第四NMOS晶体管MN4的漏极端连接至节点SAB，以将第一比较信号COMP1提供至第二比较器320。
第四PMOS晶体管MP4和第五PMOS晶体管MP5构成第二比较器320。第四PMOS晶体管MP4和第五PMOS晶体管MP5可以以二极管形式偏置。第四PMOS晶体管MP4的漏极端和第五PMOS晶体管MP5的漏极端分别连接至节点SA和节点SAB。第二比较器320将从第一比较器提供的比较信号COMP1和COMP2之间的差放大，以输出放大的差。
第六PMOS晶体管MP6和第五NMOS晶体管MN5构成输出缓冲器330。第六PMOS晶体管MP6和第五NMOS晶体管MN5可为一对上拉晶体管和下拉晶体管。输出缓冲器330对从第二比较器320的输出节点SAB提供的电压进行缓冲以提供输出信号OUT。
读出放大器300可将相同的电流提供至第一参考单元RC1和第二参考单元RC2以及选择的存储单元SC。读出放大器300可响应于电流Iread分别将从第一参考单元RC1和第二参考单元RC2产生的电压Vlow和Vhigh与从选择的存储单元SC产生的电压Vsel进行比较，以产生第一比较信号COMP1和第二比较信号COMP2。读出放大器300将第一比较信号COMP1和第二比较信号COMP2之间的差放大，以输出输出信号OUT。因此，可基于输出信号OUT的电平区分存储在选择的存储单元SC中的数据。
由于读出放大器300将相同的电流Iread提供至第一参考单元RC1和第二参考单元RC2以及选择的存储单元SC，并且可控制电流Iread的水平，因此读出放大器300可通过不改变选择的存储单元SC的状态的非破坏性电流来感测选择的存储单元SC。
图13所示的读出放大器300仅是一个示例性实施例。本发明构思的技术精神不限于上述电路。
图14是示出根据另一示例性实施例的图12的读出放大器的电路图。与图13的读出放大器300相比，读出放大器400还包括第八PMOS晶体管MP8和第九PMOS晶体管MP9。
将相同的偏压BIAS2提供至第八PMOS晶体管MP8的栅极端和第九PMOS晶体管MP9的栅极端。第八PMOS晶体管MP8的源极端和第九PMOS晶体管MP9的源极端连接至电源电压VDD。第八PMOS晶体管MP8的漏极端和第九PMOS晶体管MP9的漏极端分别连接至节点SA和节点SAB。
第八PMOS晶体管MP8和第九PMOS晶体管MP9以及第四PMOS晶体管MP4和第五PMOS晶体管MP5可构成第二比较器420。第八PMOS晶体管MP8和第九PMOS晶体管MP9使第二比较器420的操作稳定。
如上所述，可按照许多不同的形式提供第二比较器320的构成元件。
图15是示出根据示例性实施例的非易失性存储器装置的感测方法的流程图。
在操作S110中，将第一参考单元和第二参考单元分别设为第一状态和第二状态，其中第二状态与第一状态不同。第一参考单元存储1比特值。第二参考单元存储2比特值。1比特值可为数据“0”。2比特值可为数据“1”。
在操作S120中，从选择的存储单元接收感测目标信号，并且分别从第一参考单元和第二参考单元接收第一参考信号和第二参考信号。在示例性实施例中，可以以电流的形式提供感测目标信号以及第一参考信号和第二参考信号。在这种情况下，感测目标信号以及第一参考信号和第二参考信号可为选择的存储单元以及第一参考单元和第二参考单元响应于相同电平的参考电压而提供的电流。在另一示例性实施例中，可以电压的形式提供感测目标信号以及第一参考信号和第二参考信号。在这种情况下，感测目标信号以及第一参考信号和第二参考信号可为选择的存储单元以及第一参考单元和第二参考单元响应于相同水平的参考电流而产生的电压。
在操作S130中，通过将第一参考信号与感测目标信号进行比较来产生第一比较信号。在示例性实施例中，可通过将第一参考信号与感测目标信号相减来产生第一比较信号。
在操作S140中，通过将第二参考信号与感测目标信号进行比较来产生第二比较信号。在示例性实施例中，可通过将第二参考信号与感测目标信号相减来产生第二比较信号。
在操作S150中，将第一比较信号与第二比较信号进行比较以确定选择的存储单元的状态。例如，通过将在操作S140中产生的第一比较信号与第二比较信号进行比较来区分存储在选择的存储单元中的数据。可基于选择的存储单元的状态区分存储在选择的存储单元中的数据。非易失性存储器装置将第一比较信号与第二比较信号之间的差放大，并可基于放大的差来区分选择的存储单元的状态。
根据上述非易失性存储器装置的感测方法，非易失性存储器装置可利用在不同状态下写入的多个参考单元产生多个参考信号。非易失性存储器装置可执行分别将参考信号与从选择的存储单元提供的感测目标信号进行比较的第一比较操作。非易失性存储器装置随后可基于第一比较操作的结果执行第二比较操作，以感测存储在选择的存储单元中的数据。非易失性存储器装置因此可通过至少两个比较操作利用从参考单元产生的参考信号精确地感测数据。
图16是根据一些示例性实施例的包括作为非易失性存储器装置的相变存储器装置的移动电子系统的框图。移动电子系统1000包括相变存储器装置1100、微处理器1300、输入/输出(I/O)装置1400和电源单元1200。相变存储器装置1100可利用在不同状态下写入的多个参考单元产生多个参考信号。相变存储器装置1100可执行第一比较操作，其分别将参考信号与从选择的存储单元提供的感测目标信号进行比较。相变存储器装置1100可基于第一比较操作的结果执行第二比较操作，以感测存储在选择的存储单元中的数据。相变存储器装置1100可通过至少两个比较操作利用从参考单元产生的参考信号精确地感测数据。
相变存储器装置1100通过总线L3连接至微处理器1300并且被提供作为移动电子系统1000的主要存储器。电源单元1200通过输电线L4将电力供应至微处理器1300、输入/输出装置1400和相变存储器装置1100。微处理器1300和输入/输出装置1400可被提供作为用于控制相变存储器装置1100的存储器控制器。
如果输入/输出装置1400通过线L1接收数据，则通过线L2向微处理器1300提供接收到的数据，以处理提供的数据，并且随后通过总线L3将接收到的或处理后的数据施加至相变存储器装置1100。相变存储器装置1100在存储单元中存储通过总线L3施加的数据。存储在存储单元中的数据通过微处理器1300被读取，并通过输入/输出装置1400被输出至外部。
即使电源单元1200的电力未供应至输电线L4，由于相变材料的本质，存储在相变存储器装置1100的存储单元中的数据也不丢失。这是因为相变存储器装置1100是非易失性存储器。与其它存储器件相比，相变存储器装置1100还具有高操作速度和低功耗的优点。
图17是根据一些示例性实施例的包括非易失性存储器装置的存储卡的框图。存储卡2000可为例如MMC卡、SD卡、多用途卡、微SD卡、记忆棒、紧凑型SD卡、ID卡、PCMCIA卡、芯片卡、智能卡、USB卡等。
参照图17，存储卡2000可包括：接口部2100，其执行与外部的接口；控制器2200，其具有缓冲存储器并控制存储卡2000的操作；以及根据示例性实施例的至少一个非易失性存储器装置2300。例如，所述至少一个非易失性存储器装置2300可包括多个非易失性存储器装置，每一个非易失性存储器装置为根据上述示例性实施例的非易失性存储器装置。控制器2200是处理器，并且可控制非易失性存储器装置2300的写操作和读操作。控制器2200通过数据总线DATA和地址总线ADDRESS连接至接口部2100以及所述至少一个非易失性存储器装置2300。
所述至少一个非易失性存储器装置2300可包括在与单元阵列的存储单元相同的条件下写入的多个参考单元。所述至少一个非易失性存储器装置2300利用在不同状态下写入的多个参考单元产生多个参考信号。所述至少一个非易失性存储器装置2300可执行分别将参考信号与从选择的存储单元提供的感测目标信号进行比较的第一比较操作。所述至少一个非易失性存储器装置2300随后可基于第一比较操作的结果执行第二比较操作以感测存储在选择的存储单元中的数据。所述至少一个非易失性存储器装置2300可通过至少两个比较操作利用从参考单元产生的参考信号精确地感测数据。
图18是用于解释其中可使用图17的存储卡的各种系统的说明图。参照图18，存储卡2000可用于摄影机VC、电视机TV、音频装置AD、游戏机GM、电子音乐装置EMD、蜂窝电话HP、计算机CP、个人数字助理(PDA)、VR和PC卡PCC等中。
可利用各种封装技术安装非易失性存储器装置，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件式裸晶、晶圆式裸晶、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(SOIC)、缩小外型封装(SSOP)、薄型小外型封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级处理堆叠封装(WSP)。
根据示例性实施例，可通过利用多个参考单元产生的非破坏性参考信号精确地感测存储在选择的存储单元中的数据。
应该认为以上公开的主题内容是说明性的而非限制性的，并且所附权利要求旨在覆盖所有落入本发明构思的实质精神和范围内的修改、改进和其它示例性实施例。因此，在法律允许的最大程度上，本发明构思的范围由所附权利要求及其等同物的最宽泛的可允许的解释来确定，而不应受到以上具体实施方式的限制或局限。
Claims (25)
1.一种读出放大器,其配置为感测存储在选择的存储单元中的数据，所述读出放大器包括：
第一比较器，其配置为通过将从第一参考单元接收的第一参考信号与从所述选择的存储单元接收的感测目标信号进行比较来产生第一比较信号，并且通过将所述感测目标信号与从第二参考单元接收的第二参考信号进行比较来产生第二比较信号，所述第二参考单元与所述第一参考单元在不同状态下被写入；以及
第二比较器，其配置为通过将所述第一比较信号与所述第二比较信号进行比较来感测存储在所述选择的存储单元中的数据。
2.根据权利要求1所述的读出放大器，其中，所述第一参考单元在存储数据“0”的第一状态下被写入，并且所述第二参考单元在存储数据“1”的第二状态下被写入。
3.根据权利要求2所述的读出放大器，其中，所述选择的存储单元、所述第一参考单元和所述第二参考单元是STT-MRAM单元，并且所述第一状态是低电阻状态，所述第二状态是高电阻状态。
4.根据权利要求1所述的读出放大器，其中，所述感测目标信号、所述第一参考信号和所述第二参考信号作为电流被接收。
5.根据权利要求4所述的读出放大器，其中，所述感测目标信号、所述第一参考信号和所述第二参考信号是所述选择的存储单元、所述第一参考单元和所述第二参考单元响应于相同电平的参考电压而分别输出的电流。
6.根据权利要求4所述的读出放大器，还包括第一电流镜，其配置为对所述感测目标信号、所述第一参考信号和所述第二参考信号进行复制，以将复制的感测目标信号、复制的第一参考信号和复制的第二参考信号分别提供至所述第一比较器。
7.根据权利要求6所述的读出放大器，其中所述第一比较器配置为通过将所述复制的第一参考信号与所述复制的感测目标信号进行比较来产生所述第一比较信号，以及通过将所述复制的第二参考信号与所述复制的感测目标信号进行比较来产生所述第二比较信号。
8.根据权利要求7所述的读出放大器，其中，所述第一比较器包括第一减法器，其配置为从所述复制的感测目标信号中减去所述复制的第一参考信号以产生所述第一比较信号。
9.根据权利要求8所述的读出放大器，其中，所述第一比较器包括第二减法器，其配置为从所述复制的第二参考信号中减去所述复制的感测目标信号以产生所述第二比较信号。
10.根据权利要求9所述的读出放大器，其中，所述第二比较器还配置为将所述第一比较信号与所述第二比较信号之间的差放大，以基于放大的差来感测存储在所述选择的存储单元中的数据。
11.根据权利要求10所述的读出放大器，其中，所述第二比较器包括多个半导体晶体管，所述半导体晶体管构造为单端差分放大器，并且
其中所述单端差分放大器配置为将所述第一比较信号与所述第二比较信号之间的差放大，所述第一比较信号与所述第二比较信号作为所述单端差分放大器的输入信号被接收。
12.根据权利要求11所述的读出放大器，其中，所述单端差分放大器包括第二电流镜和差分输入部，并且
其中所述差分输入部包括第一晶体管和第二晶体管，所述第一晶体管的栅极端和所述第二晶体管的栅极端连接在一起，所述第一晶体管的漏极端和所述第二晶体管的漏极端连接至所述第二电流镜，并且所述第一晶体管的源极端和所述第二晶体管的源极端分别接收所述第二比较信号和所述第一比较信号。
13.根据权利要求12所述的读出放大器，其中，所述第二电流镜包括第三晶体管和第四晶体管，所述第三晶体管的栅极端和所述第四晶体管的栅极端连接在一起，所述第三晶体管的源极端和所述第四晶体管的源极端连接至电源电压，并且所述第三晶体管的漏极端和所述第四晶体管的漏极端分别连接至所述第一晶体管的漏极端和所述第二晶体管的漏极端。
14.根据权利要求12所述的读出放大器，其中，所述第二电流镜包括第三晶体管至第六晶体管，所述第三晶体管至第六晶体管的源极端连接至电源电压，所述第三晶体管的漏极端、所述第四晶体管的漏极端、所述第三晶体管的栅极端和第五晶体管的栅极端连接在一起并连接至所述第一晶体管的漏极端，并且所述第五晶体管的漏极端、所述第六晶体管的漏极端、所述第六晶体管的栅极端和第四晶体管的栅极端连接在一起并连接至所述第二晶体管的漏极端。
15.根据权利要求10所述的读出放大器，还包括输出缓冲器，其配置为对所述放大的差进行缓冲。
16.根据权利要求15所述的读出放大器，其中，所述输出缓冲器包括串联连接在电源电压和源电压之间的上拉晶体管和下拉晶体管。
17.根据权利要求1所述的读出放大器，其中所述感测目标信号、所述第一参考信号和所述第二参考信号作为电压被接收。
18.根据权利要求17所述的读出放大器，其中，所述感测目标信号、所述第一参考信号和所述第二参考信号是所述选择的存储单元、所述第一参考单元和所述第二参考单元响应于相同水平的参考电流而分别产生的电压。
19.根据权利要求17所述的读出放大器，其中，所述第一比较器包括第一差分放大器和第二差分放大器，并且
其中所述第一差分放大器配置为将所述第一参考信号与所述感测目标信号之间的差转换为第一电流差，以将所述第一电流差提供至所述第二比较器，并且所述第二差分放大器配置为将所述第二参考信号与所述感测目标信号之间的差转换为第二电流差，以将所述第二电流差提供至所述第二比较器。
20.根据权利要求19所述的读出放大器，其中，所述第一差分放大器包括第一晶体管和第二晶体管，所述第一晶体管的栅极端接收所述第一参考信号，所述第二晶体管的栅极端接收所述感测目标信号，所述第一晶体管的源极端和所述第二晶体管的源极端连接在一起并连接至尾电流。
21.根据权利要求20所述的读出放大器，其中，所述第二差分放大器包括第三晶体管和第四晶体管，所述第三晶体管的栅极端接收所述第二参考信号，所述第四晶体管的栅极端接收所述感测目标信号，所述第四晶体管的源极端和所述第三晶体管的源极端连接在一起并连接至所述尾电流，所述第一晶体管的漏极端和所述第三晶体管的漏极端彼此连接，并且所述第二晶体管的漏极端和所述第四晶体管的漏极端彼此连接。
22.一种非易失性存储器装置，包括：
存储单元阵列，其包括存储单元、第一参考单元和第二参考单元，所述存储单元配置为存储数据，所述第一参考单元在第一状态下被写入，所述第二参考单元在与所述第一状态不同的第二状态下被写入；以及
读出放大器，其配置为利用所述第一参考单元和所述第二参考单元感测存储在所述存储单元中的数据，
其中，所述读出放大器包括：
第一比较器，其配置为将从所述第一参考单元接收的第一参考信号与从所述存储单元接收的感测目标信号进行比较，以产生第一比较信号，并且将从所述第二参考单元接收的第二参考信号与所述感测目标信号进行比较，以产生第二比较信号；以及
第二比较器，其配置为将所述第一比较信号与所述第二比较信号进行比较，以基于比较结果感测存储在所述存储单元中的数据。
23.根据权利要求22所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括参考电压电源，并且
其中所述感测目标信号、所述第一参考信号和所述第二参考信号是所述存储单元、所述第一参考单元和所述第二参考单元响应于从所述参考电压电源提供的参考电压而分别输出的电流。
24.根据权利要求22所述的非易失性存储器装置，其中所述非易失性存储器装置还包括参考电流电源，
其中，所述感测目标信号、所述第一参考信号和所述第二参考信号是所述存储单元、所述第一参考单元和所述第二参考单元响应于从所述参考电流电源提供的参考电流而分别产生的电压，并且
其中所述参考电流电源包括多个电流镜，其配置为将所述参考电流提供至所述存储单元、所述第一参考单元和所述第二参考单元。
25.一种非易失性存储器装置的感测方法，所述非易失性存储器装置包括存储单元，所述存储单元配置为存储数据，所述感测方法包括以下步骤：
将第一状态和第二状态存储到与所述存储单元相同的参考单元中；以及
当执行读操作时，利用从存储了所述第一状态和所述第二状态的所述参考单元提供的第一参考信号和第二参考信号通过多个比较操作来感测所述非易失性存储器装置中的选择的存储单元中所存储的数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130156517A KR102169681B1 (ko) | 2013-12-16 | 2013-12-16 | 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법 |
| KR10-2013-0156517 | 2013-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104715780A true CN104715780A (zh) | 2015-06-17 |
| CN104715780B CN104715780B (zh) | 2019-02-26 |
Family
ID=53369285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410768465.1A Active CN104715780B (zh) | 2013-12-16 | 2014-12-12 | 读出放大器及其感测方法以及非易失性存储器装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9349428B2 (zh) |
| JP (1) | JP2015118727A (zh) |
| KR (1) | KR102169681B1 (zh) |
| CN (1) | CN104715780B (zh) |
| TW (1) | TWI642062B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107017020A (zh) * | 2017-02-22 | 2017-08-04 | 北京航空航天大学 | 一种非易失性存储器数据读取方法 |
| CN107068180A (zh) * | 2015-11-30 | 2017-08-18 | 华邦电子股份有限公司 | 电阻式随机存取存储器装置以及感测电路 |
| CN108022613A (zh) * | 2016-11-01 | 2018-05-11 | 三星电子株式会社 | 非易失性存储器器件及其操作方法 |
| CN109427376A (zh) * | 2017-08-24 | 2019-03-05 | 三星电子株式会社 | 配置为防止由于泄漏电流进入位线的读取失败的存储设备 |
| CN111161776A (zh) * | 2018-11-08 | 2020-05-15 | 三星电子株式会社 | 非易失性存储器装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541843B2 (en) * | 2008-08-14 | 2013-09-24 | Nantero Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
| KR20150116072A (ko) * | 2014-04-04 | 2015-10-15 | 에스케이하이닉스 주식회사 | 전자 장치 |
| WO2017074358A1 (en) * | 2015-10-28 | 2017-05-04 | Hewlett Packard Enterprise Development Lp | Reference column sensing for resistive memory |
| FR3044460B1 (fr) * | 2015-12-01 | 2018-03-30 | Stmicroelectronics (Rousset) Sas | Amplificateur de lecture pour memoire, en particulier une memoire eeprom |
| US9640250B1 (en) | 2016-05-16 | 2017-05-02 | Qualcomm Incorporated | Efficient compare operation |
| TWI602001B (zh) * | 2016-09-13 | 2017-10-11 | 友達光電股份有限公司 | 壓電感應器讀取電路 |
| KR102643712B1 (ko) * | 2016-10-26 | 2024-03-06 | 에스케이하이닉스 주식회사 | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 |
| KR102661817B1 (ko) * | 2016-11-14 | 2024-05-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
| JP2018195358A (ja) | 2017-05-16 | 2018-12-06 | セイコーエプソン株式会社 | 不揮発性記憶装置、半導体装置、及び、電子機器 |
| JP2018195362A (ja) * | 2017-05-17 | 2018-12-06 | セイコーエプソン株式会社 | 不揮発性記憶装置、半導体装置、及び、電子機器 |
| CN110136759B (zh) * | 2018-02-09 | 2021-01-12 | 上海磁宇信息科技有限公司 | 降低读操作对数据扰动的电路 |
| JP6505902B1 (ja) * | 2018-03-20 | 2019-04-24 | 株式会社東芝 | 磁気メモリ及びメモリシステム |
| JP2019169209A (ja) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | メモリデバイス |
| JP2020077445A (ja) * | 2018-11-07 | 2020-05-21 | ソニーセミコンダクタソリューションズ株式会社 | 記憶制御装置、記憶装置、および、情報処理システム |
| US10803913B1 (en) | 2019-06-11 | 2020-10-13 | Applied Materials, Inc. | Narrow range sense amplifier with immunity to noise and variation |
| US10832783B1 (en) * | 2019-09-24 | 2020-11-10 | Macronix International Co., Ltd. | Data sensing device and data sensing method thereof |
| JP2022127409A (ja) * | 2021-02-19 | 2022-08-31 | 富士通株式会社 | 計算機および計算方法 |
| US11854590B2 (en) | 2021-04-23 | 2023-12-26 | Applied Materials, Inc. | Reference generation for narrow-range sense amplifiers |
| US11710519B2 (en) * | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69127918T2 (de) * | 1990-03-30 | 1998-04-02 | Fujitsu Ltd | Signalverstärkerschaltung und Halbleiterspeicher diese verwendend |
| US6288575B1 (en) * | 1999-08-24 | 2001-09-11 | Micron Technology, Inc. | Pseudo-differential current sense amplifier with hysteresis |
| US6169689B1 (en) | 1999-12-08 | 2001-01-02 | Motorola, Inc. | MTJ stacked cell memory sensing method and apparatus |
| DE10036140C1 (de) | 2000-07-25 | 2001-12-20 | Infineon Technologies Ag | Verfahren und Anordnung zum zerstörungsfreien Auslesen von Speicherzellen eines MRAM-Speichers |
| DE10059182C2 (de) | 2000-11-29 | 2002-10-24 | Infineon Technologies Ag | Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen |
| JP4775926B2 (ja) | 2001-09-28 | 2011-09-21 | キヤノン株式会社 | 磁気メモリ装置の読み出し回路 |
| JP2003173700A (ja) | 2001-12-03 | 2003-06-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100464536B1 (ko) | 2002-03-22 | 2005-01-03 | 주식회사 하이닉스반도체 | 자기 저항 램 |
| JP4084084B2 (ja) | 2002-05-23 | 2008-04-30 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| JP4266297B2 (ja) | 2002-09-05 | 2009-05-20 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
| JP3808835B2 (ja) * | 2003-02-27 | 2006-08-16 | 株式会社東芝 | 半導体装置間信号伝送システム |
| KR100528341B1 (ko) | 2003-12-30 | 2005-11-15 | 삼성전자주식회사 | 자기 램 및 그 읽기방법 |
| DE602005009411D1 (de) | 2004-01-29 | 2008-10-16 | Sharp Kk | Halbleiterspeichervorrichtung |
| US7323911B2 (en) * | 2005-11-21 | 2008-01-29 | Macronix International Co., Ltd. | Differential sense amplifier circuit and method triggered by a clock signal through a switch circuit |
| JP2008217844A (ja) | 2007-02-28 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| JP5288103B2 (ja) | 2008-04-03 | 2013-09-11 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びデータ読み出し方法 |
| US20090296506A1 (en) * | 2008-05-28 | 2009-12-03 | Macronix International Co., Ltd. | Sense amplifier and data sensing method thereof |
| US8116123B2 (en) | 2008-06-27 | 2012-02-14 | Seagate Technology Llc | Spin-transfer torque memory non-destructive self-reference read method |
| KR20120091583A (ko) | 2011-02-09 | 2012-08-20 | 에스케이하이닉스 주식회사 | 자기 메모리 장치, 이를 위한 기준전압 발생 회로 및 기준전압 생성 방법 |
| KR102011138B1 (ko) | 2013-04-25 | 2019-10-21 | 삼성전자주식회사 | 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법 |
-
2013
- 2013-12-16 KR KR1020130156517A patent/KR102169681B1/ko active IP Right Grant
-
2014
- 2014-10-15 US US14/515,158 patent/US9349428B2/en active Active
- 2014-11-07 TW TW103138768A patent/TWI642062B/zh active
- 2014-11-26 JP JP2014238561A patent/JP2015118727A/ja active Pending
- 2014-12-12 CN CN201410768465.1A patent/CN104715780B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068180A (zh) * | 2015-11-30 | 2017-08-18 | 华邦电子股份有限公司 | 电阻式随机存取存储器装置以及感测电路 |
| CN107068180B (zh) * | 2015-11-30 | 2020-04-10 | 华邦电子股份有限公司 | 电阻式随机存取存储器装置以及感测电路 |
| CN108022613A (zh) * | 2016-11-01 | 2018-05-11 | 三星电子株式会社 | 非易失性存储器器件及其操作方法 |
| CN108022613B (zh) * | 2016-11-01 | 2023-03-31 | 三星电子株式会社 | 非易失性存储器器件及其操作方法 |
| CN107017020A (zh) * | 2017-02-22 | 2017-08-04 | 北京航空航天大学 | 一种非易失性存储器数据读取方法 |
| CN107017020B (zh) * | 2017-02-22 | 2019-08-06 | 北京航空航天大学 | 一种非易失性存储器数据读取方法 |
| CN109427376A (zh) * | 2017-08-24 | 2019-03-05 | 三星电子株式会社 | 配置为防止由于泄漏电流进入位线的读取失败的存储设备 |
| CN111161776A (zh) * | 2018-11-08 | 2020-05-15 | 三星电子株式会社 | 非易失性存储器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015118727A (ja) | 2015-06-25 |
| TWI642062B (zh) | 2018-11-21 |
| US20150170726A1 (en) | 2015-06-18 |
| KR20150071733A (ko) | 2015-06-29 |
| CN104715780B (zh) | 2019-02-26 |
| TW201526015A (zh) | 2015-07-01 |
| KR102169681B1 (ko) | 2020-10-26 |
| US9349428B2 (en) | 2016-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104715780A (zh) | 读出放大器及其感测方法以及非易失性存储器装置 | |
| CN107424643B (zh) | 读出放大器和使用读出放大器的存储器设备 | |
| US11031050B2 (en) | Power line compensation for flash memory sense amplifiers | |
| CN101657859B (zh) | 自旋转移力矩磁阻随机存取存储器及设计方法 | |
| KR102510497B1 (ko) | 누설 전류를 감소시키기 위한 메모리 장치 | |
| Chang et al. | An offset-tolerant fast-random-read current-sampling-based sense amplifier for small-cell-current nonvolatile memory | |
| CN100483543C (zh) | 磁性随机处理存储器装置 | |
| US9019746B2 (en) | Resistive memory device and method for driving the same | |
| US10157655B2 (en) | Memory device | |
| CN110473578A (zh) | 包括参考单元的电阻式存储器装置 | |
| KR20130027840A (ko) | 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법 | |
| KR101983274B1 (ko) | 상변화 랜덤 액세스 메모리 장치 및 센싱 방법 | |
| US9747966B2 (en) | Semiconductor memory device for sensing memory cell with variable resistance | |
| KR102519458B1 (ko) | 비휘발성 메모리 장치 및 그것의 동작 방법 | |
| TW200425161A (en) | Temperature compensated RRAM circuit | |
| KR20130136388A (ko) | 저항식 메모리를 위한 감지 증폭기 회로 | |
| CN103165180A (zh) | 阻变存储装置 | |
| KR20150064552A (ko) | 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치 | |
| US20160078915A1 (en) | Resistance change memory | |
| US20140340959A1 (en) | Nonvolatile memory device and data processing method thereof | |
| TWI623939B (zh) | 記憶體裝置與其控制方法 | |
| CN107993683A (zh) | 感测放大器、存储装置以及包括其的系统 | |
| CN116230050A (zh) | 半导体器件 | |
| KR20130046248A (ko) | 멀티레벨 셀을 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법 | |
| US7113425B2 (en) | Nonvolatile semiconductor memory device with scalable two transistor memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |