CN107993683A - 感测放大器、存储装置以及包括其的系统 - Google Patents

感测放大器、存储装置以及包括其的系统 Download PDF

Info

Publication number
CN107993683A
CN107993683A CN201710993368.6A CN201710993368A CN107993683A CN 107993683 A CN107993683 A CN 107993683A CN 201710993368 A CN201710993368 A CN 201710993368A CN 107993683 A CN107993683 A CN 107993683A
Authority
CN
China
Prior art keywords
signal
voltage
sensing amplifier
current
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710993368.6A
Other languages
English (en)
Other versions
CN107993683B (zh
Inventor
姜奭准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107993683A publication Critical patent/CN107993683A/zh
Application granted granted Critical
Publication of CN107993683B publication Critical patent/CN107993683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Read Only Memory (AREA)

Abstract

可以提供感测放大器。感测放大器可以包括放大电路和/或单元电流控制电路。放大电路可以被配置为将信号线的电压电平与读取电压的电平进行比较。单元电流控制电路可以被配置为基于输出信号来降低信号线的电压电平。

Description

感测放大器、存储装置以及包括其的系统
相关申请的交叉引用
本申请要求2016年10月26日向韩国知识产权局提交的申请号为10-2016-0140321的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例通常可以涉及一种半导体技术，更具体地涉及一种感测放大器、存储装置以及包括该放大器和存储装置的系统。
背景技术
电子设备由许多电子元件组成，并且计算机系统由包括半导体装置的许多电子元件组成。计算机系统由存储装置组成。由于动态随机存取存储器(DRAM)具有快速的数据输入/输出速度和随机存取的优点，所以DRAM被广泛用作通用存储装置。然而，DRAM由包括电容器的存储单元组成，且由于当电源被切断时DRAM丢失存储的数据，因而其是易失性的。已经提出了一种快闪存储装置，以克服DRAM的缺点。快闪存储装置由包括浮栅的存储单元组成，且由于即使当电源被切断时，快闪存储装置保持存储的数据，因而其是非易失性的。然而，快闪存储装置的数据输入/输出速度比DRAM低得多，并且难以支持随机存取。
近来，正在研究和开发具有快速操作速度和非易失性的下一代存储装置，并且下一代存储装置的示例包括：相变随机存取存储器(PCRAM)、阻变随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)。下一代存储装置具有快速操作速度和非易失性的优点。特别地，PRAM包括包含硫族化物的存储单元，并且通过改变存储单元的电阻值来存储数据。
发明内容
根据一个实施例，可以提供一种感测放大器。感测放大器可以包括放大电路和/或单元电流控制电路。放大电路可以被配置为将信号线的电压电平与读取电压的电平进行比较。单元电流控制电路可以被配置为基于输出信号来降低信号线的电压电平。
附图说明
图1是示出了根据本公开的实施例的示例的非易失性存储装置的图。
图2是示出了图1的开关元件的特性的电流-电压曲线图。
图3是示出了根据一个实施例的感测放大器的图。
图4是示出了根据一个实施例的感测放大器和非易失性存储装置的操作的时序图。
图5是示出了根据一个实施例的包括感测放大器和非易失性存储装置的存储卡系统的图。
图6是示出了包括根据各种实施例的感测放大器和非易失性存储装置的电子设备的框图。
图7是示出了包括根据各种实施例的感测放大器和非易失性存储装置的数据储存设备的框图。
图8是示出了包括根据各种实施例的感测放大器和非易失性存储装置的电子系统的框图。
具体实施方式
在下文中，将通过实施例的示例，参考附图来描述根据各种实施例的半导体装置。
图1是示出了根据一个实施例的非易失性存储装置1的图。参见图1，非易失性存储装置1可以包括存储单元阵列110。存储单元阵列110可以包括存储单元111和开关元件112。存储单元111可以包括可变电阻材料并且可以储存数据。例如，存储单元111可以被编程或/和写入以用于储存数据。存储单元111可以具有高电阻状态或低电阻状态。高电阻状态可以表示复位数据，低电阻状态可以表示设定数据。开关元件112可以允许电流流向诸如二极管的预定方向。开关元件112可以是双向阈值开关(OTS)。当流经双向阈值开关的电流比阈值电流大或者双向阈值开关的两端之间的电压差比阈值电压大时，双向阈值开关可以允许大量的电流流经双向阈值开关。图2是示出了图1的开关元件112的特性的代表示例的电流-电压曲线图。参见图2，该曲线图的横轴表示开关元件112的两端之间的电压差，并且该曲线图的纵轴表示流经开关元件112的电流的对数标度的量。开关元件112可以保持关断，同时流经开关元件112的电流比阈值电流值Ith小，或者开关元件112的两端之间的电压差比阈值电压值VthSET小。当开关元件112保持关断时，流经存储单元111的电流量可以非常小。当流经开关元件112的电流变得比阈值电流值Ith大时，或者开关元件112的两端之间的电压差随着流经开关元件112的电流增加变得比阈值电压值VthSET大时，开关元件112可以导通。当开关元件112导通时，无限量的电流可以流经存储单元111。当存储单元111具有低电阻状态或者储存设定数据SET时，开关元件112的两端之间的电压差可以对应于阈值电压值VthSET，并且当存储单元111具有高电阻状态或者储存复位数据RESET时，开关元件112的两端之间的电压差可以是阈值电压值VthRST。如以下所述，用于读取储存在存储单元111中的数据的读取电压VREAD可以具有在阈值电压值VthSET的电平和阈值电压值VthRST的电平之间的电平。
参见图1，非易失性存储装置1可以包括：列开关120、行开关130、写入驱动器140和感测放大器150。存储单元阵列110可以在其一端耦接至位线BL，并且在其另一端耦接至字线WL。非易失性存储装置1可以具有分层位线结构和分层字线结构。列开关120可以基于列选择信号CSL将全局位线GBL耦接至位线BL。尽管未示出，但是非易失性存储装置1还可以包括多个单元阵列和多个列开关。多个单元阵列中的每一个单元阵列和多个列开关中的每一个列开关可以基于相应的列选择信号而耦接至不同的位线。列选择信号CSL可以根据列地址信号表示特定位线。因此，全局位线GBL可以选择性地耦接至多个位线。
行开关130可以基于字线选择信号WLS将全局字线GWL耦接至字线WL。字线选择信号WLS可以基于行地址信号而被使能。当字线选择信号WLS被使能时，行开关130可以将耦接至存储单元阵列110的另一端的字线WL耦接至全局字线GWL。尽管未示出，但是非易失性存储装置1还可以包括共同地耦接至全局字线GWL的多个行开关。当特定字线选择信号WLS被使能时，与特定字线耦接的全局字线GWL可以选择性地耦接至单元阵列。全局字线GWL可以耦接至低电压VL的节点。低电压VL的节点可以耦接至接地电压和/或基体偏置电压。基体偏置电压可以具有比接地电压电平低的负电平。例如，在非易失性存储装置1的待机模式期间，低电压VL的节点可以耦接至接地电压，而在非易失性存储装置1的激活操作期间，低电压VL的节点可以耦接至基体偏置电压，这不会限制本公开的范围。
写入驱动器140可以通过改变存储单元111的电阻值来将数据储存至存储单元111中。写入驱动器140可以基于写入信号WT和数据DATA来产生编程电流IPR。可以基于非易失性存储装置1从外部装置接收的写入命令来产生写入信号WT。数据DATA可以包括设定数据和复位数据。编程电流IPR可以包括设定编程电流和复位编程电流。写入驱动器140可以从电源电压VPP产生编程电流IPR。基于数据DATA，写入驱动器140可以产生用于将设定数据编程到存储单元111中的设定编程电流，并且可以产生用于将复位数据编程到存储单元111中的复位编程电流。复位编程电流的幅度可以比设定编程电流的幅度大。写入驱动器140可以经由全局位线GBL而通过将编程电流IPR提供给存储单元阵列110来改变存储单元111的电阻状态。
感测放大器150可以通过读取储存在存储单元111中的数据来产生输出信号SAOUT。感测放大器150可以基于读取信号RD来读取储存在存储单元111中的数据。可以基于非易失性存储装置1从外部装置接收的读取命令来产生读取信号RD。基于读取信号RD和电源电压VPP，感测放大器150可以将电流和/或电压经由全局位线GBL提供给存储单元阵列110。感测放大器150可以通过将读取电压VREAD与根据储存在存储单元111中的数据和/或存储单元111的电阻状态的电压电平进行比较来产生输出信号SAOUT。参见图2，读取电压VREAD可以具有在阈值电压值VthSET的电平和阈值电压值VthRST的电平之间的电平。
图3是示出了根据一个实施例的感测放大器300的图。图3中所示的感测放大器300可以对应于参照图1描述的感测放大器150。参见图3，感测放大器300可以包括：放大电路310、感测控制电路320和单元电流控制电路330。放大电路310可以耦接至信号线SL，并且可以将信号线SL的电压电平与读取电压VREAD的电平进行比较，以及放大信号线SL的电压电平与读取电压VREAD的电平之间的电压差。放大电路310可以通过放大信号线SL的电压电平与读取电压VREAD的电平之间的电压差来产生放大电流Ia。信号线SL可以对应于参照图1描述的全局位线GBL。因此，放大电路310可以经由信号线SL耦接至存储单元。读取电压VREAD可以对应于参照图2描述的读取电压VREAD。放大电路310可以将信号线SL的电压电平与读取电压VREAD的电平进行比较，并且可以改变流经输出节点ON的放大电流Ia的量。例如，当信号线SL的电压电平比读取电压VREAD的电平高时，放大电路310可以减少放大电流Ia的量，并且当信号线SL的电压电平比读取电压VREAD的电平低时，放大电路310可以增加放大电流Ia的量。信号线SL的电压电平可以根据耦接至信号线SL的存储单元的电阻状态而改变。例如，当存储单元处于高电阻状态时，具有相对较小量的电流可以经由信号线SL流出，并且信号线SL的电压电平可以增加。例如，当存储单元处于低电阻状态时，具有相对较大量的电流可以经由信号线SL流出，并且信号线SL的电压电平可以降低。
放大电路310可以包括：第一输入单元311、第二输入单元312和电流镜313。第一输入单元311可以耦接至信号线SL。第一输入单元311可以耦接在输出节点ON和公共节点CN之间。第二输入单元312可以接收读取电压VREAD。第二输入单元312可以耦接在电流镜313和公共节点CN之间。电流镜313可以接收电源电压VPP，并且可以耦接在第一输入单元311和第二输入单元312之间。电流镜313可以经由输出节点ON耦接至第一输入单元311。
第一输入单元311可以包括第一输入晶体管IN1。例如，第一输入晶体管IN1可以是N沟道MOS晶体管。第一输入晶体管IN1可以在其漏极和源极处分别耦接至输出节点ON和公共节点CN，并且可以在其栅极处耦接至信号线SL。第一输入晶体管IN1可以对信号线SL进行预充电。第二输入单元312可以包括第二输入晶体管IN2。例如，第二输入晶体管IN2可以是N沟道MOS晶体管。第二输入晶体管IN2可以分别在其漏极和源极处耦接至电流镜313和公共节点CN，并且可以经由其栅极接收读取电压VREAD。电流镜313可以包括第一镜像晶体管P1和第二镜像晶体管P2。例如，第一镜像晶体管P1和第二镜像晶体管P2中的每一个可以是P沟道MOS晶体管。第一镜像晶体管P1可以分别在其源极和漏极处耦接至电源电压VPP和输出节点ON。第二镜像晶体管P2可以分别在其源极和漏极处耦接至电源电压VPP和第二输入晶体管IN2的漏极，并且可以在其栅极处耦接至第一镜像晶体管P1的栅极和第二输入晶体管IN2的漏极。
放大电路310还可以包括电流控制单元314和使能开关315。电流控制单元314可以基于偏置电压BIAS来控制从公共节点CN流至接地电压VSS的电流量。可以根据偏置电压BIAS的电平来控制流经电流控制单元314的电流量。使能开关315可以基于感测使能信号SAEN来开关公共节点CN和电流控制单元314。例如，当感测使能信号SAEN被使能时，使能开关315可以形成放大电路310的电流路径，并且可以通过将电流控制单元314耦接至公共节点CN来激活放大电路310。例如，当感测使能信号SAEN被禁止时，使能开关315可以通过将电流控制单元314和公共节点CN去耦接来去激活放大电路310。电流控制单元314可以包括吸收晶体管N1。例如，吸收晶体管N1可以是N沟道MOS晶体管。吸收晶体管N1可以经由其栅极接收偏置电压BIAS，可以在其漏极处经由使能开关315耦接至公共节点CN，并且可以在其源极处耦接至接地电压VSS。
感测控制电路320可以基于放大电路310的放大电流Ia和参考电流Ir来产生输出信号SAOUT。感测控制电路320可以基于放大电流Ia来产生复制电流Ic，并且可以通过将复制电流Ic与参考电流Ir进行比较来产生输出信号SAOUT。感测控制电路320可以包括电流比较单元321和输出信号发生单元322。电流比较单元321可以耦接至放大电路310，并且可以基于放大电流Ia来产生复制电流Ic。电流比较单元321可以通过将复制电流Ic与参考电流Ir进行比较来改变感测节点SAI的电压电平。电流比较单元321可以基于偏置电压BIAS来产生参考电流Ir。输出信号发生单元322可以基于感测节点SAI的电压电平来产生输出信号SAOUT。
电流比较单元321可以包括复制晶体管P3和参考晶体管N3。复制晶体管P3可以是与包括在电流镜313中的第一镜像晶体管P1和第二镜像晶体管P2相同的类型，并且参考晶体管N3可以是与包括在电流控制单元314中的吸收晶体管N1相同的类型。例如，复制晶体管P3可以是P沟道MOS晶体管，参考晶体管N3可以是N沟道MOS晶体管。复制晶体管P3可以分别在其源极和漏极处耦接至电源电压VPP和感测节点SAI，并且可以在其栅极处耦接至第一镜像晶体管P1的栅极和第二镜像晶体管P2的栅极。因此，电流可以流经复制晶体管P3，该电流具有与流经第一镜像晶体管P1和第二镜像晶体管P2的电流量相对应的量。电流比较单元321可以通过将放大电流Ia以预定比例复制来产生复制电流Ic。例如，复制电流Ic的量可以比放大电流Ia的量小。第一镜像晶体管P1和第二镜像晶体管P2可以具有彼此相同的尺寸，并且复制晶体管P3可以具有与第一镜像晶体管P1和第二镜像晶体管P2的尺寸成比例的尺寸。例如，复制晶体管P3的尺寸可以比第一镜像晶体管P1和第二镜像晶体管P2的每个的尺寸小。例如，复制晶体管P3与第一镜像晶体管P1和第二镜像晶体管P2中的每一个的尺寸比可以为1:2，但本发明的范围不限于此。
参考晶体管N3可以分别在其漏极和源极处耦接至感测节点SAI和接地电压VSS，并且可以经由其栅极接收偏置电压BIAS。参考晶体管N3可以基于偏置电压BIAS来控制参考电流Ir的量。因此，电流可以流经参考晶体管N3，该电流具有与流经电流控制单元314的电流量相对应的量。电流比较单元321可以以预定比例产生具有与流经电流控制单元314的电流成比例的量的参考电流Ir。例如，电流比较单元321可以产生具有比流经电流控制单元314的电流小量的参考电流Ir。参考晶体管N3可以具有与吸收晶体管N1的尺寸成比例的尺寸。例如，参考晶体管N3可以具有比吸收晶体管N1小的尺寸。可以根据参考晶体管N3与吸收晶体管N1的尺寸比来确定参考电流Ir的量。例如，参考晶体管N3与吸收晶体管N1的尺寸比可以是3:8，但本发明的范围不限于此。
假设流经电流控制单元314的总电流量为“A”。当参考晶体管N3与吸收晶体管N1的尺寸比为3:8并且复制晶体管P3与第一镜像晶体管P1和第二镜像晶体管P2中的每一个的尺寸比为1:2时，参考电流的量Ir可以是“3A/8”。当信号线SL的电压电平比读取电压VREAD的电平低时，放大电流Ia的量可以是“A”。因此，复制电流Ic的量可以是“A/2”。由于复制电流Ic具有比参考电流Ir大的量，因此感测节点SAI的电压电平可以增加。另一方面，当信号线SL的电压电平比读取电压VREAD的电平高时，放大电流Ia的量可以是“A/2”。因此，复制电流Ic的量可以是“A/4”。由于复制电流Ic具有比参考电流Ir小的量，因此感测节点SAI的电压电平可以降低。因此，电流比较单元321可以与放大电路310一起操作，并且可以根据信号线SL的电压电平来改变感测节点SAI的电压电平。
输出信号发生单元322可以包括复位单元322-1和锁存单元322-2。复位单元322-1可以基于锁存使能信号LATEN来复位输出信号SAOUT。当锁存使能信号LATEN被禁止时，复位单元322-1可以将输出信号SAOUT复位为具有低电平。当锁存使能信号LATEN被使能时，复位单元322-1可以将输出信号SAOUT从复位状态释放，并且可以允许输出信号SAOUT具有根据感测节点SAI的电压电平而改变的电压电平。锁存单元322-2可以根据感测节点SAI的电压电平来改变输出信号SAOUT的电压电平。
复位单元322-1可以包括第一晶体管T1和第二晶体管T2。第一晶体管T1可以是P沟道MOS晶体管，第二晶体管T2可以是N沟道MOS晶体管。第一晶体管T1可以经由其栅极接收锁存使能信号LATEN，可以在其源极处接收电源电压VPP，并且可以在其漏极处耦接至节点SB。第二晶体管T2可以在其栅极处接收锁存使能信号LATEN的反相信号LATENB，可以在其漏极处耦接至感测节点SAI，并且可以在其源极处耦接至接地电压VSS。因此，当锁存使能信号LATEN被禁止时，第一晶体管T1可以导通并且可以经由电源电压VPP来驱动节点SB，以及第二晶体管T2可以导通并且可以经由接地电压VSS来驱动感测节点SAI。
锁存单元322-2可以包括第三晶体管T3、第四晶体管T4和反相器IV。第三晶体管T3可以是P沟道MOS晶体管，第四晶体管T4可以是N沟道MOS晶体管。第三晶体管T3可以在其栅极处耦接至节点SB，可以经由其源极接收电源电压VPP，并且可以在其漏极处耦接至感测节点SAI。第四晶体管T4可以在其栅极处耦接至感测节点SAI，可以在其漏极处耦接至节点SB，并且可以在其源极处耦接至接地电压VSS。反相器IV可以通过将节点SB的电压电平反相来输出输出信号SAOUT。当锁存使能信号LATEN被使能时，第一晶体管T1和第二晶体管T2可以被关断。当感测节点SAI的电压电平为高电平时，第四晶体管T4可以导通，并且节点SB的电压电平可以变为接地电压VSS的电平。因此，由于具有高电平的输出信号SAOUT经由反相器IV而被输出，并且感测节点SAI的电压电平根据节点SB的电压电平而被保持在高电平，所以输出信号SAOUT也可以保持为具有高电平。当感测节点SAI的电压电平为低电平时，第四晶体管T4可以被关断。
单元电流控制电路330可以基于输出信号SAOUT来降低信号线SL的电压电平。单元电流控制电路330可以包括放电单元331。放电单元331可以基于输出信号SAOUT来降低信号线SL的电压电平。放电单元331可以包括第五晶体管T5。第五晶体管T5可以是N沟道MOS晶体管。第五晶体管T5可以经由其栅极接收输出信号SAOUT，并且可以分别在其漏极和源极处耦接至接地电压VSS和信号线SL。当输出信号SAOUT具有高电平时，第五晶体管T5可以通过将信号线SL耦接至接地电压VSS来降低信号线SL的电压电平。
单元电流控制电路330可以基于输出信号SAOUT来将放大电路310和信号线SL去耦接。感测放大器300还可以包括感测使能信号发生单元340。感测使能信号发生单元340可以基于读取信号RD和输出信号SAOUT来产生感测使能信号SAEN。读取信号RD可以被使能，以便在读取操作期间读取储存在耦接至信号线SL的存储单元中的数据或者该存储单元的电阻状态，并且可以基于从外部设备提供的读取命令来产生读取信号RD。单元电流控制电路330还可以包括电流切断开关332。电流切断开关332可以基于感测使能信号SAEN将放大电路310耦接至信号线SL。电流切断开关332可以在其一端耦接至放大电路310的输出节点ON，并且可以在其另一端耦接至信号线SL。例如，当感测使能信号SAEN被使能时，电流切断开关332可以将放大电路310耦接至信号线SL。例如，当感测使能信号SAEN被禁止时，电流切断开关332可以将放大电路310和信号线SL去耦接。感测使能信号发生单元340可以包括执行逻辑运算的逻辑门，例如但不限于与门AND。与门AND可以通过接收读取信号RD和输出信号SAOUT的反相信号来产生感测使能信号SAEN。当输出信号SAOUT为低电平且读取信号RD被使能为高电平时，感测使能信号发生单元340可以将感测使能信号SAEN使能为高电平。当输出信号SAOUT被改变为高电平时，感测使能信号发生单元340可以将感测使能信号SAEN禁止为低电平。
图4是示出了根据一个实施例的感测放大器300和非易失性存储装置1的操作的时序图。将参照图1至图4描述根据一个实施例的感测放大器300和非易失性存储装置1的读取操作。当读取操作不被执行时，读取信号RD和锁存使能信号LATEN可以被禁止为低电平。因此，感测使能信号SAEN可以处于禁止状态，并且输出信号SAOUT可以被复位单元322-1复位为低电平。
当开始对非易失性存储装置1执行读取操作时，读取信号RD可以被使能并且位线选择信号BLS可以被使能。当读取信号RD被使能时，感测使能信号SAEN可以被使能，并且感测使能开关315可以通过形成电流路径来激活放大电路310。此外，电流切断开关332可以将放大电路310耦接至信号线SL，并且信号线SL可以耦接至经由列开关120耦接至特定的存储单元的位线BL。由于信号线SL耦接至包括在放大电路310的第一输入单元311中的第一输入晶体管IN1的栅极和漏极，所以信号线SL可以通过放大电路310被预充电至与读取电压VREAD相对应的电压电平。然后，字线选择信号WLS可以被使能，并且锁存使能信号LATEN可以被使能。当字线选择信号WLS被使能时，特定的存储单元可以经由行开关130耦接至全局字线GWL，并且电流可以流经特定的存储单元。
当特定的存储单元处于高电阻状态时，相对较少量的电流可以流经特定的存储单元，并且当特定的存储单元处于低电阻状态时，相对较大量的电流可以流经特定的存储单元。当存储单元处于高电阻状态时，具有相对较小量的电流可以经由信号线SL流出，并且信号线SL的电压电平可以增加到比读取电压VREAD的电平相对更高的电平。流经输出节点ON的放大电流Ia的量可以较小，并且复制电流Ic的量可以比参考电流Ir的量小。因此，感测节点SAI可以具有相对较低的电压电平。当感测节点SAI的电压电平低时，锁存单元322-2可以被关断，且因此输出信号SAOUT可以保持为具有低电压电平，并且感测使能信号SAEN可以保持被使能。
当特定的存储单元处于低电阻状态时，特定的存储单元可以如图2所示导通，并且大量的电流可以不规则地流经特定的存储单元。当存储单元处于低电阻状态时，相对较大量的电流可以经由信号线SL流出，并且信号线SL的电压电平可以降低至比读取电压VREAD的电平相对更低的电平。因此，流经输出节点ON的放大电流Ia的量可以很大，并且复制电流Ic的量可以比参考电流Ir的量大。因此，感测节点SAI可以具有相对较高的电压电平。当感测节点SAI的电压电平高时，锁存单元322-2的第三晶体管T3和第四晶体管T4可以导通，并且可以经由反相器IV来产生具有高电平的输出信号SAOUT。放电单元331可以基于输出信号SAOUT将信号线SL放电至接地电压VSS。此外，当具有高电平的输出信号SAOUT被产生时，感测使能信号发生单元340可以禁止感测使能信号SAEN。电流切断开关332可以将放大电路310和信号线SL去耦接。一旦特定的存储单元被感测为处于低电阻状态并且输出信号SAOUT的电平改变，放电单元331就可以使信号线SL放电，并且电流切断开关332可以将放大电路310和信号线SL去耦接。因此，可以阻断电流流入信号线SL，并且信号线SL的电压电平可以降低。因此，可以有效地减少流经特定的存储单元的电流，并且可以防止过多量的电流流经特定的存储单元，从而保持特定的存储单元的耐久性。
图5是示出了包括根据各种实施例的感测放大器300和非易失性存储装置1的存储卡系统4100的示意图。参见图5，存储卡系统4100可以包括控制器4110、存储器4120和接口构件4130。控制器4110和存储器4120可以被配置为交换命令和/或数据。例如，存储器4120可以用于储存由控制器4110执行的命令和/或用户数据。
存储卡系统4100可以将数据储存至存储器4120中或者将数据从存储器4120输出至外部。存储器4120可以包括根据各种实施例的非易失性存储装置1。
接口构件4130可以被配置为传输来自外部的数据/将数据传输至外部。存储卡系统4100可以是：多媒体卡(MMC)、安全数字卡(SD)或便携式数据储存器件。
图6是示出了包括根据各种实施例的感测放大器300和非易失性存储装置1的电子设备4200的框图。参见图6，电子设备4200可以包括：处理器4210、存储器4220以及输入和输出(输入/输出)器件4230。处理器4210、存储器4220和输入/输出器件4230可以经由总线4246而彼此耦接。
存储器4220可以从处理器4210接收控制信号。存储器4220可以用于储存用于处理器4210的操作的编码和数据。存储器4220可以用于储存经由总线4246存取的数据。存储器4220可以包括根据本公开的实施例的各种示例的非易失性存储装置1。可以提供其他电路和控制信号用于本公开的实施和修改。
电子设备4200可以包括在需要存储器4220的各种电子控制设备中。例如，电子设备4200可以用于个人数字助理(PDA)、膝上型计算机、便携式计算机、网页平板电脑、无线电话、便携式电话、数字音乐播放器、MP3播放器、导航、固态盘(SSD)、家用电器或者能够进行无线通信的任何设备。
将参照图7和图8描述电子设备4200的实施和修改的示例。
图7是示出了包括根据各种实施例的感测放大器300和非易失性存储装置1的数据储存设备的框图。参见图7，可以提供诸如固态盘(SSD：4311)的数据储存设备。SSD 4311可以包括：接口4313、控制器4315、非易失性存储器4318和缓冲存储器4319。
SSD 4311经由半导体装置来储存数据。因为SSD 4311操作速度更快，并且对于小型化和轻量化友好，同时具有低机械延迟或低故障率、低热和低噪声，所以SSD 4311具有优于硬盘驱动器(HDD)的优点。SSD 4311可以广泛地用于笔记本PC、上网本、台式PC、MP3播放器或便携式存储设备中。
控制器4315可以设置在接口4313附近并且可以电耦接至接口4313。控制器4315可以是包括存储器控制器和缓冲器控制器的微处理器。非易失性存储器4318可以设置在控制器4315附近，并且可以经由连接端子T电耦接至控制器4315。SSD 4311的数据储存容量可以对应于非易失性存储器4318的数据储存容量。缓冲存储器4319可以设置在控制器4315附近并且可以电耦接至控制器4315。
接口4313可以耦接至主机4302并且被配置为传送诸如数据的电信号。例如，接口4313可以符合诸如SATA、IDE、SCSI和/或其组合的协议。非易失性存储器4318可以经由控制器4315耦接至接口4313。
非易失性存储器4318可以储存经由接口4313提供的数据。非易失性存储器4318可以包括根据本公开的各种示例性实施例的非易失性存储装置1。即使当对SSD 4311的电源被切断时，非易失性存储器4318也可以保持储存的数据。
缓冲存储器4319可以包括易失性存储器。易失性存储器可以是DRAM和/或SRAM。缓冲存储器4319可以比非易失性存储器4318更快地操作。
接口4313可以比非易失性存储器4318更快地处理数据。缓冲存储器4319可以暂时地储存数据。经由接口4313提供的数据可以经由控制器4315暂时地储存在缓冲存储器4319中，并且可以以非易失性存储器4318的数据储存速度储存在非易失性存储器4318中。
在储存在非易失性存储器4318中的数据中，频繁存取的数据可以预先从非易失性存储器4318读取，并且暂时地储存在缓冲存储器4319中。也就是说，缓冲存储器4319可以用于增加SSD 4311的有效操作速度并且降低SSD 4311的错误率。
图8是示出了包括根据各种实施例的感测放大器300和非易失性存储装置1的电子系统4400的框图。参见图8，电子系统4400可以包括：主体4410、微处理器单元4420、电力单元4430、功能单元4440和显示控制器单元4450。
主体4410可以是用印刷电路板(PCB)形成的母板。微处理器单元4420、电力单元4430、功能单元4440和显示控制器单元4450可以安装在主体4410上。显示单元4460可以设置在主体4410中或外部。例如，显示单元4460可以设置在主体4410的表面上，并且显示由显示控制器单元4450处理的图像。
电力单元4430可以从外部电池接收预定的电压，将提供的电压分成所需的各种电平的电压，并且将划分的电压提供至微处理器单元4420、功能单元4440、显示控制器单元4450等。微处理器单元4420可以从电力单元4430接收划分的电压，并且可以控制功能单元4440和显示单元4460。功能单元4440可以执行电子系统4400的各种功能。例如，如果电子系统4400是蜂窝电话，则功能单元4440可以包括能够进行蜂窝电话功能(例如，拨号)、经由与外部设备4470通信而进行的至显示单元4460的图像输出和至扬声器的语音输出等的各种元件，并且当相机安装在电子系统4400中时功能单元4440可以用作相机图像处理器。
如果电子系统4400耦接至用于储存容量扩展的存储卡，则功能单元4440可以是存储卡控制器。功能单元4440可以经由有线或无线通信单元4480与外部设备4470交换信号。如果电子系统4400需要用于功能扩展的的器件诸如通用串行总线(USB)储存器件，则功能单元4440可以用作接口控制器。根据本公开的实施例的各种示例的非易失性存储装置1可以应用于微处理器单元4420和功能单元4440中的一种或多种。
尽管上面已经描述了某些实施例，但是本领域技术人员将理解的是，所描述的实施例仅作为示例。因此，不应该基于所描述的实施例来限制感测放大器、非易失性存储装置和包括该感测放大器和非易失性存储装置的系统。确切地说，本文所述的感测放大器、非易失性存储装置和包含该感测放大器和非易失性存储装置的系统应当仅由结合上述描述和附图的所附权利要求来限制。

Claims (20)

1.一种感测放大器，其包括：
放大电路，其被配置为将信号线的电压电平与读取电压的电平进行比较和放大；
感测控制电路，其被配置为基于参考电流和放大电路的放大电流来产生输出信号；以及
单元电流控制电路，其被配置为基于输出信号来降低信号线的电压电平。
2.根据权利要求1所述的感测放大器，
其中，放大电路包括：第一输入单元、第二输入单元和输出节点，所述第一输入单元耦接至信号线和输出节点，并且所述第二输入单元接收读取电压，以及
其中，放大电路包括：
电流镜，其被配置为将放大电流提供给输出节点；
电流控制单元，其被配置为基于偏置电压控制从共同耦接至第一输入单元和第二输入单元的公共节点至接地电压的电流流动；以及
使能开关，其被配置为基于感测使能信号来使能放大电路。
3.根据权利要求1所述的感测放大器，其中，感测控制电路包括：
电流比较单元，其被配置为基于放大电路的放大电流来产生复制电流，并且通过将复制电流与参考电流进行比较来改变感测节点的电压电平；以及
输出信号发生单元，其被配置为基于锁存使能信号和感测节点的电压电平来产生输出信号。
4.根据权利要求3所述的感测放大器，其中，电流比较单元通过将放大电流以预定比例复制来产生复制电流。
5.根据权利要求3所述的感测放大器，其中，电流比较单元基于偏置电压来产生参考电流。
6.根据权利要求3所述的感测放大器，其中，输出信号发生单元包括：
复位单元，其被配置为基于锁存使能信号来复位输出信号；以及
锁存单元，其被配置为基于感测节点的电压电平来改变输出信号的电压电平。
7.根据权利要求1所述的感测放大器，其中，单元电流控制电路包括被配置为基于输出信号来降低信号线的电压电平的放电单元。
8.根据权利要求7所述的感测放大器，还包括被配置为基于读取信号和输出信号来产生感测使能信号的感测使能信号发生单元。
9.根据权利要求8所述的感测放大器，其中，单元电流控制电路还包括被配置为基于感测使能信号来阻断放大电路和信号线之间的连接的电流开关。
10.一种感测放大器，其包括：
放大电路，其被配置为根据信号线的电压电平和读取电压将放大电流提供至输出节点；
电流比较单元，其被配置为基于放大电流和参考电流来改变感测节点的电压电平；
输出信号发生单元，其被配置为基于感测节点的电压电平来产生输出信号；以及
单元电流控制电路，其被配置为基于输出信号来降低信号线的电压电平。
11.根据权利要求10所述的感测放大器，
其中，放大电路包括：
第一输入单元，其耦接至信号线；
第二输入单元，其被配置为接收读取电压；以及
电流镜，其被配置为将放大电流提供至与第一输入单元耦接的输出节点，以及
其中，电流镜包括：
第一镜像晶体管，其具有耦接在电源电压和输出节点之间的漏极和源极；以及
第二镜像晶体管，其具有耦接在电源电压和第二输入单元之间的源极和漏极，以及耦接至第一镜像晶体管栅极和第二输入单元的栅极。
12.根据权利要求11所述的感测放大器，
其中，电流比较单元包括复制晶体管，以及
其中，复制晶体管具有耦接在电源电压和感测节点之间的漏极和源极，以及耦接至第一镜像晶体管栅极和第二镜像晶体管的栅极。
13.根据权利要求12所述的感测放大器，其中，复制晶体管具有与第一镜像晶体管和第二镜像晶体管的每个的尺寸成比例的尺寸。
14.根据权利要求11所述的感测放大器，
其中，放大电路还包括电流控制单元，所述电流控制单元被配置为基于偏置电压控制从共同耦接至第一输入单元和第二输入单元的公共节点至接地电压的电流流动，以及
其中，电流控制单元包括吸收晶体管，所述吸收晶体管具有分别耦接在公共节点和接地电压之间的漏极和源极以及接收偏置电压的栅极。
15.根据权利要求14所述的感测放大器，
其中，电流比较单元包括参考晶体管，以及
其中，参考晶体管具有耦接在感测节点和接地电压之间的漏极和源极，以及接收偏置电压的栅极。
16.根据权利要求15所述的感测放大器，其中，参考晶体管具有与吸收晶体管的尺寸成比例的尺寸。
17.根据权利要求10所述的感测放大器，其中，输出信号发生单元包括：
复位单元，其被配置为基于锁存使能信号来复位输出信号；以及
锁存单元，其被配置为基于感测节点的电压电平来改变输出信号的电压电平。
18.根据权利要求10所述的感测放大器，其中，单元电流控制电路包括被配置为基于输出信号来降低信号线的电压电平的放电单元。
19.根据权利要求18所述的感测放大器，还包括被配置为基于读取信号和输出信号来产生感测使能信号的感测使能信号发生单元。
20.根据权利要求19所述的感测放大器，其中，单元电流控制电路还包括被配置为基于感测使能信号来阻断放大电路和信号线之间的连接的电流开关。
CN201710993368.6A 2016-10-26 2017-10-23 感测放大器、存储装置以及包括其的系统 Active CN107993683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0140321 2016-10-26
KR1020160140321A KR102643712B1 (ko) 2016-10-26 2016-10-26 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템

Publications (2)

Publication Number Publication Date
CN107993683A true CN107993683A (zh) 2018-05-04
CN107993683B CN107993683B (zh) 2021-04-27

Family

ID=61969823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710993368.6A Active CN107993683B (zh) 2016-10-26 2017-10-23 感测放大器、存储装置以及包括其的系统

Country Status (4)

Country Link
US (1) US10079045B2 (zh)
KR (1) KR102643712B1 (zh)
CN (1) CN107993683B (zh)
TW (1) TWI729193B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767724A (zh) * 2019-03-11 2019-05-17 合肥京东方显示技术有限公司 像素电路、显示面板、显示装置和像素驱动方法
CN113281551A (zh) * 2021-04-08 2021-08-20 中国科学院微电子研究所 一种电流检测电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200079808A (ko) * 2018-12-26 2020-07-06 에스케이하이닉스 주식회사 집적 회로 및 메모리

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300567A1 (en) * 2009-06-25 2012-11-29 Atmel Corporation Sense Amplifier Apparatus and Methods
CN103871459A (zh) * 2012-12-10 2014-06-18 飞思卡尔半导体公司 降低存储器器件的功率消耗

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369614A (en) * 1992-10-12 1994-11-29 Ricoh Company, Ltd. Detecting amplifier with current mirror structure
US6052307A (en) * 1998-08-11 2000-04-18 Texas Instruments Incorporated Leakage tolerant sense amplifier
JP2003308698A (ja) * 2002-04-12 2003-10-31 Toshiba Corp 不揮発性半導体メモリ装置
JP4028840B2 (ja) * 2003-12-17 2007-12-26 シャープ株式会社 半導体読み出し回路
US7020036B2 (en) * 2004-08-26 2006-03-28 Ememory Technology Inc. Memory unit with sensing current stabilization
JP4632422B2 (ja) * 2004-12-22 2011-02-16 ルネサスエレクトロニクス株式会社 読み出し回路、及び不揮発性半導体記憶装置
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7570524B2 (en) * 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
JP2007042193A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 不揮発性半導体記憶装置
JP4855773B2 (ja) * 2005-12-26 2012-01-18 株式会社東芝 半導体記憶装置及びそのデータ読み出し方法
KR100738963B1 (ko) * 2006-02-28 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치
US7545694B2 (en) * 2006-08-16 2009-06-09 Cypress Semiconductor Corporation Sense amplifier with leakage testing and read debug capability
US7916556B2 (en) * 2007-01-09 2011-03-29 Sony Corporation Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry
US7995397B1 (en) * 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
US7804715B2 (en) * 2008-05-05 2010-09-28 Spansion Llc Bitcell current sense device and method thereof
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
US7920436B2 (en) * 2008-12-17 2011-04-05 Atmel Corporation Sense amplifier
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8576631B2 (en) * 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
CN102834872B (zh) * 2010-09-07 2015-04-01 松下电器产业株式会社 电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置
KR20120063395A (ko) 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20120069380A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법
CN102820056B (zh) 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
KR101564706B1 (ko) * 2011-07-22 2015-10-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 어레이에서의 저항성 스위칭 소자를 판독하기 위한 회로 및 그 방법
JP5209151B1 (ja) * 2011-08-11 2013-06-12 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法
KR20130030616A (ko) * 2011-09-19 2013-03-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20130069029A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치
US9543017B2 (en) * 2012-03-18 2017-01-10 Cypress Semiconductors Ltd. End-of-life reliability for non-volatile memory cells
KR101905746B1 (ko) * 2012-07-06 2018-10-08 에스케이하이닉스 주식회사 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법
KR102115440B1 (ko) * 2012-11-14 2020-05-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 구동방법
KR20140080944A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
JP5839201B2 (ja) * 2013-03-06 2016-01-06 ソニー株式会社 半導体装置および情報読出方法
US8947920B2 (en) * 2013-03-22 2015-02-03 Masahiro Takahashi Memory device
KR102169681B1 (ko) * 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
JP6398090B2 (ja) * 2014-02-20 2018-10-03 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
KR102187485B1 (ko) * 2014-02-21 2020-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 센싱 방법
US9202561B1 (en) * 2014-06-05 2015-12-01 Integrated Silicon Solution, Inc. Reference current generation in resistive memory device
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
KR20160005942A (ko) * 2014-07-08 2016-01-18 에스케이하이닉스 주식회사 인버터 및 그를 포함하는 전자 장치
KR102155060B1 (ko) * 2014-10-24 2020-09-11 에스케이하이닉스 주식회사 멀티 레벨 메모리 소자 및 그의 데이터 센싱 방법
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120300567A1 (en) * 2009-06-25 2012-11-29 Atmel Corporation Sense Amplifier Apparatus and Methods
CN103871459A (zh) * 2012-12-10 2014-06-18 飞思卡尔半导体公司 降低存储器器件的功率消耗

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767724A (zh) * 2019-03-11 2019-05-17 合肥京东方显示技术有限公司 像素电路、显示面板、显示装置和像素驱动方法
US11295668B2 (en) 2019-03-11 2022-04-05 Hefei Boe Display Technology Co., Ltd. Pixel circuit, display panel, display device and pixel driving method
CN113281551A (zh) * 2021-04-08 2021-08-20 中国科学院微电子研究所 一种电流检测电路及方法

Also Published As

Publication number Publication date
KR102643712B1 (ko) 2024-03-06
KR20180045680A (ko) 2018-05-04
CN107993683B (zh) 2021-04-27
TWI729193B (zh) 2021-06-01
TW201816783A (zh) 2018-05-01
US10079045B2 (en) 2018-09-18
US20180114552A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
CN107799133A (zh) 感测放大器、存储装置及包括其的系统
KR102508532B1 (ko) 감지 증폭기 및 이를 포함하는 메모리 장치
JP6161959B2 (ja) 抵抗式メモリのための感知増幅器回路
KR102087618B1 (ko) 저항성 메모리의 감지 증폭 회로
CN108154897B (zh) 包括电压钳位电路的非易失性存储装置
US20210050037A1 (en) Nonvolatile memory apparatus, and read and write method of the nonvolatile memory apparatus
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
CN107993683A (zh) 感测放大器、存储装置以及包括其的系统
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
CN110838311B (zh) 半导体存储器装置及其操作方法
CN107785045B (zh) 半导体存储装置及其操作方法
US11189324B2 (en) Voltage generating circuit and a nonvolatile memory apparatus using the voltage generating circuit
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same
KR20230040436A (ko) 증폭 전압에 기초하여 동작하는 컬럼 선택 회로 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant