KR20130030616A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20130030616A
KR20130030616A KR1020110094211A KR20110094211A KR20130030616A KR 20130030616 A KR20130030616 A KR 20130030616A KR 1020110094211 A KR1020110094211 A KR 1020110094211A KR 20110094211 A KR20110094211 A KR 20110094211A KR 20130030616 A KR20130030616 A KR 20130030616A
Authority
KR
South Korea
Prior art keywords
voltage
sensing
reference voltage
terminal
resistance element
Prior art date
Application number
KR1020110094211A
Other languages
English (en)
Inventor
임혁상
김광석
송택상
박철현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110094211A priority Critical patent/KR20130030616A/ko
Priority to US13/340,074 priority patent/US8659930B2/en
Priority to TW101106579A priority patent/TWI540576B/zh
Priority to CN201210137572.5A priority patent/CN103000225B/zh
Publication of KR20130030616A publication Critical patent/KR20130030616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

다이오드를 스위칭소자로 사용하는 비후발성 메모리 장치에 관한 것으로, 가변저항소자와, 가변저항소자에 흐르는 전류를 제어하기 위한 스위칭소자를 포함하는 메모리 셀; 스위칭소자에 발생하는 스큐에 따라 기준전압을 가변적으로 생성하기 위한 기준전압 생성부; 및 기준전압에 기초하여 가변저항소자에 흐르는 전류에 대응하는 전압을 감지하기 위한 감지 증폭부를 포함하는 비휘발성 메모리 장치가 제공된다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치에 관한 것이다.
일반적으로, 비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 메모리 장치로서 플래시 메모리 장치(Flash memory), 상 변화 메모리 장치(PCRAM : Phase Change RAM) 등이 있다. 특히, 상 변화 메모리 장치(PCRAM)는 상 변화 물질, 대표적인 예로서 GST(게르마늄 안티몬 텔루륨)을 이용하여 메모리 셀을 구성하고, GST에 열을 가하여 정질(Crystal) 또는 비정질(Amorphous) 상태로 만듦으로써 메모리 셀에 데이터를 저장할 수 있도록 한 메모리 장치이다. 이와 같은 상 변화 메모리 장치(PCRAM)는 휘발성 메모리 장치(RAM : Random Access Memory)에 상응하는 데이터 처리 속도를 가진다.
도 1에는 종래기술에 따른 상 변화 메모리 장치의 구성도가 도시되어 있다.
도 1을 참조하면, 상 변화 메모리 장치(10)는 펌핑전압(VPPSA) 도메인을 사용하고 있으며 커런트 미러(current mirror)를 위한 신호들(BIAS, CLMBL, VCLAMP)의 제어에 따라 메모리 셀(GST, D) 경로로 센싱 커런트(sensing current)를 전달하는 방법을 사용하고 있다. 여기서, 센싱 노드(VSAI)에는 도면에 미도시되어 있지만 전압 래치(voltage latch)가 접속되며, 그 전압 래치는 상 변화 물질(GST)의 저항값에 따라 가변되는 센싱 노드(VSAI)의 전압 레벨의 차이를 센싱하게 된다. 센싱 방법을 다시 설명하면, 센싱 노드(VSAI)가 펌핑전압(VPPSA)으로 프리차지(pre-charge)된 후, 클램핑을 위한 트랜지스터(NN)의 전압 조건(Vgs, Vds)에 따라 센싱 노드(VSAI)가 디스차지(discharge)될 때 바이어스를 위한 트래지스터(P)에 흐르는 전류와 클램핑을 위한 트랜지스터(NN)에 흐르는 전류가 같아지는 때의 센싱 노드(VSAI)의 전압 레벨을 센싱하는 것이다.
그러나, 종래기술에 따른 상 변화 메모리 장치(10)는 센싱 노드(VSAI)가 디스차지(discharge)될 때 메모리 셀(GST, D) 경로에 존재하는 RC 시정수(time constant)의 영향 때문에, 상 변화 물질(GST)이 높은 저항값을 가질수록 센싱 노드(VSAI)가 안정화되는데 오랜 시간이 소요되는 문제점이 있다.
본 발명은 센싱 속도가 향상된 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 메모리 셀에 포함된 스위칭소자에 발생하는 스큐를 보상하도록 한 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따르면, 본 발명은 가변저항소자와, 가변저항소자에 흐르는 전류를 제어하기 위한 스위칭소자를 포함하는 메모리 셀; 스위칭소자에 발생하는 스큐에 따라 기준전압을 가변적으로 생성하기 위한 기준전압 생성부; 및 기준전압에 기초하여 가변저항소자에 흐르는 전류에 대응하는 전압을 감지하기 위한 감지 증폭부를 포함한다.
본 발명의 다른 측면에 따르면, 본 발명은 제1 기준전압과 제1 감지전압을 비교하기 위한 제1 비교부; 제1 비교부로부터 출력되는 제1 비교신호에 응답하여 제1 감지전압단을 제1 전원전압으로 구동하기 위한 제1 구동부; 제1 감지전압단과 제2 전원전압단 사이에 접속되며, 가변저항소자와 제1 스위칭소자가 직렬로 연결된 메모리 셀; 제1 기준전압단과 분배전압단 사이에 접속되며, 제1 스위칭소자와 동일하게 설계된 제2 스위칭소자; 분배전압단과 제2 전원전압단 사이에 접속되는 고정저항소자; 제2 기준전압과 분배전압을 비교하기 위한 제2 비교부; 및 제2 비교부로부터 출력되는 제2 비교신호에 응답하여 제1 기준전압단을 제1 전원전압으로 구동하기 위한 제2 구동부를 포함한다.
레귤레이터 방식을 적용하여 센싱 속도가 향상되는 효과가 있다.
또한, 메모리 셀에 포함된 스위칭소자에 발생하는 스큐에 대응하여 감지 증폭부에 입력되는 기준전압을 가변시킴으로써, 스위칭소자에 스큐가 발생하더라도 메모리 셀 경로에 흐르는 전류를 일정하게 유지할 수 있다. 따라서, 스위칭소자에 발생하는 스큐에 따라 메모리 셀 경로에 흐르는 전류의 변화를 감지 증폭부에 입력되는 기준전압의 조절을 통해 보상함으로써, 감지 증폭부의 센싱 마진(sensing magine)을 향상시킬 수 있는 효과가 있다.
도 1은 종래기술에 따른 비휘발성 메모리 장치의 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
도 3은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 상 변화 메모리 장치를 예로 들어 설명한다.
도 2에는 본 발명의 제1 실시예에 따른 상 변화 메모리 장치가 블록 구성도로 도시되어 있다.
도 2를 참조하면, 상 변화 메모리 장치(100)는 메모리 셀(110)과, 리드 레퍼런스 전압(VREAD)에 기초하여 제1 감지전압(VSIO)단의 전압 레벨을 감지 및 증폭하기 위한 감지 증폭부(120)와, 인에이블신호(EN, ENB)에 응답하여 제1 감지전압(VSIO)단과 메모리 셀(110)의 일단을 선택적으로 접속하기 위한 스위칭부(130)를 포함한다.
여기서, 메모리 셀(110)은 상 변화 물질을 가지는 가변저항소자(GST)와, 가변저항소자(GST)에 흐르는 전류를 제어하기 위한 스위칭소자(D1)를 포함한다.
그리고, 감지 증폭부(120)는 리드 레퍼런스 전압(VREAD)과 제1 감지전압(VSIO)을 비교하기 위한 비교부(AMP)와, 비교부(AMP)로부터 출력되는 비교신호(COMP)에 응답하여 제1 감지전압(VSIO)단을 고전원전압(VDD)으로 구동하기 위한 제1 구동부(P1)와, 비교신호(COMP)에 응답하여 제2 감지전압(VSAI)단을 고전원전압(VDD)으로 구동하기 위한 제2 구동부(P2)와, 기준전류(IREF)에 기초하여 제2 감지전압(VSAI)단의 전압 레벨을 제어하기 위한 전압 제어부(121)와, 제2 감지전압(VSAI)을 출력하기 위한 출력부(123)를 포함한다. 여기서, 비교부(AMP)는 유닛 게인 버퍼(Unit-gain Buffer)로써의 기능을 수행하며, 제2 구동부(P2)는 커런트 멀티플라이어(current multiplier)로써의 기능을 수행한다. 예컨대, 제2 구동부(P2)는 트랜지스터의 사이즈를 다르게 설계하는 것만으로 커런트 멀티플라이어(current multiplier)로써의 기능을 수행할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 상 변화 메모리 장치(100)의 동작을 설명한다.
메모리 셀(110)을 선택하기 위한 인에이블신호(EN, ENB)가 활성화되면, 감지 증폭부(120)는 가변저항소자(GST)에 저장된 데이터를 감지 및 증폭하여 출력(OUT)한다. 이를 더욱 자세하게 설명하면, 비교부(AMP)와 제1 구동부(P1)에 의해 제1 감지전압(VSIO)단의 전압 레벨이 리드 레퍼런스 전압(VREAD)으로 빠르게 안정화되면서, 제1 감지전압(VSIO)단에는 가변저항소자(GST)의 저항값에 대응하는 전류가 흐르게 된다. 물론, 제1 구동부(P1) 및 가변저항소자(GST)에 흐르는 전류는 제1 감지전압(VSIO)단에 흐르는 전류와 같게 된다. 이때, 제2 구동부(P2)에는 제1 구동부(P1)에 흐르는 전류에 대응하여 전류가 흐르게 된다. 특히, 제2 구동부(P2)는, 커런트 멀티플라이어(current multiplier)로, 제1 구동부(P1)에 흐르는 전류보다 증폭된 전류를 흘리게 된다. 이에 따라, 제2 감지전압(VSAI)단의 전압 레벨은 제2 구동부(P2)를 통해 흐르는 전류와 전압 제어부(121)에 흐르는 전류가 서로 파이팅되어 결정된다. 즉, 제2 구동부(P2)에 흐르는 전류가 전압 제어부(121)에 흐르는 전류(IREF)보다 크면 제2 감지전압(VSAI)단은 고전원전압(VDD)단과 접속되고, 반면 전압 제어부(121)에 흐르는 전류(IREF)가 제2 구동부(P2)에 흐르는 전류보다 크면 제2 감지전압(VSAI)단은 저전원전압(VSS)단과 접속되는 것이다.
이와 같은 본 발명의 제1 실시예에 따르면, 가변저항소자(GST)가 높은 저항값을 가지더라도 RC-delay와 상관없이 메모리 셀(110)에 저장된 데이터를 빠르게 감지 및 증폭할 수 있는 이점이 있다.
한편, 본 발명의 제1 실시예에서, 메모리 셀(110)에 포함된 스위칭소자(D1)는 다이오드로 구성됨에 따라 프로세스/온도 변동(Process & Temperature variation)에 의한 스큐(diode skew)가 발생할 수 있다. 이러한 경우, 가변저항소자(GST)에 흐르는 전류에 직접적으로 영향을 주게 되며, 그로 인하여 감지 증폭부(120)는 가변저항소자(GST)의 저항값이 변동한 것으로 인식하게 된다. 따라서, 스위칭소자(D1)에 프로세스/온도 변동(Process & Temperature variation)에 의한 스큐(diode skew)가 발생함에 따라 가변저항소자(GST)의 양단에 걸린 전압이 변화하게 되면, 가변저항소자(GST)는 동일한 저항값을 가지므로 흐르는 전류가 변화되면서 감지 증폭부(120)의 센싱 마진(sensing magin)을 감소시킬 수도 있다. 이를 위하여 다음과 같은 본 발명의 제2 실시예가 제공된다.
도 3에는 본 발명의 제2 실시예에 따른 상 변화 메모리 장치의 구성도가 도시되어 있다.
도 3을 참조하면, 상 변화 메모리 장치(200)는 상 변화 물질을 가지는 가변저항소자(GST)와 가변저항소자(GST)에 흐르는 전류를 제어하기 위한 제1 스위칭소자(D11)가 직렬로 연결된 메모리 셀(210)과, 제1 스위칭소자(D11)에 발생하는 스큐에 대응하여 리드 레퍼런스 전압(VREAD)을 가변적으로 생성하기 위한 리드 레퍼런스 전압 생성부(220)와, 리드 레퍼런스 전압(VREAD)에 기초하여 제1 감지전압(VSIO)단의 전압 레벨을 감지 및 증폭하기 위한 감지 증폭부(230)와, 인에이블신호(EN, ENB)에 응답하여 제1 감지전압(VSIO)단과 메모리 셀(210)의 일단을 선택적으로 접속하기 위한 스위칭부(240)를 포함한다.
여기서, 메모리 셀(210)에 포함된 제1 스위칭소자(D11)는 다이오드로 구현될 수 있다.
그리고, 리드 레퍼런스 전압 생성부(220)는 제1 스위칭소자(D11)와 동일하게 설계된 제2 스위칭소자(D12)를 포함하고 제2 스위칭소자(D12)에 발생하는 스큐를 검출하게 된다. 이때, 스큐 검출은 제2 스위칭소자(D12)의 양단에 걸린 전압을 검출함으로써 가능하므로, 리드 레퍼런스 전압 생성부(220)는 레귤레이터(regulator) 타입으로 설계 가능하다. 이와 같은 리드 레퍼런스 전압 생성부(220)는 리드 레퍼런스 전압(VREAD)단과 분배전압(V_D12)단 사이에 접속되며 제1 스위칭소자(D11)와 동일하게 설계된 제2 스위칭소자(D12)와, 분배전압(V_D12)단과 저전원전압(VSS)단 사이에 접속되며 고정된 저항값을 가지는 저항소자(R11)와, 기준전압(VIN)과 분배전압(V_D12)을 비교하기 위한 제1 비교부(AMP11)와, 제1 비교부(AMP11)로부터 출력되는 제1 비교신호(COMP11)에 응답하여 리드 레퍼런스 전압(VREAD)단을 고전원전압(VDD)으로 구동하기 위한 제1 구동부(P11)를 포함한다.
또한, 감지 증폭부(230)는 리드 레퍼런스 전압(VREAD)에 기초하여 가변저항소자(GST)에 흐르는 전류를 감지하고 기준전류(IREF) 대비 가변저항소자(GST)에 흐르는 전류의 변화를 증폭한다. 이와 같은 감지 증폭부(230)는 리드 레퍼런스 전압(VREAD)과 제1 감지전압(VSIO)을 비교하기 위한 제2 비교부(AMP12)와, 제2 비교부(AMP12)로부터 출력되는 제2 비교신호(COMP12)에 응답하여 제1 감지전압(VSIO)단을 고전원전압(VDD)으로 구동하기 위한 제2 구동부(P12)와, 제2 비교신호(COMP12)에 응답하여 제2 감지전압(VSAI)단을 고전원전압(VDD)으로 구동하기 위한 제3 구동부(P13)와, 기준전류(IREF)에 기초하여 제2 감지전압(VSAI)단의 전압 레벨을 제어하기 위한 전압 제어부(231)와, 제2 감지전압(VSAI)을 증폭신호(OUT)로써 출력하기 위한 출력부(232)를 포함한다. 여기서, 제2 비교부(AMP12)는 유닛 게인 버퍼(Unit-gain Buffer)로써의 기능을 수행하며, 제3 구동부(P13)는 커런트 멀티플라이어(current multiplier)로써의 기능을 수행한다. 예컨대, 제3 구동부(P13)는 트랜지스터의 사이즈를 다르게 설계하는 것만으로 커런트 멀티플라이어(current multiplier)로써의 기능을 수행할 수 있다. 그리고, 전압 제어부(231)는 기준전류(IREF)를 미러링하기 위한 두 개의 NMOS 트랜지스터(N11, N12)를 포함한다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 상 변화 메모리 장치(200)의 동작을 설명한다.
메모리 셀(210)을 선택하기 위한 인에이블신호(EN, ENB)가 활성화되면, 감지 증폭부(230)는 메모리 셀(210)에 저장된 데이터를 감지 및 증폭하여 출력(OUT)한다. 이를 더욱 자세하게 설명하면, 제2 비교부(AMP12)와 제2 구동부(P12)에 의해 제1 감지전압(VSIO)단의 전압 레벨이 리드 레퍼런스 전압(VREAD)으로 빠르게 안정화되면서, 제1 감지전압(VSIO)단에는 가변저항소자(GST)의 저항값에 대응하는 전류가 흐르게 된다. 물론, 제2 구동부(P12) 및 가변저항소자(GST)에 흐르는 전류는 제1 감지전압(VSIO)단에 흐르는 전류와 같게 된다. 이때, 제3 구동부(P13)에는 제2 구동부(P12)에 흐르는 전류에 대응하여 전류가 흐르게 된다. 특히, 제3 구동부(P13)는, 커런트 멀티플라이어(current multiplier)로, 제2 구동부(P12)에 흐르는 전류보다 증폭된 전류를 흘리게 된다. 이에 따라, 제2 감지전압(VSAI)단의 전압 레벨은 제3 구동부(P13)를 통해 흐르는 전류와 전압 제어부(231)에 흐르는 기준전류(IRE)가 서로 파이팅되어 결정된다. 즉, 제3 구동부(P13)에 흐르는 전류가 전압 제어부(231)에 흐르는 기준전류(IREF)보다 크면 제2 감지전압(VSAI)단은 고전원전압(VDD)단과 접속되고, 반면 전압 제어부(231)에 흐르는 기준전류(IREF)가 제3 구동부(P13)에 흐르는 전류보다 크면 제2 감지전압(VSAI)단은 저전원전압(VSS)단과 접속되는 것이다.
참고로, 가변저항소자(GST)에 흐르는 전류는 다음의 '수학식 1'과 같다.
Figure pat00001
여기서, 'IGST'는 가변저항소자(GST)에 흐르는 전류이고, 'Vth_D11'은 제1 스위칭소자(D11)의 양단에 걸린 전압이며, 'RGST'는 가변저항소자(GST)의 저항값이다. 따라서, 감지 증폭부(230)는 전압(VSIO, Vth_D11)이 결정된 상태에서 가변저항소자(GST)에 흐르는 전류(IGST)를 감지함으로써 가변저항소자(GST)의 저항값의 변화를 감지할 수 있다.
한편, 프로세스 및 온도 변동(Process & Temperature variation)에 따라 제1 스위칭소자(D11)에 스큐(Skew)가 발생하게 되면, 가변저항소자(GST)의 저항값이 이전과 동일한 상태임에도 불구하고 제1 스위칭소자(D11)의 양단에 걸린 전압(Vth_D11)의 변화로 인하여 제1 스위칭소자(D11)에 흐르는 전류(IGST)에 변화가 발생한다. 이는 다음의 '수학식 2'와 같다.
Figure pat00002
여기서, 'V_SKEW'는 제1 스위칭소자(D11)에 발생한 스큐를 말한다. 이와 같이 제1 스위칭소자(D11)에 스큐(V_SKEW)가 발생하게 되면, 리드 레퍼런스 전압 생성부(220)는 스큐에 대응하여 리드 레퍼런스 전압(VREAD)을 가변시킨다. 예컨대, 가변저항소자(GST)의 양단에 걸린 전압(Vth_D11)이 제1 스위칭소자(D11)에 발생한 스큐(V_SKEW)만큼 감소하게 되면, 리드 레퍼런스 전압 생성부(220)는 제2 스위칭소자(D12)에 발생한 스큐(V_SKEW)를 검출하고 그 검출결과에 대응하여 리드 레퍼런스 전압(VREAD)을 증가시킨다. 이때, 제2 스위칭소자(D12)는 제1 스위칭소자(D11)와 동일하게 설계된 다이오드이기 때문에, 제1 스위칭소자(D11)에 발생한 스큐(V_SKEW)는 제2 스위칭소자(D12)에도 동일하게 발생하므로, 리드 레퍼런스 전압 생성부(220)는 제1 스위칭소자(D11)에 발생한 스큐(V_SKEW)를 반영한 것과 같은 결과를 출력하게 된다. 이에 따라, 감지 증폭부(230)는 증가된 리드 레퍼런스 전압(VREAD)에 대응하여 제1 감지전압(VSIO)단의 전압 레벨을 증가시키고, 그로 인하여 가변저항소자(GST)의 양단에 걸진 전압이 증가하면서 가변저항소자(GST)에 흐르는 전류(IGST)는 스큐가 발생하기 이전으로 보상되어 진다.
이와 같은 본 발명의 제2 실시예에 따르면, 제1 스위칭소자(D11)에 발생하는 스큐에 따라 가변저항소자(GST)에 흐르는 전류의 변화를 감지 증폭부(230)에 입력되는 리드 레퍼런스 전압(VREAD)의 조절을 통해 보상함으로써, 감지 증폭부(230)의 센싱 마진(sensing magine)을 향상시킬 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
200 : 상 변화 메모리 장치 210 : 메모리 셀
GST : 가변저항소자 D11 : 제1 스위칭소자
220 : 리드 레퍼런스 전압 생성부 D12 : 제2 스위칭소자
R11 : 고정저항소자 AMP11 : 제1 비교부
P11 : 제1 구동부 230 : 감지 증폭부
AMP12 : 제2 비교부 P12 : 제2 구동부
P13 : 제3 구동부 231 : 전압 제어부
233 : 출력부 240 : 스위칭부

Claims (10)

  1. 가변저항소자와, 상기 가변저항소자에 흐르는 전류를 제어하기 위한 스위칭소자를 포함하는 메모리 셀;
    상기 스위칭소자에 발생하는 스큐에 대응하여 기준전압을 가변적으로 생성하기 위한 기준전압 생성부; 및
    상기 기준전압에 기초하여 상기 가변저항소자에 흐르는 전류에 대응하는 전압을 감지하기 위한 감지 증폭부
    를 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 기준전압 생성부는 상기 스위칭소자와 동일한 제2의 스위칭소자를 포함하며,
    상기 기준전압 생성부는 상기 제2의 스위칭소자에 발생하는 스큐를 검출하는 비휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 기준전압 생성부는 상기 제2의 스위칭소자의 양단에 걸린 전압을 검출하고, 그 검출결과에 대응하여 상기 기준전압을 가변적으로 생성하는 비휘발성 메모리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스위칭소자는 다이오드를 포함하는 비휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 감지 증폭부는 기준전류 대비 상기 가변저항소자에 흐르는 전류의 변화를 증폭하는 비휘발성 메모리 장치.
  6. 제1 기준전압과 제1 감지전압을 비교하기 위한 제1 비교부;
    상기 제1 비교부로부터 출력되는 제1 비교신호에 응답하여 제1 감지전압단을 제1 전원전압으로 구동하기 위한 제1 구동부;
    상기 제1 감지전압단과 제2 전원전압단 사이에 접속되며, 가변저항소자와 제1 스위칭소자가 직렬로 연결된 메모리 셀;
    제1 기준전압단과 분배전압단 사이에 접속되며, 상기 제1 스위칭소자와 동일하게 설계된 제2 스위칭소자;
    상기 분배전압단과 상기 제2 전원전압단 사이에 접속되는 고정저항소자;
    제2 기준전압과 분배전압을 비교하기 위한 제2 비교부; 및
    상기 제2 비교부로부터 출력되는 제2 비교신호에 응답하여 상기 제1 기준전압단을 상기 제1 전원전압으로 구동하기 위한 제2 구동부
    를 포함하는 비휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 제1 스위칭소자는 다이오드를 포함하는 비휘발성 메모리 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 제1 비교신호에 응답하여 제2 감지전압단을 상기 제1 전원전압으로 구동하기 위한 제3 구동부; 및
    기준전류에 기초하여 상기 제2 감지전압단의 전압 레벨을 제어하기 위한 전압 제어부를 더 포함하는 비휘발성 메모리 장치.
  9. 제8항에 있어서,
    상기 제3 구동부는 커런트 멀티플라이어(current multiplier)를 포함하는 비휘발성 메모리 장치.
  10. 제8항에 있어서,
    상기 전압 제어부는 상기 제2 감지전압단과 상기 제2 전원전압단 사이에 상기 기준전류를 미러링하기 위한 구조를 가지는 비휘발성 메모리 장치.
KR1020110094211A 2011-09-19 2011-09-19 비휘발성 메모리 장치 KR20130030616A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110094211A KR20130030616A (ko) 2011-09-19 2011-09-19 비휘발성 메모리 장치
US13/340,074 US8659930B2 (en) 2011-09-19 2011-12-29 Non-volatile memory device
TW101106579A TWI540576B (zh) 2011-09-19 2012-02-29 非揮發性記憶體裝置
CN201210137572.5A CN103000225B (zh) 2011-09-19 2012-05-07 非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094211A KR20130030616A (ko) 2011-09-19 2011-09-19 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20130030616A true KR20130030616A (ko) 2013-03-27

Family

ID=47880538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094211A KR20130030616A (ko) 2011-09-19 2011-09-19 비휘발성 메모리 장치

Country Status (4)

Country Link
US (1) US8659930B2 (ko)
KR (1) KR20130030616A (ko)
CN (1) CN103000225B (ko)
TW (1) TWI540576B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658599B (zh) * 2018-01-10 2019-05-01 力旺電子股份有限公司 由差動記憶胞組成之非揮發性記憶體

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080942A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102033974B1 (ko) * 2013-02-28 2019-10-18 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR102100711B1 (ko) * 2013-11-29 2020-04-16 에스케이하이닉스 주식회사 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 및 동작방법
CN103646668B (zh) * 2013-12-26 2016-05-18 中国科学院上海微系统与信息技术研究所 一次性可编程存储器及其编程方法与读取方法
US9704572B2 (en) * 2015-03-20 2017-07-11 Sandisk Technologies Llc Sense amplifier with integrating capacitor and methods of operation
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
TWI600009B (zh) * 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
US11315632B2 (en) * 2018-06-27 2022-04-26 Jiangsu Advanced Memory Technology Co., Ltd. Memory drive device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
US6970387B2 (en) * 2003-09-15 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for determining the value of a memory element
KR100745601B1 (ko) * 2005-11-30 2007-08-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7542337B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Apparatus for reading a multi-level passive element memory cell array
KR20090126102A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101150629B1 (ko) 2010-04-27 2012-05-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658599B (zh) * 2018-01-10 2019-05-01 力旺電子股份有限公司 由差動記憶胞組成之非揮發性記憶體

Also Published As

Publication number Publication date
US8659930B2 (en) 2014-02-25
CN103000225A (zh) 2013-03-27
TWI540576B (zh) 2016-07-01
TW201314688A (zh) 2013-04-01
CN103000225B (zh) 2017-03-01
US20130070512A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR20130030616A (ko) 비휘발성 메모리 장치
US7606086B2 (en) Nonvolatile semiconductor memory device
KR102115440B1 (ko) 비휘발성 메모리 장치 및 그의 구동방법
JP6082827B2 (ja) 装置、検知回路、およびワード線電圧の上昇を補償する方法
US9202561B1 (en) Reference current generation in resistive memory device
JP5824505B2 (ja) 磁気抵抗メモリ装置、ビットセルアクセス方法及び磁気抵抗ランダムアクセスメモリ
US8315113B2 (en) Non-volatile semiconductor memory circuit with improved resistance distribution
US9147449B2 (en) Reference and sensing with bit line stepping method of memory
US8422280B2 (en) Stable current supply circuit irrespective of PVT variations and semiconductor having same
KR20090010600A (ko) 상 변화 메모리 장치
US9747980B2 (en) Semiconductor memory device and method for temperature compensation using temperature-resistance-voltage functions
US8194473B2 (en) Non-volatile semiconductor memory circuit
KR20140080945A (ko) 비휘발성 메모리 장치
JP2005190626A (ja) 半導体読み出し回路
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
US8873322B2 (en) Nonvolatile memory apparatus
KR101150592B1 (ko) 상 변화 메모리 장치
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
KR20120020411A (ko) 비휘발성 메모리 장치
KR100924206B1 (ko) 상 변화 메모리 장치
US7864616B2 (en) Bulk voltage detector
KR101920081B1 (ko) 라이트 제어 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid