TWI600009B - 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 - Google Patents

可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 Download PDF

Info

Publication number
TWI600009B
TWI600009B TW105135853A TW105135853A TWI600009B TW I600009 B TWI600009 B TW I600009B TW 105135853 A TW105135853 A TW 105135853A TW 105135853 A TW105135853 A TW 105135853A TW I600009 B TWI600009 B TW I600009B
Authority
TW
Taiwan
Prior art keywords
circuit
variable resistance
controller
voltage signal
resistance memory
Prior art date
Application number
TW105135853A
Other languages
English (en)
Other versions
TW201818408A (zh
Inventor
郭家辰
許世玄
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW105135853A priority Critical patent/TWI600009B/zh
Priority to CN201611026402.4A priority patent/CN108022617B/zh
Priority to US15/381,703 priority patent/US9887007B1/en
Application granted granted Critical
Publication of TWI600009B publication Critical patent/TWI600009B/zh
Publication of TW201818408A publication Critical patent/TW201818408A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
本發明是有關於記憶體電路，特別有關於具備可變電阻之記憶體電路以及可變電阻記憶體電路的寫入方法。
可變電阻記憶體電路是一種利用電阻高低差異來儲存資料的記憶體。舉例而言，低電阻值可代表「0」，而高電阻值可代表「1」。一般而言，在寫入不同的資料時，會對應不同的寫入操作。
舉例而言，在寫入低電阻值所代表的「0」時，可變電阻記憶體會在寫入過程中呈現低電阻值，此時可變電阻記憶體通常需要將電流的量值限制在箝制電流(clamping current)內，藉以控制元件阻值。然而上述控制元件阻值的方法，傳統上是使用字元線(WL)電壓來控制上述箝制電流，但實際上所述箝制電流會隨著電晶體之製程變異而無法達到穩定的電流量值。
另一方面，在寫入高電阻值所代表的「1」時，通常必須注意字元線電壓的控制。若字元線電壓太低，則寫入操作會失敗或造成電阻值過低，但字元線電壓太高則會使可變電 阻記憶體內部的元件受損，導致可變電阻記憶體無法正常操作。因此，一般可變電阻記憶體在寫入高電阻值所代表的「1」時，通常會使用寫入驗證機制來保護電路。舉例而言，上述寫入驗證機制的流程為進行驗證(verify)，若可變電阻記憶體未被成功寫入，則提高字元線電壓並進行寫入動作。繼之，重複以上驗證與寫入操作直到驗證成功。上述寫入驗證機制需花費額外的時間與能量。
本發明之目的係提供一種可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法，在上述可變電阻記憶體電路執行寫入動作時，準確地控制可變電阻記憶體電路在寫入時的電流以及有效率地判斷上述寫入動作是否完成。
本發明一些實施例提供一種可變電阻記憶體電路，該可變電阻記憶體電路包括：一可變電阻記憶體晶胞、一電壓訊號產生電路、一切換電路、一偵測電路以及一控制器。該可變電阻記憶體晶胞包括一可變電阻元件與一電晶體，其中該電晶體之第一端連接該可變電阻元件之第一端。該電壓訊號產生電路耦接該電晶體之控制端。該切換電路耦接該電晶體之第二端與該可變電阻元件之第二端。該偵測電路耦接一電壓源，其中該偵測電路之第一端與第二端耦接該切換電路。該控制器耦接該電壓訊號產生電路、該切換電路以及該偵測電路。
其中，當該控制器對該可變電阻記憶體晶胞執行一第一寫入動作時，該控制器透過該切換電路將該可變電阻元件之第二端與該偵測電路之第一端耦接，並且透過該切換電路 將該電晶體之第二端與該偵測電路之第二端耦接。其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第一電流。其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供一電壓訊號至該電晶體之控制端。其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，若該偵測電路判斷該第一電流小於一第一預定電流，則該偵測電路發送一偵測訊號至該控制器以致使該控制器停止執行該第一寫入動作。
在本發明之另一些實施例中，前述之可變電阻記憶體電路之該控制器對該可變電阻記憶體晶胞執行一第二寫入動作時，該控制器透過該切換電路將該可變電阻元件之第二端與該偵測電路之第二端耦接，並且透過該切換電路將該電晶體之第二端與該偵測電路之第一端耦接。其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第二電流。其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供一第二電壓訊號至該電晶體之控制端。其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，若該偵測電路判斷該第二電流大於一第二預定電流，則該偵測電路發送一第二偵測訊號至該控制器以致使該控制器停止執行該第二寫入動作。
本發明一些實施例提供一種可變電阻記憶體電路之寫入方法，該方法包括：透過一控制器對一可變電阻記憶體晶胞執行一第一寫入動作。該第一寫入動作包括：透過該控制器控制一切換電路，將該可變電阻記憶體晶胞之一可變電阻元件之第一端與一偵測電路之第一端耦接，並且將該可變電阻記憶體晶胞之一電晶體之第一端與該偵測電路之第二端耦接；透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第一電流；透過該控制器啟動一電壓訊號產生電路，使該電壓訊號產生電路提供一電壓訊號至該電晶體之控制端；以及當該偵測電路判斷該第一電流小於一第一預定電流，則該偵測電路發送一偵測訊號至該控制器以致使該控制器停止執行該第一寫入動作。
在本發明之另一些實施例中，前述之方法更包括：透過該控制器對該可變電阻記憶體晶胞執行一第二寫入動作。該第二寫入動作包括：透過該控制器控制該切換電路，將該可變電阻元件之第一端與該偵測電路之第二端耦接，並且透過該切換電路將該電晶體之第一端與該偵測電路之第一端耦接；透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第二電流；透過該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供一第二電壓訊號至該電晶體之控制端；以及當該偵測電路判斷該第二電流大於一第二預定電流，則該偵測電路發送一第二偵測訊號至該控制器以致使該控制器停止執行該第二寫入動作。
基於本發明中所述之實施例，本發明實施例可準 確地控制可變電阻記憶體電路在寫入時的電流以及有效率地判斷可變電阻記憶體電路之寫入動作是否完成。本發明實施例所提出之方法與裝置可運用寫入時電阻可轉變之可變電阻元件，例如自旋傳輸記憶體(Spin Torque Transfer(STT)RAM)元件、單極性可變電阻元件或雙極性可變電阻元件等。
100‧‧‧可變電阻記憶體
101‧‧‧可變電阻記憶體陣列
102‧‧‧電壓訊號產生電路
103‧‧‧切換電路
104‧‧‧偵測電路
105‧‧‧控制器
200‧‧‧可變電阻記憶體
201‧‧‧可變電阻記憶體晶胞
202‧‧‧電壓訊號產生電路
203‧‧‧切換電路
204‧‧‧偵測電路
205‧‧‧控制器
R21‧‧‧可變電阻元件
M21‧‧‧電晶體
d10、d20、d11、d21‧‧‧端點
WL‧‧‧字元線
BL‧‧‧位元線
SL‧‧‧源線
I1、I2‧‧‧電流
Vd1、Vd2‧‧‧電壓
300‧‧‧電壓訊號產生電路
301‧‧‧計數器
302‧‧‧數位/類比轉換電路
Vo3‧‧‧輸出電壓
V1~V4‧‧‧電壓
400‧‧‧電壓訊號產生電路
401‧‧‧NAND邏輯閘
402‧‧‧運算放大器
403‧‧‧NOT邏輯閘
M41-M47‧‧‧電晶體
VDD‧‧‧供應電壓
EN‧‧‧控制訊號
V5、V6‧‧‧電壓
C‧‧‧電容
Vo4‧‧‧輸出電壓
t‧‧‧時間
500、600‧‧‧可變電阻記憶體電路
501、601‧‧‧可變電阻記憶體晶胞
503、603‧‧‧切換電路
504、604‧‧‧偵測電路
506、606‧‧‧運算放大器
M51-M53、M61-M63‧‧‧電晶體
R51、R61‧‧‧可變電阻元件
I5、I6‧‧‧電流
I5t、I6t‧‧‧預定電流值
R5、R6‧‧‧電阻
V5g、V6g‧‧‧電壓訊號
Vo5、Vo6‧‧‧輸出電壓
Vb5、Vb6、VH、VL‧‧‧電壓
t51、t52、t61、t62‧‧‧時間點
701-705‧‧‧步驟
801-805‧‧‧步驟
第1圖是依據本發明實施例之可變電阻記憶體電路的示意圖。
第2A~2B圖是依據本發明實施例之可變電阻記憶體電路的示意圖。
第3A圖是依據本發明實施例之電壓訊號產生電路的示意圖。
第3B圖是描繪第3A圖之輸出電壓波形的示意圖。
第4A圖是依據本發明實施例之電壓訊號產生電路的示意圖。
第4B圖是描繪第4A圖之輸出電壓波形的示意圖。
第5A圖是依據本發明實施例之寫入操作的示意圖。
第5B圖是對應第5A圖之寫入操作的電壓與電流示意圖。
第6A圖是依據本發明實施例之另一寫入操作的示意圖。
第6B圖是對應第6A圖之寫入操作的電壓與電流示意圖。
第7圖是依據本發明實施例之寫入操作的流程圖。
第8圖是依據本發明實施例之寫入操作的流程圖。
為讓本發明實施例之上述目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，做詳細說明如下。
第1圖是依據本發明實施例之可變電阻記憶體電路100的示意圖。可變電阻記憶體100是一種利用電阻高低差異來儲存資料的記憶體。可變電阻記憶體100包括可變電阻記憶體陣列101、電壓訊號產生電路102、切換電路103、偵測電路104以及控制器105。當控制器105對可變電阻記憶體陣列101之至少一可變電阻記憶體晶胞執行寫入動作時，控制器105控制切換電路103，藉以將被選擇以執行寫入動作之可變電阻記憶體晶胞耦接至偵測電路104。繼之，偵測電路104可對上述被選擇之可變電阻記憶體晶胞提供電壓，並且偵測上述被選擇之可變電阻記憶體晶胞的電流。
在上述被選擇之可變電阻記憶體晶胞已透過切換電路103耦接至偵測電路104之後，控制器105啟動電壓訊號產生電路102，藉以將電壓訊號產生電路102之一電壓訊號提供至被選擇之可變電阻記憶體晶胞。上述電壓訊號會隨時間逐步地改變，且流通於上述被選擇之可變電阻記憶體晶胞的電流會依據上述電壓訊號產生變化。
當上述電壓訊號的電壓值達到一特定電壓值的時候，會使上述被選擇之可變電阻記憶體晶胞的電阻發生電阻值轉態(例如高電阻值轉變為低電阻值或低電阻值轉變為高電阻值)。偵測電路104進而偵測到基於上述電阻值轉態所導致的電流變化(亦即上述被選擇之可變電阻記憶體晶胞的電流變化)， 並將對應上述電阻值轉態的偵測訊號傳送至控制器105。控制器105基於偵測電路104的偵測結果，停止針對上述被選擇之可變電阻記憶體晶胞的寫入動作。
在一些實施例中，電壓訊號產生電路102之上述電壓訊號可為在上述寫入動作的過程中逐漸上升的電壓波形，而本發明實施例並不受限於此。
第2A圖是依據本發明實施例之可變電阻記憶體電路200的示意圖。第2A圖用以清楚地描繪可變電阻記憶體電路200之可變電阻記憶體陣列的一個被選擇之可變電阻記憶體晶胞201的一第一寫入動作。在此實施例中，可變電阻記憶體200包括可變電阻記憶體晶胞201、電壓訊號產生電路202、切換電路203、偵測電路204以及控制器205。
可變電阻記憶體晶胞201包括可變電阻元件R21與電晶體M21，且電晶體M21與可變電阻元件R21相連接。電壓訊號產生電路202連接電晶體M21之控制端(例如閘極)，並且提供電壓訊號Vs1至電晶體M21之控制端(連接上述可變電阻記憶體陣列的一字元線WL)。切換電路203連接電晶體M21之端點d20(連接上述可變電阻記憶體陣列的一源線SL)、可變電阻元件R21之端點d10(連接上述可變電阻記憶體陣列的一位元線BL)以及切換電路204之端點d11、d21。在此實施例中，偵測電路204耦接一電壓源(未圖示)，而控制器205連接並控制電壓訊號產生電路202、切換電路203以及偵測電路204。
依據第2A圖之內容，控制器205對可變電阻記憶體晶胞201執行該第一寫入動作。在此情況下，控制器205透過切 換電路203將可變電阻元件R21之端點d10以及電晶體M21之端點d20，分別耦接至偵測電路204之端點d11、d21，藉此透過偵測電路204對可變電阻記憶體晶胞201提供電壓Vd1以及偵測可變電阻記憶體晶胞201的電流I1。繼之，控制器205啟動電壓訊號產生電路202，使電壓訊號Vs1被傳送至電晶體M21之控制端。在此實施例中，流過電晶體M21以及可變電阻元件R21之電流I1依據電壓訊號Vs1而產生變化。當電流I1增加時，可變電阻元件R21所接收之跨電壓也隨之增加。當電壓訊號產生電路202之電壓訊號Vs1達到一特定電壓值的時候，該特定電壓值使得流過電晶體M21以及可變電阻元件R21之電流I1上升到一特定電流值，並使得可變電阻元件R21接收足夠的跨電壓而發生低電阻值轉換為高電阻值的一電阻值轉態。在可變電阻元件R21發生上述電阻值轉態之後，偵測電路204偵測到電流I1基於上述電阻值轉態的影響，使得電流I1低於一預定電流值。偵測電路204進而將對應電流I1低於該預定電流值的偵測訊號傳送至控制器205。控制器205基於該偵測訊號，停止針對可變電阻記憶體晶胞201執行該第一寫入動作。
在一些實施例中，若可變電阻記憶體晶胞201沒有被選擇以執行任何寫入動作，則在控制器205對其他可變電阻記憶體晶胞執行寫入動作時，控制器205控制切換電路203，將可變電阻記憶體晶胞201與偵測電路204的連結中斷。在一些實施例中，若可變電阻記憶體晶胞201沒有被選擇以執行任何寫入動作，則在控制器205對其他可變電阻記憶體晶胞執行寫入動作時，控制器205控制切換電路203，將可變電阻記憶體晶胞 201之端點d10、d20共同連接至一電壓節點(例如共同連接至供應電壓源或接地)。在一些實施例中，電晶體M21為N型金氧半場效電晶體，且電壓訊號產生電路202之電壓訊號Vs1為在該第一寫入動作之過程中逐漸上升的電壓波形。在一些實施例中，電晶體M21為P型金氧半場效電晶體，且電壓訊號產生電路202之電壓訊號Vs1為該第一寫入動作之過程中逐漸下降的電壓波形。在一些實施例中，電晶體M21可為導通電流與輸入電壓成比例之任何元件。在一些實施例中，當控制器205停止針對可變電阻記憶體晶胞201執行上述第一寫入動作時，控制器205控制切換電路203，將電晶體M21與偵測電路204的連結中斷，或將可變電阻元件R21與偵測電路204的連結中斷。在一些實施例中，當控制器205停止針對可變電阻記憶體晶胞201執行上述第一寫入動作時，控制器205關閉電壓訊號產生電路202或偵測電路204。在一些實施例中，可變電阻元件R21可為自旋傳輸記憶體(Spin Torque Transfer(STT)RAM)元件、單極性電阻式記憶體元件或雙極性電阻式記憶體元件等。
可變電阻記憶體電路200之可變電阻記憶體晶胞201的一第二寫入動作如第2B圖所示。在此情況下，控制器205透過切換電路203將可變電阻元件R21之端點d10以及電晶體M21之端點d20，分別耦接至偵測電路204之端點d21、d11，藉此透過偵測電路204對可變電阻記憶體晶胞201提供電壓Vd2以及偵測可變電阻記憶體晶胞201的電流I2。繼之，控制器205啟動電壓訊號產生電路202，使電壓訊號Vs2被傳送至電晶體M21之控制端。在此實施例中，流過電晶體M21以及可變電阻元件R21之電 流I2依據電壓訊號Vs2而產生變化。當電流I2增加時，可變電阻元件R21所接收之跨電壓也隨之增加。當電壓訊號產生電路202之電壓訊號Vs2達到一第二特定電壓值(或上述特定電壓值)的時候，該第二特定電壓值(或上述特定電壓值)使得流過電晶體M21以及可變電阻元件R21之電流I2上升到一第二特定電流值(或上述特定電流值)，並使得可變電阻元件R21接收足夠的跨電壓而發生高電阻值轉換為低電阻值的一第二電阻值轉態。在可變電阻元件R21發生上述第二電阻值轉態之後，偵測電路204偵測到電流I2基於上述第二電阻值轉態的影響，使得電流I2高於一第二預定電流值。偵測電路204進而將對應電流I2高於該第二預定電流值的第二偵測訊號傳送至控制器205。控制器205基於該第二偵測訊號，停止針對可變電阻記憶體晶胞201執行該第二寫入動作。
在一些實施例中，電晶體M21為N型金氧半場效電晶體，且電壓訊號產生電路202之電壓訊號Vs2為在該第二寫入動作之過程中逐漸上升的電壓波形。在一些實施例中，電晶體M21為P型金氧半場效電晶體，且電壓訊號產生電路202之電壓訊號Vs2為在該第二寫入動作之過程中逐漸下降的電壓波形。在一些實施例中，當控制器205停止針對可變電阻記憶體晶胞201執行上述第二寫入動作時，控制器205控制切換電路203，將電晶體M21與偵測電路204的連結中斷，或將可變電阻元件R21與偵測電路204的連結中斷。在一些實施例中，當控制器205停止針對可變電阻記憶體晶胞201執行上述第二寫入動作時，控制器205關閉電壓訊號產生電路202或偵測電路204。在一些 實施例中，切換電路203可由複數開關元件(例如電晶體)所組成。在一些實施例中，偵測電路204可使用較大尺寸的元件(例如較大尺寸的電晶體或被動元件)，因此可降低製程變異的影響。在一些實施例中，電壓訊號Vs1與電壓訊號Vs2可為相同的訊號。
在上述實施例中，電壓訊號Vs1以及電壓訊號Vs2透過電晶體M21，分別控制電流I1以及電流I2。基於電晶體M21之使用，可變電阻記憶體陣列之各可變電阻記憶體晶胞(例如可變電阻記憶體晶胞201)在停止操作時的漏電流可被降低，且電壓訊號產生電路202在寫入過程中所提供的電壓訊號Vs1或電壓訊號Vs2，不會被可變電阻元件R21之電阻值變化所干擾，進而避免誤動作的發生。
第3A圖是依據本發明實施例之電壓訊號產生電路300的示意圖。電壓訊號產生電路300包括計數器301以及數位/類比轉換電路302。在一實施例中，計數器301可為二位元計數器，且數位/類比轉換電路302可為二位元數位/類比轉換電路；在此情況下，電壓訊號產生電路300的輸出電壓Vo3如第3B圖所示。在第3B圖中，電壓訊號產生電路300可在一時間區段內產生逐漸上升的電壓波形，例如電壓V1~V4(對應二位元計數器之輸出)所表現的電壓波形。
第4A圖是依據本發明實施例之電壓訊號產生電路400的示意圖。電壓訊號產生電路400包括電晶體M41~M47、NAND邏輯閘401、運算放大器402、NOT邏輯閘403以及電容C，並且連接一供應電壓VDD、電壓V5以及電壓V6。電壓訊號產生 電路400之輸出電壓Vo4如第4B圖所示。在第4B圖中，輸出電壓Vo4基於控制訊號EN，可在一時間區段內輸出逐漸上升的電壓波形(從電壓V5至電壓V6)。在此實施例中，電晶體M41、M43、M46為P型金氧半場效電晶體，而電晶體M42、M44、M45、M47為N型金氧半場效電晶體。
第5A圖是依據本發明實施例之可變電阻記憶體電路500的一寫入動作示意圖。為求簡潔清晰之目的，第5A圖描繪可變電阻記憶體電路500之可變電阻記憶體晶胞501、切換電路503以及偵測電路504。第5A圖之電路配置可對應第2B圖之該第二寫入動作的電路配置。
可變電阻記憶體晶胞501包括電晶體M51以及可變電阻元件R51，其中電晶體M51的閘極接收可變電阻記憶體電路500之一電壓訊號產生電路所發送之電壓訊號V5g。偵測電路504包括電晶體M52~M53所構成的電流鏡電路、運算放大器506以及電阻R5，且偵測電路504耦接供應電壓VDD以及電壓Vb5。在此實施例中，偵測電路504連續地偵測流過電晶體M51以及可變電阻元件R51之電流I5。
可變電阻記憶體電路500之上述寫入動作可參考第5B圖之內容。在第5B圖中，流過電晶體M51以及可變電阻元件R51之電流I5基於電壓訊號V5g而增加。在時間點t51時，可變電阻元件R51發生高電阻值轉換為低電阻值的電阻值轉態，因此電流I5快速地上升。在時間點t52時，電流I5大於等於預定電流值I5t，此時偵測電路504之該電流鏡電路將所偵測之大於等於預定電流值I5t之電流I5反應至電阻R5，使得電阻R5的跨電壓 高於電壓Vb5。在此情況下，偵測電路504的輸出電壓Vo5由電壓VL轉變為電壓VH，且偵測電路504進而將輸出電壓Vo5傳送至可變電阻記憶體電路500之一控制器。繼之，該控制器依據具備電壓VH之輸出電壓Vo5(亦即偵測訊號)將切換電路503所連接的路徑中斷，藉此停止上述寫入動作。
在一些實施例中，可變電阻元件R51可為自旋傳輸記憶體(Spin Torque Transfer(STT)RAM)元件、單極性電阻式記憶體元件或雙極性電阻式記憶體元件等。在一些實施例中，偵測電路504可使用較大尺寸的元件(例如較大尺寸的電晶體或電阻)，藉此可降低製程變異的影響，進而準確地控制電流I5。
第6A圖是依據本發明實施例之可變電阻記憶體電路600的一寫入動作示意圖。為求簡潔清晰之目的，第6A圖描繪可變電阻記憶體電路600之可變電阻記憶體晶胞601、切換電路603以及偵測電路604。第6A圖之電路配置可對應第2A圖之該第一寫入動作的電路配置。
可變電阻記憶體晶胞601包括電晶體M61以及可變電阻元件R61，其中電晶體M61的閘極接收可變電阻記憶體電路600之一電壓訊號產生電路所發送之電壓訊號V6g。偵測電路604包括電晶體M62~M63所構成的電流鏡電路、運算放大器606以及電阻R6，且偵測電路604耦接供應電壓VDD以及電壓Vb6。在此實施例中，偵測電路604連續地偵測流過電晶體M61以及可變電阻元件R61之電流I6。
可變電阻記憶體電路600之上述寫入動作可參考第6B圖之內容。在第6B圖中，流過電晶體M61以及可變電阻元 件R61之電流I6基於電壓訊號V6g而增加。在時間點t61時，可變電阻元件R61發生低電阻值轉換為高電阻值的電阻值轉態，因此電流I6快速地下降。在時間點t62時，電流I6小於等於預定電流值I6t。此時偵測電路604之該電流鏡電路將所偵測之小於等於預定電流值I6t之電流I6反應至電阻R6，使得電阻R6的跨電壓低於電壓Vb6。在此情況下，偵測電路604的輸出電壓Vo6由電壓VH轉變為電壓VL，且偵測電路604進而將輸出電壓Vo6傳送至可變電阻記憶體電路600之一控制器。繼之，該控制器依據具備電壓VL之輸出電壓Vo6(亦即偵測訊號)將切換電路603所連接的路徑中斷，藉此停止上述寫入動作。在此實施例中，可變電阻記憶體電路600執行基於低電阻值轉換為高電阻值的上述電阻值轉態的上述寫入動作時，可同時連續地偵測流過電晶體M61以及可變電阻元件R61之電流I6，藉此有效率地判斷上述寫入動作是否完成。換句話說，基於上述第6A~6B圖所述之實施例，本發明實施例可提供比傳統寫入驗證機制(亦即寫入與寫入驗證是分開地執行)更為節省時間與能量的寫入驗證機制。
在一些實施例中，可變電阻元件R61可為自旋傳輸記憶體(Spin Torque Transfer(STT)RAM)元件、單極性電阻式記憶體元件或雙極性電阻式記憶體元件等。在一些實施例中，當可變電阻記憶體電路600之該控制器啟動該電壓訊號產生電路以發送電壓訊號V6g至電晶體M61的閘極之後，該控制電路延遲一預定時間才接收偵測電路604之輸出電壓Vo6。
第7圖是依據本發明實施例之一寫入動作的流程圖700。流程圖700可應用於前述第2A圖以及第6A圖之電路配 置。在步驟701中，透過一控制器控制一切換電路，將一可變電阻記憶體晶胞耦接至一偵測電路，流程進入步驟702。在步驟702中，透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻記憶體晶胞的一第一電流，流程進入步驟703。在步驟703中，透過該控制器啟動一電壓訊號產生電路，使該電壓訊號產生電路提供一電壓訊號至該可變電阻記憶體晶胞，流程進入步驟704。在步驟704中，透過該偵測電路判斷該第一電流是否小於一第一預定電流。若是，則流程進入步驟705；若不是，則流程回到步驟704。在步驟705中，該偵測電路發送一偵測訊號至該控制器以致使該控制器停止執行該寫入動作。
在一些實施例中，該控制器在啟動該電壓訊號產生電路後，延遲一預定時間才接收該偵測訊號。
第8圖是依據本發明實施例之一寫入動作的流程圖800。流程圖800可應用於前述第2B圖以及第5A圖之電路配置。在步驟801中，透過一控制器控制一切換電路，將一可變電阻記憶體晶胞耦接至一偵測電路，流程進入步驟802。在步驟802中，透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻記憶體晶胞的一第一電流，流程進入步驟803。在步驟803中，透過該控制器啟動一電壓訊號產生電路，使該電壓訊號產生電路提供一電壓訊號至該可變電阻記憶體晶胞，流程進入步驟804。在步驟804中，透過該偵測電路判斷該第一電流是否大於一預定電流。若是，則流程進入步驟805；若不是，則流程回到步驟804。在步驟805中，該偵測電 路發送一偵測訊號至該控制器以致使該控制器停止執行該寫入動作。
本發明實施例雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧可變電阻記憶體
101‧‧‧可變電阻記憶體陣列
102‧‧‧電壓訊號產生電路
103‧‧‧切換電路
104‧‧‧偵測電路
105‧‧‧控制器

Claims (15)

  1. 一種可變電阻記憶體電路，包括：一可變電阻記憶體晶胞，該可變電阻記憶體晶胞包括一可變電阻元件與一電晶體，其中該電晶體之第一端連接該可變電阻元件之第一端；一電壓訊號產生電路，耦接該電晶體之控制端；一切換電路，耦接該電晶體之第二端與該可變電阻元件之第二端；一偵測電路，耦接一電壓源，其中該偵測電路之第一端與第二端耦接該切換電路；以及一控制器，耦接該電壓訊號產生電路、該切換電路以及該偵測電路；其中，當該控制器對該可變電阻記憶體晶胞執行一第一寫入動作時，該控制器透過該切換電路將該可變電阻元件之第二端與該偵測電路之第一端耦接，並且透過該切換電路將該電晶體之第二端與該偵測電路之第二端耦接；其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第一電流；其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供隨時間變動之一電壓訊號至該電晶體之控制端；其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，若該偵測電路判斷該第一電流小於一第一預定電 流，則該偵測電路發送一偵測訊號至該控制器以致使該控制器停止執行該第一寫入動作。
  2. 如申請專利範圍第1項所述之可變電阻記憶體電路，其中，當該控制器對該可變電阻記憶體晶胞執行一第二寫入動作時，該控制器透過該切換電路將該可變電阻元件之第二端與該偵測電路之第二端耦接，並且透過該切換電路將該電晶體之第二端與該偵測電路之第一端耦接；其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第二電流；其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供一第二電壓訊號至該電晶體之控制端；其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，若該偵測電路判斷該第二電流大於一第二預定電流，則該偵測電路發送一第二偵測訊號至該控制器以致使該控制器停止執行該第二寫入動作。
  3. 如申請專利範圍第1項所述之可變電阻記憶體電路，其中，該控制器在啟動該電壓訊號產生電路後，延遲一預定時間才接收該偵測訊號。
  4. 如申請專利範圍第2項所述之可變電阻記憶體電路，其中，該電壓訊號以及該第二電壓訊號之電壓值隨時間上升。
  5. 如申請專利範圍第2項所述之可變電阻記憶體電路，其中，該電壓訊號以及該第二電壓訊號具有相同之電壓波形。
  6. 如申請專利範圍第1項或第2項所述之可變電阻記憶體電路，其中，該控制器停止執行該第一寫入動作或該第二寫入動作時，該控制器控制該切換電路，使該偵測電路與該電晶體的連結中斷，或使該偵測電路與該可變電阻元件的連結中斷。
  7. 如申請專利範圍第1項或第2項所述之可變電阻記憶體電路，其中，該控制器停止執行該第一寫入動作或該第二寫入動作時，該控制器關閉該電壓訊號產生電路。
  8. 如申請專利範圍第1項所述之可變電阻記憶體電路，該可變電阻元件可為自旋傳輸記憶體元件、單極性電阻式記憶體元件或雙極性電阻式記憶體元件。
  9. 一種可變電阻記憶體電路之寫入方法，包括：透過一控制器對一可變電阻記憶體晶胞執行一第一寫入動作，該第一寫入動作包括：透過該控制器控制一切換電路，將該可變電阻記憶體晶胞之一可變電阻元件之第一端與一偵測電路之第一端耦接，並且將該可變電阻記憶體晶胞之一電晶體之第一端與該偵測電路之第二端耦接；透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第一電流；透過該控制器啟動一電壓訊號產生電路，使該電壓訊號產生電路提供隨時間變動之一電壓訊號至該電晶體之控制端；以及當該偵測電路判斷該第一電流小於一第一預定電流，則該偵測電路發送一偵測訊號至該控制器以致使該控 制器停止執行該第一寫入動作。
  10. 如申請專利範圍第9項所述之可變電阻記憶體電路之寫入方法，更包括：透過該控制器對該可變電阻記憶體晶胞執行一第二寫入動作，該第二寫入動作包括：透過該控制器控制該切換電路，將該可變電阻元件之第一端與該偵測電路之第二端耦接，並且透過該切換電路將該電晶體之第一端與該偵測電路之第一端耦接；透過該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第二電流；透過該控制器啟動該電壓訊號產生電路，使該電壓訊號產生電路提供一第二電壓訊號至該電晶體之控制端；以及當該偵測電路判斷該第二電流大於一第二預定電流，則該偵測電路發送一第二偵測訊號至該控制器以致使該控制器停止執行該第二寫入動作。
  11. 如申請專利範圍第9項所述之可變電阻記憶體電路之寫入方法，其中，透過該控制器啟動該電壓訊號產生電路後，該控制器延遲一預定時間才接收該偵測訊號。
  12. 如申請專利範圍第10項所述之可變電阻記憶體電路之寫入方法，其中，該電壓訊號以及該第二電壓訊號之電壓值隨時間上升。
  13. 如申請專利範圍第10項所述之可變電阻記憶體電路之寫入方法，其中，該電壓訊號以及該第二電壓訊號具有相同 之電壓波形。
  14. 如申請專利範圍第9項或第10項所述之可變電阻記憶體電路之寫入方法，其中，透過該控制器停止執行該第一寫入動作或該第二寫入動作時，該控制器控制該切換電路，使該偵測電路與該電晶體的連結中斷，或使該偵測電路與該可變電阻元件的連結中斷。
  15. 如申請專利範圍第9項或第10項所述之可變電阻記憶體電路之寫入方法，其中，透過該控制器停止執行該第一寫入動作或該第二寫入動作時，該控制器關閉該電壓訊號產生電路。
TW105135853A 2016-11-04 2016-11-04 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 TWI600009B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105135853A TWI600009B (zh) 2016-11-04 2016-11-04 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
CN201611026402.4A CN108022617B (zh) 2016-11-04 2016-11-22 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
US15/381,703 US9887007B1 (en) 2016-11-04 2016-12-16 Variable-resistance memory and writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105135853A TWI600009B (zh) 2016-11-04 2016-11-04 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法

Publications (2)

Publication Number Publication Date
TWI600009B true TWI600009B (zh) 2017-09-21
TW201818408A TW201818408A (zh) 2018-05-16

Family

ID=60719755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135853A TWI600009B (zh) 2016-11-04 2016-11-04 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法

Country Status (3)

Country Link
US (1) US9887007B1 (zh)
CN (1) CN108022617B (zh)
TW (1) TWI600009B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315632B2 (en) 2018-06-27 2022-04-26 Jiangsu Advanced Memory Technology Co., Ltd. Memory drive device
CN109215711A (zh) * 2018-11-20 2019-01-15 苏州大学 一种阻型存储器写入验证电路
CN112086113A (zh) * 2019-06-14 2020-12-15 中电海康集团有限公司 用于读取存储单元的电阻状态的读电路
CN110993001B (zh) * 2019-11-06 2021-10-08 华中科技大学 一种stt-mram的双端自检写电路及数据写入方法
JP2021149992A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 記憶装置
JP7432449B2 (ja) * 2020-06-18 2024-02-16 ルネサスエレクトロニクス株式会社 半導体装置
CN113345491B (zh) * 2021-05-26 2022-05-17 华中科技大学 一种三维相变存储器的读写电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US20100290274A1 (en) * 2009-05-15 2010-11-18 Tae-Hun Yoon Nonvolatile memory device
TW201120997A (en) * 2009-12-09 2011-06-16 Univ Nat Taiwan Science Tech Method of fabricating variable resistance layer for resistance memory
US20110194328A1 (en) * 2010-02-10 2011-08-11 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US20110228585A1 (en) * 2010-03-16 2011-09-22 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
TW201216281A (en) * 2010-07-21 2012-04-16 Sony Corp Variable-resistance memory device and its driving method
TW201444131A (zh) * 2013-01-03 2014-11-16 Crossbar Inc 具有非線性電流電壓關係的電阻式隨機存取記憶體
US20150049547A1 (en) * 2013-08-14 2015-02-19 Kyung-Ryun Kim Method controlling read sequence of nonvolatile memory device and memory system performing same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
ITTO20040470A1 (it) 2004-07-08 2004-10-08 St Microelectronics Srl Circuito di lettura/verifica di celle di memoria multilivello con tensione di lettura a rampa e relativo metodo di lettura/verifica.
US8102018B2 (en) 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
JP4191211B2 (ja) * 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
US8085615B2 (en) * 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US8094481B2 (en) * 2007-03-13 2012-01-10 Panasonic Corporation Resistance variable memory apparatus
JP5395167B2 (ja) * 2008-06-12 2014-01-22 サンディスク テクノロジィース インコーポレイテッド 相関複数パスプログラミングのための不揮発性メモリおよび方法
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US7881095B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US8107280B2 (en) * 2008-11-05 2012-01-31 Qualcomm Incorporated Word line voltage control in STT-MRAM
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
WO2011099961A1 (en) 2010-02-09 2011-08-18 Hewlett-Packard Development Company, L.P. Memory resistor adjustment using feedback control
CN101894587A (zh) * 2010-07-23 2010-11-24 上海宏力半导体制造有限公司 相变存储器的自限写入脉冲发生电路
EP2641331B1 (en) 2010-11-19 2020-06-03 Hewlett-Packard Enterprise Development LP Method and circuit for switching a memristive device
WO2012123973A1 (en) 2011-03-11 2012-09-20 Micron Technology, Inc. Devices and methods to program a memory cell
KR20130030616A (ko) * 2011-09-19 2013-03-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9153317B2 (en) 2012-12-21 2015-10-06 Sony Corporation Non-volatile memory system with power reduction mechanism and method of operation thereof
US9082496B2 (en) * 2013-02-07 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
US9257177B2 (en) 2013-02-19 2016-02-09 Agency For Science, Technology And Research Write control circuits and write control methods
CN103208308B (zh) * 2013-05-10 2016-01-20 清华大学 阻变存储器中连续斜坡脉冲式写电路
JP2015060608A (ja) 2013-09-18 2015-03-30 株式会社東芝 半導体記憶装置
TWI550621B (zh) 2013-09-21 2016-09-21 上峰科技股份有限公司 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
TWI596610B (zh) 2013-10-04 2017-08-21 財團法人工業技術研究院 電阻式非揮發性記憶體及其操作方法
US9305647B2 (en) 2013-10-31 2016-04-05 Huawei Technologies Co., Ltd. Write operation method and device for phase change memory
US9123414B2 (en) 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9196360B2 (en) 2014-01-22 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Operating resistive memory cell
FR3025647B1 (fr) 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
FR3025648B1 (fr) 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
US9311996B2 (en) 2014-09-10 2016-04-12 Kabushiki Kaisha Toshiba Semiconductor storage device having resistance-change storage elements
KR20160061112A (ko) 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 반도체 메모리용 구동장치 및 그를 포함하는 시스템
US9257178B1 (en) 2014-11-26 2016-02-09 Taiwan Semiconductor Manufacturing Company Limited Devices and methods for writing to a memory cell of a memory
US9312001B1 (en) 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US20100290274A1 (en) * 2009-05-15 2010-11-18 Tae-Hun Yoon Nonvolatile memory device
TW201120997A (en) * 2009-12-09 2011-06-16 Univ Nat Taiwan Science Tech Method of fabricating variable resistance layer for resistance memory
US20110194328A1 (en) * 2010-02-10 2011-08-11 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US20110228585A1 (en) * 2010-03-16 2011-09-22 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
TW201216281A (en) * 2010-07-21 2012-04-16 Sony Corp Variable-resistance memory device and its driving method
TW201444131A (zh) * 2013-01-03 2014-11-16 Crossbar Inc 具有非線性電流電壓關係的電阻式隨機存取記憶體
US20150049547A1 (en) * 2013-08-14 2015-02-19 Kyung-Ryun Kim Method controlling read sequence of nonvolatile memory device and memory system performing same

Also Published As

Publication number Publication date
US9887007B1 (en) 2018-02-06
TW201818408A (zh) 2018-05-16
CN108022617B (zh) 2020-11-24
CN108022617A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI600009B (zh) 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
TWI713312B (zh) 具非揮發性記憶體的隨機碼產生器
US9082496B2 (en) Method and apparatus for adaptive timing write control in a memory
US8766664B2 (en) Semiconductor device including output circuit constituted of plural unit buffer circuits in which impedance thereof are adjustable
US9076542B2 (en) Memory system having variable operating voltage and related method of operation
US11545215B2 (en) Devices and methods for writing to a memory cell of a memory
TWI607439B (zh) 電阻式隨機存取記憶體裝置以及感測電路
TWI616889B (zh) 半導體裝置與其補償方法
TW201735037A (zh) 記憶體裝置與其操作方法
TW201535365A (zh) 可變電阻式記憶體及其寫入方法
TW434568B (en) Semiconductor memory device having voltage-controllable internal power supply circuit
US9153316B1 (en) Circuits and read methods of RRAM
US20180040380A1 (en) Memory with margin current addition and related methods
CN109817269B (zh) 测试电路块、可变电阻存储器件和形成该存储器件的方法
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
TW201606768A (zh) 電阻式隨機存取記憶體電路以及讀取方法
KR100998943B1 (ko) 반도체 메모리장치 및 이의 센싱마진 측정방법
CN105304129B (zh) 电阻可变型存储器及其写入方法
TWI571876B (zh) 電阻式記憶體及其記憶胞
JP6239056B2 (ja) 抵抗性メモリおよびそのメモリセル
TWI796203B (zh) 判決電路、記憶體裝置及其週邊電路
TW201616812A (zh) 脈波寬度調節裝置
TWI547944B (zh) 電阻可變型記憶體及其寫入方法
TW202341140A (zh) 非揮發性記憶體的一次寫入方法