CN113345491B - 一种三维相变存储器的读写电路 - Google Patents

Abstract

本发明公开了一种三维相变存储器的读写电路，属于微电子技术领域，包括互相连接的操作控制电路和读写操作点开，操作控制电路用于将正确操作脉冲加载到读写操作电路上；读写操作电路中读写单元中与存储单元连接，用于将正确操作脉冲加载到三维相变存储器对应的存储单元上，将正确操作脉冲镜像为镜像电流；带隙基准源与迟滞比较器与镜像电流支路连接，用于当镜像电流经参考电阻得到的电压大于带隙基准源内的参考电压时，迟滞比较器输出为高电平，反之为低电平；反馈斩波电路回路跨接在存储单元与镜像电流支路之间，用于实时监测流经存储单元的电流，当电流过大时进行降压控制，使其温度不能短时间积聚，从而防止热击穿、set操作不成功和热串扰。

Description

一种三维相变存储器的读写电路

技术领域

本发明属于微电子技术领域，更具体地，涉及一种三维相变存储器的读写电路。

背景技术

相变材料1968年由奥弗辛斯基最早提出，相变材料通常有两种状态，晶态和非晶态。在逐渐缩小的工艺节点下，三维堆叠存储单元能够降低有效单元面积，从而大幅度提高存储密度。相变存储器的一大亮点就是能够三维集成，然而，相变存储单元三维堆叠后，其操作过程会不可避免产生巨大的漏电流，选通管技术有效解决了漏电流问题。现有技术中使用一种二端的选通管器件OTS与存储单元垂直集成，形成1S1R结构，通过选通管的高阻态来有效抑制未选中单元的漏电流，同时降低操作功耗。结合OTS与PCM特性，常采用的操作方法是给OTS+PCM两端施加给定电压，打开选通管并对相应PCM操作。

如图1中(b)所示，PCM的晶态与非晶态的的电阻率随着温度变化曲线，从中可以看出，随着温度上升，直至达到熔融态，非晶态的电阻率逐渐降低，直至和晶态一样。在set过程中，PCM由非晶态向晶态转变。相变单元温度处于结晶温度以上，熔融温度Tm以下，单元开始晶化。由于晶化比例开始逐渐变大，单元电阻随之降低。并且由图2中(b)可得出，晶化速度在温度在700K时最快。在这个过程中，电压脉冲导致电阻降低，电阻降低从而让功耗上升，温度在短时间内急剧上升，温度急剧上升又会加剧晶化速度，导致电阻更低。整个过程呈现了一个正反馈循环。而在这个过程中又存在一个很大的问题。由于温度上升过快，电压脉冲没有及时撤去，温度很快上升到熔融温度Tm以上，相变单元出现熔融态。冷却之后，熔融态淬火变成非晶态，相变单元出现大部分的非晶态，导致电阻上升，Set失败。这就是电压脉冲操作常见出现的set不到低阻的问题。

同理，从图1中(b)中也可以推论出，reset过程也存在着同样的问题。Reset过程中，温度上升到熔融温度Tm以上，相变单元出现熔融态，熔融态的电阻率比静态电阻率还低，导致流经相变单元的电流上升，功耗与温度也随之上升。熔融态因此大面积出现，相变单元电阻更低，整个过程呈现正反馈循环，导致温度短时间急剧上升，出现非晶化过度、热击穿、热串扰问题。这就是电压脉冲在reset过程中带来的致命性问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种三维相变存储器的读写电路，其目的在于，通过反馈斩波电路回路将存储单元上加载电压拉到GND，使存储单元上的温度无法短时间积聚。由此解决因为电压脉冲操作带来的存储单元成热击穿、set操作不成功和热串扰的技术问题。

为实现上述目的，本发明提供了一种三维相变存储器的读写电路，包括：互相连接的操作控制电路和读写操作电路；

所述操作控制电路，用于依据读写时序操作要求将正确操作脉冲加载到所述读写操作电路上；

所述读写操作电路，包括：

读写单元，与所述三维相变存储器对应的存储单元连接；用于将所述正确操作脉冲加载到所述存储单元以对所述存储单元进行操作，并将所述正确操作脉冲镜像输出到镜像电流支路得到镜像电流；

带隙基准源与迟滞比较器，与镜像电流支路连接，用于当所述镜像电流经参考电阻得到的电压大于所述带隙基准源内的参考电压时，所述迟滞比较器输出为高电平，反之为低电平，以表征所述存储单元的阻态；

反馈斩波电路回路，跨接在所述存储单元与镜像电流支路之间，用于实时监测镜像电流支路流经所述存储单元的电流，当所述电流大于电流阈值时对所述存储单元进行降压控制，使其温度不能短时间积聚，防止热击穿、set操作不成功和热串扰。

在其中一个实施例中，所述存储单元包括串联的三维相变存储器PCM和OTS选通管。

在其中一个实施例中，反馈斩波电路回路还用于将所述镜像电流通过采样电阻得到采样电压反馈到反馈晶体管上；若所述采样电压过大则导通所述反馈晶体管，以将所述存储单元上正确操作脉冲的电压拉到GND，从而斩断所述正确操作脉冲的电压，使温度无法短时间积聚。

在其中一个实施例中，所述反馈晶体管为NMOS管，与所述存储单元并联，NMOS管的栅极接到所述镜像电流的电阻采样端，用于当采样的电压大于预设值时所述NMOS管导通且工作在线性电阻区，将NMOS管视为一个远低于存储单元电阻的导通电阻，从而实现电流分流，将操作电压脉冲的幅值拉到GND，实现脉冲波形斩断的功能。

在其中一个实施例中，所述读写单元用于对存储单元进行reset、set与read操作，并通过比较器将操作成功后的存储单元信息输出到外部数据缓冲器。

在其中一个实施例中，所述三维相变存储器的读写电路还包括：

脉冲产生及控制电路，与所述操作控制电路连接，用于将外部输入不同脉冲宽度的操作信号经进行电平位移转化得到所述正确操作脉冲，且将所述正确操作脉冲输入至所述操作控制电路。

在其中一个实施例中，所述正确操作脉冲化为到1.5V、2V与3V的不同幅值的电压脉冲。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：

本发明可以在读写操作时瞬间将三维相变存储器串联的选通管打开，从而缩短了读写操作的时间，加快了器件的写速度，从而使得芯片的写速度更快。通过电压脉冲反馈斩波电路以及脉冲产生电路，可以更好的避免成热击穿、set操作不成功和热串扰问题。在芯片内部电压的控制相对于电流来说更加的容易，从而使得三维相变存储器的商业应用更容易。

附图说明

图1为本发明一实施例中相变存储器的特性仿真图；

图2为本发明一实施例中电压脉冲操作的仿真图；

图3为本发明一实施例中三维相变存储器的读写电路的整体结构图；

图4为本发明一实施例中操作控制电路的结构图；

图5为本发明一实施例中读写操作电路的结构图；

图6为本发明一实施例中反馈斩波环路电路的结构图；

图7为本发明一实施例中反馈斩波电路仿真结果图；

图8为本发明一实施例中三维相变存储器的读写路的功能逻辑图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

图1中的(a)为OTS电压扫描图，从中可以看出OTS的阈值电压V_th为1.26V，选择1.5V、2V、3V的电压脉冲就可以打开OTS，对存储单元PCM进行读写操作。图1中的(c)所示是PCM单元在电压操作情况下，经过很多个操作循环的cycle to cycle variation问题，电压操作相比电流操作会带来更大的阻值variation问题，这是因为在电压操作过程中，存储单元处于熔融态的时候电阻会降低，电流

就会上升，导致功耗

会加倍上升，使得存储单元因为热量积聚出现过度非晶化、热击穿以及热串扰问题。过度晶化、过度非晶化、热击穿以及热串扰带来的影响就是cycle to cycle的阻值variation会很大。而电流脉冲操作则不会出现这个问题，在电流操作下的电压为V＝IR，存储单元电阻降低，电压V也会降低，这样带来的功耗P＝IR²。因为存储单元电阻降低，功耗也降低，不会带来热量积聚的问题。但是3D PCM中必须采用电压脉冲才能打开OTS选通管。

图2为传统的电压脉冲操作方案对set过程带来的问题。图2中的(f)为set电压脉冲，幅值1.5V、脉宽200ns。由于set过程中电阻降低，导致电流急剧上升。如图2中的(c)所示，而电流急剧上升会带来温度急剧上升，如图2中的(d)所示，温度急剧上升到700K-800K时，晶化速率最快，导致晶化比例急剧上升，非晶化比例急剧减小。如图2中的(a)所示，非晶化比例急剧减小带来电阻急剧减小。如图2中的(e)所示，电阻减小会带来电流急剧上升。整个过程形成正反馈，且速度极快，在10ns内就可以让相变单元因为热量积聚超过熔融温度Tm，导致相变单元出现非晶化，电阻变大，set操作不成功。如图2中的(b)、(d)、(a)和(e)中117ns后发生的过程，在117ns这个时间点因为variation的原因并不是固定的，所以不能通过固定操作电压的脉宽解决。

为解决上述问题，本发明提供了一种三维相变存储器的读写电路，包括：互相连接的操作控制电路和读写操作电路；其中，操作控制电路，用于依据读写时序操作要求将正确操作脉冲加载到读写操作电路上；读写操作电路，包括：读写单元、带隙基准源与迟滞比较器、反馈斩波电路回路。读写单元，与存储单元连接；用于将正确操作脉冲加载到存储单元以对存储单元进行操作，并将正确操作脉冲镜像输出到镜像电流支路得到镜像电流；带隙基准源与迟滞比较器，与镜像电流支路连接，用于当镜像电流经参考电阻得到的电压大于带隙基准源内的参考电压时，迟滞比较器输出为高电平，反之为低电平，以表征存储单元的阻态；反馈斩波电路回路，跨接在存储单元与镜像电流支路之间，用于实时监测镜像电流支路流经存储单元的电流，当电流大于电流阈值时对存储单元进行降压控制，使其温度不能短时间积聚，防止热击穿、set操作不成功和热串扰。

其中，图3为3D相变存储器的读写操作整体电路图，可以完成如下功能：(1)接收外部控制信号与相应脉宽的电压操作脉冲，然后根据控制信号的逻辑对脉冲进行升压，达到操作电压脉冲相应的幅值1.5V、2V、3V。(2)电路将操作电压脉冲通过一个钳位放大电路施加到存储单元上，对存储单元进行读写操作，然后将流经存储单元的电流镜像到输出级电路，再经过参考电阻的转换为电压，该电压与电压基准源进行比较，比较器输出“0”、“1”信号，代表存储单元的高低阻信息。(3)电路还具有通过反馈回路斩波，及时切断电压脉冲，防止存储单元过度非晶化、热击穿以及热串扰问题。

图4为操作控制电路的结构图。其中，Din代表写入数据“0”、“1”，WE是写控制信号使能，比如实现写入“0”时，WE＝1高电平使能，写入数据Din＝0，代表进行reset操作，向存储单元写“0”，输出逻辑会打开3V的电压，3V电压将会被施加到输入缓冲器上，对输入脉冲进行降压。同理，WE＝1，Din＝1代表写入“1”，会对存储单元进行set操作。输出逻辑会打开1.5V电压，将输入缓冲器上的脉冲信号降压到1.5V。而Read是读使能信号，Read＝1代表读使能，输出逻辑将打开2V电压，2V电压将会被施加到输入缓冲器上，对输入脉冲进行降压。而Vin则是输入的操作电压脉冲信号，它有外部数字电路的计数器提供，与控制信号一起决定输入操作电压脉冲的宽度，分别为50ns、100ns、200ns，但是幅值为3.3V，在经过输入缓冲器113之后，会对其进行降压，得到1.5V、2V、3V的电压脉冲。

如图4所示，电路需要三个电源电压，因此读写电源输入电路设计需要根据逻辑选通相应的电源。其中电源的选择通过三个传输门110，111和112进行操作，NMOS选择smic180工艺库中的n33管，阈值电压为0.8V，三个传输门分别连接1.5V、2V、3V电压，从而选择将不同电压接入电压缓冲器。

图5为读写操作电路。其中钳位电路由一个密勒OTA运算放大器114和一个NMOS晶体管117组成，NMOS管117栅极接运算放大器114的输出，源极接负载阻抗与运放的反相端，由此形成电流电压负反馈回路，将运算放大器的同相端输入信号稳定输出到NNOS管117的源极。从而对存储单元进行读写操作。然后再通过PMOS镜像管115、116将存储单元上的电流镜像到参考电阻上，产生的电压与电压基准源进行比较，通过迟滞比较器输出一个“0”或“1”信号，代表存储单元的高低阻态。迟滞比较器的输出信号进入外部数据缓存器，实现了读取操作。

图5右侧为电路中使用的迟滞比较器。多数存储芯片在比较电压的时候采用了灵敏放大器，可以很快速的比较出很微小电压的差别，信号从输入到输出所需时间为1ns-5ns左右。具备了灵敏度高、速度快的特点。但是本发明中采用了更为稳妥的迟滞比较器电路，这是因为模数混合电路中存在着时钟信号的噪声以及较大的漏电流，用灵敏放大器会出现很多毛刺信号，可能会导致误读的现象。采用迟滞比较器可以很好的滤除噪声信号，消除误读，换来的代价则是10ns左右的延迟与使用两倍于灵敏放大器的晶体管。迟滞比较器的迟滞窗口设计为0.5V，可以滤除绝大部分的噪声，电源电压为3.3V。

图6为反馈斩波环路的电路图，引入反馈斩波的目的是消除电压脉冲操作对存储单元产生的过度非晶化、热击穿以及热串扰问题。在电压脉冲操作过程中必须要考虑如何消除热量积聚。而在业界，一般都是通过串联一个电阻来分压。当存储单元电流过大时，在电阻阵列中选取一个合适的电阻串联进存储单元中，串联的电阻会分压，减小了存储单元OTS+PCM上的电压，电流也会随之减小，消除了热量积聚带来的问题。但是这种串联电阻的方式有很多问题：(1)在电路上不好实现。串联电阻是根据电流大小在电阻阵列中选取的，整个过程会涉及很多复杂的电路涉及(2)串联电阻的选择范围有限，选取大了会造成分压过多，OTS关闭，选取小了又不能解决热量积聚的问题(3)选取电阻的过程不够及时，不能及时的调节电流大小。

因此，在本发明中，设计了一个反馈环路，反馈回路如图6所示。存储单元上的电流通过参考电阻的采样后，去控制导通晶体管202的导通状态。导通分流晶体管119的等效导通电阻

W/L为晶体管宽长比、kn为晶体管工艺参数。存储单元的电流过大，超过了设定值很多，反馈回来的Vgs就会跟着变大，从而使分流晶体管打开，直接将电压脉冲拉到地。从最终的仿真结果图7可以看出，set过程从高阻态800k ohm变成3k ohm，在达到3k ohm时，电流最大，set操作已经成功，此时将电压脉冲通过斩波，将电压拉到地，不让热量继续产生，从而防止了set操作不成功的问题。Reset过程也是同理，相变区域全部熔融态时，电阻与完全晶化一致，将达到3k ohm，此时电流最大，通过反馈电阻控制的分流晶体管119打开分流，将脉冲拉到地，使相变单元淬火，实现reset到高阻。从而防止了脉冲继续加在相变单元上，导致温度继续上升，出现过度非晶化、热击穿以及热串扰的问题。

图8为三维相变存储器的读写电路的功能逻辑图，展示了电路在不同情况下的工作行为逻辑。为实述现上目的，三维相变存储器的读写电路的工作过程如下：

步骤1：数字电路接受外部读写信号、地址信号与数据信号，然后产生相应的控制信号reset、set与read，去控制内部的读写操作电路对存储单元进行相应的操作。而读写操作电压脉冲的产生由数字部分的内部计数器根据相应的控制信号逻辑产生相应的不同脉宽的电压脉冲。这时产生的电压脉冲的幅值为电源电压3.3V，因此需要脉冲产生及控制电路对其进行电平位移转化，从而得到1.5V、2V与3V的不同幅值的电压脉冲。

步骤2：在接收到数字电路部分产生的控制信号与操作电压脉冲后，读写操作电路将其施加到存储单元上，对存储单元进行reset、set与read操作。最终通过比较器将操作成功后的存储单元信息输出到外部数据缓冲器。

步骤3：通过读写操作电路的MOS管镜像电流方法，将存储单元上的电流镜像到采样电阻上，采样电阻经过采样之后的电压返回去控制分流晶体管。在流经相变单元的电流过大时，参考电阻采样的电压就会达到分流晶体管的阈值开启电压，晶体管打开，实现分流，将相变单元上的电压拉低到接近0V。从而将电压脉冲斩断，实现脉冲斩波功能。斩波之后，存储单元的电流为零，使存储单元的功耗减小，温度不会再急剧上升，避免了set过程中操作不到低阻的问题，以及reset过程中的的过度非晶化、热击穿以及热串扰问题。

更进一步地，所施加在单元两端的电压一共有三种set、read、reset，分别Vset、Vread、Vreset。其中Vset实现相变单元set(写“1”)操作，Vreset实现相变单元reset(写“0”)操作，Vread实现读取相变单元的存储状态。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种三维相变存储器的读写电路，其特征在于，包括：互相连接的操作控制电路和读写操作电路；

所述操作控制电路，用于依据读写时序操作要求将正确操作脉冲加载到所述读写操作电路上；

所述读写操作电路，包括：

读写单元，与所述三维相变存储器对应的存储单元连接；用于将所述正确操作脉冲加载到所述三维相变存储器对应的存储单元上，以对所述存储单元进行操作，并将所述正确操作脉冲镜像输出到镜像电流支路得到镜像电流；

带隙基准源与迟滞比较器，与所述镜像电流支路连接，用于当所述镜像电流经参考电阻得到的电压大于所述带隙基准源内的参考电压时，所述迟滞比较器输出为高电平，反之为低电平，以表征所述存储单元的阻态；

反馈斩波电路回路，跨接在所述存储单元与镜像电流支路之间，用于实时监测镜像电流支路流经所述存储单元的电流，当所述电流大于电流阈值时对所述存储单元进行降压控制，使其温度不能短时间积聚，防止热击穿、set操作不成功和热串扰；所述反馈斩波电路回路还用于将所述镜像电流通过采样电阻得到采样电压反馈到反馈晶体管上；若所述采样电压过大则导通所述反馈晶体管，以将所述存储单元上正确操作脉冲的电压拉到GND，从而斩断所述正确操作脉冲的电压，使温度无法短时间积聚。

2.如权利要求1所述的三维相变存储器的读写电路，其特征在于，所述存储单元包括串联的三维相变存储器PCM和OTS选通管。

3.如权利要求1所述的三维相变存储器的读写电路，其特征在于，所述反馈晶体管为NMOS管，与所述存储单元并联，NMOS管的栅极接到所述镜像电流的电阻采样端，用于当采样的电压大于预设值时所述NMOS管导通且工作在线性电阻区，将NMOS管视为一个远低于存储单元电阻的导通电阻，从而实现电流分流，将操作电压脉冲的幅值拉到GND，实现脉冲波形斩断的功能。

4.如权利要求1-3任一项所述的三维相变存储器的读写电路，其特征在于，所述读写单元用于对存储单元进行reset、set与read操作，并通过比较器将操作成功后的存储单元信息输出到外部数据缓冲器。

5.如权利要求1-3任一项所述的三维相变存储器的读写电路，其特征在于，所述三维相变存储器的读写电路还包括：

脉冲产生及控制电路，与所述操作控制电路连接，用于将外部输入不同脉冲宽度的操作信号经进行电平位移转化得到所述正确操作脉冲，且将所述正确操作脉冲输入至所述操作控制电路。

6.如权利要求5所述的三维相变存储器的读写电路，其特征在于，所述正确操作脉冲化为到1.5V、2V与3V的不同幅值的电压脉冲。

Images