CN115831190B

CN115831190B - 忆阻器的自写止操作电路及自写止操作方法

Info

Publication number: CN115831190B
Application number: CN202310122808.6A
Authority: CN
Inventors: 王兴晟; 马颖昊; 阳帆; 缪向水
Original assignee: Huazhong University of Science and Technology
Current assignee: Huazhong University of Science and Technology
Priority date: 2023-02-16
Filing date: 2023-02-16
Publication date: 2023-05-09
Anticipated expiration: 2043-02-16
Also published as: CN115831190A

Abstract

本发明公开了一种忆阻器的自写止操作电路及操作方法，先对D触发器I3进行复位操作，ctrl1信号被置为高电平，可控开关K1闭合，施加操作电压Vpulse_in1后钳位运放I1的反相输入端被钳位至Vpulse_in1电压的同样大小并施加到忆阻器单元上，忆阻器的阻值开始降低，流经Rload1的电流值增加，比较器I2第一输入端的电压随之变化，导致比较器I2两输入端的电压关系发生转换，从而使比较器I2的电平发生翻转，继而使时钟信号CLK出现上升沿，输出信号ctrl1变为低电平，与此同时，下拉开关管M2控制端的控制信号有效，M2被打开，为钳位运放I1同相输入端的电荷提供泄放通路，输入端的电压被下拉至0，开关断开写入操作停止。本发明能实现忆阻器阻值的精准写入。

Description

忆阻器的自写止操作电路及自写止操作方法

技术领域

本发明属于半导体集成电路技术领域，更具体地，涉及一种忆阻器的自写止操作电路及自写止操作方法。

背景技术

在当今信息化的大背景下，数据存储和计算的需求与日俱增，急需高性能存储器，由忆阻材料制造而成的忆阻器因为具有读写速度快、功耗低、长寿命、CMOS兼容性好等特性，是下一代非易失性存储器的有力竞争者。其中基于忆阻器的存内计算可以在边缘端解决部分固定算法的计算需求，减少处理器总线上的数据传输，有助于打破冯诺依曼架构存在的“存储墙”问题。

忆阻器的电阻值会根据外界施加的电压、电流大小和方向发生对应的变化。该阻变过程具有非易失性，即当操作完成后，忆阻器的阻值保持在一个稳定的状态。根据一些研究中的描述，忆阻器的低阻状态可以保持在1K欧姆数量级，高阻保持在100K欧姆乃至更高的数量级。其中高阻状态和低阻状态可以分别代表“0”，“1”两种数据，以此达到信息存储的目的。

对于双极型忆阻器施加一个正向的，较小的电压脉冲，可以使得忆阻材料的阻值从高阻转变为低阻，该过程也被称为Set；相似的，对双极型忆阻器施加一个反向的，相对较大的电压脉冲，可以使得忆阻材料的阻值从低阻转变为高阻，该过程也被称为Reset。在忆阻器进行写操作时，若不对操作电压脉冲加以脉冲宽度上的限制，操作后的阻态将呈现一个高斯分布，即阻值将会出现散布。除了操作导致的忆阻器阻态随机分布外，工艺、器件（D2D）之间的差异也可达到20%。在忆阻器的存内计算应用中，外围电路的设计与忆阻器的阻值密切相关，一个较为精确的高/低阻值对于基于忆阻器的逻辑运算操作成功率的提升是显著的，并且可以有效降低外围电路操作的设计难度。

因此，需要对忆阻器的操作脉冲加以限制，当忆阻器达到目标阻值后，即停止施加脉冲，从而使得忆阻器的阻态分布更为集中，规避工艺和器件D2D差异带来的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种忆阻器的自写止操作电路及自写止操作方法，其目的在于对忆阻器的阻值进行的精确调控。

为实现上述目的，按照本发明的一个方面，提供了一种忆阻器的自写止操作电路，其包括Set操作自写止模块，所述Set操作自写止模块包括钳位运放I1、负载电阻Rload1、比较器I2、上升沿触发的D触发器I3、钳位开关管M1以及下拉开关管M2，其中，D触发器I3的D端与Q非端连接并生成ctrl1信号控制可控开关K1，D触发器I3的Q端控制下拉开关管M2，当对D触发器I3进行复位时，D触发器I3控制可控开关K1闭合、下拉开关管M2关断，当时钟信号出现上升沿时，通过D触发器I3控制可控开关K1关断、下拉开关管M2开通；

钳位运放I1的同相输入端通过可控开关K1获取操作电压Vpulse_in1、反相输入端用于向忆阻器的上电极施加电压Vout_Set以对忆阻器进行Set操作而使忆阻器的阻值降低，且同相输入端还与下拉开关管M2连接，当下拉开关管M2开通时，下拉开关管M2对钳位运放I1的同相输入端的电荷提供泄放通路；

钳位开关管M1的控制端连接至钳位运放I1的输出端，钳位开关管M1的输入端通过负载电阻Rload1接入外部电源VDD1、输出端连接至钳位运放I1的第二输入端；

比较器I2的第一输入端获取钳位开关管M1输入端的电压、第二输入端接入参考电压Vref1、输出端触发D触发器I3的时钟信号，当进行Set操作期间，比较器I2两输入端的电压关系发生转换、输出端的电平发生翻转而使时钟信号出现上升沿。

在其中一个实施例中，比较器I2的反相输入端作为第一输入端接至钳位开关管M1的输入端、同相输入端作为第二输入端接入参考电压Vref1，比较器I2的输出端连接至D触发器I3的时钟信号端；当比较器I2反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I2反相输入端的电压小于同相输入端的电压时输出高电平信号。

在其中一个实施例中，还包括Reset操作自写止模块，所述Reset操作自写止模块包括钳位运放I4、负载电阻Rload2、比较器I5、上升沿触发的D触发器I6、反相器I7、反相器I8、与非门I9、钳位开关管M3和下拉开关管M4，其中，

D触发器I6的D端与Q非端连接，D触发器I6的时钟信号经反相器I8反相后与Q端信号送入与非门19进行与非运算并将与非运算结果输入反相器I7，通过与非运算结构控制可控开关K2、通过反相器I7的输出端控制下拉开关管M4，当对D触发器I6进行复位时，与非门I9的输出端控制可控开关K2闭合、反相器I7的输出端控制下拉开关管M4关断，当时钟信号转换为低电平时，与非门I9的输出端控制可控开关K2关断、反相器I7的输出端控制下拉开关管M4开通；

钳位运放I4的同相输入端通过可控开关K2获取操作电压Vpulse_in2、反相输入端用于向忆阻器的下电极施加电压Vout_Rst以对忆阻器进行Reset操作而使忆阻器的阻值升高，且同相输入端还与与下拉开关管M4连接，当下拉开关管M4开通时，下拉开关管M4对钳位运放I4的同相输入端的电荷提供泄放通路；

钳位开关管M3的控制端连接至钳位运放I4的输出端，钳位开关管M3的输入端通过负载电阻Rload2接入外部电源VDD2、输出端连接至钳位运放I4的反相输入端；

比较器I5的第一输入端获取钳位开关管M3输入端的电压、第二输入端接入参考电压Vref2、输出端触发D触发器I6的时钟信号，当进行Reset操作期间，比较器I5第一输入端和第二输入端的电压关系先后发生两次转换而使输出端的电平先后发生翻转，第一次翻转使时钟信号出现上升沿，第二次翻转使时钟信号变为低电平。

在其中一个实施例中，比较器I5的反相输入端作为第一输入端接至钳位开关管M3的输入端、同相输入端作为第二输入端接入参考电压Vref2，比较器I5的输出端连接至D触发器I6的时钟信号端；当比较器I5反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I5反相输入端的电压小于同相输入端的电压时输出高电平信号。

在其中一个实施例中，还包括用于验证Set操作是否成功的Set操作验证模块，所述Set操作验证模块包括钳位运放I10、钳位运放I11、灵敏放大器I12、钳位开关管M5、钳位开关管M6以及电流镜像管M7-M10，其中，

钳位运放I10和钳位运放I11的同相输入端均用于接入验证电压Vread_in，钳位运放I10的反向输入端用于向忆阻器的上电极施加电压Vread_out，钳位运放I11的反向输入端通过参考电阻Rref3接地；

镜像开关管M7和镜像开关管M8组成第一电流镜像电路；镜像开关管M9和镜像开关管M10组成第二电流镜像电路；

钳位开关管M5的控制端连接至钳位运放I10的输出端，钳位开关管M5的输出端连接至钳位运放I10的反相输入端，钳位开关管M5输入端通过第一电流镜像电路将流经忆阻器的电流输入灵敏放大器I12的第一输入端；

钳位开关管M6的控制端连接至钳位运放I11的输出端，钳位开关管M6的输出端连接至钳位运放I11的反相输入端，钳位开关管M6输入端通过第二电流镜像电路将流经参考电阻Rref3的电流输入灵敏放大器I12的第二输入端；

灵敏放大器I12对两输入端的电流信号进行比较并输出比较结果，当流经忆阻器的电流小于流经参考电阻Rref3的电流，表示忆阻器的电阻大于参考电阻Rref3，需再次进行Set操作。

在其中一个实施例中，所有开关管均为MOS管。

在其中一个实施例中，对忆阻器进行Set操作的斩波延迟不超过2ns，对忆阻器进行Reset操作的斩波延迟不超过5ns。

按照本发明的另一方面，提供了一种忆阻器的自写止操作方法，其基于上述自写止操作电路方法进行自写止操作，其中，Set操作自写止模块通过开关1连接至忆阻器的上电极，Reset操作自写止模块通过开关2连接至忆阻器的下电极，忆阻器的下电极通过开关3接地，忆阻器的上电极通过开关4接地，Set操作验证模块通过开关5连接至忆阻器的上电极，所述自写止操作方法包括Set操作、Reset操作和Set验证操作，其中，

当进行Set操作时，闭合开关1和开关3，对D触发器I3进行复位以向忆阻器的上电极施加电压Vout_Set；

当进行Reset操作时，闭合开关2和开关4，对D触发器I6进行复位操作；

当进行Set验证操作时，闭合开关3和开关5，判断流经参考电阻Rref的电流是否大于流经忆阻器的电流，若是，则表示Set操作成功，若否，则表示Set操作失败。

在其中一个实施例中，在进行自写止操作之前，还包括设定Set操作自写止模块的参考电压Vref1、Reset操作自写止模块的参考电压Vref2和Set操作验证模块的参考电阻Rref3，其中，

其中，为需要通过Set操作写入忆阻器的目标阻值；参考电阻Rref3大于，

其中，为需要通过Reset操作写入忆阻器的目标阻值。

在其中一个实施例中，以进行Set操作为写“1”，以进行Reset操作为写“0”。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

本发明提供了针对忆阻器擦写操作需求、具有目标阻值可调可自写中止的忆阻器操作电路，该电路解决了忆阻器写操作中的能量浪费，有效降低了写操作中止后写模块的整体功耗，并能实现忆阻器阻值的精准写入，对基于忆阻器的应用有较大的价值。

附图说明

图1是Ti/HfOx/TiN忆阻器脉冲操作读写过程电压电流曲线。

图2是一实施例中的Set操作自写止模块的电路结构示意图。

图3是一实施例中的对忆阻器Set操作的波形示意图。

图4是一实施例中的对忆阻器Set操作的仿真波形图。

图5是一实施例中的Reset操作自写止模块的电路结构示意图。

图6是一实施例中的对忆阻器Reset操作的波形示意图。

图7是一实施例中的对忆阻器Reset操作的仿真波形图。

图8是一实施例中的Set操作验证模块的电路结构示意图。

图9是一实施例中的忆阻器自写止操作电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

如图1所示为一实施例中的氧化铪忆阻器脉冲操作读写过程电压电流曲线，可知得知忆阻器在写“1”过程中阻值较为缓变，写“0”过程阻值变化相对较快，但实际上也是超过100ns，因此忆阻器的写电路需要提供一个ns级的自写止速度，即可将忆阻器阻态控制在一个较为精确的设定值。

在一实施例中，忆阻器的自写止操作电路包含有Set操作自写止模块。如图2所示为一实施例中的Set操作自写止模块的电路结构图，其主要包括钳位运放I1、负载电阻Rload1（第一负载电阻）、比较器I2、上升沿触发的D触发器I3、钳位开关管M1以及下拉开关管M2。

具体的，D触发器I3的D端与Q非端（端）连接并生成ctrl1信号（第一控制信号）控制可控开关K1，D触发器I3的Q端控制下拉开关管M2，当对D触发器I3进行复位时，D触发器I3控制可控开关K1闭合、下拉开关管M2关断，当时钟信号CLK出现上升沿时，通过D触发器I3控制可控开关K1关断、下拉开关管M2开通。钳位运放I1的同相输入端通过可控开关K1获取操作电压Vpulse_in1（第一操作电压）、反相输入端用于向忆阻器的上电极施加电压Vout_Set（置位电压）以对忆阻器进行Set操作而使忆阻器的阻值降低，且同相输入端还与下拉开关管M2连接，当下拉开关管M2开通时，下拉开关管M2对钳位运放I1的同相输入端的电荷提供泄放通路。钳位开关管M1的控制端连接至钳位运放I1的输出端，钳位开关管M1的输入端通过负载电阻Rload1（第一负载电阻）接入外部电源VDD1、输出端连接至钳位运放I1的反相输入端。比较器I2的第一输入端获取钳位开关管M1输入端的电压、第二输入端接入参考电压Vref1（第一参考电压）、输出端触发D触发器I3的时钟信号CLK，当进行Set操作期间，比较器I2第一输入端和第二输入端的电压关系发生转换、输出端的电平发生翻转而使时钟信号CLK出现上升沿。

当通过上述Set操作自写止模块对高阻态的忆阻器进行Set操作时，在施加操作电压Vpulse_in1（第一操作电压）前，先对D触发器I3进行复位操作，此时ctrl1信号（第一控制信号）被置为高电平，可控开关K1闭合。施加操作电压Vpulse_in1（第一操作电压）后钳位运放I1的反相输入端被钳位至Vpulse_in1电压的同样大小，该钳位电压即作为忆阻器的Set操作电压Vout_Set（置位电压）施加到忆阻器单元上，忆阻器的阻值开始降低。随着忆阻器阻值的降低，流经负载电阻Rload1（第一负载电阻）的电流值增加，比较器I2第一输入端的电压随之变化，导致比较器I2两输入端的电压关系发生转换，从而使比较器I2的电平发生翻转，继而使时钟信号CLK出现上升沿，输出信号ctrl1（第一控制信号）变为低电平，与此同时，下拉开关管M2控制端的控制信号有效，M2被打开，为钳位运放I1同相输入端的电荷提供泄放通路，输入端的电压被下拉至0，开关断开写入操作停止。

具体的，可以使比较器I2的反相输入端作为第一输入端接至钳位开关管M1的输入端、同相输入端作为第二输入端接入参考电压Vref1（第一参考电压），比较器I2的输出端连接至D触发器I3的时钟信号端；当比较器I2反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I2反相输入端的电压小于同相输入端的电压时输出高电平信号。随着忆阻器阻值的降低，流经负载电阻Rload（第一负载电阻）的电流值增加，比较器I2的反相输入端电压V-开始下降，当该电压小于参考电压Vref1（第一参考电压）时比较器I2的输出由低电平变为高电平，触发器I3的时钟信号有效。可以理解的，也可以加入其他的运算结构，只要保证整体电路满足上述工作逻辑即可。

通过上述工作过程可知，只要调整参考电压（第一参考电压）或电阻（第一负载电阻）的值，便能控制Set操作过程，从而使忆阻器具有目标阻值，其通过以下计算公式计算：

在一实施例中，上述开关管可以为晶体管或MOS管，只要保证整体电路满足上述工作逻辑即可。

在本实施例中，选用MOS管作为开关管，如图3所示为Set操作自写止模块进行Set操作实操的波形示意图，图4为基于华润上华0.18um CMOS工艺设计的Set操作电路的波形仿真图，仿真环境为Cadence Virtuoso。实操与仿真结果趋近。其中VDD1为3.3V，由计算公式调节Rload1阻值和Vref1电压值，将Set操作目标阻值设定为1.667KΩ，输入操作电压为1.3V。仿真中所使用的忆阻器仿真模型为基于图1文献中忆阻器电气特性编写的Verilog-A模型。在Set操作过程中首先对D触发器I3施加一清零信号Vrst（复位），信号ctrl1有效，如图3中所示，之后操作脉冲信号VPulse_in1（第一操作电压）输入，当忆阻器被降低到预设阻值时信号ctrl1（第一控制信号）变为低电平，开关断开。如图4，RRAM_G为忆阻器的电导值，由仿真结果可知，操作后电导值约为607uS，电阻值约为1.647KΩ与目标阻值误差约1.2％。斩波延迟约为1.9ns。

忆阻器的自写止操作电路除了具有上述Set操作自写止模块之外，还具有Reset操作自写止模块。在一实施例中，如图5所示，Reset操作自写止模块包括钳位运放I4、负载电阻Rload2（第二负载电阻）、比较器I5、上升沿触发的D触发器I6、反相器I7、反相器I8、与非门I9、钳位开关管M3和下拉开关管M4。

具体的，D触发器I6的D端与Q非端连接，D触发器I6的时钟信号经反相器I8反相后与Q端信号送入与非门19进行与非运算并将与非运算结果输入反相器I7，通过与非运算结构控制可控开关K2、通过反相器I7的输出端控制下拉开关管M4，当对D触发器I6进行复位时，D触发器I6控制可控开关K2闭合、下拉开关管M4关断，当时钟信号转换为低电平时，通过与非门I9控制可控开关K2关断、通过反相器I7的输出端控制下拉开关管M4开通。钳位运放I4的同相输入端通过可控开关K2获取操作电压Vpulse_in2（第二操作电压）、反相输入端用于向忆阻器的下电极施加电压Vout_Rst（复位电压）以对忆阻器进行Reset操作而使忆阻器的阻值升高，且同相输入端还与下拉开关管M4连接，当下拉开关管M4开通时，下拉开关管M4对钳位运放I4的同相输入端的电荷提供泄放通路。钳位开关管M3的控制端连接至钳位运放I4的输出端，钳位开关管M3的输入端通过负载电阻Rload2（第二负载电阻）接入外部电源VDD2、输出端连接至钳位运放I4的反相输入端。比较器I5的第一输入端获取钳位开关管M3输入端的电压、第二输入端接入参考电压Vref2（第二参考电压）、输出端触发D触发器I6的时钟信号，当进行Reset操作期间，比较器I5第一输入端和第二输入端的电压关系先后发生两次转换而使输出端的电平先后发生翻转，第一次翻转使时钟信号出现上升沿，第二次翻转使时钟信号变为低电平。

当通过上述Reset操作自写止模块对低阻态的忆阻器进行Reset操作时，在施加操作电压Vpulse_in2（第二操作电压）前，先对D触发器I6进行复位操作，此时ctrl2信号（第二控制信号）被置为高电平，可控开关K2闭合。施加操作电压Vpulse_in2（第二操作电压）后钳位运放I4的反相输入端被钳位至Vpulse_in2电压的同样大小，该钳位电压即作为忆阻器的Reset操作电压Vout_Rst（复位电压）施加到忆阻器单元上，忆阻器的阻值开始增加。施加操作电压Vpulse_in2（第二操作电压）瞬间，由于忆阻器当前阻值很低，钳位开关管M3输入端的电压迅速降低，导致比较器I5的第一输入端电压迅速下降至小于参考电压Vref2（第二参考电压），比较器I5的输出电平发生第一次翻转，使D触发器I6的时钟信号CLK出现上升沿，此时，信号ctrl2（第二控制信号）为高电平，（第三控制信号，即，第二控制信号取非）为低电平，可控开关K2维持闭合，下拉开关管M4维持关断。随着忆阻器阻值的增加，流经Rload2（第二负载电阻）的电流值减小，比较器I5的第一输入端电压开始上升，当该电压大于参考电压Vref2（第二参考电压）时比较器I5的输出电平发生第二次翻转，使D触发器I6的时钟信号CLK变为低电平，根据D触发器的特性，此时Q仍为高电平，与非门I9的输出ctrl2信号（第二控制信号）变为低电平，Vpulse_in2输入端的开关K2断开，与此同时，开关管M4控制端的控制信号（第三控制信号）有效，M4被打开，为钳位运放I4正相输入端的电荷提供泄放通路，输入端的电压被下拉至0，写入操作停止。

具体的，可以比较器I5的反相输入端作为第一输入端接至钳位开关管M3的输入端、同相输入端作为第二输入端接入参考电压Vref2（第二参考电压），比较器I5的输出端连接至D触发器I6的时钟信号端；当比较器I5反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I5反相输入端的电压小于同相输入端的电压时输出高电平信号。在刚进行Reset时，比较器I5的输出端输出的CLK信号发生第一次翻转，由低电平变为高电平，随着忆阻器阻值的增加，流经Rload2（第二负载电阻）的电流值减小，比较器I5的反相输入端电压V-开始上升，当该电压大于参考电压Vref2（第二参考电压）时比较器I5的输出发生第二次翻转，由高电平变为低电平，此时CLK信号为低电平。可以理解的，也可以加入其他的运算结构，只要保证整体电路满足上述工作逻辑即可。

通过上述工作过程可知，只要调整参考电压（第二参考电压）或电阻（第二负载电阻）的值，便能控制Reset操作过程，从而使忆阻器具有目标阻值，其通过以下计算公式计算：

在本实施例中，选用MOS管作为开关管，如图6所示为Reset操作自写止模块进行为Reset操作实操的波形示意图，图7为基于华润上华0.18um CMOS工艺设计的为Reset操作电路的波形仿真图，仿真环境为Cadence Virtuoso。其中VDD2为3.3V，由计算公式调节Rload2阻值和Vref2电压值，将Reset操作目标阻值设定为50KΩ，输入操作电压为2V。忆阻器仿真模型与前文保持一致。在Reset操作过程中首先对D触发器施加一清零信号（复位），开关控制信号ctrl2有效，如图6中Vrst所示，之后操作脉冲信号VPulse_in2输入，当忆阻器被操作到预设阻值时开关控制信号变为低电平，可控开关K2断开。图7中，由仿真结果可知，操作后忆阻器的电导值RRAM_G约为20.06uS，电阻值约为49.85KΩ与目标阻值误差约0.3％。斩波延迟约为4.8ns。

由于研究发现，较快的Set操作可能会导致忆阻器的阻态出现不稳定的问题，从而导致操作可能无法将忆阻器设定到预设阻值，因此需要引入验证过程。在进行Set操作后，当读取到阻值没有达到预设的要求时，进行重新写操作，直至读取的忆阻器阻值达到预设值。

因此，在一实施例中，忆阻器的自写止操作电路还包含有Set操作验证模块。如图8所示为一实施例中的Set操作验证模块的结构示意图，其主要包括钳位运放I10、钳位运放I11、灵敏放大器I12、钳位开关管M5、钳位开关管M6以及镜像开关管M7-M10。

具体的，钳位运放I10和钳位运放I11的同相输入端均用于接入验证电压Vread_in，钳位运放I10的反向输入端用于向忆阻器的上电极施加电压Vread_out（读电压），钳位运放I11的反向输入端通过参考电阻Rref3接地。镜像开关管M7和镜像开关管M8组成第一电流镜像电路；镜像开关管M9和镜像开关管M10组成第二电流镜像电路。钳位开关管M5的控制端连接至钳位运放I10的输出端，钳位开关管M5的输出端连接至钳位运放I10的反相输入端，钳位开关管M5输入端通过第一电流镜像电路将流经忆阻器的电流输入灵敏放大器I12的第一输入端。钳位开关管M6的控制端连接至钳位运放I11的输出端，钳位开关管M6的输出端连接至钳位运放I11的反相输入端，钳位开关管M6输入端通过第二电流镜像电路将流经参考电阻Rref3的电流输入灵敏放大器I12的第二输入端。灵敏放大器I12对两输入端的电流信号进行比较并输出比较结果，当流经忆阻器的电流小于流经参考电阻Rref3的电流，表示忆阻器的电阻大于参考电阻Rref3，忆阻器并未将至目标阻值，需再次进行Set操作。

在完成一次Set操作之后，通过上述Set操作验证模块验证Set操作是否是忆阻器的阻值降低至目标值即以下，可以将Rref3电阻设置为比忆阻器目标阻值略大，Vread_out（读电压）端接忆阻器单元。具体的，参考电阻Rref3阻值需大于Rset，Rset的具体阻值可根据电路设计进行调整，该实施例中的优选为1.01倍的Rset。在读取操作时钳位运放I10与I11分别把读电压施加到忆阻器单元和参考电阻上，产生参考电阻上的读电流以及忆阻器单元上的读电流，经过电流镜结构的传输作为灵敏放大器的输入，经由灵敏放大器的放大产生Rewrite信号（重写信号），若忆阻器单元的读电流大于参考电阻的读电流，则Rewrite信号（重写信号）为低电平不需重写，若忆阻器单元的读电流小于参考电阻的读电流，则Rewrite（重写信号）信号为高电平，控制Set操作电路进行重写。

如图9所示为同时包含Reset操作自写中止模块RESE_SWT、Set操作自写中止模块SET_SWT、Set操作验证模块READ的自写止操作电路的结构示意图，同时还包含有开关1~5。其中，Set操作自写止模块SET_SWT通过开关1连接至忆阻器的上电极，Reset操作自写止模块RESE_SWT通过开关2连接至忆阻器的下电极，忆阻器的下电极通过开关3接地，忆阻器的上电极通过开关4接地，Set操作验证模块READ通过开关5连接至忆阻器的上电极。通过该电路，可以对忆阻器执行Set操作、Reset操作和Set验证操作。

因此，本发明还涉及一种忆阻器的自写止操作方法，基于上述带有自写中止模块RESE_SWT、Set（置位）操作自写中止模块SET_SWT、Set（置位）操作验证模块READ的自写止操作电路实现自写止操作，该自写止操作方法包括Set操作、Reset操作和Set验证操作。

当进行Set操作时，闭合开关1和开关3，对D触发器I3进行复位以向忆阻器的上电极施加电压Vout_Set。

当进行Reset操作时，闭合开关2和开关4，对D触发器I6进行复位操作。

当进行Set验证操作时，闭合开关3和开关5，判断流经忆阻器的电流是都大于流经参考电阻Rref3的电流，若是，则表示Set操作成功，若否，则表示Set操作失败。具体的，将流经忆阻器的电流输入灵敏放大器I12的同相输入端，将流经参考电阻Rref3的电流输入灵敏放大器I12的反相输入端，当忆阻器单元的读电流大于参考电阻的读电流，则Rewrite信号为低电平不需重写，若忆阻器单元的读电流小于参考电阻的读电流，则Rewrite信号为高电平，控制Set操作电路进行重写。具体的，以进行Set操作为写“1”，以进行Reset操作为写“0”，该具体数值可以灵活设置，并不以此为限。

上述忆阻器的自写止操作电路及自写止操作方法，解决了忆阻器写操作中的能量浪费，有效降低了写操作中止后写模块的整体功耗，并能实现忆阻器阻值的精准写入，对基于忆阻器的应用有较大的价值。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种忆阻器的自写止操作电路，其特征在于，包括Set操作自写止模块，所述Set操作自写止模块包括钳位运放I1、负载电阻Rload1、比较器I2、上升沿触发的D触发器I3、钳位开关管M1以及下拉开关管M2，其中，

D触发器I3的D端与Q非端连接并生成ctrl1信号控制可控开关K1，D触发器I3的Q端控制下拉开关管M2，当对D触发器I3进行复位时，D触发器I3控制可控开关K1闭合、下拉开关管M2关断，当时钟信号出现上升沿时，通过D触发器I3控制可控开关K1关断、下拉开关管M2开通；

钳位开关管M1的控制端连接至钳位运放I1的输出端，钳位开关管M1的输入端通过负载电阻Rload1接入外部电源VDD1、输出端连接至钳位运放I1的反相输入端；

2.如权利要求1所述的自写止操作电路，其特征在于，比较器I2的反相输入端作为第一输入端接至钳位开关管M1的输入端、同相输入端作为第二输入端接入参考电压Vref1，比较器I2的输出端连接至D触发器I3的时钟信号端；当比较器I2反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I2反相输入端的电压小于同相输入端的电压时输出高电平信号。

3.如权利要求1所述的自写止操作电路，其特征在于，还包括Reset操作自写止模块，所述Reset操作自写止模块包括钳位运放I4、负载电阻Rload2、比较器I5、上升沿触发的D触发器I6、反相器I7、反相器I8、与非门I9、钳位开关管M3和下拉开关管M4，其中，

钳位运放I4的同相输入端通过可控开关K2获取操作电压Vpulse_in2、反相输入端用于向忆阻器的下电极施加电压Vout_Rst以对忆阻器进行Reset操作而使忆阻器的阻值升高，且同相输入端还与下拉开关管M4连接，当下拉开关管M4开通时，下拉开关管M4对钳位运放I4的同相输入端的电荷提供泄放通路；

4.如权利要求3所述的自写止操作电路，其特征在于，比较器I5的反相输入端作为第一输入端接至钳位开关管M3的输入端、同相输入端作为第二输入端接入参考电压Vref2，比较器I5的输出端连接至D触发器I6的时钟信号端；当比较器I5反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I5反相输入端的电压小于同相输入端的电压时输出高电平信号。

5.如权利要求4所述的自写止操作电路，其特征在于，还包括用于验证Set操作是否成功的Set操作验证模块，所述Set操作验证模块包括钳位运放I10、钳位运放I11、灵敏放大器I12、钳位开关管M5、钳位开关管M6以及电流镜像管M7-M10，其中，

钳位运放I10和钳位运放I11的同相输入端均用于接入验证电压Vread_in，钳位运放I10的反相输入端用于向忆阻器的上电极施加电压Vread_out，钳位运放I11的反相输入端通过参考电阻Rref3接地；

6.如权利要求1至5任一项所述的自写止操作电路，其特征在于，所有开关管均为MOS管。

7.如权利要求3所述的自写止操作电路，其特征在于，对忆阻器进行Set操作的斩波延迟不超过2ns，对忆阻器进行Reset操作的斩波延迟不超过5ns。

8.一种忆阻器的自写止操作方法，其特征在于，基于权利要求5所述的自写止操作电路方法进行自写止操作，其中，Set操作自写止模块通过开关1连接至忆阻器的上电极，Reset操作自写止模块通过开关2连接至忆阻器的下电极，忆阻器的下电极通过开关3接地，忆阻器的上电极通过开关4接地，Set操作验证模块通过开关5连接至忆阻器的上电极，所述自写止操作方法包括Set操作、Reset操作和Set验证操作，其中，

9.如权利要求8所述的忆阻器的自写止操作方法，其特征在于，在进行自写止操作之前，还包括设定Set操作自写止模块的参考电压Vref1、Reset操作自写止模块的参考电压Vref2和Set操作验证模块的参考电阻Rref3，其中，

其中，R_set为需要通过Set操作写入忆阻器的目标阻值；参考电阻Rref3大于R_set，

其中，R_reset为需要通过Reset操作写入忆阻器的目标阻值。

10.如权利要求8所述的忆阻器的自写止操作方法，其特征在于，以进行Set操作为写“1”，以进行Reset操作为写“0”。