CN110612574A - 存储器装置和控制存储器装置的方法 - Google Patents

存储器装置和控制存储器装置的方法 Download PDF

Info

Publication number
CN110612574A
CN110612574A CN201880031274.3A CN201880031274A CN110612574A CN 110612574 A CN110612574 A CN 110612574A CN 201880031274 A CN201880031274 A CN 201880031274A CN 110612574 A CN110612574 A CN 110612574A
Authority
CN
China
Prior art keywords
voltage
memory cell
current
resistance state
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880031274.3A
Other languages
English (en)
Inventor
森阳太郎
北川真
奥野润
寺田晴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110612574A publication Critical patent/CN110612574A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Abstract

根据一个实施例的存储器器件包括存储器单元。该存储器单元包括：可变电阻元件和选择元件，所述可变电阻元件的电阻状态在第一电阻状态和第二电阻状态之间改变。存储器器件还提供有驱动电路，该驱动电路通过改变可变电阻元件的状态来将数据写入存储器单元以及从存储器单元擦除数据。当擦除数据时，驱动电路以步进的方式改变施加到存储器单元的电压，并且以步进的方式改变电流限制值，该电流限制值限制流入存储器单元的电流的大小。

Description

存储器装置和控制存储器装置的方法
技术领域
本公开涉及存储器装置和控制该存储器装置的方法。
背景技术
作为非易失性存储器，已知电阻随机存取存储器(ReRAM)、传导桥随机存取存储器(CBRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、自旋转移扭矩随机存取存储器(STTRAM)等。在ReRAM中，根据电阻的改变存储数据的可变电阻器被用作非易失性存储器元件(例如，参见PTL 1和PTL 2)。
作为使用非易失性存储器的存储器单元的配置，已知1R(1个电阻器)型和1D1R(1个二极管1个电阻器)型。交叉点型存储器装置是已知的，其中这样的存储器单元设置在多个位线和多个字线的交叉部处。
引文列表
专利文献
PTL 1：日本未审查专利申请公开No.2011-243265
PTL 2：国际公开No.WO2016/072173
发明内容
在其中可变电阻器用于存储器单元的交叉点型存储器装置中，例如通过向存储器单元施加写入所需的电压以将可变电阻器从高电阻状态改变为低电阻状态来执行数据写入。数据写入被称为“设定”。例如通过将擦除所需的电压施加到存储器单元以将可变电阻器从低电阻状态改变为高电阻状态来执行数据擦除。数据擦除被称为“重置”。
在重置存储器单元中，保持特性和寿命取决于所施加电压的大小而大大不同。例如，在施加到存储器单元的电压(存储器单元电压)低于适当的范围的情况下，保持特性劣化。此外，例如，在存储器单元电压超过适当的范围的情况下，由于重复的写入和擦除应力而降低了重写寿命。因此，期望提供一种存储器装置和控制该存储器装置的方法，其能够抑制保持特性的劣化和重置存储器单元的重写寿命的降低。
根据本公开的实施例的存储器装置包括设置在第一布线和第二布线的交叉部处的存储器单元。该存储器单元包括可变电阻器和选择器，该可变电阻器的电阻状态改变为第一电阻状态和第二电阻状态。该存储器器件还包括驱动电路，该驱动电路通过将可变电阻器从第一状态改变为第二状态而将数据写入存储器单元并且通过将可变电阻器从第二状态改变为第一状态来擦除存储在存储器单元中的数据。当擦除数据时，驱动电路以步进的方式改变施加到存储器单元的电压，并且以步进的方式改变电流限制值，该电流限制值限制流过存储器单元的电流的大小。
根据本公开的实施例的控制存储器装置的方法包括由驱动电路对设置在第一布线和第二布线的交叉部处的存储器单元执行以下两个操作。这里，存储器单元包括可变电阻器和选择器，该可变电阻器的电阻状态改变为第一电阻状态和第二电阻状态。
(1)通过将可变电阻器从第一状态改变为第二状态来将数据写入存储器单元。
(2)通过将可变电阻器从第二状态改变为第一状态来擦除存储在存储器单元中的数据。
在该控制方法中，当擦除数据时，以步进的方式改变施加到存储器单元的电压，并且以步进的方式改变电流限制值，该电流限制值限制流过存储器单元的电流的大小。
根据本公开的实施例的存储器装置和控制该存储器装置的方法，当擦除数据时，施加到存储器单元的电压以步进的方式改变，并且限制流过存储器单元的电流量的电流限制值也以步进的方式改变。因此，可以将当数据擦除完成时施加到可变电阻器的电压保持在适当的电压范围内。
根据本公开的实施例的存储器装置和控制该存储器装置的方法，可以将当数据擦除完成时施加到可变电阻器的电压保持在适当的电压范围内。因此，可以抑制保持特性的劣化和重置存储器单元的重写寿命的降低。要注意的是，该技术的效果不必限于这里描述的效果，并且可以包括这里描述的任何效果。
附图说明
[图1]图1是示出包括作为非易失性存储器元件的可变电阻器的阻变存储器器件的第一示例的电路图。
[图2]图2是示出包括作为非易失性存储器元件的可变电阻器的阻变存储器器件的第二示例的电路图。
[图3]图3是示出根据本公开的第一实施例的信息处理系统的功能块的示例的图。
[图4]图4是示出图3的存储器单元阵列部的功能块的示例的图。
[图5]图5是示出图3的存储器单元阵列的电路配置的示例的图。
[图6]图6是示出图3的电压控制电路的电路配置的示例的图。
[图7]图7是示出图3的电压控制电路的电路配置的示例的图。
[图8]图8是示出图3的电流控制电路的电路配置的示例的图。
[图9]图9是示出根据比较示例1的存储器单元中的重置操作的示例的时序图。
[图10]图10是示出根据比较示例2的存储器单元中的重置操作的示例的时序图。
[图11]图11是示出根据比较示例3的存储器单元中的重置操作的示例的时序图。
[图12]图12是示出根据本实施例的信息处理系统中的存储器单元中的重置操作的示例的时序图。
[图13]图13是示出根据本公开的第三实施例的信息处理系统中的存储器单元中的重置操作的示例的时序图。
[图14]图14是示出图13的重置操作的修改示例的时序图。
[图15]图15是示出图11的重置操作的修改示例的时序图。
[图16]图16是示出图1的信息处理系统的功能块的修改示例的图。
[图17]图17是示出图16的电流检测电路的电路配置的示例的图。
[图18]图18是示出在图16的存储器装置中执行的错误处理的示例的流程图。
具体实施方式
在下文中，参考附图详细描述了本公开的实施例。按以下顺序进行描述。
0.阻变存储器器件的描述(图1和图2)
1.第一实施例(图3至图12)
2.第二实施例(图13至图14)
3.各实施例的修改示例(图15)
4.第三实施例的修改示例(图16至图18)
[0.阻变存储器器件的描述]
[配置]
图1示出了包括作为非易失性存储器元件的可变电阻器VR的阻变存储器器件的第一示例。图2示出了阻变存储器器件的第二示例。
图1中所示的阻变存储器器件具有1T1R(1个晶体管1个电阻器)型存储器单元MC结构，包括可变电阻器VR和三端子MOS(金属氧化物半导体)晶体管TE。MOS晶体管TE的栅极端子耦接至字线WL，漏极端子耦接至位线BL，并且源极端子经由可变电阻器VR耦接至源极线SL。位线BL和源极线SL分别具有布线电阻RBL和布线电阻RSL。位线BL和源极线SL分别具有寄生电容CBL和寄生电容CSL。
在使用1T1R型阻变存储器器件形成存储器单元阵列的情况下，需要三个布线，即，位线BL、字线WL和源极线SL。这使得难以以高密度设置存储器单元MC，尽管存储器单元MC的高密度设置是交叉点型存储器装置的优点。在1T1R型中，存储器单元MC的电流值可由字线WL控制。结果，可以抑制在可变电阻器VR的电阻改变时位线BL和字线WL之间的电压改变。
图2中所示的阻变存储器器件具有1S1R(1个选择器1个电阻器)型存储器单元MC，其中可变电阻器VR和选择器SE串联耦接。在图2中，将包括作为选择器SE的二极管的1D1R(1个二极管1个电阻器)型存储器单元MC示出为1S1R型存储器单元MC。
1D1R型的存储器单元MC设置在多个位线BL和多个字线WL的每个交叉部处，从而形成交叉点型存储器器件。在这种交叉点型存储器装置中，位线BL耦接到可变电阻器VR的一端，并且字线WL耦接到选择器SE的一端。位线BL和字线WL分别具有布线电阻RBL和布线电阻RWL。位线BL和字线WL分别具有寄生电容CBL和寄生电容CWL。
在该阻变存储器器件中，可变电阻器VR的电阻状态改变为高电阻状态和低电阻状态，并且所存储的数据值例如在作为高电阻状态的“0”和作为低电阻状态的“1”之间是可区分的。
[问题]
在交叉点型存储器装置中，为了实现高密度存储器单元阵列，如在1D1R型中那样，经常将两端子选择器SE而不是三端子MOS晶体管TE用作选择器SE。因此，选择器SE不具有限制电流的功能。
在阻变存储器器件中，在擦除(重置)操作中存在两种电压。具体地，第一类型的电压是用于使处于低电阻状态的可变电阻器VR的电阻状态反转所需的电流流动的电压。第二类型的电压是在可变电阻器VR改变为高电阻状态之后稳定高电阻状态的特性所需的一定范围中的电压Vhrs_limit。电压Vhrs_limit对应于根据本公开的实施例的“适当的电压范围”的一个具体示例。电压Vhrs_limit对应于夹在当擦除数据时在将稍后描述的初始重置电压Vrst1施加到存储器单元MC时施加到选择器SE的电压值与当擦除数据时在将初始重置电压Vrst1施加到存储器单元MC时施加到可变电阻器VR的电压值之间的范围。
取决于选择器SE中的变化的大小，通过选择器SE被选择一次，施加到可变电阻器VR的电压可以低于在预定范围中的电压Vhrs_limit。在这种情况下，可变电阻器VR的电阻值低于期望值，并且存在保持特性劣化的可能性。此外，取决于选择器SE中的变化的大小，通过选择器SE被选择两次，施加到可变电阻器VR的电压可以高于在预定范围中的电压Vhrs_limit。在这种情况下，存在可变电阻器VR由于重复的写入和擦除应力而容易劣化和破坏并且写入寿命降低的可能性。
[1.第一实施例]
[配置]
图3示出了根据本公开的第一实施例的信息处理系统的功能块的示例。该信息处理系统包括主机计算机100和存储器装置200。存储器装置200包括存储器控制器300、一个或多个存储器单元阵列部400以及电源电路500。要注意的是，图3示出提供一个存储器单元阵列部400的状态。存储器控制器300对应于根据本公开的实施例的“确定部”的一个具体示例。
[主机计算机100]
主机计算机100控制存储器装置200。更具体地，主机计算机100发出指定访问目的地的逻辑地址的命令，并将该命令和数据供应给存储器装置200。主机计算机100还接收从存储器装置200输出的数据。在此，该命令用于控制存储器装置200，并且例如包括用于指令数据写入处理的写入命令、用于指令数据读取处理的读取命令或用于指令数据擦除处理的重置命令。逻辑地址是当主机计算机100在由主机计算机100限定的地址空间中访问存储器装置200时为访问部的每个区域分配的地址。以下将访问部的区域称为“扇区”。
[存储器控制器300]
存储器控制器300控制一个或多个存储器单元阵列部400。存储器控制器300从主机计算机100接收指定逻辑地址的写入命令。此外，存储器控制器300根据写入命令执行数据写入处理。在该写入处理中，逻辑地址被转换为物理地址，并且数据被写入该物理地址中。这里，物理地址是当存储器控制器300访问一个或多个存储器单元阵列部400时，在一个或多个存储器单元阵列部400中为每个访问部分配的地址。其中存储器控制器300访问一个或多个存储器单元阵列部400的部分与例如扇区相同。在这种情况下，将物理地址分配给一个或多个存储器单元阵列部400中的每个扇区。此外，在接收到指定逻辑地址的读取命令时，存储器控制器300将逻辑地址转换为物理地址并读取来自物理地址的数据。然后，存储器控制器300将已经读取的数据作为读取数据输出到主机计算机100。另外，存储器控制器300从主机计算机100接收设定命令以指定逻辑地址，将逻辑地址转换为物理地址，并擦除写入该物理地址中的数据。存储器控制器300访问的部分可以与主机计算机100访问的部分相同或不同。
[电源电路500]
电源电路500将期望的电压供应给一个或多个存储器单元阵列部400。更具体地，电源电路500将在写入时使用的设定电压、在读取时使用的感测电压以及在擦除时使用的重置电压供应到稍后描述的位线解码器26。此时的重置电压包括例如初始位电压Vbl1、后期位电压Vbl2和公共电压Vinh。此外，电源电路500将感测电压和重置电压供应给后面描述的字线解码器23。此时的重置电压包括例如初始字电压Vwl1、后期字电压Vwl2等。作为初始字电压Vwl1与初始位电压Vbl1之间的差(＝初始字电压Vwl1-初始位电压Vbl1)的初始重置电压Vrst1对应于根据本公开的实施例的“第一电压”的一个具体示例。初始重置电压Vrst1是用于在重置操作中在可变电阻器VR处于低电阻状态时将选择器SE设定为选择状态的电压。作为后期字电压Vwl2与后期位电压Vbl2之间的差(＝后期字电压Vwl2-后期位电压Vbl2)的后期重置电压Vrst2对应于根据本公开的实施例的“第二电压”的一个具体示例。后期重置电压Vrst2是用于在重置操作中在可变电阻器VR处于高电阻状态时将选择器SE设定为选择状态的电压，并且高于初始重置电压Vrst1。
[存储器单元阵列部400]
接下来，描述存储器单元阵列部400。图4示出了存储器单元阵列部400的功能块的示例。存储器单元阵列部400包括例如半导体芯片。存储器单元阵列部400包括控制电路10、驱动电路20和存储器单元阵列30。控制电路10与存储器控制器300交换命令、写入数据、读取数据等。控制电路10根据写入命令将数据写入存储器单元阵列30，并且根据读取命令从存储器单元阵列30读取数据。另外，控制电路10根据重置命令擦除在存储器单元阵列30中的预定位置处的数据。
[存储器单元阵列30]
图5示出了存储器单元阵列30的电路配置的示例。存储器单元阵列30具有n个扇区(其中，n是大于或等于2的整数)。每个扇区具有多个存储器单元MC，存储器单元MC的数量对应于扇区的尺寸。此外，物理地址被分配给每个扇区。
存储器单元阵列30是所谓的交叉点型存储器单元阵列，并且具体地包括多个字线WL、多个位线BL和多个存储器单元MC。存储器单元MC各自设置在字线WL之一和位线BL之一彼此相对的位置处。字线WL对应于根据本公开的实施例的“第一布线”的一个具体示例。位线BL对应于根据本公开的实施例的“第二布线”的一个具体示例。图5示出了示例性配置，其中存储器单元MC设置在三个位线BL0、BL1和BL2与三个字线WL0、WL1和WL2的交叉部处。位线BL的数量、字线WL的数量和存储器单元MC的数量不限于所示出的示例。
在存储器单元阵列30中，可以将数据写入由从外部输入的地址指定的存储器单元MC。另外，可以读取存储在由地址输入指定的存储器单元MC中的数据。通过使用可变电阻器VR的电阻状态来识别存储在存储器单元MC中的数据值。例如，所存储的数据值在作为高电阻状态的“0”和作为低电阻状态的“1”之间是可区分的。高电阻状态对应于根据本公开的实施例的“第一电阻状态”的一个具体示例。低电阻状态对应于根据本公开的实施例的“第二电阻状态”的一个具体示例。
[驱动电路20]
接下来，描述驱动电路20。当擦除数据时，驱动电路20以步进的方式改变施加到存储器单元MC的电压，并且以步进的方式改变限制流过存储器单元MC的电流的大小的电流限制值。具体地，当擦除数据时，驱动电路20以步进的方式增加施加到存储器单元MC的电压，并且以步进的方式减小限制流过存储器单元MC的电流的大小的电流限制值。
例如，如图4中所示，驱动电路20包括定时控制电路21、电压控制电路22、字线解码器23、电压控制电路24、电流控制电路25和位线解码器26。
定时控制电路21将用于控制改变输出电压的定时的信号输出到电压控制电路22和24。例如，定时控制电路21通过将稍后描述的第一重置启用信号/rst_en1设定为高来将电压控制电路22的输出电压设定为电压Vwl1。例如，定时控制电路21通过将稍后描述的第二重置启用信号/rst_en2设定为高来将电压控制电路22的输出电压设定为电压Vwl2。例如，定时控制电路21通过将稍后描述的第三重置启用信号/rst_en3设定为高来将电压控制电路24的输出电压设定为电压Vbl1。例如，定时控制电路21通过将稍后描述的第四重置启用信号/rst_en4设定为高来将电压控制电路24的输出电压设定为电压Vbl2。
定时控制电路21还向电流控制电路25输出用于控制改变电流限制值的定时的信号。例如，定时控制电路21通过将(稍后描述的)第五重置启用信号/rst_en5设定为高来将电流控制电路25的电流限制值设定为恒定电流(初始重置电流Irst1)。例如，定时控制电路21通过将(稍后描述的)第六重置启用信号/rst_en6设定为高来将电流控制电路25的电流限制值设定为恒定电流Irst2(后期重置电流Irst2)。
电压控制电路22包括当执行写入数据“1”的操作时，即，当执行使存储器单元MC的可变电阻器VR从高电阻状态改变为低电阻状态的写入(设定)操作时，用于将要写入数据“1”的字线WL驱动到设定操作所需的预定电压(设定电压)的电路。换句话说，电压控制电路22通过使可变电阻器VR从高电阻状态改变为低电阻状态而将数据写入存储器单元MC中。电压控制电路22还包括当执行写入数据“0”的操作时，即，当执行使存储器单元MC的可变电阻器VR从低电阻状态改变为高电阻状态的写入(重置)操作时，用于将要写入数据“0”的字线WL驱动到重置操作所需的预定电压(重置电压)的电路。换句话说，电压控制电路22通过使可变电阻器VR从低电阻状态改变为高电阻状态来擦除存储在存储器单元MC中的数据。
当擦除数据“1”时，电压控制电路22控制施加到字线WL的电压(初始字电压Vwl1)，以使初始重置电压Vrst1成为预定电压。当擦除数据“1”时，电压控制电路22进一步控制施加到字线WL的电压(后期字电压Vwl2)，以使后期重置电压Vrst2成为预定电压。当擦除数据时，电压控制电路22将初始重置电压Vrst1施加到存储器单元MC，以在可变电阻器VR处于低电阻状态时使选择器SE处于选择状态。在将初始重置电压Vrst1施加到存储器单元MC之后，电压控制电路22将后期重置电压Vrst2(>初始重置电压Vrst1)施加到存储器单元MC，以在可变电阻器VR处于高电阻状态时使选择器SE处于选择状态。在将初始字电压Vwl1施加至字线WL之后，电压控制电路22随后将字电压Vwl2施加至字线WL。
图6示出了电压控制电路22的电路配置的示例。电压控制电路22具有切换施加到字线WL的电压的功能。电压控制电路22包括例如PMOS晶体管T1和T2、NMOS晶体管T3以及AND电路A1。晶体管T3的栅极端子耦接至AND电路A1的输出端子。
在电压控制电路22中，当第一重置启用信号/rst_en1为高时，晶体管T1被接通，并且字线WL(或耦接至字线WL的解码器线WL_dec)的电压被设定为初始字电压Vwl1。当第二重置启用信号/rst_en2为高时，晶体管T2被接通，并且字线WL的电压被设定为后期字电压Vwl2。第一重置启用信号/rst_en1和第二重置启用信号/rst_en2不允许同时为高。在第一重置启用信号/rst_en1和第二重置启用信号/rst_en2同时为低的情况下，AND电路A1输出高，晶体管T3被接通，并且晶体管T1和T2被关断。在这种情况下，未选择字线WL，并且字线WL的电压是公共电压Vinh。
字线解码器23耦接到存储器单元阵列30的每个字线WL，并根据从地址线输入的行地址选择对应的字线WL。由字线解码器23选择的字线WL被称为选择字线，并且未被字线解码器23选择的所有字线WL均被称为非选择字线。
电压控制电路24包括当执行写入数据“1”的操作时，即，当执行使存储器单元MC的可变电阻器VR从高电阻状态改变为低电阻状态的写入(设定)操作时，用于将要写入数据“1”的位线BL驱动到设定操作所需的预定电压(设定电压)的电路。电压控制电路24还包括当执行写入数据“0”的操作时，即，当执行使存储器单元MC的可变电阻器VR从低电阻状态改变为高电阻状态的写入(重置)操作时，用于将要写入数据“0”的位线BL驱动到重置操作所需的预定电压(重置电压)的电路。
当擦除数据“1”时，电压控制电路24控制施加到位线BL的电压(初始位电压Vbl1)以使初始重置电压Vrst1称为预定电压。当擦除数据“1”时，电压控制电路24还控制施加到位线BL的电压(后期位电压Vbl2)以使后期重置电压Vrst2成为预定电压。
图7示出了电压控制电路24的电路配置的示例。电压控制电路24具有切换施加到位线BL的电压的功能。电压控制电路24包括例如PMOS晶体管T4和T5、NMOS晶体管T6以及AND电路A2。晶体管T6的栅极端子耦接至AND电路A2的输出端子。
在电压控制电路24中，当第三重置启用信号/rst_en3为高时，晶体管T4被接通，并且位线BL(或耦接至位线BL的解码器线BL_dec)的电压被设定为初始位电压Vbl1。当第四重置启用信号/rst_en4为高时，晶体管T5被接通，并且位线WL的电压被设定为后期位电压Vbl2。不允许第三重置启用信号/rst_en3和第四重置启用信号/rst_en4同时为高。在第三重置启用信号/rst_en3和第四重置启用信号/rst_en4同时为低的情况下，AND电路A2输出高，晶体管T6被接通，并且晶体管T4和T5被关断。在这种情况下，未选择位线BL，并且位线BL的电压是公共电压Vinh。
位线解码器26耦接到存储器单元阵列30的每个位线BL，并且根据从地址线输入的列地址选择对应的位线BL。由位线解码器26选择的位线BL被称为选择位线，并且未被位线解码器26选择的所有字线WL均被称为非选择位线。
电流控制电路25是用于将流过位线BL的电流限制为预定的限制电流值的电路。在通过向存储器单元MC施加初始重置电压Vrst1而使擦除电流流入存储器单元MC中的时段(稍后描述的从t3至t5的时段)期间，电流控制电路25将位线BL的电流限制值设定为使可变电阻器VR从低电阻状态改变为高电阻状态所需的电流值(初始重置电流Irst1)。在包括例如稍后描述的t3至t5而不包括后期复位电压Vrst2被施加到存储器单元MC期间的时段(稍后描述的t8)的时段(例如，稍后描述的t0至t6)期间，电流控制电路25将位线BL的电流限制值设定为初始重置电流Irst1。
在后期重置电压Vrst2被施加到存储器单元MC的时段期间(在稍后描述的t8之后)，电流控制电路25进一步将位线BL的电流限制值设定为使施加到可变电阻器VR的电压值在适当的电压范围(电压Vhrs_limit)内所需的电流值(后期重置电流Irst2)。例如，在稍后描述的t8之后的时段期间，电流控制电路25将位线BL的电流限制值设定为后期重置电流Irst2。后期重置电流Irst2是小于初始重置电流Irst1的值，并且是在擦除时维持可变电阻器VR的电阻值所需的电流值。初始重置电流Irst1对应于根据本公开的实施例的“第一电流值”的一个具体示例。后期重置电流Irst2对应于根据本公开的实施例的“第二电流值”的一个具体示例。
图8示出了电流控制电路25的电路配置的示例。电流控制电路25包括例如其栅极端子彼此耦接的NMOS晶体管T9和T10、恒定电流源I1和I2、与恒定电流源I1串联耦接的晶体管T7以及与恒定电流源I2串联耦接的晶体管T8。恒定电流源I1供应初始重置电流Irst1。恒定电流源I2供应后期重置电流Irst2。
恒定电流源I1经由晶体管T7耦接至晶体管T10的源极端子。恒定电流源I2经由晶体管T8耦接至晶体管T10的源极端子。即，恒定电流源I1和I2经由晶体管T7和T8彼此并联耦接至晶体管T10的源极端子。晶体管T10的栅极端子和源极端子彼此电耦接。晶体管T9的源极耦接到位线BL(例如，耦接到位线BL的解码器线BL-dec)；即，电流控制电路25包括电流镜电路。
在晶体管T9在饱和区域中操作的情况下，电流控制电路25将初始重置电流Irst1或初始重置电流Irst2作为要成为预定限制电流的合规电流Icomp供应给位线BL。当第五重置启用信号/rst_en5为高时，晶体管T7被接通，并且电流控制电路25将初始重置电流Irst1供应给位线BL(或耦接至位线BL的解码器线BL_dec)作为合规电流Icomp。此时，电流控制电路25将流过位线BL的电流的上限值(电流限制值)限制为初始重置电流Irst1。当第六重置启用信号/rst_en6为高时，晶体管T8被接通，并且电流控制电路25将后期重置电流Irst2供应给位线BL(或耦接至位线BL的解码器线BL_dec)作为合规电流Icomp。此时，电流控制电路25将流过位线BL的电流的上限值(电流限制值)限制为后期重置电流Irst2。
[重置操作]
接下来，参考图9、图10和图11描述了根据比较示例1、2和3的重置操作的示例。在图9、图10和图11中，上部部分示出了位线BL和字线WL的电压波形，其中水平轴指示时间并且垂直轴指示电压值；中间部分示出了施加到选择器SE和可变电阻器VR的电压的波形，其中水平轴指示时间并且垂直轴指示电压值；并且下部部分示出了位线BL的电流波形，其中水平轴指示时间并且垂直轴指示电流值。
在整个重置操作期间，电流控制电路25将位线BL的电流限制值设定为重置电流Irst。在重置操作之前，电压控制电路22和24首先经由位线解码器26和字线解码器23将所有位线BL和字线WL驱动到公共电压Vinh。当重置操作开始时，电压控制电路24经由位线解码器26将选择的位线驱动到预定电压Vbl。随后，电压控制电路22经由字线解码器23将选择的字线驱动到预定电压Vwl。结果，重置电压Vrst(＝Vwl-Vbl)被施加到存储器单元MC。
当改变到选择状态所需的电压Vth_sel在时刻t3被施加到处于非选择状态的选择器SE时，选择器SE进入选择状态(低电阻状态)。此时，由于选择器SE和可变电阻器VR两者均处于低电阻状态，因此，处于低电阻状态的可变电阻器VR改变为高电阻状态所需的电流在时刻t4流向处于低电阻状态的存储器单元MC。结果，可变电阻器VR改变为高电阻状态。当可变电阻器VR改变为高电阻状态时，流过存储器单元MC的电流迅速减小。
此时，由于选择器SE的电阻值的变化，流过存储器单元MC的电流的减少量改变。结果，例如，如图9中所示，在流过存储器单元MC的电流减小到足以使选择器SE改变为非选择状态(高电阻状态)的大小的情况下，选择器SE和可变电阻器VR两者在时刻t5均进入高电阻状态。此时，由于选择器SE的电阻值的变化，施加到选择器SE和可变电阻器VR的电压的分压比改变。结果，例如，如图9中所示，选择器SE改变为高电阻状态，并且可变电阻器VR改变为低电阻状态。此外，例如，如图10中所示，在流过存储器单元MC的电流没有减小到足以使选择器SE改变为非选择状态(高电阻状态)的大小的情况下，选择器SE维持在低电阻状态，并且可变电阻器VR也维持在高电阻状态。
顺便提及，如图9中所示，在完成重置操作之后，施加到可变电阻器VR的电压可能偏离适当的电压范围(电压Vhrs_limit)。在这种情况下，存在可变电阻器VR由于重复的写入和擦除应力而容易劣化和破坏并且写入寿命降低的可能性。此外，如图10中所示，在完成重置操作之后，施加到可变电阻器VR的电压可以具有接近适当的电压范围(电压Vhrs_limit)的下限的值。在这种情况下，可变电阻器VR的电阻值低于期望值，并且存在保持特性劣化的可能性。
作为用于防止重写寿命恶化的方法，例如，可以使用图11中所示的方法。具体地，在完成重置操作之后，电压控制电路22和24经由位线解码器26和字线解码器23将选择的字线的电压驱动至电压Vwl2，该电压Vwl2略小于电压Vwl(＝Vwl1)。同时，电压控制电路22和字线解码器23将选择的字线驱动到电压Vdl2，该电压Vdl2略高于电压Vbl(＝Vbl1)。因此，略低于重置电压Vrst(＝Vrst1)的重置电压Vrst2(＝Vwl2-Vbl2)被施加到存储器单元MC。结果，可以降低施加到已经通过Vw1-Vw2改变为高电阻状态的可变电阻器VR的电压Vmem，并且可以将电压Vmem保持在适当的电压范围内(电压Vhrs_limit)。因此，可以抑制重写寿命的降低。
接下来，参考图12来描述根据本实施例的重置操作的示例。在图12中，上部部分示出了位线BL和字线WL的电压波形，其中水平轴指示时间并且垂直轴指示电压值；中间部分示出了施加到选择器SE和可变电阻器VR的电压的波形，其中水平轴指示时间并且垂直轴指示电压值；并且下部部分示出了位线BL的电流波形，其中水平轴指示时间并且垂直轴指示电流值。
在从重置操作开始之前的时间到t6的时间段期间，电流控制电路25将位线BL的电流限制值设定为初始重置电流Irst1。在重置操作之前，电压控制电路22和24首先经由位线解码器26和字线解码器23将所有位线BL和字线WL驱动到公共电压Vinh。当重置操作开始时，电压控制电路24经由位线解码器26将选择的位线驱动到预定电压Vbl1。随后，电压控制电路22经由字线解码器23将选择的字线驱动到预定电压Vwl1。结果，将重置电压Vrst1(＝Vwl1-Vbl1)施加到存储器单元MC。
当改变到选择状态所需的电压Vth_sel在时刻t3被施加到处于非选择状态的选择器SE时，选择器SE进入选择状态(低电阻状态)。此时，由于选择器SE和可变电阻器VR两者均处于低电阻状态，因此处于低电阻状态的可变电阻器VR改变为高电阻状态所需的电流在时刻t4流向处于低电阻状态的存储器单元MC。结果，可变电阻器VR改变为高电阻状态。当可变电阻器VR改变为高电阻状态时，流过存储器单元MC的电流迅速减小。
此时，由于选择器SE的电阻值的变化，流过存储器单元MC的电流的减少量改变。结果，例如，如图12中所示，当流过存储器单元MC的电流减小到足以使选择器SE改变为非选择状态(高电阻状态)的大小时，选择器SE和可变电阻器VR两者在时刻t5进入高电阻状态。此时，由于选择器SE的电阻值的变化，施加到选择器SE和可变电阻器VR的电压的分压比改变。结果，例如，如图12中所示，选择器SE改变为高电阻状态，并且可变电阻器VR改变为低电阻状态。
随后，从在向选择的位线BL施加预定电压Vbl2(＜Vbl1)之前的阶段t6起，电流控制电路25将位线BL的电流限制值设定为后期重置电流Irst2。电压控制电路24经由位线解码器26将选择的位线驱动至预定电压Vbl2。即，电压控制电路24将要施加至选择的位线的电压从电压Vbl1降低至电压Vbl2。此外，例如，在施加到选择的位线的电压从电压Vbl1下降至电压Vbl2的同时，电压控制电路22经由字线解码器23将选择的字线驱动至预定电压Vwl2(>Vw11)。即，电压控制电路22将施加到选择的字线的电压从电压Vwl1升高到电压Vwl2。结果，具有大于重置电压Vrst1的值的重置电压Vrst2(＝Vwl2-Vbl2)被施加到存储器单元MC。
当改变为选择状态所需的电压Vth_sel在时刻t8被施加到处于非选择状态(高电阻状态)的选择器SE时，选择器SE进入选择状态(低电阻状态)。结果，大电流开始在存储器单元MC中流动。然而，由于通过电流控制电路25将位线BL的电流限制值设定为后期重置电流Irst2，所以流过存储器单元MC的电流的上限值被限制为后期重置电流Irst2。此外，此时，由于可变电阻器VR维持处于高电阻状态，所以施加到可变电阻器VR的电压Vmem迅速上升。然而，由于流过存储器单元MC的电流的上限值被限制为后期重置电流Irst2，所以施加到可变电阻器VR的电压被限制为通过将后期重置电流Irst2乘以可变电阻器VR的电阻值而获得的值。结果，要施加到可变电阻器VR的电压具有在适当的电压范围(电压Vhrs_limit)内的电压值，并且略小于适当的电压范围(电压Vhrs_limit)的上限值。
[效果]
接下来，描述了本实施例的存储器装置200的效果。
在本实施例中，当擦除数据时，施加到存储器单元MC的电压以步进的方式改变，并且用于限制流过存储器单元MC的电流的大小的电流限制值以步进的方式改变。更具体地，当擦除数据时，施加到存储器单元MC的电压以步进的方式增加，并且用于限制流过存储器单元MC的电流的大小的电流限制值以步进的方式减小。因此，可以将当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
在本实施例中，当擦除数据时，在将初始重置电压Vrst1施加到存储器单元MC之后，将具有比初始重置电压Vrst1大的值的后期重置电压Vrst2施加到存储器单元MC。因此，可以将当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
此外，在本实施例中，在通过向存储器单元MC施加初始重置电压Vrst1使擦除电流流过存储器单元MC的时段(t3至t5)期间，电流限制值被设定为使可变电阻器VR从低电阻状态改变为高电阻状态所需的电流值(Irst1)。另外，在后期重置电压Vrst2被施加到存储器单元MC的时段(t6及以后)期间，电流限制值被设定为施加到可变电阻器VR的电压值在适当的电压范围(电压Vhrs_limit)内所需的电流值(Irst2)。因此，可以将当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
此外，在本实施例中，电压Vhrs_limit对应于夹在当擦除数据时在将初始重置电压Vrst1施加至存储器单元MC时施加至选择器SE的电压值与当擦除数据时在将初始重置电压Vrst1施加到存储器单元MC时施加至可变电阻器VR的电压值之间的范围。因此，当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内，从而抑制了重置存储器单元MC的保持特性的劣化和重写寿命的降低。
[2.第二实施例]
图13示出了根据本公开的第二实施例的信息处理系统中的重置操作的示例。在本实施例中，当擦除数据时，驱动电路20向存储器单元MC施加初始重置电压Vrst1，以在可变电阻器VR处于低电阻状态时使选择器SE处于选择状态，然后向存储器单元MC施加比初始重置电压Vrst1低的后期重置电压Vrst3。后期重置电压Vrst3对应于根据本公开的实施例的“第三电压”的一个具体示例。
在当通过向存储器单元MC施加初始重置电压Vrst1使选择器SE从非选择状态改变为选择状态时的时间点(稍后描述的t3)，电流控制电路25将位线BL的电流限制值设定为使可变电阻器VR维持在低电阻状态所需的电流值(初始重置电流Irst3)。在将后期重置电压Vrst4施加至存储器单元MC的时段期间(稍后描述的t6之后)，电流控制电路25将电流限制值设定为使施加到可变电阻器VR的电压值在适当的电压范围(电压Vhrs_limit)内所需的电流值(后期重置电流Irst4)(＞初始重置电流Irst3)。初始重置电流Irst3对应于根据本公开的实施例的“第三电流值”的一个具体示例。后期重置电流Irst4对应于根据本公开的实施例的“第四电流值”的一个具体示例。
在本实施例中，适当的电压范围(电压Vhrs_limit)对应于夹在当擦除数据时在不设定电流限制值的情况下在将初始重置电压Vrst1施加到存储器单元MC时施加到选择器SE的电压值与当擦除数据时在将初始重置电压Vrst1施加到存储器单元MC时施加到可变电阻器VR的电压值之间的范围。
接下来，参考图13来描述根据本实施例的重置操作的示例。在图13中，上部部分示出了位线BL和字线WL的电压波形，其中水平轴指示时间并且垂直轴指示电压值；中间部分示出了施加到选择器SE和可变电阻器VR的电压的波形，其中水平轴指示时间并且垂直轴指示电压值；并且下部部分示出了位线BL的电流波形，其中水平轴指示时间并且垂直轴指示电流值。
在重置操作之前，电压控制电路22和24首先经由位线解码器26和字线解码器23将所有位线BL和字线WL驱动到公共电压Vinh。当重置操作开始时，电压控制电路24经由位线解码器26将选择的位线驱动到预定的位电压Vbl。随后，电压控制电路22经由字线解码器23将选择的字线驱动到预定电压Vwl1。因此，重置电压Vrst1(＝Vwl1-Vbl)被施加到存储器单元MC。在从重置操作开始之前到时间点(t1)的时段期间，电流控制电路25将位线BL的电流限制值设定为后期重置电流Irst4，该时间点(t1)在开始(t2)相对于选择的字线驱动预定电压Vwl之前。在从t1到时刻t6的时段期间，电流控制电路25还将位线BL的电流限制值设定为初始重置电流Irst3，时刻t6在将后期重置电压Vrst3施加到存储器单元MC的时刻t5之后。
当改变到选择状态所需的电压Vth_sel在时刻t3被施加到处于非选择状态的选择器SE时，选择器SE进入选择状态(低电阻状态)。此时，由于选择器SE和可变电阻器VR两者均处于低电阻状态，所以流过处于低电阻状态的存储器单元MC的电流量开始增加。但是，由于流过存储器单元MC的电流的上限值被限制为初始重置电流Irst3，因此不向可变电阻器VR施加高于或等于可变电阻器VR改变为高电阻状态所需的电压Vth_mem的值的电压。结果，可变电阻器VR维持处于低电阻状态。
随后，电压控制电路22经由字线解码器23将选择的字线驱动至预定电压Vwl3(Vinh<Vwl3<Vwl1)。即，电压控制电路22将施加到选择的字线的电压从电压Vw1降低至电压Vw3。此时，电压Vwl3被设定在可以维持选择器SE的选择状态的范围内。此后，电流控制电路25从t6起将位线BL的电流限制值设定为后期重置电流Irst4。以这种方式，由于流过存储器单元MC的电流的上限值从初始重置电流Irst3扩宽到后期重置电流Irst4，所以流过可变电阻器VR的电流量开始增加，并且被施加具有高于或等于电流Ith_mem的值的电压，电流Ith_mem是可变电阻器VR改变为高电阻状态所需的电流。因此，可变电阻器VR从低电阻状态改变为高电阻状态，并且施加到可变电阻器VR的电压Vmem迅速上升。此时，由于可变电阻器VR的电压从低电阻状态上升，因此可变电阻器VR的电压Vmem不会超过适当的电压范围(电压Vhrs_limit)。结果，施加到可变电阻器VR的电压具有在适当的电压范围(电压Vhrs_limit)内的电压值，并且略小于适当的电压范围(电压Vhrs_limit)的上限值。
[效果]
接下来，描述了根据本实施例的存储器装置200的效果。
在本实施例中，当擦除数据时，施加到存储器单元MC的电压以步进的方式改变，并且用于限制流过存储器单元MC的电流的大小的电流限制值以步进的方式改变。具体地，当擦除数据时，在将初始重置电压Vrst1施加到存储器单元MC以在可变电阻器VR处于低电阻状态时使选择器SE处于选择状态之后，低于初始重置电压Vrst1的后期重置电压Vrst3被施加到存储器单元MC。此外，在通过将初始重置电压Vrst1施加到存储器单元MC而使选择器SE从非选择状态改变为选择状态的时间点(稍后描述的t3)，位线BL的电流限制值被设定为使可变电阻器VR维持在低电阻状态所需的电流值(初始重置电流Irst3)。此外，在将后期重置电压Vrst3施加至存储器单元MC的时段期间(稍后描述的t6之后)，电流限制值被设定为使施加到可变电阻器VR的电压值成为在适当的电压范围(电压Vhrs_limit)内的值所需的电流值(后期重置电流Irst4)(>初始重置电流Irst3)。因此，可以将当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
此外，在本实施例中，电压Vhrs_limit对应于夹在当擦除数据时在不设定电流限制值的情况下在将初始重置电压Vrst1施加到存储器单元MC时施加到选择器SE的电压值与当擦除数据时在将初始重置电压Vrst1施加到存储器单元MC时施加到可变电阻器VR的电压值之间的范围。因此，当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内，从而抑制了重置存储器单元MC的保持特性的劣化和重写寿命的降低。
注意，如图14中所示，由于选择器SE中的变化，施加到选择器SE的电压Vsel的值和施加到可变电阻器VR的电压Vmem的值可能会反转。即使在这种情况下，也可以将当数据擦除完成时施加到可变电阻器VR的电压保持在适当的电压范围(电压Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
此外，如图15中所示，在将位电压Vbl施加到选择的位线之后，电压控制电路24可以将比位电压Vbl低的电压(例如，接地电压)施加到选择的位线。此外，在将后期重置电压Vrst3施加到选择的字线之后，电压控制电路22可以将具有大于后期重置电压Vrst3和初始设置电压Vrst1的值的后期重置电压Vrst2施加到选择的字线。这使得可以将在完成数据擦除时施加到可变电阻器VR的电压保持在适当的电压范围(Vhrs_limit)内。结果，可以抑制重置存储器单元MC的保持特性的劣化和重写寿命的降低。
[3.各实施例公共的修改示例]
图16示出了根据上述每个实施例的信息处理系统中包括的存储器单元阵列部400的功能块的修改示例。根据本修改示例的存储器单元阵列部400对应于根据上述每个实施例的存储器单元阵列部400，还包括电流检测电路27。
电流检测电路27检测流过存储器单元MC的电流。电流检测电路27的检测结果(检测数据)被发送到存储器控制器300。如图17中所示，例如，电流检测电路27包括反相器INV1和INV2、比较器CP1、NMOS晶体管T1和T2以及电流检测电阻器R1。
耦接到电流检测电阻器R1的位线BL耦接到比较器CP1的非反相输入端子(+)。参考电流Iref'被输入到比较器CP1的反相输入端子(-)。比较器CP1在位线BL的电流值大于参考电流Iref'的情况下输出高作为检测信号，并且在位线BL的电流值小于参考电流Iref'的情况下输出低作为检测信号。
在重置操作开始的情况下，预先将初始化脉冲int_pls施加到晶体管T2的栅极以初始化包括反相器INV1和INV2的锁存器。当锁存器被初始化时，输出reset_en1为高，并且输出reset_en2为低。
当锁存器被初始化时，晶体管T1将电流检测电路和锁存器耦接，并且当电流检测电路输出高作为检测信号时，输出reset_en1为低，从而关断电流检测电路和锁存器之间的耦接。通过这样做，在一次重置操作期间，仅检测到位线BL的电流的增加一次。
接下来，描述根据本修改示例的存储器装置中的错误处理。图18是示出根据本修改示例的存储器装置中的错误处理的示例的流程图。
首先，存储器控制器300从主机计算机100接收指定逻辑地址的重置命令(步骤S101)。当从主机计算机100接收到设定命令时，存储器控制器300将逻辑地址翻译为物理地址，并指令存储器单元阵列部400擦除在该物理地址处写入的数据(步骤S102)。当从存储器控制器300接收到擦除数据的指令时，存储器单元阵列部400执行在指定地址处的数据擦除。此时，存储器单元阵列部400从电流检测电路27获取流过已经执行了擦除的存储器单元MC的电流的检测结果(检测数据)(步骤S103)。
存储器控制器300将获得的检测结果(检测数据)乘以可变电阻器VR的电阻值，以推导要施加到包括在要擦除的存储器单元MC中的可变电阻器VR的电压Vmem(步骤S104)。在此，可变电阻器VR的电阻值例如是根据重置后的状态稳定所需的相对高的电压附近的电阻值的统计数据而算出的值。存储器控制器300确定通过推导获得的电压Vmem是否在适当的电压范围(电压Vhrs_limit)内(步骤S105)。结果，在电压Vmem在适当的电压范围(电压Vhrs_limit)内的情况下，存储器控制器300向主机计算机100通知重置操作已经适当地完成(擦除成功)(步骤S106)。
可替换地，在电压Vmem在适当的电压范围(电压Vhrs_limit)之外的情况下，存储器控制器300对数据擦除被指令到指定地址的次数进行计数，并且确定计数次数(重新擦除尝试的次数)是否超过预定上限(步骤S107)。结果，在重新擦除尝试的次数不超过预定上限的情况下，存储器控制器300执行步骤S102。即，存储器控制器300重新擦除指定地址处的数据。可替换地，在重新擦除尝试的次数超过预定上限的情况下，存储器控制器300记录所指定的地址并且将所记录的地址通知给主机计算机100作为警报(步骤S108和S109)。
在本修改示例中，基于由存储器单元阵列部400中的电流检测电路27获得的检测结果(检测数据)，确定执行了擦除的存储器单元MC是否有缺陷。以这种方式，在其中已经执行了擦除的存储器单元MC中存在缺陷的情况下，可以立即将替换存储器单元MC分配给该存储器单元MC。结果，可以有效地利用存储器单元阵列部400。
尽管以上参考示例实施例和修改示例描述了本公开，但是这些实施例和修改示例不应被解释为限制本公开的范围，并且可以以多种方式进行修改。应当理解，本文描述的效果仅仅是示例。本公开的示例实施例和修改示例的效果不限于本文描述的效果。本公开可以进一步包括除了本文描述的那些以外的任何效果。
此外，本公开可以具有以下配置。
(1)
一种存储器装置，包括：
存储器单元，设置在第一布线和第二布线的交叉部处，并且包括可变电阻器和选择器，该可变电阻器具有改变为第一电阻状态和第二电阻状态的电阻状态；和
驱动电路，通过将可变电阻器从第一电阻状态改变为第二电阻状态来将数据写入存储器单元，并且通过将可变电阻器从第二电阻状态改变为第一电阻状态来擦除存储在存储器单元中的数据，
当擦除数据时，驱动电路以步进的方式改变施加到存储器单元的电压，并且以步进的方式改变电流限制值，该电流限制值限制流过存储器单元的电流的大小。
(2)
根据(1)所述的存储器装置，其中，当擦除数据时，驱动电路以步进的方式增加施加到存储器单元的电压，并且以步进的方式减小限制流过存储器单元的电流的大小的电流限制值。
(3)
根据(2)所述的存储器装置，其中，当擦除数据时，驱动电路向存储器单元施加第一电压，然后向存储器单元施加第二电压(＞第一电压)，该第一电压在可变电阻器处于第二电阻状态时使选择器处于选择状态，第二电压在可变电阻器处于第一电阻状态时使选择器处于选择状态。
(4)
根据(3)所述的存储器装置，其中，在通过将第一电压施加到存储器单元来使擦除电流在存储器单元中流动的时段中，所述驱动电路将电流限制值设定为使可变电阻器从第二电阻状态改变为第一电阻状态所需的第一电流值，并且在向存储器单元施加第二电压的时段中，将电流限制值设定为使施加到可变电阻器的电压值在适当的电压范围内所需的第二电流值(<第一电流值)。
(5)
根据(4)所述的存储器装置，其中，所述适当的电压范围对应于夹在当擦除数据时在将第一电压施加到存储器单元时施加到选择器的电压值与当擦除数据时在将第一电压施加到存储器单元时施加到可变电阻器的电压值之间的范围。
(6)
根据(1)所述的存储器装置，其中，当擦除数据时，驱动电路向存储器单元施加第一电压，然后向存储器单元施加第三电压，该第一电压是在可变电阻器处于第二电阻状态时使选择器处于选择状态的电压，第三电压低于第一电压。
(7)
根据(6)所述的存储器装置，其中，在通过将第一电压施加到存储器单元而使选择器从非选择状态改变为选择状态的时间点，所述驱动电路将电流限制值设定为使可变电阻器维持在第二电阻状态所需的第三电流值，并且在向存储器单元施加第三电压的时间段期间，将电流限制值设定为施加到可变电阻器的电压值在适当的电压范围所需的第四电流值(>第三电流值)。
(8)
根据(7)所述的存储器装置，其中，所述适当的电压范围对应于夹在当擦除数据时在不设定电流限制值的情况下在将第一电压施加到存储器单元时施加到选择器的电压值与当擦除数据时在将第一电压施加到存储器单元时施加到可变电阻器的电压值之间的范围。
(9)
根据(5)或(8)所述的存储器装置，还包括：
电流检测电路，检测流过存储器单元的电流；和
确定部，将根据电流检测电路中检测到的结果获得的电流值乘以存储器单元的电阻值，以得出要施加到可变电阻器的电压值，并确定所获得的电压值是否在适当的电压范围内。
(10)
一种由驱动电路执行的控制存储器装置的方法，该方法包括：
通过将可变电阻器从第一电阻状态改变为第二电阻状态来将数据写入存储器单元；和
当擦除数据时，以步进的方式改变施加到存储器单元的电压，并以步进的方式改变限制流过存储器单元的电流的大小的电流限制值，
当擦除数据时，施加到存储器单元的电压以步进的方式增加，并且限制流过存储器单元的电流的大小的电流限制值以步进的方式减小。
本申请要求于2017年5月19日向日本专利局提交的日本优先权专利申请JP2017-099626的权益，该日本专利申请的全部内容通过引用合并于此。
本领域技术人员应该理解，取决于设计要求和其它因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (10)

1.一种存储器装置，包括：
存储器单元，设置在第一布线和第二布线的交叉部处，并且包括可变电阻器和选择器，所述可变电阻器具有改变为第一电阻状态和第二电阻状态的电阻状态；和
驱动电路，通过将所述可变电阻器从所述第一电阻状态改变为所述第二电阻状态来将数据写入所述存储器单元，并且通过将所述可变电阻器从所述第二电阻状态改变为所述第一电阻状态来擦除存储在所述存储器单元中的数据，
当擦除数据时，所述驱动电路以步进的方式改变施加到所述存储器单元的电压，并且以步进的方式改变电流限制值，所述电流限制值限制流过所述存储器单元的电流的大小。
2.根据权利要求1所述的存储器装置，其中，当擦除数据时，所述驱动电路以步进的方式增加施加到所述存储器单元的电压，并且以步进的方式减小所述电流限制值，所述电流限制值限制流过所述存储器单元的电流的大小。
3.根据权利要求2所述的存储器装置，其中，当擦除数据时，所述驱动电路将第一电压施加到所述存储器单元，然后将第二电压施加到所述存储器单元，所述第一电压在所述可变电阻器处于所述第二电阻状态时使所述选择器处于选择状态，所述第二电压在所述可变电阻器处于所述第一电阻状态时使所述选择器处于所述选择状态，其中所述第二电压>所述第一电压。
4.根据权利要求3所述的存储器装置，其中，在通过将所述第一电压施加到所述存储器单元以使擦除电流在所述存储器单元中流动的时段中，所述驱动电路将所述电流限制值设定为将所述可变电阻器从所述第二电阻状态改变为所述第一电阻状态所需的第一电流值，并且在将所述第二电压施加到所述存储器单元的时段中，将所述电流限制值设定为施加到所述可变电阻器的电压值在适当的电压范围内所需的第二电流值，其中所述第二电流值<所述第一电流值。
5.根据权利要求4所述的存储器装置，其中，所述适当的电压范围对应于夹在当擦除数据时在将所述第一电压施加到所述存储器单元时施加到所述选择器的电压值与当擦除数据时在将所述第一电压施加到所述存储器单元时施加到所述可变电阻器的电压值之间的范围。
6.根据权利要求1所述的存储器装置，其中，当擦除数据时，所述驱动电路将第一电压施加到所述存储器单元，然后将第三电压施加到所述存储器单元，所述第一电压是在所述可变电阻器处于所述第二电阻状态时使所述选择器处于选择状态的电压，所述第三电压低于所述第一电压。
7.根据权利要求6所述的存储器装置，其中，在通过将所述第一电压施加到所述存储器单元而将所述选择器从非选择状态改变为所述选择状态的时间点，所述驱动电路将所述电流限制值设定为使所述可变电阻器维持在所述第二电阻状态所需的第三电流值，并且在将所述第三电压施加到所述存储器单元的时间段期间，将所述电流限制值设定为施加到所述可变电阻器的电压值在适当的电压范围内所需的第四电流值，其中所述第四电流值>所述第三电流值。
8.根据权利要求7所述的存储器装置，其中，所述适当的电压范围对应于夹在当擦除数据时在不设定所述电流限制值的情况下在将所述第一电压施加到所述存储器单元时施加到所述选择器的电压值与当擦除数据时在将所述第一电压施加到所述存储器单元时施加到所述可变电阻器的电压值之间的范围。
9.根据权利要求5所述的存储器装置，还包括：
电流检测电路，检测流过所述存储器单元的电流；和
确定部，将根据所述电流检测电路中检测到的结果获得的电流值乘以所述存储器单元的电阻值，以得出要施加到所述可变电阻器的电压值，并确定所获得的电压值是否在所述适当的电压范围内。
10.一种由驱动电路执行的控制存储器装置的方法，该方法包括：
通过将可变电阻器从第一电阻状态改变为第二电阻状态来将数据写入存储器单元；和
通过将所述可变电阻器从所述第二电阻状态改变为所述第一电阻状态来擦除存储在所述存储器单元中的数据，
在擦除数据时，以步进的方式改变施加到所述存储器单元的电压并且以步进的方式改变电流限制值，所述电流限制值限制流过所述存储器单元的电流的大小，所述存储器单元设置在第一布线和第二布线的交叉部处并且包括所述可变电阻器和选择器，所述可变电阻器具有改变为所述第一电阻状态和所述第二电阻状态的电阻状态。
CN201880031274.3A 2017-05-19 2018-05-11 存储器装置和控制存储器装置的方法 Withdrawn CN110612574A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-099626 2017-05-19
JP2017099626A JP2018195365A (ja) 2017-05-19 2017-05-19 メモリ装置およびメモリ装置の制御方法
PCT/JP2018/018251 WO2018212082A1 (ja) 2017-05-19 2018-05-11 メモリ装置およびメモリ装置の制御方法

Publications (1)

Publication Number Publication Date
CN110612574A true CN110612574A (zh) 2019-12-24

Family

ID=64273691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880031274.3A Withdrawn CN110612574A (zh) 2017-05-19 2018-05-11 存储器装置和控制存储器装置的方法

Country Status (6)

Country Link
US (1) US11024376B2 (zh)
JP (1) JP2018195365A (zh)
KR (1) KR102471567B1 (zh)
CN (1) CN110612574A (zh)
TW (1) TWI773757B (zh)
WO (1) WO2018212082A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220277791A1 (en) * 2019-08-02 2022-09-01 Peking University Resistive random access memory operation circuit and operation method
US20230004293A1 (en) * 2019-11-27 2023-01-05 Sony Semiconductor Solutions Corporation Controller, memory system, and method of controlling memory
KR20220050303A (ko) * 2020-10-15 2022-04-25 삼성전자주식회사 상 변화 메모리 셀을 포함하는 메모리 장치 및 그것의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076878A (ja) * 1998-08-25 2000-03-14 Toshiba Corp 不揮発性半導体記憶装置
CN101989454A (zh) * 2009-08-03 2011-03-23 索尼公司 半导体存储器件及其操作方法
JP2011187145A (ja) * 2010-03-11 2011-09-22 Sony Corp 不揮発性記憶装置及びデータ書き込み方法
US20140063896A1 (en) * 2012-08-30 2014-03-06 SK Hynix Inc. Nonvolatile memory apparatus and method for driving the same
WO2016072173A1 (ja) * 2014-11-06 2016-05-12 ソニー株式会社 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
CN106033679A (zh) * 2015-03-12 2016-10-19 华邦电子股份有限公司 电阻式存储器及量测该电阻式存储器的量测系统

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366046B2 (en) * 2005-08-16 2008-04-29 Novelics, Llc DRAM density enhancements
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
US7817475B2 (en) * 2007-12-05 2010-10-19 Ovonyx, Inc. Method and apparatus for accessing a phase-change memory
US7466584B1 (en) * 2008-01-02 2008-12-16 Ovonyx, Inc. Method and apparatus for driving an electronic load
TWI517156B (zh) * 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8305793B2 (en) * 2008-05-16 2012-11-06 Qimonda Ag Integrated circuit with an array of resistance changing memory cells
JP4720912B2 (ja) * 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス
JP4846813B2 (ja) 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
JP5044617B2 (ja) * 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5306283B2 (ja) 2010-05-20 2013-10-02 株式会社東芝 不揮発性記憶装置及びその駆動方法
US8693233B2 (en) * 2010-06-18 2014-04-08 Sandisk 3D Llc Re-writable resistance-switching memory with balanced series stack
JP5091999B2 (ja) * 2010-09-24 2012-12-05 シャープ株式会社 半導体記憶装置
KR20120063136A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동방법
US8345472B2 (en) * 2010-12-21 2013-01-01 Intel Corporation Three-terminal ovonic threshold switch as a current driver in a phase change memory
US9153319B2 (en) * 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
US8934292B2 (en) * 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
JP2014032724A (ja) * 2012-08-03 2014-02-20 Sharp Corp 半導体記憶装置
JP5911814B2 (ja) * 2012-09-12 2016-04-27 株式会社東芝 抵抗変化メモリ
CN104871314B (zh) * 2012-12-25 2019-03-08 索尼半导体解决方案公司 存储元件和存储装置
US10186658B2 (en) * 2012-12-26 2019-01-22 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing memory device
US8987699B2 (en) * 2013-01-18 2015-03-24 Macronix International Co., Ltd. Conductive bridge resistive memory device and method of manufacturing the same
US8995167B1 (en) * 2013-02-01 2015-03-31 Adesto Technologies Corporation Reverse program and erase cycling algorithms
US9373399B2 (en) * 2013-07-22 2016-06-21 Micron Technology, Inc. Resistance variable element methods and apparatuses
KR102179275B1 (ko) * 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
TWI584283B (zh) * 2014-07-16 2017-05-21 東芝股份有限公司 非揮發性記憶裝置及其控制方法
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9672907B2 (en) * 2015-01-27 2017-06-06 Brocere Electronics company limited Controlling both current and voltage of resistive random access memory device
US9570167B2 (en) * 2015-02-23 2017-02-14 Micron Technology, Inc. Apparatuses and methods of reading memory cells
US10002665B1 (en) * 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076878A (ja) * 1998-08-25 2000-03-14 Toshiba Corp 不揮発性半導体記憶装置
CN101989454A (zh) * 2009-08-03 2011-03-23 索尼公司 半导体存储器件及其操作方法
JP2011187145A (ja) * 2010-03-11 2011-09-22 Sony Corp 不揮発性記憶装置及びデータ書き込み方法
US20140063896A1 (en) * 2012-08-30 2014-03-06 SK Hynix Inc. Nonvolatile memory apparatus and method for driving the same
WO2016072173A1 (ja) * 2014-11-06 2016-05-12 ソニー株式会社 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
CN106033679A (zh) * 2015-03-12 2016-10-19 华邦电子股份有限公司 电阻式存储器及量测该电阻式存储器的量测系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李德君;代月花;陈军宁;柯导明;胡媛;: "阻变型非易失性存储器单元电路结构设计与Spice仿真", 现代电子技术 *

Also Published As

Publication number Publication date
TW201901666A (zh) 2019-01-01
KR102471567B1 (ko) 2022-11-29
US20200098425A1 (en) 2020-03-26
JP2018195365A (ja) 2018-12-06
US11024376B2 (en) 2021-06-01
WO2018212082A1 (ja) 2018-11-22
KR20200008998A (ko) 2020-01-29
TWI773757B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
CN111263963B (zh) 用于读取和写入优化的解码器电路中的电阻和栅极控制
KR102264162B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9595325B2 (en) Apparatus and methods for sensing hard bit and soft bits
US20100103723A1 (en) Nonvolatile memory apparatus
US8817515B2 (en) Nonvolatile semiconductor memory device
WO2006134732A1 (ja) 半導体記憶装置
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
US10402098B2 (en) Nonvolatile memory apparatus and verification write method thereof for reducing program time
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
TW201703045A (zh) 記憶體裝置、記憶體系統及記憶體控制方法
US11100990B2 (en) Memory device for avoiding multi-turn on of memory cell during reading, and operating method thereof
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
US10311921B1 (en) Multiple-mode current sources for sense operations
KR20210036457A (ko) 메모리 장치 및 메모리 장치의 동작방법
TW202101450A (zh) 用於減輕讀取干擾的非揮發性記憶體裝置以及使用其的系統
US11139028B2 (en) Nonvolatile memory apparatus for mitigating disturbances and an operating method of the nonvolatile memory apparatus
US9472276B1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
JP5774154B1 (ja) 抵抗変化型メモリ
CN117751408A (zh) 存储器模块
CN115398537A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191224