CN104871314B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN104871314B
CN104871314B CN201380066176.0A CN201380066176A CN104871314B CN 104871314 B CN104871314 B CN 104871314B CN 201380066176 A CN201380066176 A CN 201380066176A CN 104871314 B CN104871314 B CN 104871314B
Authority
CN
China
Prior art keywords
ion source
memory element
source layer
layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380066176.0A
Other languages
English (en)
Other versions
CN104871314A (zh
Inventor
清宏彰
大场和博
野野口诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN104871314A publication Critical patent/CN104871314A/zh
Application granted granted Critical
Publication of CN104871314B publication Critical patent/CN104871314B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本技术提供了存储元件和存储装置，它们使得能够提高在低电流写入时的电阻值保持性能。本技术的存储元件包括依次布置的第一电极、存储层和第二电极。所述存储层包括离子源层和电阻变化层。所述离子源层含有：从元素周期表的第4族、第5族和第6族之中选出的至少一种过渡金属元素；从碲(Te)、硫(S)和硒(Se)之中选出的至少一种硫族元素；以及硼(B)和碳(C)中的至少一种。所述电阻变化层具有通过向所述第一电极和所述第二电极施加电压而被改变的电阻。

Description

存储元件和存储装置
技术领域
本发明涉及存储元件和存储装置，它们能够利用含有离子源层的存储层的电学特性的变化而将信息存储于它们之内。
背景技术
作为数据存储用的半导体非易失性存储器，通常使用NOR(“或非门”)闪存或NAND(“与非门”)闪存。在这些半导体非易失性存储器中，通过存储元件和驱动晶体管的小型化来实现大容量。然而，因为写入和擦除时需要大的电压且向浮动栅极中注入的电子数量受到限制，所以小型化局限的存在已被指出。
当前，诸如电阻式随机存取存储器(ReRAM：resistance random access memory)和相变式随机存取存储器(PRAM：phase-change random access memory)等可变电阻存储器已经被提出而作为可能会超越小型化局限的下一代非易失性存储器(例如，参见专利文献PTL 1和非专利文献NPL1)。这些存储器各者均具有包括位于两个电极之间的电阻变化层的简单结构。可以认为，利用热量或电场使原子或离子移动从而形成传导路径，且因此，电阻变化层的电阻值发生改变从而执行写入和擦除。具体地，使用了过渡金属元素、硫族元素和能够容易地致使离子传导的铜(Cu)的存储元件已经被披露(例如，参见专利文献PTL 2)。
如上所述，在利用电阻变化来执行写入和擦除的存储器中实现大容量化的方法的示例包括上述将存储器小型化的方法。
引用文献列表
专利文献
PTL 1：日本未经审查的专利申请公开第2006-196537号
PTL 2：日本未经审查的专利申请公开第2005-322942号
非专利文献
NPL 1：Waser,et al.,Advanced Material,21p2932(2009)
发明内容
然而，在小型化的存储器中，晶体管的驱动电流减小了。因此，随着存储器被小型化，写入用的电流(写入电流)也减小了。于是，低电阻状态的电阻值不利地增大了，且难以保持该电阻值。
鉴于此，所期望的是，提供能够提高低电流写入时的电阻值的保持性能的存储元件和存储装置。
本技术的实施例提供了一种存储元件，其包括依次布置的第一电极、存储层和第二电极。所述存储层包括离子源层和电阻变化层。所述离子源层含有：从元素周期表中的第4族、第5族和第6族中选出的至少一种过渡金属元素；从碲(Te)、硫(S)和硒(Se)中选出的至少一种硫族元素；以及硼(B)和碳(C)中的至少一种。所述电阻变化层具有通过向所述第一电极和所述第二电极施加电压而发生改变的电阻。
在根据本发明实施例的存储元件中，当向初始状态(高电阻状态)下的该元件施加“正向”(例如，所述第一电极侧是负电位，且所述第二电极侧是正电位)的电压脉冲或电流脉冲时，所述离子源层中所含有的所述金属元素(例如，所述过渡金属元素)被离子化，且离子化后的所述金属元素在所述存储层中(例如，在所述电阻变化层中)扩散。因此，氧化态较低的低电阻部分(传导路径)被形成，从而使所述电阻变化层的电阻减小(记录状态)。当所述电阻变化层是由氧化物形成时，通过所述金属元素在所述离子源层中的扩散而形成了所述传导路径，或者通过氧离子向所述离子源层中的移动而在所述电阻变化层中生成了氧缺陷从而在所述存储层中形成氧化态较低的所述传导路径，这造成所述电阻变化层的电阻减小(记录状态)。当向低电阻状态下的该元件施加“负向”(例如，所述第一电极侧是正电位，且所述第二电极侧是负电位)的电压脉冲时，所述电阻变化层中的所述金属离子向所述离子源层移动，或所述氧离子从所述离子源层移动，这造成所述传导路径中的所述氧缺陷的减少。结果，含有所述金属元素的所述传导路径消失，且所述电阻变化层进入高电阻状态(初始状态或擦除状态)。
本技术的实施例提供了一种存储装置，其包括：多个存储元件，各所述存储元件包括依次布置的第一电极、存储层和第二电极，所述存储层包括离子源层；以及脉冲施加部，其被构造成有选择地向所述多个存储元件施加电压脉冲或电流脉冲。所述存储装置使用了本技术上述实施例的存储元件作为所述多个存储元件中的各者。
在本技术实施例的存储元件或本技术实施例的存储装置中，通过将硼(B)和碳(C)中的至少一种添加到由从元素周期表中的第4族、第5族和第6族中选出的至少一种过渡金属元素以及从碲(Te)、硫(S)和硒(Se)中选出的至少一种硫族元素形成的所述离子源层中，能够使所述传导路径的状态变得稳定。
在本技术实施例的存储元件或本技术实施例的存储装置中，硼(B)和碳(C)中的至少一种被用作所述离子源层的组分材料。因此，能够使所述传导路径的状态稳定化，从而提高低电流写入时的所述电阻变化层的电阻值的保持性能。顺便提及地，这里所说明的效果不是限制性的。利用本技术实现的效果可以是本发明中所说明的一个或多个效果。
附图说明
图1是图示了根据本发明实施例的存储元件的结构的截面图。
图2是图示出使用了图1中的存储元件的存储单元阵列的结构的截面图。
图3是上述存储单元阵列的平面图。
图4是图示了本发明的实验例1中在温度加速保持试验前后的电导值变动的特性图。
图5是被用作本发明的实验结果(实验1到6)的评估基准的写入电流和保持成功率的特性图。
图6是图示了在本发明的各实验例中硼含量与保持成功率之间的关系的特性图。
图7是图示了实验3中的写入电流值和保持成功率的特性图。
图8是图示了实验4中的写入电流值和保持成功率的特性图。
图9是图示了实验5中的写入电流值和保持成功率的特性图。
图10是图示了实验6中的写入电流值和保持成功率的特性图。
图11是被用作本发明的实验结果(实验7到11)的评估基准的写入电流和保持成功率的特性图。
图12是图示了在本发明的各实验例中写入电流值与保持成功率之间的关系的特性图。
图13是图示了在实验7中碳含量与保持成功率之间的关系的特性图。
图14是图示了在实验8中写入电流值与保持成功率之间的关系的特性图。
图15是图示了在实验11中写入电流值与保持成功率之间的关系的特性图。
图16是图示了在实验13中初始电阻分布的特性图。
具体实施方式
以下，将参照附图按照下列顺序来说明本发明的实施例。
1.实施例
1-1.存储元件
1-2.存储装置
2.实验例
实施例
1-1.存储元件
图1图示了根据本发明实施例的存储元件1的截面结构。存储元件1包括依次布置的下电极10(第一电极)、存储层20和上电极30(第二电极)，存储层20包括离子源层21。
例如，下电极10可以被设置于如稍后将要说明的包括互补金属氧化物半导体(CMOS：complementary metal oxide semiconductor)电路的硅基板41(图2)上，且下电极10可以充当与该CMOS电路部相连的连接部。下电极10可以由半导体工艺中所用的布线材料形成，该布线材料例如是钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物。当下电极10是由诸如Cu等能够致使电场中发生离子传导的材料形成时，由Cu等制成的下电极10的表面可以被覆盖有诸如W、WN、氮化钛(TiN)和氮化钽(TaN)等不太会引起离子导电和热扩散的材料。
存储层20具有如下的结构：其中离子源层21和电阻变化层22从上电极30侧依次地堆叠着。离子源层21含有能够在电阻变化层22中形成传导路径的元素(可移动元素)。
离子源层21含有上述的可移动元素，且在这种情况下，离子源层21被设置成与上电极30接触。能够通过施加电场来使所述可移动元素阳离子化或阴离子化，且阳离子化的或阴离子化的可移动元素移动到电阻变化层22，从而形成传导路径。能被阳离子化的可移动元素的示例可以包括过渡金属元素，特别是元素周期表中的第4族元素(钛(Ti)、锆(Zr)和铪(Hf))、第5族元素(钒(V)、铌(Nb)和钽(Ta))和第6族元素(铬(Cr)、钼(Mo)和钨(W))。能被阴离子化的可移动元素的示例可以包括元素周期表中的第16族元素，特别是诸如碲(Te)、硫(S)和硒(Se)等硫族元素。上述的过渡金属元素在硫族基质中是相对化学稳定的，这提高了在与硫族元素相接触的状态下的传导路径的稳定性。本实施例中的离子源层21含有一种或两种或更多种阳离子元素和阴离子元素。
而且，在本实施例中，离子源层21含有硼(B)或碳(C)。此外，离子源层21可以优选地含有氧(O)或氮(N)。这是因为离子源层21的电阻值通过含有O或N而增大，且电阻值(具体地，对于多值化(multi-valuing)而言很重要的中间电阻值)的可控性被相应地提高了。
在离子源层21中，上述的过渡金属元素、硫族元素和O(或N)相互结合以便形成金属硫族化物氧化物层。所述金属硫族化物氧化物层(或金属硫族化物氮化物层)主要具有非晶结构，且充当离子供给源。
在存储元件1中，当在下电极10与上电极30之间施加预定电压时，电阻变化层22的电阻值发生改变。具体地，当在下电极10与上电极30之间施加电压时，上述过渡金属元素从离子源层21移动到电阻变化层22从而形成传导路径。或者，电阻变化层22中的氧离子移动到离子源层21侧从而在电阻变化层22中形成金属传导路径(写入状态、低电阻状态)。
含有上述过渡金属元素的传导路径与其他过渡金属元素相比较而言在离子源层21附近和在电阻变化层22中是化学稳定的，且含有上述过渡金属元素的传导路径容易产生中间氧化态，且容易维持该态。此外，由所述过渡金属元素形成的传导路径及其附近可以得到三种状态，即，具有低电阻值的金属状态、具有中间电阻值的硫族化合物状态和具有高电阻值的氧化物状态。电阻变化层22可以具有稳定的中间电阻值，因为电阻变化层22的电阻值是由这三种状态的混合状态而确定的。此外，中间电阻值的保持性能被提高了，因为在硫族元素和传导路径彼此接触的状态下化学稳定性高。
当在写入状态下执行保持加速时，氧离子可以从离子源层21扩散到电阻变化层22，这些氧离子与构成传导路径的过渡金属元素再结合，从而增大电阻变化层22的电阻值，这会导致写入信息的丢失。或者，构成传导路径的过渡金属元素扩散到离子源层21，且电阻变化层22的电阻值相应地增大了，这会导致写入信息的丢失。
当B或C被用于离子源层21中时，这些元素起到如下的作用。存储元件1中的写入信息的丢失是由于过渡金属元素与从离子源层21扩散到电阻变化层22的上述氧离子的再结合从而造成电阻值增大所引起的，或者是由于构成传导路径的过渡金属元素扩散到离子源层21所引起的。当B或C被添加到离子源层21中时，因为原子半径(或离子半径)小，所以构成离子源层21的非晶结构变得致密，并且虽然不是完全清楚，但是构成传导路径的过渡金属元素的扩散和氧的扩散被抑制了。因此，电阻变化层22的电阻值的保持性能得到提高。顺便提及地，虽然即使当B或C在离子源层21中的含量小时也能获得上述效果，但是，B的具体含量可以优选地是3at％(原子百分比)以上且40at％以下。C的具体含量可以优选地是3at％以上且35at％以下。
需要注意的是，在不损害本发明的效果的范围内，离子源层21可以含有不同于上述元素的其他元素，例如，锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)或硅(Si)。如上所述，在用低电流进行写入时，电阻变化层22的电阻值的变化很小。此外，为了实现多元记录，多个元件间的相对于各栅极电压的电阻值的变动(电导值的变动)可以优选地较小，且伴随着该栅极电压的电导值的变化可以优选地较平缓。上述元素作为添加元素是较佳的，因为上述元素不会损害伴随栅极电压的电导值的平缓变化。
出于相同的原因，离子源层21可以优选地不含有铜(Cu)、铝(Al)、银(Ag)和锌(Zn)。这是因为Cu、Al、Ag和Zn在施加电压时的迁移率高，且因此容易造成电阻值的变动，并且如果含有Cu、Al、Ag或Zn，那么就难以维持传导路径。顺便提及地，本发明并不是要从本实施例的离子源层21中完全消除Cu、Al、Ag和Zn的含量，而是在不会损害本发明的效果的范围内(例如，10at％以下)，本实施例中的离子源层21可以含有Cu、Al、Ag和Zn。
此外，离子源层21可以含有如下的金属元素：所述金属元素与氧的结合能低于氧与元素周期表中的第4族、第5族和第6族的上述过渡金属元素的结合能。这样的金属元素的示例可以包括钒(V)、铌(Nb)、铬(Cr)、钼(Mo)、钨(W)、钌(Ru)、钯(Pd)、铂(Pt)、镍(Ni)和金(Au)。它们的具体添加量是3at％以上且10at％以下。
在离子源层21中含有过渡金属元素的存储元件1中，可以利用工艺中所生成的热量、或者退火处理等使离子源层21中所包含的过渡金属元素的氧化加速。氧化的过渡金属元素在离子源层21与电阻变化层22之间形成过渡金属元素氧化物膜，这导致了与记录有关的脉冲时间的延长。在本实施例中，将适当量的上述金属元素添加到离子源层21中能够抑制过渡金属氧化物的生长。这是因为在离子源层21中形成了过渡金属元素和上述金属元素的结合，或者形成了过渡金属元素、上述金属元素和氧的结合。这抑制了离子源层21中的过渡金属元素和氧的移动的减弱，且抑制了记录脉冲宽度的增大。需要注意的是，要被添加到离子源层21中的上述金属元素可以是一种或者可以是两种以上的组合，只要它们的添加量在3at％以上且10at％以下即可。
电阻变化层22含有氧化物、氮化物和氧氮化物中的至少一种，且被设置成与下电极10接触。当在下电极10与上电极30之间施加预定电压时，电阻变化层22的电阻值发生改变。电阻变化层22的材料的示例可以包括氧化硼(BOx)和氧化硅(SiOx)。需要注意的是，电阻变化层22中的B(或Si)不一定被全部氧化，而是可以被部分氧化。
此外，除了上述列举的BOx和SiOx之外，电阻变化层22的其他材料没有特别的限制，只要该层在初始状态下具有例如大约几MΩ至大约几百GΩ的高电阻即可。例如，在金属氧化物被用作电阻变化层22的材料的情况下，具有高电阻(即，可以形成具有大带隙的金属氧化物)的Zr、Hf、Al、稀土元素等可以优选地被用作金属元素。此外，在使用金属氮化物的情况下，类似于金属氧化物的情况，可以优选地使用Zr、Hf、Al、稀土元素等，因为能够实现大约几MΩ至大约几百GΩ的电阻值，且因为在擦除操作时传导路径通过氧的移动而被氧化从而容易增大电阻。而且，同样地，在使用金属氧氮化物的情况下，较佳的是，可以使用能够实现大约几MΩ至大约几百GΩ的电阻值的金属元素。
电阻变化层22可以具有足以实现上述几MΩ至几百GΩ的元件电阻的膜厚，例如，可以具有大约1nm至大约10nm的膜厚。膜厚的适当值是依赖于元件的尺寸或离子源层21的电阻值而发生改变的。
用于形成电阻变化层22的材料可以含有下列添加元素。该添加元素的示例可以包括W、Hf、C、Si、镁(Mg)、钽(Ta)、碳(C)、铜(Cu)、镍(Ni)、锆(Zr)和钆(Gd)。
此外，电阻变化层22不必是特意形成的。在存储元件1的制造工艺中，离子源层21中所包含的过渡金属元素和氧结合，那么相当于电阻变化层22的氧化物膜自然就被形成于下电极10上。或者，通过施加擦除方向上的电压偏置而形成的氧化物膜相当于电阻变化层22。
虽然将类似于下电极10的众所周知的半导体布线材料用于上电极30，但是，稳定的、甚至经过后退火也不会与离子源层21发生反应的材料可以是优选的。
在本实施例的存储元件1中，当通过下电极10和上电极30从未图示的电源电路(脉冲施加部)施加电压脉冲或电流脉冲时，存储层20的电学特性(电阻值)发生改变，这使得能够写入信息、擦除信息和读取信息。下面将具体地说明操作。
首先，向具有高电阻初始状态的存储元件1施加正电压以使得例如上电极30可以变成正电位且下电极10侧可以变为负电位。因此，由于离子源层21中的过渡金属元素被离子化且被离子化的过渡金属元素向下电极10侧移动或由于氧离子从下电极10侧移动而造成了下电极10侧的阴极反应，所以在下电极与电阻变化层22之间的界面上发生还原反应。结果，在电阻变化层22中生成了氧缺陷浓度增大的部分或氧化态较低的部分，这导致在电阻变化层22中形成了传导路径。换言之，电阻变化层22的电阻值变得比初始状态(高电阻状态)下的电阻值低(低电阻状态)。
此后，即使当除去该正电压从而消除施加给存储元件1的电压时，也维持了低电阻状态。结果，信息被写入。在只能写入一次的存储装置(即，可编程只读存储器(PROM))的情况下，只能通过上述的记录步骤来完成记录。
另一方面，在应用于可擦除存储装置(即，随机存取存储器(RAM)、电可擦除可编程只读存储器(EEPROM)等)时添加了擦除步骤。在擦除步骤中，向存储元件1施加负电压，以使得例如上电极30可以变成负电位且下电极10侧可以变为正电位。结果，在形成于电阻变化层22中的传导路径附近(具体地，传导路径的用于构成该传导路径的氧缺陷浓度较高的一部分，或传导路径的氧化态较低的一部分)因为阳极反应而使过渡金属离子被氧化，且然后被氧化的过渡金属离子移动到离子源层21侧。或者，氧离子从离子源层21移动到电阻变化层22中的传导路径的附近，这使传导路径的氧缺陷浓度减小或者使氧化态升高。结果，传导路径被切断，且电阻变化层22的电阻值从低电阻状态改变到高电阻状态。
此后，即使当除去该负电压来消除施加给存储元件1的电压时，也维持了高电阻状态。结果，写入信息被擦除。重复这样的步骤使得能够在存储元件1中重复实施信息写入和写入信息的擦除。
在如上所述的存储元件1中，例如，当高电阻值的状态与信息“0”相关联且低电阻值的状态与信息“1”相关联时，可以在利用正电压施加而进行的信息记录步骤中将信息“0”改变成信息“1”，且可以在利用负电压施加而进行的信息擦除步骤中将信息“1”改变成信息“0”。需要注意的是，用于使存储元件的电阻减小的操作与写入操作相关联，且用于使存储元件的电阻增大的操作与擦除操作相关联；然而，上述关联关系可以被反过来定义。
在本实施例中，在写入过程中通过控制向下电极10侧施加的偏置电或者通过控制限制电阻或MOS晶体管的栅极电压，就可以调节写入电流以便控制所谓的“写入电阻”，且因此，中间电阻值(写入电导值)就是可调节的。此外，在擦除操作时，通过调节偏置电压的大小、限制电阻或与MOS晶体管的栅极电压对应的电流值，就可以控制中间电阻值。因此，除了可以实现二元存储(binary memory)之外，还可以实现多元存储(multi-value memory)。
例如，能够在“0”和“1”这两个电阻值之间调节中间电阻值，且添加两个级别就获得了电阻值“00”、“01”、“10”和“11”，这使得能够实现四元记录。换言之，当调节在写入和擦除过程中所施加的电压来控制中间电阻值时，对于一个元件，两位(四元制)、三位(八元制)等多元记录成为可能。结果，存储元件1的容量增大到两倍或三倍。
下面说明根据本实施例的存储元件1的制造方法。
首先，在包括CMOS电路的基板上形成由例如TiN制成的下电极10，该CMOS电路例如是被形成于基板上的选择晶体管。此后，如果必要的话，通过反溅射等从下电极10的表面上清除氧化物等。随后，例如，在下电极10上形成具有2nm膜厚的硼(B)膜之后，利用氧等离子体对该硼膜进行氧化以便形成将会充当电阻变化层22的氧化硼(BOx)膜。然后，在溅射装置中使用由与从离子源层21到上电极30的各层材料相适应的组分构成的靶并且更换这些靶，以便相继地形成从离子源层21到上电极30的各层。电极直径是50nmφ以上到300nmφ以下。在使用组分元素的靶的同时就形成了合金膜。
在形成上电极30之后，形成要被连接至上电极30的布线层(未图示)，且把用来获得所有存储元件1的公共电位的接触部接好。此后，对堆叠膜进行后退火处理。以这种方式，完成了图1所示的存储元件1。
在存储元件1中，当如上所述地向上电极30和下电极10施加电压以便上电极30和下电极10变成正电位或负电位时，在电阻变化层22中就形成了传导路径。或者，在电阻变化层22由氧化物形成的情况下，电阻变化层22中的氧被离子化且被离子化的氧移动到离子源层21，这导致了电阻变化层22中的氧缺陷。电阻变化层22的电阻值被相应地降低，且写入被执行。然后，向上电极30和下电极10施加与写入时所施加的电压极性相反的极性的电压，这导致被形成于电阻变化层22中的传导路径的金属元素的离子化，且被离子化的金属元素移动到离子源层21。或者，氧离子从离子源层21移动到电阻变化层22(具体地，传导路径部分)。这导致氧缺陷浓度的减小或氧化态的升高从而切断传导路径。结果，电阻变化层22的电阻值增大以便执行擦除。
如上所述，在被代表性地小型化的存储元件中，晶体管的驱动电流减小且写入用的驱动电流减小。因此，电阻变化层22的电阻值的变动减小。具体地，低电阻状态下的电阻值更大程度地增加，且低电阻状态与高电阻状态之间的电阻值的间隔(电阻间隔)减小。因此，随着存储元件被小型化，多元记录的电阻控制变得更加困难。
具体地，为了实现多元操作，需要以狭窄的电阻间隔对被划分为四个级别(2位/单元)或八个级别(3位/单元)的中间电阻值进行控制。因此，为了实现多元记录，重要的是，保证最大驱动电流与能够写入和能够保持的最小电流值之间的足够余量。例如，当能够保持的最小电流值为50μA的存储元件的最大驱动电流是50μA时，多元记录基本上是不可能的。
依赖于所要使用的工艺的小型化程度或所要使用的存储元件的种类来确定存储元件的最大驱动电流。如上所述，驱动电流通常会随着存储元件的小型化而趋向于减小。另一方面，最小驱动电流依赖于存储层。
在本实施例的存储元件1中，作为构成存储层20的离子源层21的材料，使用了元素周期表中的第4族、第5族和第6族的过渡金属元素中的任何元素，且使用了硫族元素，且还使用了硼(B)或碳(C)。构成离子源层21的非晶结构因为B和C的原子半径(和离子半径)小而变得致密。因此，抑制了构成传导路径的过渡金属元素向离子源层21的扩散或氧离子从离子源层21向电阻变化层22的扩散。
如上所述，在本实施例中，B或C被用作离子源层21的材料。因此，抑制了过渡金属元素向离子源层21的扩散或氧的扩散，这提高了以低电流对存储元件1执行写入时的电阻值保持性能。
此外，低电流时的写入电阻值的保持性能得到了提高，这使得能够将电阻值保持在电阻变化层22的低电阻状态与高电阻状态之间的级别处(中间电阻值)。因此，处于低电阻状态与高电阻状态之间的中间电阻值的可控性得到提高，且因此提供了适应于多元记录的存储装置。
需要注意的是，作为本实施例的离子源层21的组分元素，可以使用B和C的组合。因此，进一步提高了在低电流下对存储元件1进行写入时的电阻值的保持性能。
而且，可以将如下的金属元素添加到离子源层21中：该金属元素与氧的结合能低于氧与元素周期表中的第4族、第5族和第6族的过渡金属元素(具体地，Hf)的结合能。具体地，例如，可以添加3at％以上且10at％以下的V、Nb、Cr、Mo、W、Ru、Pd、Pt、Ni和Au以便抑制记录脉冲宽度的增大。
1-2.存储装置
多个上述的存储元件1可以以直线的方式或以矩阵的方式被布置着从而构成存储装置(存储器)。这个时候，如有需要，将元件选择用MOS晶体管或二极管连接至各存储元件1从而构成存储单元，且进一步通过布线将该存储单元连接至读出放大器、地址解码器、写入擦除读取电路等就足够了。
图2和图3各者图示了其中多个存储元件1以矩阵的方式被布置着的存储装置(存储单元阵列2)的示例，这里，图2图示了该存储装置的截面构造，且图3图示了该存储装置的平面构造。在存储单元阵列2中，针对于各存储元件1，被连接至下电极10侧的布线和被连接至上电极30侧的布线被设置成彼此相交，且例如，各存储元件1被设置于上述两种布线的各交叉点的附近。
各存储元件1共用电阻变化层22、离子源层21和上电极30。换言之，电阻变化层22、离子源层21和上电极30每一者是由各存储元件1所共同拥有的层(同一层)构成。上电极30充当各邻近单元所共同拥有的平板电极PL。
另一方面，下电极10被分别地设置于各存储单元上从而与邻近单元是电分离的，且各存储单元的存储元件1被界定在与各下电极10对应的位置处。下电极10被连接至相应的单元选择用MOS晶体管Tr，且各存储元件1被设置于MOS晶体管Tr的上方。
MOS晶体管Tr由栅极电极44和源漏区域43构成，栅极电极44和源漏区域43被形成于由基板41中的元件隔离层42彼此隔离开的区域中。侧壁绝缘层被形成于栅极电极44的壁表面上。栅极电极44还充当字线WL，该字线WL是存储元件1的地址布线中的一种。MOS晶体管Tr的源漏区域43中的一者通过插塞层45、金属布线层46和插塞层47而被电连接至存储元件1的下电极10。MOS晶体管Tr的源漏区域43中的另一者通过插塞层45而被连接至金属布线层46。金属布线层46被连接至位线BL(参见图3)，该位线BL是存储元件1的地址布线中的另一种。顺便提及地，在图3中，用链线示出了MOS晶体管Tr的有源区域48，并且接触部51被连接至存储元件1的下电极10，且接触部52被连接至位线BL。
在存储单元阵列2中，利用字线WL使MOS晶体管Tr的栅极进入导通(ON)状态，且向位线BL施加电压，然后通过MOS晶体管Tr的源漏区域向所选择的存储单元的下电极10施加电压。这里，当被施加给下电极10的电压的极性与上电极30(平板电极PL)的电位相比较而言是负电位时，存储元件1的电阻值转变为如上所述的低电阻状态。结果，信息被写入到所选择的存储单元中。接着，当与上电极30(平板电极PL)的电位相比较而言是正电位的电压被施加给下电极10时，存储元件1的电阻值再次转变为高电阻状态。结果，已写入至所选择的存储单元中的信息被擦除。为了读出所写入的信息，例如，由MOS晶体管Tr选择存储单元，且向所选择的单元施加预定电压或预定电流。通过被连接至位线BL或平板电极PL的末端的读出放大器等检测出此时依赖于存储元件1的电阻状态而发生变化的电流或电压。需要注意的是，让要被施加给所选择的存储单元的所述电压或所述电流小于能够使存储元件1的电阻值的状态发生转变的电压等的阈值。
根据本实施例的存储装置适用于如上所述的各种各样的存储装置。例如，该存储装置可以适用于诸如下列之类的任何存储器类型：只允许写入一次的PROM；电可擦除EEPROM；以及能够以高速进行写入、擦除和读取的所谓RAM等。
2.实验例
下面说明本发明的具体实验例。
实验1
使用存储元件1的上述制造方法来制备各样品(实验例1)。首先，在利用反溅射来清洁与基层内的晶体管合并的、且由TiN制成的下电极10之后，形成具有2nm膜厚的B膜，且利用等离子体氧化来形成BOx膜以充当电阻变化层22。然后，在流量比例如为氩气(sccm)/氧气(sccm)＝75/5的氩气(Ar)与氧气相混合而得到的处理气体中，让由原子百分比为50％的Hf和原子百分比为50％的Te形成的离子源层21经受反应溅射。结果，形成了具有45nm膜厚的HfTe-Ox膜。随后，形成具有30nm膜厚的W膜以充当上电极30。最后，在320℃下进行两个小时的热处理之后，执行图形化从而制备出存储元件1(实验例1)。在下面，按照“下电极/电阻变化层/离子源层/上电极”的顺序图示了该样品的组成。需要注意的是，在该样品中，电阻变化层的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例1)TiN/B-Ox/Hf50Te50-Ox/W
制备出由上述样品(实验例1)构成的存储单元阵列2(每个是60位)然后执行写入操作。具体地，通过将写入电压设定为3.8V、将写入脉冲宽度设定为10μs且调节MOS晶体管的栅极电压，使写入电流在从2μA到35μA的范围内变化，并且读出每个写入电流值下的电导值。随后，进行温度加速保持试验(150℃、1小时)，以便测量出在温度加速保持试验(以下，简称为保持试验)前后的每个样品的电导值的变化。
图4图示了在11μA的写入电流下在保持试验前后的实验例1的电导值的分布。该图中由短划线包围的区域表明了保持试验前后的电导值的变化，即，表明了在±25％内的电阻值变化。这里，±25％以内的电阻值变化被认为是保持成功示例。图5图示了在每个写入电流值下、实验例1的电阻值的保持成功率的图。这里，假设在保持成功率是60％以上的情况下的电流值是能够保持的最小写入电流值(以下，简称为最小电流值)，实验例1中的最小电流值是11μA。
实验2
接着，除了按如下所述地改变了离子源层21的膜结构以外，通过与实验1中的步骤相同的步骤来制备样品(实验例2-1到2-6)。在这个实验中，在写入(11μA的写入电流)之后进行保持试验(150℃、1小时)，测量出保持试验前后的电阻值，且计算各样品的保持成功率。作为各样品中的离子源层21的组成，将Hf:Te设定为1:1，将B的含量设定为原子百分比3％、8％、25％、34％、40％和46％。需要注意的是，利用IPC发射光谱分析方法精确地测量B的比例。此外，电阻变化层22的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例2-1)TiN/B-Ox/B3Hf48.5Te48.5-Ox/W
(实验例2-2)TiN/B-Ox/B8Hf46Te46-Ox/W
(实验例2-3)TiN/B-Ox/B25Hf37.5Te37.5-Ox/W
(实验例2-4)TiN/B-Ox/B34Hf33Te33-Ox/W
(实验例2-5)TiN/B-Ox/B40Hf35Te35-Ox/W
(实验例2-6)TiN/B-Ox/B46Hf27Te27-Ox/W
图6图示了在11μA的写入电流下、实验1(实验例1)的样品和这个实验(实验例2-1到2-6)的样品的电阻值的保持成功率的图。从图6中能够发现，通过将B添加到离子源层21中，提高了保持成功率。这是因为氧离子很难扩散到高电阻层22，且传导路径与氧离子的结合(氧化)被抑制了。然而，在离子源层21中，更多含量的B不是特别更好的。如图6所示，在B含量是46at％的实验例2-6中，保持成功率是0％。可以认为，这是因为离子源层21中的Hf或Te的比率极其小，且因此，能够实现操作的离子量、以及离子源层21的非晶状态或结合状态丧失。于是，离子源层21中所含有的B含量可以优选地是3at％以上且40at％以下。
实验3
然后，改变离子源层21中所含有的过渡金属元素，且计算在各写入电流值下、没有B的样品(实验例3-1到3-4)和添加有B的样品(实验例3-5到3-8)的保持成功率。除了按如下所述地改变了离子源层21的膜结构以外，通过与实验1中的步骤相同的步骤来制备样品(实验例3-1到3-8)。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例3-1)TiN/B-Ox/Zr45Te55-Ox/W
(实验例3-2)TiN/B-Ox/Ta40Te60-Ox/W
(实验例3-3)TiN/B-Ox/Cr60Te40-Ox/W
(实验例3-4)TiN/B-Ox/Cu50Te60-Ox/W
(实验例3-5)TiN/B-Ox/B10Zr40Te50-Ox/W
(实验例3-6)TiN/B-Ox/B10Ta36Te54-Ox/W
(实验例3-7)TiN/B-Ox/B10Cr54Te36-Ox/W
(实验例3-8)TiN/B-Ox/B10Cu40Te50-Ox/W
图7中的(A)到图7中的(D)图示了在各写入电流值下的实验例3-1和3-5(图7中的(A))、实验例3-2和3-6(图7中的(B))、实验例3-3和3-7(图7中的(C))以及实验例3-4和3-8(图7中的(D))的保持成功率的图。从图7中的(A)到图7中的(C)中能够发现，即使当不同于Hf的任何元素被用作离子源层21中所含有的过渡金属元素时，也能够利用B的添加而获得电阻值的保持性能的改善效果。需要注意的是，被用于实验例3-1和3-5中的Zr是与Hf一样属于元素周期表的第4族中的元素，且具有与Hf的元素属性相同的元素属性。如图7中的(A)所实际示出的，类似于Hf的情况，添加B也提高了低电流下的写入保持性能。因此，虽然没有图示，但是很容易推论出：即使当同一族中的Ti被用来代替Hf时，也能够获得相同的效果。此外，可以认为，当使用不同于Ta的、元素周期表中的第5族的任何元素，或当使用不同于Cr的、元素周期表中的第6族的任何元素时，能够获得类似的效果。
相比之下，在Cu被用于离子源层21的实验例3-4中，低电流下的电阻值的保持性能较差，且即使在添加了B的实验例3-8中，也没有提高保持性能(图7中的(D))。可以认为，这是因为Cu是容易在硫族化合物中扩散的元素，且因此，由Cu形成的传导路径容易扩散到离子源层21侧并且写入后的低电阻状态是难以保持的。因此，作为被用于离子源层21的过渡金属元素，诸如Cu等容易扩散的金属元素是不适合的，且可以优选地使用元素周期表中的第4族到第6族的元素。
实验4
然后，制备将多种过渡金属元素用于离子源层21的样品(实验例4-1到4-10)，且计算各写入电流值下的样品的保持成功率。除了按如下所述地改变了离子源层21的膜结构以外，通过与实验1中的步骤相同的步骤来制备样品。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例4-1)TiN/B-Ox/Zr10Hf40Te50-Ox/W
(实验例4-2)TiN/B-Ox/Ta10Hf40Te50-Ox/W
(实验例4-3)TiN/B-Ox/Mo10Hf45Te45-Ox/W
(实验例4-4)TiN/B-Ox/W20Hf40Te40-Ox/W
(实验例4-5)TiN/B-Ox/Cu15Hf35Te50-Ox/W
(实验例4-6)TiN/B-Ox/B15Zr5Hf35Te45-Ox/W
(实验例4-7)TiN/B-Ox/B15Ta5Hf35Te45-Ox/W
(实验例4-8)TiN/B-Ox/B10Mo10Hf35Te45-Ox/W
(实验例4-9)TiN/B-Ox/B15W15Hf25Te45-Ox/W
(实验例4-10)TiN/B-Ox/B15Cu10Hf35Te40-Ox/W
图8中的(A)到图8中的(E)图示了在各写入电流值下的实验例4-1和4-6(图8中的(A))、实验例4-2和4-7(图8中的(B))、实验例4-3和4-8(图8中的(C))、实验例4-4和4-9(图8中的(D))以及实验例4-5和4-10(图8中的(E))的保持成功率的图。如图8中的(A)到图8中的(D)所示，即使当使用了元素周期表中的第4族到第6族的任何金属元素与Hf的组合时，利用B的添加也提高了电阻值的保持性能。此外，虽然没有图示，但是结合实验3的结果就很容易推论出，不用局限于Hf，通过元素周期表中的第4族到第6族的过渡金属元素的组合，都能够同样地获得本技术的效果。
相比之下，从图8中的(E)能够发现，当Cu被用于离子源层21时，不论是否存在元素周期表中的第4族到第6族的任何金属元素，都很难保持写入后的低电阻状态。因此，诸如Cu等容易扩散的金属元素不适合于离子源层21。
实验5
然后，制备用氮(N)取代离子源层21中的氧(O)而得到的样品(实验例5-1和5-2)，且计算在各写入电流值下的样品的保持成功率。除了在形成离子源层21时使用N以取代O作为成膜气体以外，通过与实验1中的步骤相同的步骤来制备样品。具体地，例如，在实验例5-1中，在流量比例如为氩气(sccm)/氮气(sccm)＝75/5的氩气(Ar)与氮气相混合而得到的处理气体中，让由原子百分比为50％的Hf和原子百分比为50％的Te形成的离子源层21经受反应溅射。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例5-1)TiN/B-Ox/Hf50Te50-Nx/W
(实验例5-2)TiN/B-Ox/B20Hf40Te40-Nx/W
从图9中能够发现，即使当N取代O而被用于离子源层21时，通过B的添加也获得了电阻值的保持性能的改善效果。需要注意的是，在这个实验中，用N取代了离子源层21中的O；然而，容易推论出，取代方案不局限于此，且即使O和N共存，也能够获得由于添加B而得到的效果。
实验6
然后，除了将电阻变化层22的结构改变成SiOx以外，通过与实验例1中的步骤相同的步骤制备样品(实验例6-1和6-2)。具体地，在下电极10上形成具有2nm膜厚的Si膜以后，利用等离子体氧化来形成充当电阻变化层22的SiOx膜。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例6-1)TiN/Si-Ox/Hf50Te50-Nx/W
(实验例6-2)TiN/Si-Ox/B30Hf35Te35-Nx/W
从图10中能够发现，即使对于电阻变化层22使用了不同于BOx的氧化物膜，也能够获得通过将B添加到离子源层21中而获得的电阻值的保持效果。
需要注意的是，可以认为，当使用不同于氧化物的例如氮化物或碳化物作为电阻变化层22而进行写入时，也在电阻变化层22中形成了由过渡金属制成的传导路径。因此，虽然没有图示，但是可以推论出，即使当电阻变化层22是由不局限于氧化物的氮化物、氧氮化物或碳化物形成时，也能够通过将B添加到离子源层21中来抑制传导路径的扩散，并且也能够获得电阻值的保持效果。
实验7
使用存储元件1的上述制造方法来制备在离子源层21中包括C的样品(实验例7-1到7-7)。首先，在利用反溅射来清洁与基层内的晶体管合并的、且由TiN制成的下电极10之后，形成具有2nm膜厚的B膜，且利用等离子体氧化来形成充当电阻变化层22的BOx膜。然后，在流量比例如为氩气(sccm)/氧气(sccm)＝75/5的氩气(Ar)与氧气相混合而得到的处理气体中，让由原子百分比为44％的Hf和原子百分比为56％的Te形成的离子源层21经受反应溅射。结果，形成了具有45nm膜厚的HfTe-Ox膜。随后，形成具有30nm膜厚的W膜以充当上电极30。最后，在320℃下进行两个小时的热处理之后，执行图形化从而制备出存储元件1(实验例7-7)。此外，制备了其中将C(以原子百分比3％、10％、25％、30％、35％和40％)添加到上述离子源层21的组成中而得到的存储元件1的样品(实验例7-1到7-6)。在下面，按照“下电极/电阻变化层/离子源层/上电极”的顺序图示了每个样品的组成。需要注意的是，在每个样品中，电阻变化层的膜厚是2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。而且，利用X射线光电子能谱(XPS：X-ray photoelectron spectroscopy)测量法和高频电感耦合等离子体(ICP：inductivity coupled plasma)发射分析法来计算每个样品中的组成比。在XPS分析中，例如，使用了由ULVAC-PHI股份有限公司制造的Quantum 2000X射线光电子能谱装置，且测量条件如下：光源为AIkα射线(1486.6eV)；真空度为1×10-8Torr；X分析区域为200μmφ；以及分析深度为几个nm。溅射条件如下：加权电压为1kV 2×2mm；以及溅射速率为1nm/min(SiO2换算)。
(实验例7-1)TiN/B-Ox/C3Hf42.4Te54-Ox/W
(实验例7-2)TiN/B-Ox/C10Hf39.6Te50-Ox/W
(实验例7-3)TiN/B-Ox/C25Hf33Te42-Ox/W
(实验例7-4)TiN/B-Ox/C30Hf30.8Te39.2-Ox/W
(实验例7-5)TiN/B-Ox/C35Hf28.6Te36.4-Ox/W
(实验例7-6)TiN/B-Ox/C40Hf26.4Te33.6-Ox/W
(实验例7-7)TiN/B-Ox/Hf44Te56-Ox/W
制备由各个上述样品(实验例7-1到7-7)构成的存储单元阵列2(每个样品，60位)，且进行写入操作。具体地，通过将写入电压设定成3.8V、将写入脉冲宽度设定成10μs且调节MOS晶体管的栅极电压，使写入电流在从2μA到35μA的范围内变化，且读出各写入电流值下的电导值。随后，进行温度加速保持试验(150℃、1小时)，以便测量出在温度加速保持试验(以下，简称为保持试验)前后的每个样品的电导值的变化。
图11图示了在15μA的写入电流下在保持试验前后的实验例7-7的电导值的分布。该图中由短划线包围的区域表明了保持试验前后的电导值的变化，即，表明了在±10％内的电阻值变化。这里，在±10％以内的电阻值变化被认为是保持成功示例。
表1示出了在15μA和30μA电流值下的实验例7-1到7-7的保持成功率。图12图示了在15μA的写入电流下的各样品的保持成功率的图。
表1
如表1和图12所示，在其中离子源层21中不含有C的实验例7-7中，在15μA的写入电流下的保持成功率是24％，且在30μA的写入电流下的保持成功率是23％。相比之下，能够发现，当离子源层21中的C的含量被设定成3at％以上且35at％以下时，与离子源层21不含有C的情况比较而言，能够提高在15μA的写入电流下的保持成功率。图13图示了在各写入电流值下的实验例7-2和实验例7-7的电阻值的保持成功率的图，且可以发现，当适量C被用于离子源层21时，能够大幅度地提高保持成功率。需要注意的是，当在离子源层21中的C的含量是40at％时，保持成功率是0％。可以认为，这是因为离子源层21中的Hf或Te的比率减小了，且因此，能够允许操作的离子量、以及离子源层21的非晶状态或结合状态丧失。
实验8
然后，改变离子源层21中所含有的过渡金属元素，且计算在各写入电流值下的没有C的样品(实验例8-1到8-4)和添加有C的样品(实验例8-5到8-8)的保持成功率。除了按如下所述地改变了离子源层21的膜结构以外，通过与实验7中的步骤相同的步骤来制备样品(实验例8-1到8-8)。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是30nm，且上电极30的膜厚是30nm。
(实验例8-1)TiN/B-Ox/Zr40Te60-Ox/W
(实验例8-2)TiN/B-Ox/Ta40Te60-Ox/W
(实验例8-3)TiN/B-Ox/Cr60Te40-Ox/W
(实验例8-4)TiN/B-Ox/Cu50Te50-Ox/W
(实验例8-5)TiN/B-Ox/C10Zr35Te54-Ox/W
(实验例8-6)TiN/B-Ox/C10Ta36Te54-Ox/W
(实验例8-7)TiN/B-Ox/C10Cr54Te36-Ox/W
(实验例8-8)TiN/B-Ox/C10Cu45Te45-Ox/W
表2示出了在15μA和30μA的写入电流值下的实验例8-1到8-8的保持成功率。从表2中能够发现，即使当不同于Hf的元素被用作离子源层21中所含有的过渡金属元素时，也能够利用C的添加而获得电阻值的保持性能的改善效果。需要注意的是，被用于实验例8-1和8-5中的Zr是与Hf一样属于元素周期表中的第4族的元素，且类似于Hf的情况，添加C也提高了在低电流下的写入保持性能。因此，虽然这里没有图示，但是容易推论出，即使当使用了不同于Hf和Zr的元素周期表中的第4族的元素、不同于Ta的第5族的元素、或不同于Cr的第6族的元素，也能够获得与本实验例中的效果相同的效果。
表2
实验9
然后，制备其中多种过渡金属元素被用于离子源层21中的样品(实验例9-1到9-4)，且计算在各写入电流下的样品的保持成功率。除了按如下所述地改变了离子源层21的膜结构以外，通过与实验7中的步骤相同的步骤来制备样品。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚是2nm，离子源层21的膜厚是30nm，且上电极30的膜厚是30nm。
(实验例9-1)TiN/B-Ox/Ta10Hf40Te50-Ox/W
(实验例9-2)TiN/B-Ox/Cu15Hf35Te50-Ox/W
(实验例9-3)TiN/B-Ox/C15Ta5Hf35Te45-Ox/W
(实验例9-4)TiN/B-Ox/C15Cu10Hf35-Te40-Ox/W
表3示出了在15μA和30μA的写入电流值下的实验例9-1到9-4的保持成功率(％)。如表3所示，即使当元素周期表中的第4族到第6族的其他过渡金属元素(这里，Ta)与Hf组合时，也能够利用C的添加而提高电阻值的保持性能。
然而，当Cu被用于离子源层21时，保持成功率明显很低。图14图示了在各写入电流值下、类似于上述实验例9-2和9-4那样将Cu用于离子源层21的实验例8-4和8-8的保持成功率的图。以这种方式，能够发现，当将Cu添加到离子源层21中时，不论是否存在元素周期表中的第4族到第6族的过渡金属元素和C，都很难保持在以不超过30μA的低写入电流进行写入之后的低电阻状态。因此，即使当C被用于离子源层21时，诸如Cu等容易扩散的金属元素也是不适合的。
表3
实验10
然后，除了将电阻变化层22的结构改变成SiOx(或SiNx)以外，通过与实验7中的步骤相同的步骤制备样品(实验例10-1到10-4)。具体地，在下电极10上形成具有2nm膜厚的Si之后，利用O2等离子体(或N2等离子体)进行氧化(或氮化)以便形成充当电阻变化层22的SiOx(或SiNx)膜。需要注意的是，在每个样品中，电阻变化层22的膜厚的2nm，离子源层21的膜厚是30nm，且上电极30的膜厚30nm。
(实验例10-1)TiN/Si-Ox/Hf50Te50-Ox/W
(实验例10-2)TiN/Si-Ox/C30Hf35Te3-Ox/W
(实验例10-3)TiN/Si-Nx/Hf50Te50-Ox/W
(实验例10-4)TiN/Si-Nx/C30Hf35Te35-Ox/W
表4示出了在15μA和30μA的写入电流值下的实验例10-1到10-4的保持成功率(％)。从实验例10-1和10-2的结果中能够发现，即使当使用不同于BOx的氧化物膜时，也能够通过将C添加到离子源层21中而获得电阻值的保持效果。此外，从实验例10-3和10-4的结果中能够发现，在本发明的存储元件1中，即使当电阻变化层22是由氮化物制成时，类似于电阻变化层22是由氧化物制成的情况，也能够通过将C添加到离子源层21中而获得电阻值的保持效果。顺便提及地，虽然这里没有图示，但是容易推论出，即使当电阻变化层22是由与诸如Si和B等的氧化物和氮化物不同的材料(例如C)形成时，也能够获得相同的效果。
表4
实验11
然后，制备其中离子源层21由BHfTe形成的实验例11-1的样品和其中离子源层21由CBHfTe形成的实验例11-2的样品，且计算在各写入电流值下的它们的保持成功率。除了按如下所述地改变了离子源层21的膜结构以外，通过与实验7中的步骤相同的步骤制备样品(实验例11-1和11-2)。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚的2nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例11-1)TiN/B-Ox/B10Hf40Te50-Ox/W
(实验例11-2)TiN/B-Ox/C4B16Hf35Te45-Ox/W
图15图示了在各写入电流值下的实验例11-1和11-2的保持成功率的图。如图15所示，能够发现，当在类似于上述实验1到6的含有B的离子源层21(实验例11-1)中添加了C(实验例11-2)时，进一步提高了保持成功率。换言之，在离子源层21中使用B和C的组合使得能够进一步提高电阻值的保持性能。此外，容易推论出，只要其他元素的添加量落在不会防止由于C的添加而引起的离子源层21的膜结构的致密化的范围内，那么通过添加其他元素(例如，B或N)也能够获得本技术的效果。
实验12
然后，制备含有按照如下而被构造的离子源层21的样品(实验例12-1到12-4)，且测量出在各退火条件下、在30μA的写入电流值下的样品的能够记录的最小脉冲时间。具体地，在320℃(或425℃)的退火温度下制备样品之后，在晶体管的栅极电压被固定为能够使记录时的写入电流值变为30μA的值且脉冲时间被改变的同时，施加3.8V的写入电压，测量出能够记录的最小脉冲时间。这里使用的最小脉冲时间表示存储元件1的电阻值改变为初始状态下的电阻值的1/10以下而所必需的时间。每个样品的膜结构如下。需要注意的是，在每个样品中，电阻变化层22的膜厚是1.75nm，离子源层21的膜厚是45nm，且上电极30的膜厚是30nm。
(实验例12-1)TiN/BC-Ox/Mo5B12C3Hf35Te45-Ox/W
(实验例12-2)TiN/BC-Ox/Pt5B12C3Hf35Te45-Ox/W
(实验例12-3)TiN/BC-Ox/Ni5B12C3Hf35Te45-Ox/W
(实验例12-4)TiN/BC-Ox/B16C4Hf35Te45-Ox/W
表5示出了在退火(在320℃或425℃下)之后的实验例12-1到12-4的能够记录的最小脉冲时间(μs)。如表5所示，在实验例12-4(比较例)中，与在320℃下进行退火的情况相比较而言，在高温(425℃)下进行退火的情况中的最小脉冲时间大幅度地增加了。在实验例12-4中，离子源层21中不含有诸如Mo和Pt等与氧的结合能低于氧与离子源层21中所含有的过渡金属元素(这里，Hf)的结合能的金属元素。因此，可以认为，以暴露于高温条件下的方式在离子源层21与电阻变化层22之间形成过渡金属氧化物的层，这阻碍了过渡金属元素和氧向电阻变化层22的移动。最小脉冲时间的延长表明了记录速度的降低，且因此可以推论出，存储元件1的存储操作被大幅度地延迟。相比之下，在其中将Mo、Pt和Ni中的任何一者添加到离子源层21中的实验例12-1到12-3中，因退火温度而引起的脉冲时间的变化较小，且能够记录的最小脉冲时间被进一步缩短了。
表5
实验13
然后，制备其中Mo被添加到离子源层21中的样品(实验例13-1到13-7)，且测量出在各退火条件下、在30μA的写入电流值下的样品的能够记录的最小脉冲时间。具体地，在320℃(或425℃)的退火温度下制备样品之后，在晶体管的栅极电压被固定为能够使记录时的写入电流值变为30μA的值且脉冲时间被改变的同时，施加3.8V的写入电压，并且测量出能够记录的最小脉冲时间。
(实验例13-1)TiN/BC-Ox/B12.6C3.2Hf36.8Te47.4-Ox/W
(实验例13-2)TiN/BC-Ox/Mo3B12.3C3.1Hf35.7Te45.9-Ox/W
(实验例13-3)TiN/BC-Ox/Mo5B12C3Hf35Te45-Ox/W
(实验例13-4)TiN/BC-Ox/Mo8B11.6C2.9Hf33.9Te43.6-Ox/W
(实验例13-5)TiN/BC-Ox/Mo10B11.4C2.8Hf33.2Te42.6-Ox/W
(实验例13-6)TiN/BC-Ox/Mo12B11.1C2.8Hf32.4Te41.7-Ox/W
(实验例13-7)TiN/BC-Ox/Mo13.5B10.9C2.7Hf31.9Te41.0-Ox/W
表6示出了在退火(在320℃或425℃下)之后的实验例13-1到13-7的能够记录的最小脉冲时间(μS)。如表6所示，在没有添加Mo(0at％，实验例13-1)的情况下，当将退火温度设定成高温(425℃)时，最小脉冲时间被大幅度地增加了。相比之下，在3at％到10at％的Mo被添加到离子源层21中的情况下，由于退火温度的升高而引起的最小脉冲时间的增加被抑制了，且获得了与在低温(320℃)情况下的值等同的值。然而，当Mo的添加量极其大(例如，12at％以上)时，在高温退火中出现了膜的剥落。此外，如图16所示，初始电阻值从较低部分到较高部分被大范围地分布着，这不利地减小了能够记录的电导值的范围。综上所述，可以发现，Mo在离子源层21中的优选添加量是3at％以上且10at％以下。
表6
顺便提及地，虽然这里没有图示，但是即使当添加不同于Mo的元素(例如，上述的Pt、或Ni等)时，只要该元素的添加量是在与Mo的添加量相同的范围(3at％以上且10at％以下)内，那么也能够抑制由于退火温度的升高而引起的最小脉冲时间的增加。
以上，虽然已经参照实施例和实验例说明了本发明，但是本发明不局限于上述的实施例等，且可以作出各种修改。
例如，在上述的实施例和实验例中，已经具体说明了存储元件1和存储单元阵列2的结构。然而，并不是必须设置所有的层，且可以进一步设置有其他层。此外，在上述的实施例等中所说明的各层的材料、成膜方法、成膜条件等是不受限制的，且可以使用其他材料或其他成膜方法。例如，在满足多元存储器的上述组成比和所期望特性的范围内，可以将不同于上述那些元素的其他元素用于离子源层21。
而且，根据上述实施例的存储元件1可以具有其中离子源层21的位置和电阻变化层22的位置被上下互换的逆反结构。为了增大存储器容量，根据上述实施例的存储元件1可以具有与适当的二极管组合的交叉点结构/形式，且各存储元件可以沿垂直方向被堆叠着。因此，存储元件1适用于各种各样的已知的存储结构。
需要注意的是，在本说明书中所说明的效果仅仅是说明性的而不是限制性的。利用本技术实现的效果可以是除了上述那些效果以外的效果。
需要注意的是，本技术可以被构造如下。
(1)一种存储元件，其包括依次布置的第一电极、存储层和第二电极，
其中所述存储层包括：
离子源层，所述离子源层含有：从元素周期表中的第4族、第5族和第6族中选出的至少一种过渡金属元素；从碲(Te)、硫(S)和硒(Se)中选出的至少一种硫族元素；及硼(B)和碳(C)中的至少一种；以及
电阻变化层，所述电阻变化层具有通过向所述第一电极和所述第二电极施加电压而被改变的电阻。
(2)根据(1)所述的存储元件，其中所述离子源层中所含有的硼(B)的含量是3at％以上且40at％以下。
(3)根据(1)或(2)所述的存储元件，其中所述离子源层中所含有的碳(C)的含量是3at％以上且35at％以下。
(4)根据(1)至(3)中任一项所述的存储元件，其中所述离子源层含有硼(B)和碳(C)。
(5)根据(1)至(4)中任一项所述的存储元件，其中所述离子源层含有氧(O)。
(6)根据(1)至(5)中任一项所述的存储元件，其中所述离子源层含有氮(N)。
(7)根据(1)至(6)中任一项所述的存储元件，其中所述离子源层不含有铜(Cu)。
(8)根据(1)至(7)中任一项所述的存储元件，其中所述离子源层含有选自锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)和硅(Si)中的任何元素。
(9)根据(1)至(8)中任一项所述的存储元件，其中所述离子源层含有如下的金属元素：所述金属元素与氧的结合能低于所述过渡金属元素与氧的结合能，且所述金属元素能够抑制所述过渡金属的氧化物的形成。
(10)根据(9)所述的存储元件，其中所述金属元素是钼(Mo)、铂(Pt)和镍(Ni)中的至少一种。
(11)根据(9)或(10)所述的存储元件，其中所述离子源层中所含有的所述金属元素的含量是3at％以上且10at％以下。
(12)根据(1)至(11)中任一项所述的存储元件，其中所述离子源层中所含有的所述过渡金属元素是铪(Hf)。
(13)根据(1)至(12)中任一项所述的存储元件，其中所述电阻变化层含有氧(O)、氮(N)、碳(C)、硼(B)中的至少一种。
(14)根据(1)至(13)中任一项所述的存储元件，其中所述电阻变化层由氧化物、氮化物或氧氮化物形成。
(15)根据(1)至(14)中任一项所述的存储元件，其中所述电阻变化层含有选自下列元素中的任何元素的氧化物、氮化物或氧氮化物：锆(Zr)、铪(Hf)、铝(Al)、稀土元素。
(16)根据(1)至(15)中任一项所述的存储元件，其中通过向所述第一电极和所述第二电极施加电压而在所述电阻变化层中形成了含有所述过渡金属元素的低电阻部分，且电阻值是利用所述低电阻部分的形成而被改变的。
(17)根据(1)至(16)中任一项所述的存储元件，其中通过向所述第一电极和所述第二电极施加电压而在所述电阻变化层中形成了包括氧缺陷的低电阻部分，且电阻值是利用所述低电阻部分的形成而被改变的。
(18)一种存储装置，其包括：
多个存储元件，各所述存储元件包括依次布置的第一电极、存储层和第二电极；以及
脉冲施加部，所述脉冲施加部被构造成有选择地向所述多个存储元件施加电压脉冲或电流脉冲，
其中所述存储层包括：
离子源层，所述离子源层含有：从元素周期表中的第4族、第5族和第6族中选出的至少一种过渡金属元素；从碲(Te)、硫(S)和硒(Se)中选出的至少一种硫族元素；及硼(B)和碳(C)中的至少一种；以及
电阻变化层，所述电阻变化层的电阻通过向所述第一电极和所述第二电极施加电压而被改变。
本申请基于2012年12月25日、2013年7月26日和2013年11月5日向日本专利局提交的日本专利申请第2012-281395号、日本专利申请第2013-156038号和日本专利申请第2013-229393号且要求这些专利申请的优先权，因此将这些专利申请的全部内容以引用的方式并入本文中。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (17)

1.一种存储元件，其包括依次布置的第一电极、存储层和第二电极，
其中所述存储层包括：
离子源层，所述离子源层含有：从元素周期表中的第4族、第5族和第6族中选出的至少一种过渡金属元素；从碲、硫和硒中选出的至少一种硫族元素；及硼和碳中的至少一种；以及
电阻变化层，所述电阻变化层具有通过向所述第一电极和所述第二电极施加电压而被改变的电阻，
其中所述离子源层不含有铜。
2.根据权利要求1所述的存储元件，其中所述离子源层内所含有的硼的含量是3原子百分比以上且40原子百分比以下。
3.根据权利要求1所述的存储元件，其中所述离子源层内所含有的碳的含量是3原子百分比以上且35原子百分比以下。
4.根据权利要求1所述的存储元件，其中所述离子源层含有硼和碳。
5.根据权利要求1所述的存储元件，其中所述离子源层含有氧。
6.根据权利要求1所述的存储元件，其中所述离子源层含有氮。
7.根据权利要求1所述的存储元件，其中所述离子源层含有选自锰、钴、铁、镍、铂、硅中的任何元素。
8.根据权利要求1所述的存储元件，其中所述离子源层含有如下的金属元素：所述金属元素与氧的结合能低于所述过渡金属元素与氧的结合能，且所述金属元素能够抑制所述过渡金属的氧化物的形成。
9.根据权利要求8所述的存储元件，其中所述金属元素是钼、铂、镍中的至少一种。
10.根据权利要求8所述的存储元件，其中所述离子源层内所含有的所述金属元素的含量是3原子百分比以上且10原子百分比以下。
11.根据权利要求1所述的存储元件，其中所述离子源层内所含有的所述过渡金属元素是铪。
12.根据权利要求1所述的存储元件，其中所述电阻变化层含有氧、氮、碳、硼中的至少一种。
13.根据权利要求1所述的存储元件，其中所述电阻变化层由氧化物、氮化物或氧氮化物形成。
14.根据权利要求1所述的存储元件，其中所述电阻变化层含有选自下列元素中的任何元素的氧化物、氮化物或氧氮化物：锆、铪、铝、稀土元素。
15.根据权利要求1至14中任一项所述的存储元件，其中通过向所述第一电极和所述第二电极施加电压而在所述电阻变化层中形成了含有所述过渡金属元素的低电阻部分，且电阻值是利用所述低电阻部分的形成而被改变的。
16.根据权利要求1至14中任一项所述的存储元件，其中通过向所述第一电极和所述第二电极施加电压而在所述电阻变化层中形成了包括氧缺陷的低电阻部分，且电阻值是利用所述低电阻部分的形成而被改变的。
17.一种存储装置，其包括：
多个存储元件，各所述存储元件是如权利要求1至16中任一项所述的存储元件；以及
脉冲施加部，所述脉冲施加部被构造成有选择地向所述多个存储元件施加电压脉冲或电流脉冲。
CN201380066176.0A 2012-12-25 2013-12-10 存储元件和存储装置 Expired - Fee Related CN104871314B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012-281395 2012-12-25
JP2012281395 2012-12-25
JP2013-156038 2013-07-26
JP2013156038 2013-07-26
JP2013-229393 2013-11-05
JP2013229393 2013-11-05
PCT/JP2013/083029 WO2014103691A1 (ja) 2012-12-25 2013-12-10 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
CN104871314A CN104871314A (zh) 2015-08-26
CN104871314B true CN104871314B (zh) 2019-03-08

Family

ID=51020782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380066176.0A Expired - Fee Related CN104871314B (zh) 2012-12-25 2013-12-10 存储元件和存储装置

Country Status (4)

Country Link
US (2) US10418416B2 (zh)
JP (1) JP6308136B2 (zh)
CN (1) CN104871314B (zh)
WO (1) WO2014103691A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
CN111312747B (zh) * 2020-04-07 2023-09-05 上海集成电路研发中心有限公司 一种阻变存储器单元及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185101A (zh) * 2010-01-19 2011-09-14 索尼公司 存储元件和存储装置
CN102683348A (zh) * 2011-02-28 2012-09-19 索尼公司 存储器元件和存储器设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP4085580B2 (ja) * 2001-02-20 2008-05-14 富士ゼロックス株式会社 画像処理装置
JP4024499B2 (ja) * 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
US20090003933A1 (en) * 2007-06-27 2009-01-01 Ken Anderson Splash block with diffuser
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2009246085A (ja) 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
WO2010101340A1 (ko) * 2009-03-05 2010-09-10 광주과학기술원 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8273306B2 (en) * 2009-07-15 2012-09-25 Kimberly-Clark Worldwide, Inc. Color-changing materials and multiple component materials having a color-changing composition
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
JP5417445B2 (ja) * 2009-08-28 2014-02-12 パナソニック株式会社 半導体記憶装置の製造方法
JP2011066285A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
KR20110106712A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 상변화 메모리 소자 및 그의 제조방법
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
JP2012060024A (ja) * 2010-09-10 2012-03-22 Sony Corp 記憶素子および記憶装置
US8487293B2 (en) * 2010-12-30 2013-07-16 Micron Technology, Inc. Bipolar switching memory cell with built-in “on ”state rectifying current-voltage characteristics
JP5598338B2 (ja) 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
JP2012216725A (ja) * 2011-04-01 2012-11-08 Nec Corp 抵抗記憶装置およびその製造方法
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US20140017536A1 (en) * 2012-07-11 2014-01-16 Cheng-Ji Lu Battery assembly device
US20140175360A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
US8877586B2 (en) * 2013-01-31 2014-11-04 Sandisk 3D Llc Process for forming resistive switching memory cells using nano-particles

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185101A (zh) * 2010-01-19 2011-09-14 索尼公司 存储元件和存储装置
CN102683348A (zh) * 2011-02-28 2012-09-19 索尼公司 存储器元件和存储器设备

Also Published As

Publication number Publication date
WO2014103691A1 (ja) 2014-07-03
US10418416B2 (en) 2019-09-17
US20190371859A1 (en) 2019-12-05
CN104871314A (zh) 2015-08-26
JPWO2014103691A1 (ja) 2017-01-12
JP6308136B2 (ja) 2018-04-11
US20150349025A1 (en) 2015-12-03
US10879312B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
JP6791845B2 (ja) スイッチ素子および記憶装置
CN102194512B (zh) 存储元件、存储装置以及存储装置操作方法
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
US10879312B2 (en) Memory device and memory unit
JP6272235B2 (ja) 記憶素子および記憶装置
JP2012199336A (ja) 記憶素子および記憶装置
JP5630021B2 (ja) 記憶素子および記憶装置
TWI497491B (zh) 記憶體元件及記憶體裝置
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
JP5724651B2 (ja) 記憶素子および記憶装置
CN103367635B (zh) 存储元件和存储装置
CN102376354A (zh) 存储元件和存储装置
JP2012064808A (ja) 記憶素子および記憶装置
JP2012060024A (ja) 記憶素子および記憶装置
JP6162931B2 (ja) 記憶素子および記憶装置
JP2024044634A (ja) 記憶装置
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160914

Address after: Kanagawa

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190308

Termination date: 20211210