CN104813469B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN104813469B
CN104813469B CN201380060841.5A CN201380060841A CN104813469B CN 104813469 B CN104813469 B CN 104813469B CN 201380060841 A CN201380060841 A CN 201380060841A CN 104813469 B CN104813469 B CN 104813469B
Authority
CN
China
Prior art keywords
change layer
layer
resistance change
memory element
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380060841.5A
Other languages
English (en)
Other versions
CN104813469A (zh
Inventor
大场和博
清宏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN104813469A publication Critical patent/CN104813469A/zh
Application granted granted Critical
Publication of CN104813469B publication Critical patent/CN104813469B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer

Abstract

本发明提供了一种能够实现低电流写入时中间电阻保持性能提高的存储元件和存储装置。本发明还提供了一种能够实现随机电报噪声降低的存储元件和存储装置。根据本技术的一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件，所述存储层设置有：离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的至少一种硫族元素以及选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素；和电阻变化层，所述电阻变化层含有硼(B)和氧(O)。根据本技术的另一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件，所述存储层设置有：上述的离子源层；和电阻变化层，所述电阻变化层含有选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素和氧(O)。

Description

存储元件和存储装置
技术领域
本公开涉及一种通过包含离子源层的存储层的电气特性的变化来储存信息的存储元件和存储装置。
背景技术
NOR或NAND闪存通常用作数据存储用的半导体非易失性存储器。这些半导体非易失性存储器通过使存储元件和驱动晶体管微型化实现了容量的增大；然而，由于写入和擦除必需使用高电压，并且注入浮动栅中的电子的数量受限，所以已指出了微型化的限制。
目前，作为能够超越微型化的限制的下一代非易失性存储器，已提出了诸如ReRAM(电阻随机存取存储器)和PRAM(相变化随机存取存储器)等电阻变化存储器(例如，参照PTL1和NPTL 1)。这些存储器具有其中在两个电极之间设置有电阻变化层的简单构造，并且认为原子或离子是通过热或电场移动以形成传导路径，因而改变电阻变化层的电阻值，从而进行写入和擦除的。更具体地，已提出了一种利用过渡金属元素、硫族元素和往往会引起离子传导的铜(Cu)的存储元件(例如，参照PTL 2)。
除了上述的存储器的微型化之外，存储器的多值化是实现通过电阻变化进行写入和擦除的存储器的容量增大的另一种方法。当能够实现存储器的多值化(即，能够实现每个元件2位(4值)和3位(8值)等的多值记录)时，容量增大到两倍或三倍。
引用文献列表
专利文献
PTL 1：日本未审查专利申请公开No.2006-196537
PTL 2：日本未审查专利申请公开No.2005-322942
非专利文献
NPTL 1：Waser等，Advanced Material，21，p2932(2009)
发明内容
为了实现多值化，必需在当电阻变化层的电阻值处在低电阻状态和高电阻状态之间的水平(中间电阻值)时进行写入，并且必需保持中间电阻值。然而，由于上述存储元件不具有足够的热和化学稳定性，所以很难长时间保持中间电阻值。另外，写入时形成的氧缺陷往往会重复产生和消失，因此，存在在每次读出时都很可能发生电阻变动(随机电报噪声)的问题。这是因为氧缺陷周围的电荷偏差很难稳定存在。
因此，期望提供一种能够提高在低电流下进行写入时的中间电阻值的保持性能的存储元件和存储装置。另外，期望提供一种能够降低随机电报噪声的存储元件和存储装置。
本技术一个实施方案的存储元件按顺序设置有第一电极、存储层和第二电极，所述存储层包括：离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和电阻变化层，所述电阻变化层含有硼(B)和氧(O)。
本技术另一个实施方案的存储元件按顺序设置有第一电极、存储层和第二电极，所述存储层包括：离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和电阻变化层，所述电阻变化层含有选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素和氧(O)。
在本技术实施方案的存储元件中，当向初始状态(高电阻状态)下的元件施加"正向"(例如，在第一电极侧为负电位和在第二电极侧为正电位)电压脉冲或电流脉冲时，包含在离子源层中的金属元素(例如，过渡金属元素)被电离而扩散到存储层中(例如，电阻变化层中)，或者氧离子移动，从而在电阻变化层中产生氧缺陷。因此，在存储层中形成低氧化状态的低电阻部(传导路径)，从而减小电阻变化层的电阻(记录状态)。当向低电阻状态下的元件施加"负向"(例如，在第一电极侧为正电位和在第二电极侧为负电位)电压脉冲时，电阻变化层中的金属离子移动到离子源层中，或者氧离子从离子源层移动，从而减少传导路径部分的氧缺陷。因此，含有金属元素的传导路径消失，并且电阻变化层的电阻变成高电阻状态(初始状态或擦除状态)。
本技术一个实施方案的存储装置设置有多个存储元件和脉冲施加装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，并且本技术实施方案的存储元件用作所述各存储元件。
本技术另一个实施方案的存储装置设置有多个存储元件和脉冲施加装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，并且本技术其他实施方案的存储元件用作所述各存储元件。
在本技术一个实施方案的存储元件或本技术一个实施方案的存储装置中，作为电阻变化层的构成材料，使用硼(B)和氧(O)来形成O和B之间的结合，从而提高传导路径的热和化学稳定性。
在本技术其他实施方案的存储元件或本技术其他实施方案的存储装置中，硫族元素和元素周期表中的第4、5和6族过渡金属元素用于离子源层，并且与离子源层一样，元素周期表中的第4、5和6族过渡金属元素用于电阻变化层。因此，使在写入时形成的氧缺陷周围的电荷偏差稳定化。
根据本技术一个实施方案的存储元件或本技术一个实施方案的存储装置，硼(B)和氧(O)用作电阻变化层的构成材料。因此，形成具有大的结合能的B和O之间的结合，并且提高了传导路径的热和化学稳定性。因此，可以提高在电阻变化层的低电流下写入时的中间电阻值的保持性能。
根据本技术其他实施方案的存储元件或本技术其他实施方案的存储装置，具有大的相对介电常数的硫族元素用于离子源层，并且离子源层和电阻变化层包含同种金属元素(元素周期表中的第4、5和6族过渡金属元素)。因此，可以使在写入时形成的氧缺陷周围的电荷偏差稳定化，并且可以降低随机电报噪声。
附图说明
图1是示出根据本公开一个实施方案的存储元件的构成的断面图。
图2是示出使用图1的存储元件的存储单元阵列的构成的断面图。
图3是同一个存储单元阵列的平面图。
图4是示出根据本公开变形例1的存储元件的断面图。
图5是示出根据本公开另一个实施方案的存储元件的构成的断面图。
图6是示出根据本公开变形例2的存储元件的断面图。
图7是示出在本公开的实验例1中温度加速保持试验前后的电阻值变化的特性图。
图8是作为用于判断本公开实验结果的标准的写入电流和保持成功率的特性图。
图9是示出在本公开的实验例2中进行读出时电阻值的变动的特性图。
具体实施方式
下面参照附图按以下顺序详细说明本公开的一些实施方案。
1.第一实施方案(其中电阻变化层含有硼(B)和氧(O)的例子)
1-1.存储元件
1-2.存储装置
2.变形例1(其中电阻变化层具有层叠构造的例子)
3.第二实施方案(其中离子源层和电阻变化层都含有过渡金属元素的例子)
4.变形例2(其中电阻变化层具有层叠构造的例子)
5.实施例
(1.第一实施方案)
(1-1.存储元件)
图1示出了根据本公开第一实施方案的存储元件1的断面构成。这种存储元件1按顺序包括下部电极10(第一电极)、含有离子源层21的存储层20和上部电极30(第二电极)。
例如，如后所述的(图2)，下部电极10设置在可以由硅制成并且可以在其中形成CMOS(互补金属氧化物半导体)电路的基板41上，并且可以充当与CMOS电路的连接部。这种下部电极10可以由半导体工艺中使用的配线材料(例如，钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物等)制成。在下部电极10由诸如Cu等可以通过电场引起离子传导的材料制成的情况下，由Cu等制成的下部电极10的表面可以覆盖有诸如W、WN、氮化钛(TiN)或氮化钽(TaN)等不太可能引起离子传导或热扩散的材料。
存储层20具有其中从上部电极30侧按顺序层叠有离子源层21和电阻变化层22的构成。离子源层21包含在电阻变化层22内形成传导路径的元素(可移动元素)。
离子源层21包含上述可移动元素，并且在这种情况下设置成与上部电极30接触。该可移动元素通过施加电场被阳离子化和阴离子化以移动到电阻变化层22内，从而形成传导路径。待阳离子化的可移动元素可以包括过渡金属元素，特别是元素周期表中的第4族金属元素(钛(Ti)、锆(Zr)和铪(Hf))、第5族金属元素(钒(V)、铌(Nb)和钽(Ta))和第6族金属元素(铬(Cr)、钼(Mo)和钨(W))。待阴离子化的可移动元素可以包括元素周期表中的第16族的元素，特别是诸如碲(Te)、硫(S)和硒(Se)等硫族元素。由于上述过渡金属元素在硫族矩阵中是相对化学稳定的，所以提高了在传导路径与硫族元素接触的状态下的传导路径的稳定性。换句话说，抑制了传导路径向离子源层21中的再溶解。在本实施方案中的离子源层21包含这些阳离子元素中的一种或两种以上以及这些阴离子元素中的一种或两种以上。
另外，离子源层21可以使用氧(O)或氮(N)。这是因为，当离子源层21含有O或N时，增大了离子源层21的电阻值，从而提高了中间电阻值的可控性。
在离子源层21中，上述过渡金属元素、上述硫族元素以及O(或N)彼此结合以形成金属硫族化合物的氧化物层。这种金属硫族化合物的氧化物层(或金属硫族化合物的氮化物层)主要具有无定形结构，并且充当离子供给源。含有上述过渡金属元素的传导路径比接近离子源层21和在电阻变化层22中的其他过渡金属元素的化学稳定性更好，并且容易产生中间氧化状态并且也容易保持该状态。
另外，由过渡金属元素形成的传导路径及其附近可以具有电阻值分别为"低/中/高"的"金属状态/硫族化合物状态/氧化状态"的三种状态。电阻变化层22的电阻值由这三种状态的混合状态确定，因而电阻变化层22可以具有稳定中间电阻值。另外，由于在硫族元素和传导路径彼此接触的状态下的化学稳定性高，所以提高了中间电阻值的保持性能。
需要指出的是，只要不损害本公开的效果，那么离子源层21就可以包含上述元素之外的元素，例如，锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)和硅(Si)等。如上所述，为了能够进行多值记录，在各栅极电压下多个元件间电阻值的变动(电导值的变动)可以优选为小，并且由栅极电压引起的电导值的变化可以优选是逐渐的。由于上述元素不损害由栅极电压引起的电导值的逐渐的变化，所以将上述元素作为添加元素是可取的。
在本实施方案中的电阻变化层22含有硼(B)和氧(O)，并且在这种情况下设置成与下部电极10接触。当在下部电极10和上部电极30之间施加预定电压时，这种电阻变化层22的电阻值会发生变化。更具体地，当在下部电极10和上部电极30之间施加电压时，包含在离子源层21中的过渡金属元素移动到电阻变化层22中以形成传导路径。在这种情况下，例如，B和O可以以氧化硼(BOx)的形式包含在电阻变化层22中。B和O之间的结合具有比大多数金属氧化物更大的结合能。因此，抑制了形成传导路径的过渡金属元素和电阻变化层22中的氧之间的结合的形成。换句话说，提高了电阻变化层22的电阻值(特别是在低电流下写入的中间的电阻值(中间电阻值))的保持性能。因此，能够进行多值记录。
需要指出的是，电阻变化层22中所有的B可以不必都是氧化物的形式，并且一部分B可以被氧化。
作为形成电阻变化层22的材料，可以包含上述B和O之外的以下添加元素。添加元素的例子可以包括W、Hf、C、Si、镁(Mg)、钽(Ta)、铜(Cu)、镍(Ni)、锆(Zr)和钆(Gd)等。添加元素的添加量可以在不损害通过B产生的电阻值的保持性能的提高的范围内。更具体地，B的含量在B的组成比/B与添加元素之间总组成比中可以优选为30％以上。另外，在使用上述添加元素的情况下，添加元素可以以氧化物的形式存在。即使在这种情况下，只要B的含量在B的组成比/B与添加元素之间总组成比中为30％以上，那么就可以获得通过B和O之间大的结合能提高保持特性的效果。
需要指出的是，作为电阻变化层22的构成材料，除了上述元素之外还可以含有N。电阻变化层22中的N与O的作用类似。
另外，电阻变化层22的初始电阻值除了通过调节氧化度和氮化度来控制之外还可以与离子源层21一样通过调节其膜厚来控制。例如，初始电阻值可以仅需要达到约几MΩ至约几百GΩ的元件电阻，并且尽管电阻变化层22的膜厚的最佳值取决于元件尺寸和离子源层21的电阻值变化，但是例如，电阻变化层22的膜厚可以优选为约1～10nm。
上部电极30可以与下部电极10一样使用已知的半导体配线材料；然而，可以优选即使退火后也不与离子源层21反应的稳定材料。
在本实施方案的存储元件1中，当从电源电路(脉冲施加装置)通过下部电极10和上部电极30施加电压脉冲或电流脉冲时，存储层20的电气特性(电阻值)会发生变化，因而进行信息的写入、擦除以及进一步的读出。下面详细说明这种操作。
首先，例如，以上部电极30侧和下部电极10侧分别具有正电位和负电位的方式向具有高电阻初始状态的存储元件1施加正电压。因此，离子源层21中的过渡金属元素被电离并移动到下部电极10侧，或者来自下部电极10侧的氧离子进行移动以在下部电极10侧引起阴极反应，从而在下部电极和电阻变化层22之间的界面处引起还原反应。因此，在电阻变化层22中产生其中氧缺陷浓度增大的部分和其中氧化状态低的部分以在电阻变化层22中形成传导路径。换句话说，电阻变化层22具有比初始状态下的电阻值(高电阻状态)更低的电阻值(低电阻状态)。
之后，即使除去正电压以停止向存储元件1施加电压，也能保持低电阻状态。因此，写入信息。在使用在其上仅可以进行一次写入的存储装置(即，所谓的PROM(可编程只读存储器))的情况下，仅通过上述记录过程来完成记录。
另一方面，当将存储元件1应用到可擦除存储装置(即，RAM(随机存取存储器)和EEPROM(电可擦除和可编程只读存储器)等)上时，擦除过程是必需的。在擦除过程中，例如，以上部电极30侧和下部电极10侧分别具有负电位和正电位的方式向存储元件1施加负电压。因此，在电阻变化层22内形成的传导路径附近(更具体地，形成传导路径的氧缺陷浓度高的部分或其中氧化状态低的部分的传导路径)通过阳极反应使过渡金属离子氧化以移动到离子源层21侧。可选择地，氧离子从离子源层21移动到电阻变化层22的传导路径的附近，因而降低传导路径中的氧缺陷浓度，或提高氧化状态。因此，传导路径被切断，并且电阻变化层22的电阻值从低电阻状态变到高电阻状态。
之后，即使除去负电压以停止向存储元件1施加电压，也能保持其中电阻值增大的状态。因而，擦除写入的信息。向存储元件1写入信息和擦除写入的信息通过重复这些过程可以重复进行。
在上述存储元件1中，例如，当其中电阻值高的状态和其中电阻值低的状态分别对应信息"0"和"1"时，在通过施加正电压来记录信息的过程中，"0"可以变成"1"，在通过施加负电压来擦除信息的过程中，"1"可以变成"0"。需要指出的是，虽然降低存储元件的电阻的操作和提高存储元件的电阻的操作分别对应写入操作和擦除操作，但是这种对应关系可以反向定义。
在本实施方案中，当在写入时向下部电极10侧施加偏压时控制偏压，或者控制限流电阻或驱动MOS晶体管的栅极电压来调节写入电流，因此可以控制所谓的"写入电阻"，并且可以调节中间电阻值(写入电导值)。另外，在擦除操作中，通过调节偏压的大小，或者通过限流电阻或MOS晶体管的栅极电压来调节电流值可以控制中间电阻值。因此，不仅实现了二进制存储，而且实现了多值存储。
例如，可以调节上述两个电阻值"0"和"1"之间的中间电阻值以添加例如两级，并且各级可以限定为"00"、"01"、"10"和"11"，从而可以记录4个值。换句话说，每个元件可以记录2位信息。
下面说明本实施方案的存储元件1的制造方法。
首先，例如，在其中形成有诸如选择晶体管等CMOS电路的基板上形成可以由TiN制成的下部电极10。之后，必要时，可以进行反向溅射等以除去下部电极10的表面上的氧化物等。然后，在下部电极10上形成膜厚为2nm的硼(B)的膜之后，在该膜上通过氧等离子体进行氧化以形成充当电阻变化层22的氧化硼(BOx)膜。接着，离子源层21和上部电极30利用具有适于各层的材料的组成的靶在溅射装置内通过更换靶依次形成。电极直径为50～300nmφ。合金膜利用各个构成元素的靶一起形成。
在形成直到上部电极30的膜之后，形成与上部电极30连接的配线层(未示出)，并且该配线层与构造成获得所有的存储元件1的公用电位的接触部连接。之后，在层压膜上进行后退火处理。因而，完成了图1中所示的存储元件1。
在存储元件1中，如上所述，以上部电极30和下部电极10分别具有正电位和负电位的方式通过施加电压在电阻变化层22中形成传导路径。因此，降低了电阻变化层22的电阻值，并且进行了写入。接着，通过施加与在写入时向上部电极30和下部电极10施加的电压的极性相反的电压使在电阻变化层22中形成的传导路径的金属元素电离并移动到离子源层21中。可选择地，氧离子从离子源层21移动到电阻变化层22的特别是传导路径部分。因此，降低了氧缺陷浓度，或提高了氧化状态，因而传导路径被切断。因此，提高了电阻变化层22的电阻值，并且进行了擦除。另外，通过调节在写入和擦除时施加的电压来控制中间电阻值，从而使得能够进行多值记录。
在一般的微型化存储元件中，减小晶体管的驱动电流以减小写入用的驱动电流；因此，进一步增大低电阻状态下的电阻值以缩窄低电阻状态和高电阻状态下的电阻值之间的间隔(电阻间隔)。因此，存储元件微型化的越多，越难控制多值记录中的电阻。
更具体地，例如，对于多值操作来说，在窄的电阻间隔中，必需控制通过将窄的电阻间隔分成四级(2位/单元)或八级(3位/单元)所获得的中间电阻值。因此，为了实现多值记录，重要的是确保最大驱动电流和写入-可保持最小电流值之间的足够的余量。例如，在可保持最小电流值为50μA的存储元件的最大驱动电流为50μA的情况下，多值记录基本上不可能。
存储元件的最大驱动电流取决于使用存储元件微型化成多小的过程或者取决于使用哪种存储元件来确定。如上所述，通常，存在存储元件微型化的越多，驱动电流降低的越多的趋势。另一方面，最小驱动电流取决于存储层。
在本实施方案的存储元件1中，作为构成存储层20的电阻变化层22的材料，使用了氧(O)和硼(B)。O和B之间的结合能大于形成传导路径的金属元素的氧化物的结合能；因此，抑制了传导路径的自然氧化。
如上所述，在本实施方案中，作为电阻变化层22的材料，使用了与O之间具有大的结合能的B；因此，抑制了传导路径的自然氧化，并且提高了存储元件1的数据保持性能。因此，可以提高低电阻状态和高电阻状态之间的中间电阻值的可控性，并且可以提供其中能够进行多值记录的存储装置。
(1-2.存储装置)
例如，存储装置(存储器)可以由很多以列状或矩阵排列的上述存储元件1构成。此时，必要时，各个存储元件1可以与元件选择用的MOS晶体管或二极管连接以构成存储单元，并且进一步可以通过配线与读出放大器、地址译码器以及写入-擦除-读出电路等连接。
图2和图3示出了其中很多存储元件1以矩阵配置的存储装置(存储单元阵列)的例子，其中图2和图3分别示出了断面构成和平面构成。在这种存储单元阵列中，为各存储元件1设置与下部电极10侧连接的配线和与上部电极30侧连接的配线以使其彼此相交，并且例如，各个存储元件1可以配置在这些配线的各个交叉点周围。
各个存储元件1共享电阻变化层22、离子源层21和上部电极30。换句话说，电阻变化层22、离子源层21和上部电极30中的每个都由用于各个存储元件1的公共层(同一层)构成。上部电极30充当相邻单元的公共平板电极PL。
另一方面，由于为各个存储单元单独设置下部电极10，所以相邻的下部电极10彼此电气隔离，并且各个存储单元的存储元件1限定在与各个下部电极10对应的位置。各个下部电极10与各个对应的单元选择用的MOS晶体管Tr连接，并且各个存储元件1设置在这些各个MOS晶体管Tr的上方。
各MOS晶体管Tr都包括在通过基板41内的元件分离层42分隔开的区域中形成的源极/漏极区域43和栅电极44。在栅电极44的壁面上形成侧壁绝缘层。栅电极44也充当作为各存储元件1的其中一条地址线的字线WL。MOS晶体管Tr中的源极/漏极区域43中的一个与各存储元件1的下部电极10经由插层45、金属配线层46和插层47电连接。MOS晶体管Tr中的源极/漏极区域43中的另一个经由插层45与金属配线层46连接。金属配线层46与作为存储元件1的另一条地址线的位线BL(参照图3)连接。需要指出的是，在图3中，MOS晶体管Tr的有源区域48由虚线表示，并且接触部51与存储元件1的下部电极10连接，以及接触部52与位线BL连接。
在这种存储器阵列中，当通过字线WL将MOS晶体管Tr的栅极转到ON状态以向位线BL施加电压时，通过MOS晶体管Tr的源极/漏极向所选择的存储单元的下部电极10施加电压。这里，当施加到下部电极10上的电压的极性相对于上部电极30(平板电极PL)的电位为负电位时，如上所述，存储元件1的电阻值变成低电阻状态。因而，向所选择的存储单元写入信息。接着，当向下部电极10施加相对于上部电极30(平板电极PL)的电位为正电位的电压时，存储元件1的电阻值再次变成高电阻状态。因此，将写入到所选择的存储单元中的信息擦除。例如，当读出写入的信息时，可以通过MOS晶体管Tr选择存储单元，并且向所选择的存储单元施加预定电压或电流。取决于存储元件1的电阻状态而不同的电流或电压此时通过与位线BL或平板电极PL的端部连接的读出放大器等检测出。需要指出的是，施加到所选择的存储单元的电压或电流低于存储元件1的电阻值的状态变化时的电压等的阈值。
如上所述，本实施方案的存储装置适用于各种类型的存储装置。例如，存储装置适用于诸如在其上仅可以进行一次写入的PROM、在其上可以进行电擦除的EEPROM以及在其上可以进行高速写入、擦除和再现的所谓的RAM等任意的存储器类型。
下面说明上述第一实施方案的变形例(变形例1)、第二实施方案及其变形例(变形例2)。需要指出的是，相同的部件由与上述第一实施方案中相同的附图标记表示，并且不再作进一步说明。
(2.变形例1)
图4示出了根据上述第一实施方案的变形例的存储元件3的断面构成。在本变形例中的存储元件3与第一实施方案的不同之处在于，构成存储层60的电阻变化层62具有层叠构造。
存储层60与第一实施方案一样，具有从上部电极30侧按顺序层叠有离子源层61和电阻变化层62的构成。在这种情况下，离子源层61包含在电阻变化层62中形成传导路径的元素(可移动元素)，并且离子源层61的构成材料与上述离子源层21的相似。
如上所述，电阻变化层62具有层叠构造，并且由含有硼(B)的第一电阻变化层62A和含有另一种元素或其氧化物或其氮化物的第二电阻变化层62B构成。第一电阻变化层62A和第二电阻变化层62B的层叠顺序没有特别的限制，并且如图4所示，含有B的第一电阻变化层62A可以设置成离下部电极10更近或离上部电极30更近(离离子源层61更近)。
构成第一电阻变化层62A的元素除了上述B之外还可以优选含有氧(O)。需要指出的是，在第二电阻变化层62B含有O的情况下，O可以不必包含在第一电阻变化层62A中。然而，当O用在含有B的层中时，提高了在低电流下的写入保持性能。
作为构成第二电阻变化层62B的元素，可以使用在上述实施方案中所述的添加元素。更具体地，可以使用Hf、C、Si、Mg、Ta、Cu、Ni、Zr和Gd等，并且第二电阻变化层62B含有这些添加元素的单质、氧化物或氮化物。
如上所述，即使电阻变化层62具有含有B和O的第一电阻变化层62A以及含有添加元素的第二电阻变化层62B的层叠构造，也可以获得与上述实施方案中相似的效果。需要指出的是，电阻变化层62在这种情况下具有双层构造；然而，电阻变化层62不限于此，并且可以具有三层以上的多层构造。在构成电阻变化层62的任意层中可以仅需要包含至少B、O和上述添加元素。
(3.第二实施方案)
图5示出了根据本公开第二实施方案的存储元件4的断面构成。这种存储元件4与上述第一实施方案一样，按顺序包括下部电极10、含有离子源层的存储层70和上部电极30。本实施方案与第一实施方案的不同之处在于，构成存储层70的离子源层71和电阻变化层72分别由同种金属元素的硫族化合物和氧化物形成。
离子源层71包含一种或两种以上能够被阴离子化的可移动元素和一种或两种以上能够被阳离子化的可移动元素，并且在这种情况下设置成与上部电极30接触。作为待阳离子化的可移动元素，可移动元素包括上述第一实施方案中所述的过渡金属元素，具体为元素周期表中的第4族金属元素(Ti、Zr和Hf)、第5族金属元素(V、Nb和Ta)以及第6族金属元素(Cr、Mo和W)。作为待阴离子化的可移动元素，与能够被阳离子化的可移动元素一样，可以使用第一实施方案中所述的元素。具体地，使用元素周期表中的第16族元素，更具体地，使用诸如Te、S和Se等硫族元素。
另外，与第一实施方案一样，氧(O)或氮(N)可以用于离子源层71。通过含有O或N提高了离子源层71的电阻值，从而提高了中间电阻值的可控性。另外，只要不损害本公开的效果，那么离子源层71就可以包含上述元素之外的元素，例如，Mn、Co、Fe、镍(Ni)、铂Pt和Si等。
电阻变化层72包含与包含在离子源层71中的金属元素(包含在元素周期表的第4～6族的过渡金属元素)同类的金属元素以及O，并且在这种情况下设置成与下部电极10接触。如上所述，当在下部电极10和上部电极30之间施加预定电压时，电阻变化层72的电阻值会发生变化。因此，通过利用同类过渡金属元素形成离子源层71和电阻变化层72，即使通过电阻变化层72和离子源层71之间的电压偏置产生过渡金属离子的移动，缺陷移动或氧化状态的变化也会变得相当。换句话说，只要使用同类过渡金属，那么就不存在不同金属之间平衡电位的差别；因此，对保持特性是有利的。另外，包含在元素周期表的第4～6族的过渡金属元素具有诸如+4～+6的化合价等大的化合价。因此，比化学计量组成的化合价小的化合价也容易稳定化，并且产生的缺陷容易稳定化。因而，通过在元素周期表中的第4～6族过渡金属元素的氧化物和硫族化合物之间形成界面降低了随机电报噪声(RTN)。
作为形成电阻变化层72的材料，只要不损害本公开的效果，那么就可以包含上述包含在元素周期表的第4～6族中的过渡金属元素以及O之外的添加元素。添加元素的例子可以包括W、Hf、C、Si、Mg、Ta、Ni、Zr和Gd等。另外，除了上述元素之外还可以含有N。电阻变化层22中的N与O的作用类似。需要指出的是，电阻变化层72用的添加元素可以优选是不大大改变(降低)离子源层的电阻的元素。因此，希望可以避免通过电压施加而具有高的移动性的Cu和Al等。
例如，与第一实施方案一样，初始电阻值可以仅需要达到约几MΩ至约几百GΩ的元件电阻，并且虽然电阻变化层72的膜厚的最佳值取决于元件尺寸和离子源层71的电阻值变化，但是例如，电阻变化层72的膜厚可以优选为约1～10nm。
如上所述，在一般的存储元件中，例如，当高电阻的初始状态下的下部电极侧偏向负压(-)时，电阻变化层通过电压施加产生氧缺陷并且形成传导路径以降低电阻变化层的电阻。另外，可以通过当在写入时向下部电极侧施加偏压时控制偏压或者通过控制限流电阻或驱动MOS晶体管的栅极电压来调节中间电阻值(写入电导值)。因此，不仅实现了二进制存储，而且实现了多值存储。
然而，当向电阻变化层中引入氧缺陷以进行写入时，在离子源层仅由金属元素形成的情况下，在电阻变化层中形成的氧缺陷重复地产生和消失。这是因为由于位于与电阻变化层接触的位置的离子源层的相对介电常数低而导致氧缺陷周围的电荷偏差难以稳定存在；因此，每次读出写入数据时都会产生电阻变动，即，随机电报噪声。
另一方面，在本实施方案中，相对介电常数高的硫族元素用于位于与电阻变化层72接触的位置的离子源层71。另外，同种金属元素，更具体为元素周期表中的第4～6族过渡金属元素用于离子源层71和电阻变化层72。因此，可以使在写入时形成的氧缺陷周围的电荷偏差稳定化。
如上所述，在本实施方案的存储元件4中，相对介电常数高的硫族元素用于离子源层71，并且元素周期表中的第4～6族过渡金属元素用于离子源层71和电阻变化层72。因此，可以使在写入时形成的氧缺陷周围的电荷偏差稳定化，从而降低随机电报噪声。因而，可以设置其中能够进行多值记录的存储装置。
(4.变形例2)
图6示出了根据上述第二实施方案的变形例的存储元件5的断面构成。在本变形例中的存储元件5与上述变形例1一样，与第二实施方案的不同之处在于，构成存储层80的电阻变化层82具有层叠构造。
存储层80与第二实施方案一样，具有从上部电极30侧按顺序层叠有离子源层81和电阻变化层82的构成。在这种情况下，离子源层81包含在电阻变化层82中形成传导路径的可移动元素，并且离子源层81的构成材料与上述离子源层71的相似。
如上所述，电阻变化层82具有层叠构造，并且由含有元素周期表中的第4～6族过渡金属元素和O的第一电阻变化层82A以及含有另一种元素的氧化物、氮化物或氧氮化物的第二电阻变化层82B构成。如图6所示，第一电阻变化层82A和第二电阻变化层82B的层叠顺序可以优选设定为使含有元素周期表中的第4～6族过渡金属元素的第一电阻变化层82A位于与离子源层81接触的位置。因此，提高了写入时在第一电阻变化层82A中形成的氧缺陷的稳定性。
除了上述元素周期表中的第4～6族过渡金属元素之外，构成第一电阻变化层82A的元素还可以优选含有氧(O)。需要指出的是，在第二电阻变化层82B含有O的情况下，第一电阻变化层82A可以不必含有O。在第二电阻变化层82B含有O的情况下，包含在第一电阻变化层82A中的元素周期表中的第4～6族过渡金属元素被氧化以在第一电阻变化层82A中形成过渡金属氧化物。
构成第二电阻变化层82B的元素可以优选是即使在金属状态下也具有高电阻值的元素，该元素的例子可以包括硼(B)和硅(Si)，并且例如，B和Si可以优选以氧化硼、氧化硅和碳化硼氧化物等的形式使用。另外，与第二实施方案一样，希望可以避免通过电压施加而具有高的移动性的Cu和Al等。
如上所述，即使电阻变化层82具有含有元素周期表中的第4～6族过渡金属元素和O的第一电阻变化层82A以及含有另一种元素的氧化物的第二电阻变化层的层叠构造，也可以获得与上述第二实施方案中相似的效果。需要指出的是，电阻变化层82在这种情况下具有双层构造；然而，电阻变化层82不限于此，并且可以具有三层以上的多层构造。可以仅需要使含有元素周期表中的第4～6族过渡金属元素和O的层位于与含有硫族元素和元素周期表中的第4～6族过渡金属元素的离子源层81接触的位置。
(5.实施例)
下面说明本公开的具体例子。需要指出的是，实验1～7是关于第一实施方案和变形例1的实施例，实验8是关于第二实施方案和变形例2的实施例。
(实验1)
利用上述存储元件1的制造方法制备各个样品(实验例1-1～1-4)。首先，在其中将晶体管嵌入基座中的由TiN制成的下部电极10通过反向溅射进行清洗之后，形成厚度为2nm(或3nm)的B的膜，并且通过氧等离子体使B的膜氧化以形成BOx，从而形成作为电阻变化层22的BOx的膜。接着，对于离子源层21，例如，在氩(sccm)/氧(sccm)＝75/5流量比的混合有氧的氩(Ar)工艺气体中，使用原子％比为50％的Hf和50％的Te进行反应溅射。因此，形成膜厚为45nm的HfTe-Ox膜。接着，形成厚度为30nm的W以形成上部电极30。最后，在320℃下进行2小时的热处理，然后进行图案化以制备存储元件1(实验例1-1～1-4)。下面以“下部电极/电阻变化层/离子源层/上部电极”的顺序说明各个样品的组成。需要指出的是，作为各个样品中各层的膜厚，离子源层21的膜厚为45nm，上部电极30的膜厚为30nm。
(实验例1-1)TiN/B(2nm)-Ox/Hf50Te50-Ox/W；氧化时间120sec.
(实验例1-2)TiN/B(3nm)-Ox/Hf50Te50-Ox/W；氧化时间30sec.
(实验例1-3)TiN/Al(2nm)-Ox/Hf50Te50-Ox/W
(实验例1-4)TiN/Hf(2nm)-Ox/Hf50Te50-Ox/W
制备由上述样品(实验例1-1～1-4)构成的各个存储器阵列(每个都具有60位)，并且进行写入操作。更具体地，在3.8V的写入电压和10μm的写入脉冲宽度下，调节MOS晶体管的栅极电压以将写入电流改变成在3～35μA的范围内，读出在各个写入电流值时的电导值。接着，对每个样品进行温度加速保持试验(在150℃下进行1小时)以测量温度加速保持试验(以下被简单称作"保持试验")前后每个样品的电导值的变化。
图7示出了实验例1-1的在写入电流为9μA时的保持试验前后的电导值的分布。由图中虚线包围的区域表示保持试验前后电导值的变动，即，电阻值在±25％内的变动。在这种情况下，电阻值在±25％内的变动被当作是成功保持例。图8是实验例1-1中在各个写入电流值时电阻值的保持成功率的图表。在这种情况下，在保持成功率为60％以上的电流值为可保持最小写入电流值(以下被简单称作"最小电流值")的条件下，实验例1-1的最小电流值为9μA。另外，虽然这里未示出，但是实验例1-2～1-4的最小电流值利用类似标准来确定。表1汇总出了实验例1-1～1-4的结果。
[表1]
从表1发现，其中电阻变化层22含有B的实验例1-1和1-2即使在与通常用作电阻变化层22的材料的AlOx和HFOx相比较低的电流下进行写入的情况下也可以保持电阻值。其原因不是那么清楚，但是认为原因是与O的结合强度(结合能)的差别。表2汇总出了B、Hf、Zr和Al与O的结合能。
[表2]
结合 结合强度
B-O 8.38
Hf-O 8.30
Zr-O 8.03
Al-O 5.30
如表2所示，B的氧化物与Al等的金属氧化物相比与O之间具有更高的结合能。通过施加写入电压而使包含在离子源层21中的金属元素电迁移到电阻变化层22中所形成的传导路径从其附近夺走O以被氧化，从而在保持试验之后引起电阻值的变动，例如，电阻的增大。认为在实验例1-1和1-2中，通过将与O之间具有高的结合能的B用于电阻变化层22抑制了用于形成传导路径的金属元素(在这种情况下为Hf)和O之间的结合的形成，从而保持了电阻值。
然而，在其中将HfOx用于电阻变化层22的实验例1-4中，最小电流值没有改善。认为这是因为作为电阻变化层22的构成材料，使用了与通过施加写入电压形成的传导路径的构成元素(这里为，Hf)一样的Hf；因此，即使使用了与O之间的结合强度基本上等于B的Hf，可保持最小电流值也没有改善。因此，认为是通过将与O具有大的结合强度(结合能)的元素(如形成氧化硼(BOx)等金属元素以外的元素的共价键)用作电阻变化层22的材料改善了在低电流下写入的电阻值的保持性能。
另外，实验例1-2表现出与实验例1-1一样的最小电流值。在实验例1-2中，对在下部电极10上形成的B的膜的等离子体氧化时间为实验例1-1的1/4(30sec.)。与其中电阻变化层22中的B几乎完全被氧化的实验例1-1相比，在实验例1-2中电阻变化层22的B的氧化状态下，沿着膜厚方向从下部电极10侧到离子源层21侧氧化硼的比率增大了。由于电阻变化层22中的B的氧化状态不同的实验例1-1和实验例1-2具有相同的最小电流值，所以发现，包含在电阻变化层22中的B不必完全被氧化，例如，即使在其中B和诸如B2O3等氧化硼混合的状态下，也可以获得相似的效果。顺便提一下，虽然这里未示出，但是在其中写入电流值为9μA的实验例1-1的保持成功率为60％时，其中B不包含在电阻变化层中的实验例1-3和1-4的保持成功率为约10％。
(实验2)
接着，以与实验1相似的过程制备样品(实验例2-1～2-6)，不同之处在于电阻变化层22的膜构成进行了以下改变，并且确定各个样品的最小电流值。表3汇总出了实验例2-1～2-6的结果。需要指出的是，作为各个样品中各层的膜厚，电阻变化层22的膜厚为2～3nm，离子源层的膜厚为45nm，上部电极30的膜厚为30nm。
(实验例2-1)TiN/Hf-B-Ox/Hf50Te50-Ox/W
(实验例2-2)TiN/Hf-Si-Ox/Hf50Te50-Ox/W
(实验例2-3)TiN/Hf-Al-Ox/Hf50Te50-Ox/W
(实验例2-4)TiN/Hf-C-Ox/Hf50Te50-Ox/W
(实验例2-5)TiN/Al-B-Ox/Hf50Te50-Ox/W
(实验例2-6)TiN/Al-C-Ox/Hf50Te50-Ox/W
[表3]
其中B包含在电阻变化层22中的实验例2-1和2-5可以在比其中AlOx或HfOx单独用作电阻变化层22的材料的上述实验例1-3和1-4小的电流下保持写入状态。换句话说，发现即使AlOx或HfOx包含在电阻变化层22中，通过含有B也可以提高中间电阻值的保持性能。如表2所示，认为这是因为与诸如Hf和Al等金属元素相比，B和O之间的结合更牢固，因而抑制了在电阻变化层22中形成的传导路径的再次氧化。可选择地，认为这是因为即使在向电阻变化层22中引入氧缺陷的情况下，与通过破坏B和O之间的结合所获得的氧离子结合的现象也不太可能发生。
(实验3)
接着，以与实验1相似的过程制备样品(实验例3-1～3-5)，不同之处在于改变了包含在电阻变化层22中的B的比率，并且确定各个样品的最小电流值。表4汇总出了实验例3-1～3-5的结果。需要指出的是，作为各个样品中各层的膜厚，电阻变化层22的膜厚为2nm，离子源层的膜厚为45nm，上部电极30的膜厚为30nm。
(实验例3-1)TiN/Hf80-B20-Ox/Hf50Te50-Ox/W
(实验例3-2)TiN/Hf70-B30-Ox/Hf50Te50-Ox/W
(实验例3-3)TiN/Hf50-B50-Ox/Hf50Te50-Ox/W
(实验例3-4)TiN/Hf30-B70-Ox/Hf50Te50-Ox/W
(实验例3-5)TiN/Hf10-B90-Ox/Hf50Te50-Ox/W
[表4]
从表4发现，在实验例3-2～3-5中，与诸如实验例1-3等HfOx单独用作电阻变化层22的材料的情况相比，最小电流值改善了更多。换句话说，发现只要电阻变化层22中的B相对于包含在电阻变化层22中的B与添加元素的总量的组成比为30％以上，那么就可以提高在低电流下写入状态的保持，即，中间电阻值的保持性能。另外，发现当B的组成比为50％以上时，最小电流值可以改善更多，并且提高了保持性能。
(实验4)
接着，以与实验1相似的过程制备样品(实验例4-1～4-5)，不同之处在于Hf之外的添加元素用于电阻变化层22，并且确定各个样品的最小电流值。表5汇总出了实验例4-1～4-5的结果。需要指出的是，在本实验中添加元素的组成比为B与添加元素份数的10％(B的份数为90％)。另外，作为各个样品中各层的膜厚，电阻变化层22的膜厚为2nm，离子源层的膜厚为45nm，上部电极30的膜厚为30nm。
(实验例4-1)TiN/Zr-B-Ox/Hf50Te50-Ox/W
(实验例4-2)TiN/Gd-B-Ox/Hf50Te50-Ox/W
(实验例4-3)TiN/Si-B-Ox/Hf50Te50-Ox/W
(实验例4-4)TiN/Mg-B-Ox/Hf50Te50-Ox/W
(实验例4-5)TiN/C-B-Ox/Hf50Te50-Ox/W
[表5]
从表5发现，在实验例4-1～4-5中，与实验例1-3和1-4相比，最小电流值改善了更多。认为这是因为通过在电阻变化层22中含有足量的B(B的份数为90％)形成了牢固的B-O结合，并且抑制了在电阻变化层22中形成的传导路径的氧化。可选择地，认为这是因为即使在向电阻变化层22中引入氧缺陷的情况下，通过B-O结合不太可能发生形成传导路径的金属元素和氧离子结合的现象。因此，认为即使在不进行通过高电流值的固态写入的情况下，也能改善电阻值的保持性能。
(实验5)
接着，以与实验1相似的过程制备样品(实验例5-1和5-2)，不同之处在于，电阻变化层具有层叠构造(电阻变化层62)，并且确定各个样品的最小电流值。在这种情况下，实验例5-1的电阻变化层62通过首先在下部电极10上形成B的膜然后使B的膜氧化(第一电阻变化层62A)，接着形成Hf的膜然后使Hf的膜氧化(第二电阻变化层62B)来形成。实验例5-2的电阻变化层62通过在下部电极10上形成Hf的膜然后使Hf的膜氧化(第二电阻变化层62B)，接着形成B的膜(第一电阻变化层62A)来形成。表6汇总出了实验例5-1和5-2的结果。需要指出的是，作为各个样品中各层的膜厚，电阻变化层22的膜厚为2nm，离子源层的膜厚为45nm，上部电极30的膜厚为30nm。
(实验例5-1)TiN/B-Ox/Hf-O/Hf50Te50-Ox/W
(实验例5-2)TiN/Hf-Ox/B/Hf50Te50-Ox/W
[表6]
从表6发现，与作为相关技术的实验例1-3和1-4相比，在实验例5-1和5-2的各个中，都改善了最小电流值，并且提高了中间电阻值的保持性能。然而，在实验例5-1中，保持性能比实验例5-2提高得多。认为这是因为在形成B的膜之后是否进行了氧化过程。因此，认为通过在电阻变化层22和62中含有B提高了存储元件1和2的保持性能；然而，通过使B积极氧化以在电阻变化层22和62中形成B-O结合而使在低电流时的保持性能改善更多。需要指出的是，从实验4的结果可以容易推测，第二电阻变化层62B的材料不限于Hf，并且即使使用Hf之外的诸如Si、C或Mg等添加元素，也可以获得相似的效果。
(实验6)
接着，以与实验1相似的过程制备样品(实验例6)，不同之处在于电阻变化层22由BNx形成，并且确定样品的最小电流值。在这种情况下，例如，电阻变化层22通过在氩(sccm)/氧(sccm)＝40/40流量比的混合有氮(N)的氩(Ar)工艺气体中进行反应溅射以在下部电极10上形成B的膜来形成。表7汇总出了实验例6和作为参考的实验例1-1、1-3和1-4的结果。需要指出的是，作为实验例6中各层的膜厚，电阻变化层22的膜厚为4nm，离子源层的膜厚为45nm，上部电极的膜厚为30nm。
(实验例6)TiN/BNx/Hf50Te50-Ox/W
[表7]
如从表7可以看出的，在实验例6中，没有观察到可保持最小电流值的改善。这是因为B-N结合比B-O结合弱；因此，通过由包含在离子源层21中的金属元素在电阻变化层22中形成的细丝所形成的传导路径被电气氧化(准确地说是氮化)，从而增大电阻变化层22的电阻。换句话说，实验例6的保持性能与诸如实验例1-3和1-4等其中AlOx或HfOx用于电阻变化层22的关联技术相当。因此，发现包含在电阻变化层22中的B可以优选与O结合。需要指出的是，虽然这里未示出，但是如可以容易从实验例2-5等中Al-B-Ox的结果看出的，即使N包含在电阻变化层中，只要O也包含在电阻变化层中，就也能改善保持性能。
(实验7)
接着，以与实验1相似的过程制备样品(实验例7-1～7-5)，不同之处在于离子源层21的膜构成进行了以下改变，并且确定各个样品的最小电流值。另外，以与实验例7-1～7-5相似的方式通过改变离子源层21的膜构成并代替B使用Al作为电阻变化层22的材料来制备样品(实验例7-6～7-10)，并且确定各个样品的最小电流值。表8汇总出了实验例7-1～7-10的结果。需要指出的是，作为各个样品中各层的膜厚，电阻变化层22的膜厚为2nm，离子源层的膜厚为45nm，上部电极的膜厚为30nm。
(实验例7-1)TiN/B-Ox/Zr-Te-Ox/W
(实验例7-2)TiN/B-Ox/W-Hf-Te-Ox/W
(实验例7-3)TiN/B-Ox/Ta-Hf-Te-Ox/W
(实验例7-4)TiN/B-Ox/Hf-Te-Ox-Nx/W
(实验例7-5)TiN/B-Ox/Zr-Al-Cu-Te/W
(实验例7-6)TiN/Al-Ox/Zr-Te-Ox/W
(实验例7-7)TiN/Al-Ox/W-Hf-Te-Ox/W
(实验例7-8)TiN/Al-Ox/Ta-Hf-Te-Ox/W
(实验例7-9)TiN/Al-Ox/Hf-Te-Ox-Nx/W
(实验例7-10)TiN/Al-Ox/Zr-Al-Cu-Te/W
[表8]
如从表8可以看出的，即使离子源层21的构成相同，在其中B用作电阻变化层22的材料的样品(实验例7-1～7-5)中的可保持最小电流值也低于其中使用Al的样品(实验例7-6～7-10)的可保持最小电流值。换句话说，发现无论离子源层21的构成怎样，通过在电阻变化层22中含有B都可以提高中间电阻值的保持性能。另外，如从实验例7-1～7-5和实验例7-6～7-10之间的比较可以看出的，即使电阻变化层22的构成相同，取决于哪种材料用于离子源层21，可保持最小电流值也会不同。特别地，发现其中包含在元素周期表的第4、5和6族中的过渡金属元素用于离子源层21的实验例7-1～7-4在低电流时具有比其中Cu或Al用于离子源层21的实验例7-5高的保持性能。换句话说，认为本公开的离子源层21可以优选使用至少诸如Te等硫族元素和包含在元素周期表的第4～6族中的一种以上的过渡金属元素。另外，发现可以优选含有O或N。
(实验8)
利用以下方法制备各个样品(实验例8-1～8-3)。首先，在其中将晶体管嵌入基座中的由TiN制成的下部电极10通过反向溅射进行清洗之后，形成厚度为1nm的Hf的膜，并且通过氧等离子体使Hf的膜氧化以形成HfOx，从而形成作为电阻变化层72的HfOX的膜。接着，对于离子源层71，例如，在氩(sccm)/氧(sccm)＝75/5流量比的混合有氧的氩(Ar)工艺气体中，使用原子％比为50％的Hf和50％的Te进行反应溅射。因此，形成膜厚为45nm的HfTe-Ox膜。接着，形成厚度为30nm的W以形成上部电极30。最后，在320℃下进行2小时的热处理，然后进行图案化以制备存储元件1(实验例8-1～8-3)。下面以"下部电极/电阻变化层/离子源层/上部电极"的顺序说明各个样品的组成。另外，作为各个样品中各层的膜厚，离子源层21的膜厚为45nm，上部电极30的膜厚为30nm。需要指出的是，在上述实验1、5和7中制备的实验例1-3、实验例5-1和实验例7-10用作本实验的实施例(实验例5-1)和比较例(实验例1-3和7-10)。表9是硫族元素的电子极化率(以下被简单称作"极化率")的列表。
(实验例8-1)TiN/Hf-Ox/Hf50Te50-Ox/W
(实验例8-2)TiN/Hf-Ox/Hf50Te50/W
(实验例8-3)TiN/Hf-Ox/Hf/W
(实验例7-10)TiN/Al-Ox/Zr-Al-Cu-Te/W
(实验例5-1)TiN/B-Ox/Hf-O/Hf50Te50-Ox/W
(实验例1-3)TiN/Al-Ox/Hf50Te50-Ox/W
[表9]
制备由上述样品(实验例8-1～8-3、7-10、5-1和1-3)构成的各个存储器阵列(每个都具有60位)，并且进行写入操作。更具体地，在3.8V的写入电压和通过调节MOS晶体管的栅极电压而设定为10μA(低电流)的写入电流下，进行中间级别的写入。图9(A)～(F)是在各个实验例的中间级别写入时通过读出10000次的电阻值(中间电阻值)获得的图表。
从图9(A)～(F)发现以下现象。首先，在其中Hf用于电阻变化层72(或82A)和离子源层71(或81)并且Te也用于离子源层72(或82A)的样品(实验例8-1、8-2和5-1)中，读出时电阻值的变动小。换句话说，降低了随机电报噪声。认为这是因为通过使电阻变化层72(或82A)中的Hf与电负性高的氧结合而使在电阻变化层72(或82A)中形成的氧缺陷稳定化。另外，离子源层71(或81)中的Hf与Te结合，或者与极化率大的Te一起被电离以形成与Te的电荷平衡。另外，如上所述，由于Te具有大的极化率，所以容易保持其离子状态。因此，认为即使发生通过在电阻变化层72(或82A)中形成氧缺陷所造成的局部电荷偏差，也照样可以保持氧缺陷的状态。此外，发现通过在离子源层71(或81)中含有O进一步减小了读出时电阻值的变动。
另一方面，在其中Hf不包含在电阻变化层72中的样品(实验例7-10和1-3)中，每次进行读出时电阻值的变动都大(图9(D)和图9(F))。认为这是因为在实验例7-10和1-3中，代替Hf，将Al用于电阻变化层72。Al作为单质元素具有低电阻，并且如上所述，通过电压施加Al具有高的移动性。因此，Al容易在离子源层71内扩散，并且在含有诸如Te等硫族元素的矩阵中Al更容易移动。因此，推测，在写入时形成的氧缺陷等局部电荷偏差受到影响而在每次进行读出时造成大的电阻值的变动。因此，发现可以不优选将Al用于电阻变化层72(或82A)。需要指出的是，虽然这里未示出，但是Cu可以也不优选用作电阻变化层72(或82A)，因为通过电压施加Cu具有高的移动性。
另外，在其中Hf用于电阻变化层72的样品(实验例8-3)中，每次进行读出时电阻值的变动都大。认为这是因为在其中形成有与电荷偏差相关联的氧缺陷的电阻变化层72上不存在含有具有大的极化率并能够吸收电荷偏差的诸如Te等元素的层。因此，认为在电阻变化层72中，发生受读出时氧缺陷周围局部电荷不平衡或读出时的时间变化的影响的氧缺陷的产生和消失，即，传导路径的断开和重新连接，将它们观测为如图9(C)中所示的噪声。
因而，发现通过将具有高相对介电常数(极化率)的硫族元素(在这种情况下为Te)用于离子源层71(或81)并将诸如Hf等过渡金属元素用于离子源层71(或81)和电阻变化层72(82A)降低了随机电报噪声。
需要指出的是，认为通过使用与用于离子源层71(或81)和电阻变化层72(或82A)的过渡金属元素同样的金属元素获得了进一步降低随机电报噪声的效果。如果将不同的金属元素用于离子源层71(或81)和电阻变化层72(或82A)，那么由于电离倾向的差别会使金属元素之间氧化难易变得不同。更具体地，首先使具有大的电离倾向的金属元素氧化。另外，更可能被氧化的元素可以从不太可能被氧化的元素夺走氧。因此，通过形成氧缺陷可能难以保持中间电阻值。因此，作为用于离子源层71(或81)和电阻变化层72(或82A)的金属元素，可以优选使用同种金属元素，即，同族的金属元素，可以更优选使用同样的元素，从而可以使随机电报噪声进一步降低。
虽然参照第一和第二实施方案、变形例1和2以及实施例说明了本公开，但是本公开不限于此，并且可以进行各种修改。
例如，在上述实施方案等中，详细说明了存储元件1和3～5以及存储单元阵列2的构成；然而，不必包括所有的层，或者相反，可以进一步包括任意其他层。另外，各层的材料以及各层的形成方法和条件不限于上述实施方案等中所述的那些，并且各层可以由任意其他材料制成，或可以通过任意其他方法形成。例如，只要不损害的上述组成比或对多值存储的要求特性，那么就可以将上述元素之外的元素用于离子源层21。
另外，上述实施方案等的存储元件1和3～5可以具有其中离子源层21和电阻变化层22垂直改变它们的位置的反向结构，或者为了增大存储器容量，存储元件1和3～5可以具有与适当的二极管组合的交叉点结构/系统或者存储元件可以在垂直方向上层叠，因而，存储元件1和3～5适用于各种现有类型的存储构造。
需要指出的是，本技术可以具有以下构成。
(1)一种按顺序设置有第一电极、存储层和第二电极的存储元件，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有硼(B)和氧(O)。
(2)根据(1)所述的存储元件，其中包含在所述电阻变化层中的硼(B)的一部分或全部与氧(O)结合。
(3)根据(1)或(2)所述的存储元件，其中所述电阻变化层包含选自钨(W)、铪(Hf)、碳(C)、硅(Si)、钽(Ta)、镁(Mg)、铜(Cu)、镍(Ni)、锆(Zr)和钆(Gd)中的一种或多种作为添加元素。
(4)根据(3)所述的存储元件，其中包含在所述电阻变化层中的硼(B)的含量(B的组成比/B与所述添加元素的总组成比)为30％以上。
(5)根据(3)或(4)所述的存储元件，其中所述电阻变化层具有包括第一电阻变化层和第二电阻变化层的层叠构造，第一电阻变化层含有硼(B)，第二电阻变化层含有氧化物或氮化物形式的一种或多种的所述添加元素。
(6)根据(5)所述的存储元件，其中第一电阻变化层含有氧(O)。
(7)根据(5)或(6)所述的存储元件，其中第一电阻变化层和第二电阻变化层从第一电极侧按这种顺序层叠。
(8)根据(5)或(6)所述的存储元件，其中第二电阻变化层和第一电阻变化层从第一电极侧按这种顺序层叠。
(9)根据(1)～(8)中任一项所述的存储元件，其中所述离子源层含有氧(O)或氮(N)。
(10)根据(1)～(9)中任一项所述的存储元件，其中通过向第一电极和第二电极进行电压施加而在所述电阻变化层内形成含有所述过渡金属元素或含有氧缺陷的低电阻部来改变电阻值。
(11)一种按顺序设置有第一电极、存储层和第二电极的存储元件，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素和氧(O)。
(12)根据(11)所述的存储元件，其中所述电阻变化层具有包括第一电阻变化层和第二电阻变化层的层叠构造，第一电阻变化层含有硼(B)和氧(O)，第二电阻变化层含有氧化物或氮化物形式的一种或多种添加元素。
(13)根据(12)所述的存储元件，其中第一电阻变化层、第二电阻变化层和所述离子源层从第一电极侧按这种顺序层叠。
(14)根据(12)或(13)所述的存储元件，其中第一电阻变化层含有碳(C)。
(15)根据(11)～(14)中任一项所述的存储元件，其中所述离子源层包含作为所述过渡金属元素的铪(Hf)。
(16)根据(11)～(15)中任一项所述的存储元件，其中通过向第一电极和第二电极进行电压施加而在所述电阻变化层内形成含有所述过渡金属元素或含有氧缺陷的低电阻部来改变电阻值。
(17)一种设置有多个存储元件和脉冲施加装置的存储装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有硼(B)和氧(O)。
(18)一种设置有多个存储元件和脉冲施加装置的存储装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素和氧(O)。
本申请要求于2012年12月3日向日本专利局提交的日本专利申请No.2012-2641685和2013年7月5日向日本专利局提交的日本专利申请No.2013-141685的优先权，其全部内容以引用的方式并入本文。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求书或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (17)

1.一种按顺序设置有第一电极、存储层和第二电极的存储元件，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有硼(B)和氧(O)。
2.根据权利要求1所述的存储元件，其中包含在所述电阻变化层中的硼(B)的一部分或全部与氧(O)结合。
3.根据权利要求1所述的存储元件，其中所述电阻变化层包含选自钨(W)、铪(Hf)、碳(C)、硅(Si)、钽(Ta)、镁(Mg)、铜(Cu)、镍(Ni)、锆(Zr)和钆(Gd)中的一种或多种作为添加元素。
4.根据权利要求3所述的存储元件，其中包含在所述电阻变化层中的硼(B)的含量(B的组成比/B与所述添加元素的总组成比)为30％以上。
5.根据权利要求3所述的存储元件，其中所述电阻变化层具有包括第一电阻变化层和第二电阻变化层的层叠构造，第一电阻变化层含有硼(B)，第二电阻变化层含有氧化物或氮化物形式的一种或多种的所述添加元素。
6.根据权利要求5所述的存储元件，其中第一电阻变化层含有氧(O)。
7.根据权利要求5所述的存储元件，其中第一电阻变化层和第二电阻变化层从第一电极侧按这种顺序层叠。
8.根据权利要求5所述的存储元件，其中第二电阻变化层和第一电阻变化层从第一电极侧按这种顺序层叠。
9.根据权利要求1所述的存储元件，其中所述离子源层含有氧(O)或氮(N)。
10.根据权利要求1所述的存储元件，其中通过向第一电极和第二电极进行电压施加而在所述电阻变化层内形成含有所述过渡金属元素或含有氧缺陷的低电阻部来改变电阻值。
11.一种按顺序设置有第一电极、存储层和第二电极的存储元件，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素和氧(O)，
其中所述电阻变化层具有包括第一电阻变化层和第二电阻变化层的层叠构造，第一电阻变化层含有硼(B)和氧(O)，第二电阻变化层含有氧化物或氮化物形式的一种或多种添加元素。
12.根据权利要求11所述的存储元件，其中第一电阻变化层、第二电阻变化层和所述离子源层从第一电极侧按这种顺序层叠。
13.根据权利要求11所述的存储元件，其中第一电阻变化层含有碳(C)。
14.根据权利要求11所述的存储元件，其中所述离子源层包含铪(Hf)作为所述过渡金属元素。
15.根据权利要求11所述的存储元件，其中通过向第一电极和第二电极进行电压施加而在所述电阻变化层内形成含有所述过渡金属元素或含有氧缺陷的低电阻部来改变电阻值。
16.一种设置有多个存储元件和脉冲施加装置的存储装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有硼(B)和氧(O)。
17.一种设置有多个存储元件和脉冲施加装置的存储装置，所述各存储元件按顺序包括第一电极、存储层和第二电极，所述脉冲施加装置构造成选择性地向所述多个存储元件施加电压或电流的脉冲，所述存储层包括：
离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的一种或多种硫族元素以及选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素；和
电阻变化层，所述电阻变化层含有选自元素周期表的第4族元素、第5族元素和第6族元素中的一种或多种过渡金属元素和氧(O)，
其中所述电阻变化层具有包括第一电阻变化层和第二电阻变化层的层叠构造，第一电阻变化层含有硼(B)和氧(O)，第二电阻变化层含有氧化物或氮化物形式的一种或多种添加元素。
CN201380060841.5A 2012-12-03 2013-11-06 存储元件和存储装置 Expired - Fee Related CN104813469B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-264168 2012-12-03
JP2012264168 2012-12-03
JP2013141685 2013-07-05
JP2013-141685 2013-07-05
PCT/JP2013/079983 WO2014087784A1 (ja) 2012-12-03 2013-11-06 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
CN104813469A CN104813469A (zh) 2015-07-29
CN104813469B true CN104813469B (zh) 2018-04-17

Family

ID=50883211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060841.5A Expired - Fee Related CN104813469B (zh) 2012-12-03 2013-11-06 存储元件和存储装置

Country Status (5)

Country Link
US (2) US9761796B2 (zh)
JP (1) JP6272235B2 (zh)
KR (1) KR102133615B1 (zh)
CN (1) CN104813469B (zh)
WO (1) WO2014087784A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9859335B1 (en) * 2016-12-02 2018-01-02 United Microelectronics Corp. Semiconductor device having memory cell structure
KR102578854B1 (ko) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 저항성 메모리 소자 및 이의 제조 방법
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US10903273B2 (en) 2019-01-04 2021-01-26 International Business Machines Corporation Phase change memory with gradual conductance change
KR102573868B1 (ko) * 2021-08-25 2023-08-31 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP4024499B2 (ja) * 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
JP2011066285A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置
JP5598338B2 (ja) * 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置
EP2721665B1 (en) * 2011-06-17 2021-10-27 Sion Power Corporation Plating technique for electrode
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
WO2014103691A1 (ja) * 2012-12-25 2014-07-03 ソニー株式会社 記憶素子および記憶装置

Also Published As

Publication number Publication date
JPWO2014087784A1 (ja) 2017-01-05
US20150318471A1 (en) 2015-11-05
KR102133615B1 (ko) 2020-07-13
US9761796B2 (en) 2017-09-12
US20170125672A1 (en) 2017-05-04
WO2014087784A1 (ja) 2014-06-12
CN104813469A (zh) 2015-07-29
JP6272235B2 (ja) 2018-01-31
KR20150093149A (ko) 2015-08-17

Similar Documents

Publication Publication Date Title
CN104813469B (zh) 存储元件和存储装置
US9543514B2 (en) Memory component, memory device, and method of operating memory device
KR101796790B1 (ko) 기억 소자 및 기억 장치
CN103367635B (zh) 存储元件和存储装置
KR101913860B1 (ko) 기억 소자 및 기억 장치
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
KR101997924B1 (ko) 기억 소자 및 기억 장치
US10879312B2 (en) Memory device and memory unit
US20160079526A1 (en) Storage device and storage unit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160914

Address after: Kanagawa

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180417

Termination date: 20211106