KR102573868B1 - 2단자 원자기반 스위칭 소자 및 이의 제조방법 - Google Patents

2단자 원자기반 스위칭 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102573868B1
KR102573868B1 KR1020210112305A KR20210112305A KR102573868B1 KR 102573868 B1 KR102573868 B1 KR 102573868B1 KR 1020210112305 A KR1020210112305 A KR 1020210112305A KR 20210112305 A KR20210112305 A KR 20210112305A KR 102573868 B1 KR102573868 B1 KR 102573868B1
Authority
KR
South Korea
Prior art keywords
forming
upper electrode
negative voltage
insulating layer
voltage
Prior art date
Application number
KR1020210112305A
Other languages
English (en)
Other versions
KR20230030276A (ko
Inventor
황현상
리탐 배너지
이승우
허성재
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210112305A priority Critical patent/KR102573868B1/ko
Priority to US17/833,691 priority patent/US20230061770A1/en
Publication of KR20230030276A publication Critical patent/KR20230030276A/ko
Application granted granted Critical
Publication of KR102573868B1 publication Critical patent/KR102573868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Abstract

빠른 동작 속도 및 높은 내구도를 갖는 2단자 원자기반 스위칭 소자 및 이의 제조방법이 개시된다. 이는 제1 포밍인 음전압 포밍을 통해 산소 공극 여과 통로를 형성하고, 음전압 포밍 후 제2 포밍인 양전압 포밍을 통해 주입된 금속 이온과 산소 공극 간 높은 결합 에너지와 낮은 활성 에너지를 형성함으로써 양전압 포밍시 포밍 전압을 감소시킬 수 있다. 따라서, 절연층 내로 과도한 금속 이온 주입을 방지하여 2단자 원자기반 스위칭 소자의 휘발성 및 내구도를 향상시킬 수 있다. 또한, 양전압 포밍 후, 음전압 인가 스위칭을 통해 절연층으로 주입된 금속 이온을 상당량 제거함으로써 2단자 원자기반 스위칭 소자의 휘발성을 향상시킬 수 있고, 내구도에 있어서 고착 실패 현상을 방지할 수 있다.

Description

2단자 원자기반 스위칭 소자 및 이의 제조방법{2 Terminal Atom-based Switching Device and Manufacturing Method for the Same}
본 발명은 2단자 원자기반 스위칭 소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 빠른 동작 속도 및 높은 내구도를 갖는 2단자 원자기반 스위칭 소자 및 이의 제조방법에 관한 것이다.
반도체 메모리 소자는 단위 면적당 메모리 셀의 수가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.
도 1은 일반적인 2단자 스위칭 소자를 나타낸 도면이다.
도 2는 일반적인 2단자 스위칭 소자의 동작 과정을 나타낸 도면이다.
도 3은 양전압 포밍시 발생되는 고착 실패(stuck-on failure) 현상을 나타낸 그래프이다.
도 1 내지 도 3을 참조하면, 2단자 스위칭 소자는 하부 전극(110), 절연층(120) 및 상부 전극(130)을 포함한다. 이러한 2단자 스위칭 소자에 문턱 전압(Vth)보다 큰 전압을 인가하면, 상기 절연층(120)이 턴온 상태가 되어 상기 절연층(120) 내에 전도성 필라멘트가 형성됨으로써, 저저항 상태가 구현될 수 있다. 즉, 절연층(120)은 도전체의 특성을 가질 수 있다. 또한, 상기 2단자 원자기반 스위칭 소자에 상기 문턱 전압(Vth)보다 작은 전압을 인가하면, 절연층(120) 내에 이온화반응(ionization)이 진행되면서, 전도성 필라멘트의 자발적 분해(spontaneously rupture)가 이루어져, 상기 절연층(120)은 높은 저항값을 가지는 부도체의 특성을 가질 수 있다. 따라서, 양 전극(110,130) 사이에 인가되는 전압에 따라 상기 절연층(120)은 턴온되거나 턴오프된다.
상기와 같이 2단자 스위칭 소자를 동작시키는 위해, 절연층(120)의 저항이 변화 가능한 상태로 만들어 주는 포밍 과정을 진행하게 된다. 허나, 금속 또는 합금으로 형성된 상부 전극에 양(+)의 전압을 인가하여 포밍을 진행하는 양전압 포밍시, 도 3에서와 같이 고착 실패(stuck-on failure) 현상이 나타나게 된다. 즉, 양의 전압 인가에 따라 과도하게 주입된 금속 이온에 의해 절연층(120) 내 형성된 금속 필라멘트가 자발적으로 분해되지 않기 때문에 비휘발성 특성을 갖게 되는 문제가 있다.
한국특허공개 10-2014-0042987
본 발명이 이루고자 하는 기술적 과제는 음전압 포밍 및 음전압 인가 스위칭 기법을 이용하여 휘발성을 향상시킴으로써 빠른 동작 속도 및 높은 내구도를 갖는 2단자 원자기반 스위칭 소자 및 이의 제조방법을 제공하는데 있다.
상술한 과제를 해결하기 위해 본 발명의 2단자 원자기반 스위칭 소자는 하부 전극, 상기 하부 전극 상에 형성된 절연층 및 상기 절연층 상에 형성된 상부 전극을 포함하고, 상기 절연층은 상기 절연층 내에 산소 공극 여과 통로(oxygen vacancy percolation path)가 형성되도록 제1 포밍된 후, 상기 산소 공극 여과 통로에 금속 이온에 의한 필라멘트가 형성되도록 제2 포밍된다.
상기 제2 포밍 후, 상기 산소 공극 여과 통로에 형성된 상기 금속 이온의 일부가 제거되도록 상기 상부 전극에 음의 전압이 인가될 수 있다.
상기 제1 포밍을 위해 상기 상부 전극에 음의 전압이 인가되고, 상기 제2 포밍을 위해 상기 상부 전극에 양의 전압이 인가될 수 있다.
상기 상부 전극은 Ag 또는 AgTe로 형성되되, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성될 수 있다.
상기 제1 포밍 및 상기 제2 포밍시 인가되는 컴플라이언스 전류(compliance current)는 동작 전류보다 작은 전류가 인가될 수 있다.
상기 컴플라이언스 전류는 1nA 내지 10nA 일 수 있다.
상기 제1 포밍시 발생되는 홀드 전압은 0.05V 미만의 전압을 가질 수 있다.
상술한 과제를 해결하기 위해 본 발명의 2단자 원자기반 스위칭 소자의 제조방법은 하부 전극, 상기 하부 전극 상에 형성된 절연층 및 상기 절연층 상에 형성된 상부 전극을 포함하는 2단자 원자기반 스위칭 소자를 제공하는 단계, 상기 절연층 내에 산소 공극 여과 통로를 형성하는 제1 포밍 단계, 상기 산소 공극 여과 통로에 금속 이온에 의한 필라멘트를 형성하는 제2 포밍 단계 및 상기 산소 공극 여과 통로에 형성된 상기 금속 이온의 일부를 제거하는 음전압 인가 스위칭 단계를 포함한다.
상기 제1 포밍 단계에서는 상기 상부 전극에 음의 전압이 인가되고, 상기 제2 포밍 단계에서는 상기 상부 전극에 양의 전압이 인가될 수 있다.
상기 상부 전극은 Ag 또는 AgTe로 형성되되, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성될 수 있다.
상기 제1 포밍 단계에서 인가되는 컴플라이언스 전류는 동작 전류보다 작은 전류가 인가될 수 있다.
상기 음전압 인가 스위칭 단계 이후에, 상기 제2 포밍 및 상기 음전압 인가 스위칭을 적어도 2회 이상 교차 수행하는 단계를 더 포함할 수 있다.
상술한 본 발명에 따르면, 양전압을 이용한 포밍시 발생되는 휘발성 및 내구도 저하를 음전압 포밍 및 음전압 인가 기법을 이용하여 휘발성을 향상시킬 수 있고, 휘발성 향상에 따라 빠른 동작 속도 및 높은 내구도를 가질 수 있다. 즉, 휘발성 및 내구도에 한계를 갖는 원자기반 스위칭 소자를 음전압 포밍 및 음전압 인가 기법을 사용하여 절연층으로의 과도한 금속 이온 주입을 제어함으로서 높은 휘발성과 내구도로 동작되도록 할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 2단자 스위칭 소자를 나타낸 도면이다.
도 2는 일반적인 2단자 스위칭 소자의 동작 과정을 나타낸 도면이다.
도 3은 양전압 포밍시 발생되는 고착 실패(stuck-on failure) 현상을 나타낸 그래프이다.
도 4는 본 발명의 2단자 원자기반 스위칭 소자를 나타낸 도면이다.
도 5는 본 발명의 2단자 원자기반 스위칭 소자의 제조 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 2단자 원자기반 스위칭 소자의 포밍 및 스위칭에 따른 플로우 차트를 나타낸 도면이다.
도 7은 본 발명의 2단자 원자기반 스위칭 소자의 포밍 및 스위칭에 따른 동작 과정을 나타낸 도면이다.
도 8은 본 발명의 2단자 원자기반 스위칭 소자의 동작 기법에 대한 전기적 측정 결과를 나타낸 도면이다.
도 9는 산소 공극 내에 금속 이온의 과잉 전자에 따른 결합 에너지를 밀도 함수 이론을 통해 나타낸 도면이다.
도 10은 본 발명의 동작 전류에 따른 전류-전압 커브를 나타낸 도면이다.
도 11은 본 발명의 2단자 원자기반 스위칭 소자에 대한 문턱 전압, 홀드 전압 및 문턱전압 제어 결과를 나타낸 도면이다.
도 12는 본 발명의 2단자 원자기반 스위칭 소자의 음전압 포밍 및 양전압 포밍에 따른 전압 크기를 나타낸 도면이다.
도 13은 본 발명의 2단자 원자기반 스위칭 소자의 내구도를 비교하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 2단자 원자기반 스위칭 소자를 나타낸 도면이다.
도 4를 참조하면, 본 발명에 따른 2단자 원자기반 스위칭 소자는 하부 전극(210), 절연층(220) 및 상부 전극(230)을 포함한다.
하부 전극(210)은 Pt, Ir, W, Ag, Au, Ru, RuO2, Ta, TaN, Ti 및 TiN 중 적어도 어느 하나의 물질로 이루어질 수 있으나, 이에 한정되지는 않으며, 불활성도가 높은 전극 물질이라면 어느 것이나 가능하다. 예컨대, 상기 하부 전극(210)은 기판(미도시)상에 화학 기상 증착법, 플라즈마 기상 증착 성장법 또는 스퍼터링법을 사용하여 20nm 내지 100nm의 두께로 형성될 수 있다.
상기 하부 전극(210) 상에는 절연막(미도시)이 형성될 수 있으며, 상기 절연막(미도시) 내에 상기 하부 전극(210)의 일부 영역들을 노출시키는 홀들을 형성할 수 있다. 상기 절연막(미도시)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등일 수 있으나 이에 한정되지는 않는다.
하부 전극(210) 상에는 음전압 포밍시 산소 공극 여과 통로(oxygen vacancy cluster path)를 형성하고, 음전압 포밍 후 양전압 포밍에 의한 금속 이온과 산소공극 필라멘트(Hybrid filament-HF)를 형성하는 절연층(220)이 형성될 수 있다. 일예로, 절연층(220)은 HfO2 물질을 포함할 수 있다.
상기 절연층(220)은 문턱 스위칭 특성을 갖는 층으로써, 즉, 문턱 전압(Vth)을 기준으로 도전체의 특성 또는 부도체의 특성을 가질 수 있다. 이때, 상기 문턱 전압(Vth)이란 상기 절연층(220)에 소정의 전압이 인가될 경우, 급격한 전류의 증가와 저항의 감소가 발생하는데, 이때 인가되는 전압을 문턱 전압(Vth)이라 지칭한다.
상기 절연층(220)을 형성하는 공정으로는 물리 기상 증착법, 화학 기상 증착법 또는 원자층 증착법을 사용하여 수행할 수 있으며, 일예로, 상기 절연층(220)은 원자층 증착법을 사용하여 1nm 내지 100nm의 두께로 형성될 수 있다.
상기 절연층(220) 상에는 상부 전극(230)이 형성될 수 있다. 상부 전극(230)은 Pt, Ir, W, Ag, Au, Ru, RuO2, Ta, TaN, Ti 및 TiN 중 적어도 어느 하나의 물질을 포함하거나, 또는 AgTe와 같은 금속합금을 포함할 수 있다. 바람직하게는 Ag 또는 AgTe 물질을 포함할 수 있다. 예컨대, 상기 상부 전극(230)은 화학 기상 증착법, 플라즈마 기상 증착 성장법 또는 스퍼터링법을 사용하여 형성될 수 있다.
또한, 상부 전극(230)이 Ag 또는 AgTe 물질을 포함할 경우, 하부 전극(210)은 Ag 또는 AgTe 물질 외의 물질로 형성하고, 하부 전극(210)이 Ag 또는 AgTe 물질을 포함할 경우, 상부 전극(230)은 Ag 또는 AgTe 물질 외의 물질로 형성하는 것이 바람직하다.
일예로, 상부 전극(230)이 Ag 또는 AgTe 물질을 포함하고, 하부 전극(210)이 Ag 또는 AgTe 물질 외의 물질을 포함할 경우, 포밍을 위해 인가되는 전압은 상부 전극(230)에 음전압이 인가될 수 있으며, 반대로 하부 전극(210)에 Ag 또는 AgTe 물질을 포함하고, 상부 전극(230)에 Ag 또는 AgTe 물질 외의 물질을 포함할 경우, 포밍을 위해 인가되는 전압은 상부 전극(230)에 양전압이 인가될 수 있다.
즉, Ag 또는 AgTe 물질을 포함하는 전극의 위치에 따라 포밍을 위한 전압의 극성이 달라질 수 있다. 이는, 스위칭의 주체 즉, 필라멘트는 Ag 또는 AgTe 물질이며, 종래와 같이 음전압 포밍을 통해 산소 공공 필라멘트를 형성시키는 것이 아닌, 음전압 포밍을 통해 산소 공공 여과 통로를 형성시키고, 음전압 포밍 후에 양전압 포밍을 통해 필라멘트를 형성시키는 본 발명의 포밍 방식에 기인한다.
도 5는 본 발명의 2단자 원자기반 스위칭 소자의 제조 방법을 설명하기 위한 순서도이다.
도 5를 참조하면, 본 발명에 따른 2단자 원자기반 스위칭 소자의 제조 방법은 하부 전극(210), 상기 하부 전극(210) 상에 형성된 절연층(220) 및 상기 절연층(220) 상에 형성된 상부 전극(230)을 포함하는 2단자 원자기반 스위칭 소자를 제공하는 단계(S310), 상기 절연층(220) 내에 산소 공극 여과 통로를 형성하는 제1 포밍 단계(S320), 상기 산소 공극 여과 통로에 금속 이온에 의한 필라멘트를 형성하는 제2 포밍 단계(S330) 및 상기 산소 공극 여과 통로에 형성된 상기 금속 이온의 일부를 제거하는 음전압 인가 스위칭 단계(S340)를 포함한다.
우선, 2단자 원자기반 스위칭 소자가 제공된다.(S310) 2단자 원자기반 스위칭 소자는 하부 전극(210), 절연층(220) 및 상부 전극(230)이 순차적으로 형성될 수 있으며, 하부 전극(210) 또는 상부 전극(230) 각각의 양단에 소정 전압이 인가될 수 있다. 바람직하게는, 상부 전극(230)은 Ag 또는 AgTe 물질로 형성될 수 있고, 절연층(220)은 HfO2 물질로 형성될 수 있다. 또한, 상부 전극(230)에 포밍을 위해 음전압을 인가하는 경우 하부 전극(210)은 상부 전극(230)과 다른 물질 즉, Ag 또는 AgTe 물질 외의 물질로 형성하는 것이 바람직하다.
2단자 스위칭 소자가 제공된 후에는, 상기 본 발명의 2단자 스위칭 소자를 이용한 포밍 및 스위칭을 위한 단계가 수행될 수 있다.
도 6은 본 발명의 2단자 원자기반 스위칭 소자의 포밍 및 스위칭에 따른 플로우 차트를 나타낸 도면이다.
도 7은 본 발명의 2단자 원자기반 스위칭 소자의 포밍 및 스위칭에 따른 동작 과정을 나타낸 도면이다.
도 6 및 도 7을 참조하여, 본 발명의 2단자 원자기반 스위칭 소자의 포밍 및 스위칭에 따른 동작 기법을 설명한다.
제1 포밍 단계(S320)에서는 포밍을 위해 상부 전극(230)에 음(-)의 전압이 인가될 수 있다. 일예로, Ag 또는 AgTe 물질로 형성된 상부 전극(230)에 음전압 포밍이 수행될 수 있다. 상부 전극(230)에 음전압 포밍을 수행함으로써, 도 7(a)에서와 같이, 절연층(220) 내에 산소 공극 여과 통로(oxygen vacancy cluster path)가 형성될 수 있다. 이때, 절연층(220) 내에 산소 공극 여과 통로를 형성하기 위해 동작 전류보다 작은 컴플라이언스 전류(compliance current)가 인가될 수 있다. 즉, 종래와 같이 포밍에 의해 두꺼운 산소 공공(oxygen vacancy) 필라멘트가 형성되는 대신, 낮은 포밍 컴플라이언스 전류를 통해 절연층(220) 내에 산소 공극 여과 통로를 형성시킬 수 있다. 일예로, 제1 포밍을 위한 컴플라이언스 전류는 1nA 내지 10nA 의 범위를 가질 수 있다.
이때, 상부 전극(230)이 Ag 또는 AgTe 물질을 포함할 경우, 포밍을 위해 상부 전극(230)에 음의 전압이 인가되어야 하며, 반대로 하부 전극(210)이 Ag 또는 AgTe 물질을 포함할 경우, 상부 전극(230)에 양의 전압을 인가해야 한다. 즉, Ag 또는 AgTe 물질을 포함하는 전극 위치에 따라 상부 전극(230)에 인가하는 전압의 극성이 달라질 수 있다.
또한, 음전압 포밍시 홀드 전압(Vh)이 0.05V보다 크면 휘발성 스위칭을 하게 되며, 0.05V보다 작으면 비휘발성 스위칭을 하게 된다.
제2 포밍 단계(S330)에서는 상부 전극(230)에 양(+)의 전압이 인가된다. 즉, 제1 포밍 단계(S320)에서 상부 전극(230)에 음의 전압을 인가한 후, 제2 포밍을 위해 상부 전극(230)에 다시 양전압 포밍이 수행될 수 있다. 따라서, 음의 전압을 이용한 제1 포밍에 의해 절연층(220) 내에 형성된 산소 공극 여과 통로에 도 7(b)에서와 같이, 금속 이온에 의한 필라멘트가 형성될 수 있다.
일예로, 상부 전극(230)이 Ag로 형성될 경우, 상부 전극(230)에 음의 전압 인가 후, 양의 전압을 이용하여 제2 포밍을 수행함으로써 산소 공극 여과 통로에 Ag 이온과 산소공극에 의한 필라멘트(Hybrid filament)가 형성될 수 있다. 일예로, 제2 포밍을 위한 컴플라이언스 전류는 1nA 내지 10nA 의 범위를 가질 수 있다.
제2 포밍을 위해 상부 전극(230)에 양의 전압을 인가할 경우, 1V 미만의 문턱 전압(Vth)을 가지며, 컨덕턴스가 단위 컨덕턴스(G0)와 유사한 값을 갖게 되면 고착 실패(stuck-on failure) 현상이 발생되지 않는다. 허나, 문턱 전압(Vth)이 1V 이상이고, 컨덕턴스가 5G0를 초과할 경우 고착 실패 현상이 발생하게 된다.
제2 포밍을 위해 인가했던 양의 전압을 제거하면, 도 7(c)에서와 같이, 형성된 필라멘트의 자발적 분해가 이루어진다.
상술한 바와 같이, 본 발명의 2단자 원자기반 스위칭 소자는 포밍을 위해 상부 전극(230)에 음의 전압을 인가하는 제1 포밍을 수행(S320)한 후에, 다시 상부 전극(230)에 양의 전압을 인가하는 제2 포밍을 수행(S330)하게 된다. 즉, 제1 포밍에 의해 절연층(220) 내에 산소 공극 여과 통로를 형성한 후에, 제2 포밍을 통해 산소 공극 여과 통로에 금속 이온과 산소공극에 의한 필라멘트를 형성한다.
따라서, 양의 전압 포밍을 통해 주입된 금속 이온과 산소 공극 간 높은 결합 에너지(binding energy)와 낮은 활성 에너지(formation energy)를 가질 수 있다. 이러한, 금속 이온과 산소 공극 간 높은 결합 에너지 및 낮은 활성 에너지로 인해 음의 전압 포밍 후 양의 전압 포밍시 포밍 전압을 감소시킬 수 있다. 이는, 절연층(220) 내로 과도한 금속 이온 주입을 방지함으로써 2단자 원자기반 스위칭 소자의 휘발성 및 내구도를 향상시킬 수 있는 효과를 가질 수 있다.
제1 포밍 및 제2 포밍이 수행된 후, 상부 전극(230)에 음전압 인가 스위칭 단계(S340)가 수행될 수 있다. 여기서, 인가되는 음의 전압은 산소 공극 필라멘트 또는 산소 공극 여과 통로가 형성되지 않도록 -0.1V 내지 -0.5V의 범위를 갖는 작은 음의 전압을 인가하는 것이 바람직하다.
제1 포밍 및 제2 포밍 후, 음의 전압을 인가하는 음전압 인가 스위칭을 수행함으로써, 절연층(220) 내부로 주입된 금속 이온이 상당 부분 제거될 수 있다. 즉, 포밍 후, 상부 전극(230)에 작은 크기의 음의 전압을 인가함으로써, 절연층(220) 내부에 과도하게 주입된 금속 이온을 도 7(d)에서와 같이, 상당 부분 다시 상부 전극(230)으로 확산시킬 수 있다.
이는, 필라멘트가 형성된 후, 필라멘트 제거를 위한 별도의 리셋 과정이 요구되지 않으며, 단지 제2 포밍에 의해 인가되는 양의 전압 제거에 따른 자발적인 필라멘트 분해 후, 작은 크기의 음의 전압을 인가하여 절연층(220) 내부에 있는 금속 이온을 상부 전극(230)으로 이동시킴으로써 절연층(220) 내의 금속 이온을 제거할 수 있다.
이러한, 제1 포밍 및 제2 포밍 후 음전압 인가 스위칭에 의해 절연층(220)으로 주입된 금속 이온을 상당량 제거함으로써 2단자 원자 기반 스위칭 소자의 휘발성을 향상시킬 수 있고, 내구도의 고착 실패(stuck-on failure) 현상을 방지할 수 있다.
또한, 이러한 음전압 인가 스위칭은 휘발성 스위칭 동작을 위해 양의 전압을 반복적으로 인가하는 제2 포밍 과정마다 매회 반복적으로 수행될 수 있다.
상술한 바와 같이, 본 발명의 2단자 원자기반 스위칭 소자는 제1 포밍 단계(S320)에서 음의 전압을 인가한 후, 제2 포밍 단계(S330)에서 양의 전압을 인가함으로써, 절연층(220)으로의 과도한 금손 이온의 주입을 방지할 수 있고, 양의 전압에 의한 제2 포밍 후 매회 소정의 음의 전압을 인가하는 음전압 인가 스위칭 단계(S340)에 의해 절연층(220) 내의 잔여 금속 이온을 상당량 제거할 수 있기 때문에 2단자 원자기반 스위칭 소자의 휘발성 및 내구도를 향상시킬 수 있다.
도 8은 본 발명의 2단자 원자기반 스위칭 소자의 동작 기법에 대한 전기적 측정 결과를 나타낸 도면이다.
도 8을 참조하면, 일예로, 제1 포밍을 수행(S320)하기 위해 도 8(a)에서와 같이, 1nA의 컴플라이언스 전류를 인가하여 음전압 포밍 후, 도 8(b)에서와 같이, 제2 포밍을 수행하기 위해 양의 전압이 인가되는 양전압 포밍이 수행(S330)된다. 양의 전압 인가에 의한 제2 포밍 후에는 도 8(c)에서와 같이, -0.3V의 작은 크기의 음전압을 인가하는 음전압 인가 스위칭이 수행(S340)될 수 있다. 또한, 음전압 인가 스위칭 이후에는, 도 8(d)에서와 같이, 제2 포밍에 의한 양전압 포밍 및 음전압 인가 스위칭의 반복적인 수행에 의한 휘발성 스위칭 기법이 수행될 수 있다.
도 9는 산소 공극 내에 금속 이온의 과잉 전자에 따른 결합 에너지를 밀도 함수 이론을 통해 나타낸 도면이다.
일예로, 도 9는 각 2개의 산소 공극내 Ag 이온의 과잉 전자에 따른 결합 에너지를 밀도 함수 이론을 통해 나타낸 도면이다. 우선, 도 9(b)를 참조하면, 산소 공공에 위치한 Ag 이온 간 자발적 분해가 쉽게 발생됨을 확인할 수 있다. 이는, 도 9(a)에서와 같이, 산소 공극에 위치한 Ag 이온간의 결합 에너지(binding energy)가 틈새자리(interstitial site)에 위치해 있는 Ag 이온 간의 결합 에너지에 비해 작은 크기를 갖는 것에 기인한다.
도 10은 본 발명의 동작 전류에 따른 전류-전압 커브를 나타낸 도면이다.
도 10을 참조하면, 도 10은 본 발명에 따른 2단자 원자기반 스위칭 소자에 대해 동작 전류 1μA, 10μA 및 100μA 에 따른 전류-전압 커브를 나타낸다. 도 10에서와 같이, 동작 전류 1μA, 10μA 및 100μA을 인가함에 따라 온-오프 비가 최소 108 부터 최대 7×109 까지 측정되는 것을 확인할 수 있다.
도 11은 본 발명의 2단자 원자기반 스위칭 소자에 대한 문턱 전압, 홀드 전압 및 문턱전압 제어 결과를 나타낸 도면이다.
도 11(a)을 참조하면, 음전압 -0.5V를 인가했을 경우, 문턱 전압은 0.30±0.03V, 홀드 전압은 0.07V±0.04V가 측정되는 것을 확인할 수 있다. 또한, 도 11(b)를 참조하면, 음전압을 인가하지 않았을 경우(PNS)는 문턱전압이 0.17V±0.07V가 측정되는 반면, -0.5V의 음전압을 인가할 경우는 문턱전압이 0.3V±0.03V, -1V의 음전압을 인가할 경우는 0.56V±0.03V로 측정되어, 음전압 인가 스위칭에 따라 문턱전압이 제어되는 것을 확인할 수 있다.
도 12는 본 발명의 2단자 원자기반 스위칭 소자의 음전압 포밍 및 양전압 포밍에 따른 전압 크기를 나타낸 도면이다.
도 12를 참조하면, 본 발명에 따른 2단자 원자기반 스위칭 소자의 음전압 인가에 따른 제1 포밍 및 음전압 인가 후, 양전압 인가에 따른 제2 포밍을 위한 포밍 전압의 크기를 확인할 수 있다.
도 13은 본 발명의 2단자 원자기반 스위칭 소자의 내구도를 비교하기 위한 도면이다.
여기서, 내구도를 비교하기 위한 비교 대상은, 상부 전극(230)을 Ag으로 형성하되, 양전압 포밍 및 음전압 인가 스위칭을 수행했을 경우(PNS), 상부 전극(230)을 Ag으로 형성하되, 음전압 포밍, 양전압 포밍 및 음전압 인가 스위칭을 수행하는 제1 실시예(NPNS_Ag), 상부 전극(230)을 AgTe 로 형성하되, 음전압 포밍, 양전압 포밍 및 음전압 인가 스위칭을 수행하는 제2 실시예(NPNS_AgTe)로 구분하였다.
도 13을 참조하면, PNS의 경우 103 cycle에서 고착 실패(stuck-on failure) 현상이 발생되는 것을 확인할 수 있다. 허나, 제1 실시예(NPNS_Ag)에서는 108 cycle까지 고착 실패 현상이 발생되지 않는 것을 확인할 수 있으며, 제2 실시예(NPNS_AgTe)에서는 109 cycle까지 고착 실패 현상이 발생되지 않는 것을 확인할 수 있다. 즉, 상부 전극(230)을 Ag 또는 AgTe로 형성하되, 음전압 포밍, 양전압 포밍 및 음전압 인가 스위칭을 수행할 경우 2단자 원자기반 스위칭 소자의 내구도가 향상되는 것을 확인할 수 있다.
상술한 바와 같이, 본 발명에 따른 2단자 원자기반 스위칭 소자는 제1 포밍인 음전압 포밍(S320)을 통해 산소 공극 여과 통로를 형성하고, 음전압 포밍 후 제2 포밍인 양전압 포밍(S330)을 통해 주입된 금속 이온과 산소 공극 간 높은 결합 에너지와 낮은 활성 에너지를 형성함으로써 양전압 포밍시 포밍 전압을 감소시킬 수 있다. 따라서, 절연층(220) 내로 과도한 금속 이온 주입을 방지하여 2단자 원자기반 스위칭 소자의 휘발성 및 내구도를 향상시킬 수 있다. 또한, 양전압 포밍 후, 음전압 인가 스위칭(S340)을 통해 절연층(220)으로 주입된 금속 이온을 상당량 제거함으로써 2단자 원자기반 스위칭 소자의 휘발성을 향상시킬 수 있고, 내구도에 있어서 고착 실패 현상을 방지할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
210 : 하부 전극 220 : 절연층
230 : 상부 전극

Claims (12)

  1. 하부 전극;
    상기 하부 전극 상에 형성된 절연층; 및
    상기 절연층 상에 형성된 상부 전극을 포함하고,
    상기 상부 전극은 금속 이온을 포함하되, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성되고,
    상기 절연층은,
    상기 절연층 내에 산소 공극 여과 통로(oxygen vacancy percolation path)가 형성되도록 상기 금속 이온을 포함하는 상부 전극에 음의 전압을 인가하여 제1 포밍을 수행한 후, 상기 산소 공극 여과 통로에 상기 금속 이온에 의한 필라멘트가 형성되도록 상기 상부 전극에 양의 전압을 인가하여 제2 포밍을 수행하고,
    상기 제2 포밍을 수행한 후, 상기 상부 전극에 음의 전압을 인가하여 상기 산소 공극 여과 통로에 형성된 상기 필라멘트가 일부 제거되도록 음전압 인가 스위칭되는 것인 2단자 원자기반 스위칭 소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 상부 전극은 Ag 또는 AgTe로 형성되되, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성되는 것인 2단자 원자기반 스위칭 소자.
  5. 제1항에 있어서,
    상기 제1 포밍 및 상기 제2 포밍시 인가되는 컴플라이언스 전류(compliance current)는 동작 전류보다 작은 전류가 인가되는 것인 2단자 원자기반 스위칭 소자.
  6. 제5항에 있어서,
    상기 컴플라이언스 전류는 1nA 내지 10nA 인 것인 2단자 원자기반 스위칭 소자.
  7. 제1항에 있어서,
    상기 제1 포밍시 발생되는 홀드 전압은 0.05V 미만의 전압을 갖는 것인 2단자 원자기반 스위칭 소자.
  8. 하부 전극, 상기 하부 전극 상에 형성된 절연층 및 상기 절연층 상에 형성된 상부 전극을 포함하되, 상기 상부 전극은 금속 이온을 포함하고, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성된 2단자 원자기반 스위칭 소자를 제공하는 단계;
    상기 절연층 내에 산소 공극 여과 통로가 형성되도록 상기 금속 이온을 포함하는 상부 전극에 음의 전압을 인가하는 제1 포밍 단계;
    상기 산소 공극 여과 통로에 상기 금속 이온에 의한 필라멘트가 형성되도록 상기 상부 전극에 양의 전압을 인가하는 제2 포밍 단계; 및
    상기 산소 공극 여과 통로에 형성된 상기 금속 이온의 일부가 제거되도록 상기 상부 전극에 음의 전압을 인가하는 음전압 인가 스위칭 단계를 포함하는 2단자 원자기반 스위칭 소자의 제조방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 상부 전극은 Ag 또는 AgTe로 형성되되, 상기 하부 전극은 상기 상부 전극과 다른 물질로 형성되는 것인 2단자 원자기반 스위칭 소자의 제조방법.
  11. 제8항에 있어서,
    상기 제1 포밍 단계에서 인가되는 컴플라이언스 전류는 동작 전류보다 작은 전류가 인가되는 것인 2단자 원자기반 스위칭 소자의 제조방법.
  12. 제8항에 있어서, 상기 음전압 인가 스위칭 단계 이후에,
    상기 제2 포밍 및 상기 음전압 인가 스위칭을 적어도 2회 이상 교차 수행하는 단계를 더 포함하는 2단자 원자기반 스위칭 소자의 제조방법.
KR1020210112305A 2021-08-25 2021-08-25 2단자 원자기반 스위칭 소자 및 이의 제조방법 KR102573868B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210112305A KR102573868B1 (ko) 2021-08-25 2021-08-25 2단자 원자기반 스위칭 소자 및 이의 제조방법
US17/833,691 US20230061770A1 (en) 2021-08-25 2022-06-06 Two-terminal atom-based switching device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210112305A KR102573868B1 (ko) 2021-08-25 2021-08-25 2단자 원자기반 스위칭 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20230030276A KR20230030276A (ko) 2023-03-06
KR102573868B1 true KR102573868B1 (ko) 2023-08-31

Family

ID=85287766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210112305A KR102573868B1 (ko) 2021-08-25 2021-08-25 2단자 원자기반 스위칭 소자 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20230061770A1 (ko)
KR (1) KR102573868B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022660A (ja) 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999343B1 (ko) 2012-09-28 2019-07-12 삼성전자주식회사 2 단자 스위칭 소자
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
KR101842759B1 (ko) * 2016-02-04 2018-03-29 포항공과대학교 산학협력단 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
KR20190110504A (ko) * 2019-09-18 2019-09-30 한양대학교 산학협력단 저항 변화 메모리 소자 및 이의 스위칭 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022660A (ja) 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20230061770A1 (en) 2023-03-02
KR20230030276A (ko) 2023-03-06

Similar Documents

Publication Publication Date Title
US9419220B2 (en) Resistive memory elements, resistive memory cells, and resistive memory devices
US8310857B2 (en) Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US7741669B2 (en) Nonvolatile memory cells employing a transition metal oxide layers as a data storage material layer and methods of manufacturing the same
US8466005B2 (en) Method for forming metal oxides and silicides in a memory device
US8279656B2 (en) Nonvolatile stacked nand memory
US20080304312A1 (en) Resistance memory with tungsten compound and manufacturing
CN102185101B (zh) 存储元件和存储装置
JP5776826B2 (ja) 電気化学反応を利用した抵抗変化素子、並びにその製造方法及び動作方法
DE102005005325A1 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
KR20100077647A (ko) 저항성 메모리 소자 및 그 제조 방법
CN102376354A (zh) 存储元件和存储装置
US20130228735A1 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
US20120085985A1 (en) Electrically actuated device
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
KR101520221B1 (ko) 저항 변화 메모리 소자
Prakash et al. Improvement of uniformity of resistive switching parameters by selecting the electroformation polarity in IrOx/TaOx/WOx/W structure
KR102573868B1 (ko) 2단자 원자기반 스위칭 소자 및 이의 제조방법
KR101033303B1 (ko) 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
Han et al. Al2O3 interfacial layer derived hybrid conductive filament for the reliability enhancement of Ta2O5-based resistive random access memory
KR102069239B1 (ko) 원자 스위칭 장치
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
TWI545816B (zh) 儲存裝置及儲存單元
KR102310470B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
Chand et al. Enhancement of endurance in hfo2-based cbram device by introduction of a tan diffusion blocking layer
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant