KR102432688B1 - 다중층 선택 소자 및 그 제조 방법 - Google Patents

다중층 선택 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102432688B1
KR102432688B1 KR1020200151131A KR20200151131A KR102432688B1 KR 102432688 B1 KR102432688 B1 KR 102432688B1 KR 1020200151131 A KR1020200151131 A KR 1020200151131A KR 20200151131 A KR20200151131 A KR 20200151131A KR 102432688 B1 KR102432688 B1 KR 102432688B1
Authority
KR
South Korea
Prior art keywords
layer
metal
oxide
conductive filament
forming
Prior art date
Application number
KR1020200151131A
Other languages
English (en)
Other versions
KR20220064728A (ko
Inventor
이장식
김광현
박영준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020200151131A priority Critical patent/KR102432688B1/ko
Priority to US17/623,241 priority patent/US11925129B2/en
Priority to PCT/KR2021/016197 priority patent/WO2022103110A1/ko
Publication of KR20220064728A publication Critical patent/KR20220064728A/ko
Application granted granted Critical
Publication of KR102432688B1 publication Critical patent/KR102432688B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H01L45/1253
    • H01L27/2463
    • H01L45/146
    • H01L45/1633
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 낮은 누설 전류를 나타내는 다중층 선택 소자를 제공한다. 본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함한다.

Description

다중층 선택 소자 및 그 제조 방법{multi-layered selector device and method of manufacturing the same}
본 발명의 기술적 사상은 반도체 소자에 관한 것으로서, 보다 상세하게는 다중층 선택 소자 및 그 제조 방법에 관한 것이다.
차세대 메모리 구조로서, 교차점 어레이(cross-point array) 구조가 고밀도 메모리 소자에 사용될 가능성이 있다. 그러나, 이러한 교차점 어레이 구조는 이웃 셀에서 누설되는 전류에 의하여 감지 오류가 발생할 우려가 있으며, 이에 따라 어레이 크기를 증가시키기 어려움이 있다. 따라서, 이러한 전류의 누설을 억제할 수 있는 선택 소자가 요구된다. 현재까지는, 이러한 선택 소자로서, 터널 장벽, 혼합-이온-전자 전도(mixed-ionic-electronic conduction, MIEC), 절연체-금속-전이(insulator-metal-transition, IMT), 오보닉 문턱 스위칭(ovonic threshold switching, OTS), 및 다이오드형 셀렉터 등이 제안되고 있다. 그러나, 여전히 누설 전류가 높은 수준으로 나타나는 문제점이 있다.
한국특허출원번호 제10-2016-0010338호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 낮은 누설 전류를 나타내는 다중층 선택 소자 및 그 제조방법을 제공하는 것이다.
그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 낮은 누설 전류를 나타내는 다중층 선택 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층; 상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및 상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 도핑된 상기 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되면 파괴되는 휘발성 특성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고, 상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고, 상기 전도성 필라멘트 형성층은 금속이 미도핑될 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층은 제1 금속 도핑 농도를 가지고, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층, 상기 전도성 필라멘트 형성층, 및 상기 제2 금속 도핑층 중 적어도 어느 하나는, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층, 상기 제2 금속 도핑층, 또는 이들 모두는 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑될 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함하고, 상기 전도성 필라멘트 형성층은 금속이 미도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 하부 전극, 상기 상부 전극, 또는 이들 모두는 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층; 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 절연층은 상기 스위칭층의 측벽을 형성하여, 상기 스위치층을 개별화할 수 있다.
본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자의 제조방법은, 기판을 제공하는 단계; 상기 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층 상에 절연층을 형성하는 단계; 상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계; 상기 비아홀 내에 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층을 형성하는 단계; 및 상기 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층을 형성하는 단계는, 산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층을 형성하는 단계는, 제1 금속 도핑 농도를 가지는 제1 금속 도핑층을 형성하는 단계; 상기 제1 금속 도핑층 상에 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지거나 금속이 도핑되지 않은 전도성 필라멘트 형성층을 형성하는 단계; 및 상기 전도성 필라멘트 형성층 상에 상기 제1 금속 도핑 농도를 가지는 제2 금속 도핑층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 상부 전극층을 형성하는 단계를 수행한 후에, 상기 다중층 선택 소자를 100℃ 내지 550℃ 범위의 온도에서 어닐링하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상에 의할 경우, 스위칭층을 금속 도핑 농도의 구배를 가지는 다중층 선택 소자를 제공할 수 있다. 이러한 다중층 선택 소자는, 이온들의 이동에 의한 전도성 필라멘트들의 형성을 이용하며, 단순한 구조, CMOS 호환성 및 높은 선택성의 장점으로 교차점 어레이 메모리를 구현할 수 있다. 일반적으로 전도성 필라멘트들의 형성을 제어하기가 어려우므로, 선택 소자의 불균일성과 신뢰성이 문제가 될 수 있다. 여기에서, 은이 도핑된 아연 산화물층을 포함하는 다중층 선택 소자가 제안되고, 각각의 층은 전도성 필라멘트들의 형성을 제어하기 위하여 다른 농도의 은을 가질 수 있다. 이러한 다중층 구조를 사용하면, 높은 온-전류 상태에서 은 이온들이 과잉으로 유입되는 것을 방지하여, 전도성 필라멘트들의 형성을 용이하게 제어할 수 있다.
단일층 구조의 선택 소자들과 비교하면, 상기 다중층 선택 소자는 2 MA cm-2 의 높은 온-전류 밀도를 가지며, 저항 스위칭 메모리의 동작을 위한 충분한 전류를 제공할 수 있다. 또한, 상기 다중층 선택 소자는 1010 의 높은 선택성, 10-13 A의 낮은 오프-전류, 및 0.3 V 내지 0.8 V의 선택 소자의 조절가능한 문턱 전압을 가질 수 있다. 상기 다중층 선택 소자의 문턱 전압은 은이 도핑된 아연 산화물층들 사이에 삽입된 아연 산화물층의 두께를 조절하여 제어할 수 있다. 상기 다중층 선택 소자가 저항 스위칭 메모리와 연결되면, 상기 메모리 소자의 누설 전류를 2 x 10-13 A 로 감소시킬 수 있다. 따라서, 상기 다중층 선택 소자는 고밀도 교차점 어레이 메모리 소자들의 제조에 대한 새로운 가능성을 제공할 수 있다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 다중층 선택 소자를 나타내는 개략도이다.
도 2는 본 발명의 일실시예에 따른 다중층 선택 소자를 나타내는 단면도이다.
도 3은 본 발명의 일실시예에 따른 다중층 선택 소자에서 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 4 내지 도 8은 본 발명의 일실시예에 따른 다중층 선택 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 9는 본 발명의 일실시예에 따른 다중층 선택 소자의 단면을 나타내는 주사전자현미경 사진이다.
도 10는 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 전류-전압 특성을 비교하여 나타내는 그래프이다.
도 11은 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 문턱 전압의 누적확률분포를 비교하여 나타내는 그래프이다.
도 12는 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 내구성 특성을 비교하여 나타내는 그래프이다.
도 13은 본 발명의 일실시예에 따른 다중층 선택 소자의 미도핑층의 두께에 따른 영향을 나타내는 그래프들이다.
도 14은 본 발명의 일실시예에 따른 다중층 선택 소자의 어닐링 온도 영향을 나타내는 그래프들이다.
도 15는 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 개략도이다.
도 16은 본 발명의 일실시예에 따른, 도 15의 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 전류-전압 특성을 나타내는 그래프이다.
도 17은 본 발명의 일실시예에 따른, 도 15의 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 1000 사이클까지의 내구성을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
선택 소자가 낮은 오프-전류(Ioff)와 높은 선택성을 가지기 위하여, 전기화학적 금속화(electrochemical metallization, ECM) 현상을 적용할 수 있다. 이러한 전기화학적 금속화를 위하여는, 고상 전해질과 은(Ag) 또는 구리(Cu) 등과 같은 활성 금속을 포함하여 선택 소자를 구성할 수 있다. 상기 선택 소자들은, 전기장이 인가에 의하여 형성된 휘발성 전도성 필라멘트들에 의하여 작동된다. 상기 선택 소자에 전기장이 인가되면, 고상 전해질 내에 휘발성 전도성 필라멘트들이 형성되고, 전기장이 제거되면, 상기 휘발성 전도성 필라멘트들이 자발적으로 파괴된다. 이러한 전기화학적 금속화 기반 선택 소자들이 저항 스위칭 메모리(resistive-switching memory, RSM)와 연결되어 작동되는 경우에는, 상기 선택 소자들은 저항 스위칭 메모리 동작을 위한 충분한 전류를 제공하도록 높은 온-전류(Ion)를 가지는 것이 요구된다.
그러나, 상기 선택 소자가 10 μA 이상의 높은 온-전류 상태에서 작동하는 경우에는, 활성 전극으로부터 금속 원자들이 과잉 유입되어, 비휘발성 전도성 필라멘트들이 형성된다. 이러한 비휘발성 전도성 필라멘트에 의하여, 비휘발성 메모리 특성이 발생하게 된다. 또한, 상기 비휘발성 전도성 필라멘트의 형성을 제어하는 것이 어려우므로, 불균일한 문턱 스위칭 거동이 야기될 수 있다.
따라서, 신뢰성있는 문턱 스위칭 거동을 위해 금속 원자들의 과잉 유입을 방지할 필요가 있다. 이러한 과잉 유입 방지를 위하여 다른 농도의 은을 가지는 다중층 구조가 선택 소자들에 적용될 수 있고, 농도 조절을 통해 유입 되는 금속 원자들의 양을 제어할 수 있고 이에 따라 소자의 선택성과 신뢰성을 증가시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 다중층 선택 소자(100)를 나타내는 개략도이다.
도 2는 본 발명의 일실시예에 따른 다중층 선택 소자(100)를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 다중층 선택 소자(100)는, 기판(110), 하부 전극층(120), 절연층(130), 스위칭층(140), 및 상부 전극층(150)을 포함한다.
구체적으로, 다중층 선택 소자(100)는, 기판(110), 상기 기판 상에 위치하는 하부 전극층(120); 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층(130); 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층(140); 및 상기 스위칭층 상에 위치하는 상부 전극층(150)을 포함할 수 있다.
기판(110)은 다양한 기판을 포함할 수 있다. 기판(110)은, 예를 들어 실리콘층(112) 및 실리콘층(112) 상에 실리콘 산화물층(114)이 위치하여 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 하부 전극층(120)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
또한, 기판(110)과 하부 전극층(120) 사이에 개재되어, 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다. 접착층(122)에 의하여 기판(110)과 하부 전극층(120) 사이의 접착이 더 강해질 수 있고, 균일한 접착이 이루어 질 수 있다. 접착층(122)은, 예를 들어 티타늄, 티타늄 질화물, 실리콘, 알루미늄 및 이리듐을 포함할 수 있다. 몇몇 다른 실시 예들에 있어서, 접착층(122)은 생략될 수도 있다.
절연층(130)은 하부 전극층(120) 상에 위치할 수 있다. 절연층(130)은 하부 전극층(120)을 노출하도록 관통하는 복수의 비아홀들(135)을 포함할 수 있다. 그러나, 이러한 비아홀 구조의 소자 형태는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 절연층(130)은 스위칭층(140)의 측벽을 형성하여, 스위칭층(140)을 개별화할 수 있다. 절연층(130)은 다양한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 지르코늄 산화물 중 적어도 어느 하나를 포함할 수 있다.
스위칭층(140)은 비아홀(135) 내에서 하부 전극층(120) 상에 위치할 수 있다. 스위칭층(140)은 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행할 수 있다. 스위칭층(140)은 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어질 수 있다.
상부 전극층(150)은 스위칭층(140) 상에 위치할 수 있다. 상부 전극층(150)은 개별화된 스위칭층(140) 각각에 분리되어 형성될 수 있다. 상부 전극층(150)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
이하에서는, 다중층 선택 소자(100)의 스위칭층(140)에 대하여 상세하게 설명하기로 한다.
스위칭층(140)은, 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)을 포함할 수 있다.
구체적으로, 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층(141); 상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층(142), 및 상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층(143)을 포함할 수 있다.
제1 금속 도핑층(141)은 하부 전극층(120) 상에 위치할 수 있다. 제1 금속 도핑층(141)은 전도성 필라멘트를 형성하는 금속이 도핑될 수 있다. 제1 금속 도핑층(141)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다. 또한, 제1 금속 도핑층(141)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑될 수 있다.
전도성 필라멘트 형성층(142)은 제1 금속 도핑층(141) 상에 위치할 수 있다. 전도성 필라멘트 형성층(142)은 그 내부에서 상기 금속에 의하여 전도성 필라멘트가 형성되거나 또는 파괴될 수 있다. 전도성 필라멘트 형성층(142)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다. 전도성 필라멘트 형성층(142)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑될 수 있다. 또한, 전도성 필라멘트 형성층(142)은 금속이 도핑되지 않도록 구성될 수 있다.
제2 금속 도핑층(143)은 전도성 필라멘트 형성층(142) 상에 위치할 수 있다. 제2 금속 도핑층(143)은 상기 전도성 필라멘트를 형성하는 금속이 도핑될 수 있다. 제2 금속 도핑층(143)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다. 또한, 제2 금속 도핑층(143)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑될 수 있다.
제1 금속 도핑층(141)과 제2 금속 도핑층(143)은 동일한 금속이 도핑되거나 또는 서로 다른 금속이 도핑될 수 있다. 또한, 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)을 각각 구성하는 절연물은 동일하거나 서로 다를 수 있다.
제1 금속 도핑층(141)과 제2 금속 도핑층(143)은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함할 수 있다.
전도성 필라멘트 형성층(142)은 금속이 미도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함할 수 있다.
스위칭층(140)을 구성하는 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)은 다른 금속 도핑 농도를 가질 수 있다.
제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 제1 금속 도핑 농도를 가지고, 전도성 필라멘트 형성층(142)은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가질 수 있다.
또한, 제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 제1 금속 도핑 농도를 가지고, 전도성 필라멘트 형성층(142)은 금속이 미도핑될 수 있다.
또는, 이와 반대로, 전도성 필라멘트 형성층(142)은 제1 금속 도핑 농도를 가지고, 제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지는 경우도 본 발명의 기술적 사상에 포함된다.
또한, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)의 금속 도핑 농도가 동일하거나 또는 서로 다를 수 있다.
상기 제1 금속 도핑 농도와 상기 제2 금속 도핑 농도는 기지 물질 및 도핑되는 금속에 따라 상이할 수 있다. 예를 들어, 상기 기지 물질이 아연 산화물이고, 상기 도핑되는 금속이 은인 경우에, 상기 제1 금속 도핑 농도는, 예를 들어 0.01% 내지 50% 범위일 수 있고, 상기 제2 금속 도핑 농도는, 예를 들어 0.01% 내지 50% 범위일 수 있다.
제1 금속 도핑층(141)은, 예를 들어 3 nm 내지 20 nm 범위의 두께를 가질 수 있다. 전도성 필라멘트 형성층(142)은, 예를 들어 10 nm 내지 60 nm 범위의 두께를 가질 수 있다. 제2 금속 도핑층(143)은, 예를 들어 3 nm 내지 20 nm 범위의 두께를 가질 수 있다. 제1 금속 도핑층(141)과 제2 금속 도핑층(143)은 동일한 두께를 가지거나 또는 서로 다른 두께를 가질 수 있다. 그러나, 이러한 두께는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
또한, 본 발명의 일실시예에 따른 다중층 선택 소자는, 비아홀을 구비한 절연층을 포함하지 않는 경우도 포함된다. 예를 들어, 본 발명의 일실시예에 따른 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
도 3은 본 발명의 일실시예에 따른 다중층 선택 소자(100)에서 전도성 필라멘트(147)의 형성과 파괴를 설명하는 개략도이다.
도 3을 참조하면, 전도성 필라멘트 형성층(142)에 형성되는 전도성 필라멘트(147)의 형성과 파괴가 도시되어 있다. 초기 상태에서는, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)은 절연물 기지(145)에 금속(146)이 도핑되어 존재할 수 있다. 반면, 전도성 필라멘트 형성층(142)에는 상기 금속이 도핑되지 않거나, 또는 전도성 필라멘트(147)를 형성하지 못하는 수준으로 도핑될 수 있다.
이어서, 외부에서 전기적 신호가 하부 전극층(120)과 상부 전극층(150)에 인가되면, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)의 상기 도핑된 금속이 전도성 필라멘트 형성층(142)로 이동하여 전도성 필라멘트(147)를 형성할 수 있다. 상기 금속이 이동하는 경우, 상기 금속은 원자 상태로 이동하거나 또는 양이온 상태로 이동할 수 있다. 이러한 전도성 필라멘트(147)의 형성에 의하여 하부 전극층(120)과 상부 전극층(150)은 전기적으로 연결될 수 있다. 구체적으로, 하부 전극층(120), 제1 금속 도핑층(141)에 도핑된 금속(146), 전도성 필라멘트(147), 제2 금속 도핑층(143)에 도핑된 금속(146), 및 상부 전극층(150)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.
이어서, 외부에서 인가하는 전기적 신호를 제거하면, 전도성 필라멘트(147)가 파괴될 수 있고, 전도성 필라멘트(147)를 구성하는 금속은 다시 제1 금속 도핑층(141) 또는 제2 금속 도핑층(143)으로 이동할 수 있다. 따라서, 전도성 필라멘트(147)는 휘발성 특성을 가질 수 있다. 그러나, 이는 예시적이며 전도성 필라멘트(147)가 비휘발성 특성을 가지는 경우도 본 발명의 기술적 사상에 포함된다.
도 4 내지 도 8은 본 발명의 일실시예에 따른 다중층 선택 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 4 내지 도 8에서, 상기 다중층 선택 소자의 형성을 위한 다양한 층의 형성과 제거는 본 기술 분야에서 잘 알려진 화학기상증착법, 물리기상증착법, 리소그래피 방법을 이용하여 수행할 수 있으므로, 상세한 설명은 생략하기로 한다. 상기 다중층 선택 소자의 제조 방법은 통상적인 CMOS 기술을 적용하여 구현될 수 있다.
도 4를 참조하면, 기판(110)을 제공한다. 기판(110)은, 실리콘층(112) 및 실리콘 산화물층(114)이 적층되어 구성될 수 있다.
도 5를 참조하면, 기판(110) 상에 하부 전극층(120)을 형성한다. 선택적으로, 하부 전극층(120)을 형성하기 전에 기판(110) 상에 접착층(122)을 형성할 수 있다. 접착층(122)과 하부 전극층(120)은, 예를 들어 전자빔 증발을 이용하여 형성할 수 있다.
도 6를 참조하면, 하부 전극층(120) 상에 절연층(130)을 형성한다. 절연층(130)은, 예를 들어 플라즈마 강화 화학기상증착법(PECVD)을 이용하여 형성할 수 있다.
도 7를 참조하면, 절연층(130)의 일부 영역을 제거하여, 하부 전극층(120)을 노출하는 비아홀(135)을 형성한다. 비아홀(135)은, 예를 들어 KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여 형성할 수 있다.
도 8을 참조하면, 비아홀(135) 내에 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층(140)을 형성한다. 스위칭층(140)은 산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다.
상기 스위칭층(140)은, 제1 금속 도핑 농도를 가지는 제1 금속 도핑층(141)을 형성하고, 제1 금속 도핑층(141) 상에 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지거나 금속이 도핑되지 않은 전도성 필라멘트 형성층(142)을 형성하고, 이어서 전도성 필라멘트 형성층(142) 상에 상기 제1 금속 도핑 농도를 가지는 제2 금속 도핑층(143)을 순차적으로 형성하여 이루어질 수 있다.
이어서, 스위칭층(140) 상에 상부 전극층(150)을 형성하여, 도 2의 다중층 선택 소자(100)를 완성한다. 상부 전극층(150)은, 예를 들어 전자빔 증발을 이용하여 형성할 수 있다.
또한, 추가적으로 다중층 선택 소자(100)를 100℃ 내지 550℃ 범위의 온도에서 어닐링할 수 있다.
실험예
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
다중층 선택 소자의 제조
실리콘(Si) 상에 실리콘 산화물층(SiO2)이 형성된 SiO2/Si 기판을 준비하였다. 상기 기판 상에 전자빔 증발을 이용하여 접착층과 하부 전극층을 순차적으로 형성하였다. 상기 접착층은 약 10 nm 두께를 가지며, 티타늄(Ti)을 포함하였다. 상기 하부 전극층은 약 100 nm 두께를 가지며, 백금(Pt)을 포함하였다. 이어서, 플라즈마 강화 화학기상증착법(PECVD)을 이용하여, 상기 하부 전극층 상에 절연층을 형성하였다. 상기 절연층은 약 100 nm 두께를 가지며, 실리콘 산화물(SiO2)을 포함하였다.
이어서, KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여, 상기 절연층을 관통하는 복수의 비아홀을 형성하였다. 상기 비아홀들은 250 nm의 직경과 100 nm의 깊이를 가졌다. 상기 비아홀에 의하여 상기 하부 전극층이 노출되었다. 상기 비아홀들에 의하여 패터닝된 상기 절연층은 다중층 선택 소자의 셀들을 격리하기 위하여 사용된다.
이어서, 은(Ag) 타겟(99.99% 순도) 및 아연 산화물(ZnO) 타겟(99.99% 순도)을 20/1 sccm 유동 속도의 Ar/O2 가스 환경에서 스퍼터링하였다. 이에 따라, 상기 비아홀 내에서, 상기 하부 전극층 상에 제1 은-도핑 아연 산화물층(Ag doped ZnO, AZO), 아연 산화물층(ZnO), 및 제2 은-도핑 아연 산화물층이 순차적으로 형성되었다.
상기 아연 산화물층은 150 W에서 스퍼터링을 이용하여 증착하였다. 상기 제1 및 제2 은-도핑 아연 산화물층들은 동시 스퍼터링에 의하여 증착하였다. 상기 아연 산화물 타겟에 제공된 고주파수(RF) 전력은 150 W로 고정되었고, 상기 은 타겟에 제공된 직류 전력은 15 W 내지 20 W로 변화시켜, 상기 은-도핑 아연 산화물층의 은의 도핑 농도를 제어하였다. 상기 아연 산화물층과 상기 은-도핑 아연 산화물층들이 형성되는 동안의 상기 스퍼터링 챔버의 작동 압력은 10 mTorr 이었다.
상기 제1 은-도핑 아연 산화물층은 약 5 nm 두께를 가지며, 상기 아연 산화물층은 약 40 nm 두께를 가지며, 및 상기 제2 은-도핑 아연 산화물층은 약 5 nm 두께를 가졌다.
이어서, 상기 제1 은-도핑 아연 산화물층, 상기 아연 산화물층, 및 상기 제2 은-도핑 아연 산화물층이 형성된 후, 상기 제2 은-도핑 아연 산화물층 상에 전자빔 증발을 이용하여 상부 전극층을 형성하였다. 상기 상부 전극층은 약 60 nm 두께를 가지며, 백금(Pt)을 포함하였다.
상기 제1 은-도핑 아연 산화물층은 제1 금속 도핑층(141)에 상응하고, 상기 아연 산화물층(또는 은-미도핑 아연 산화물층)은 전도성 필라멘트 형성층(142)에 상응하고, 상기 제2 은-도핑 아연 산화물층은 제2 금속 도핑층(143)에 상응한다.
이어서, 대기 조건 하에서 100℃, 200℃, 및 300℃의 다른 온도에서 약 30분 동안 어닐링하였다. 이에 따라, Pt/AZO/ZnO/AZO/Pt 구조를 가지는 다중층 선택 소자를 형성하였다.
비교예로서, 동일한 방식으로, Pt/AZO/Pt 구조의 단일층 선택 소자를 형성하였다. 상기 비교예는 단층의 AZO를 포함하는 경우이다.
저항 스위칭 메모리 소자의 제조
상술한 바와 같이, SiO2/Si 기판을 준비하고, 접착층, 하부 전극층, 및 절연층을 형성한 후에, 상기 절연층을 관통하고 상기 하부 전극층을 노출하는 복수의 비아홀을 형성하였다.
이어서, 상기 비아홀 내에서, 상기 하부 전극층 상에 ZrOx 층을 원자층 증착법을 이용하여 약 280℃에서 형성하였다. 상기 ZrOx 층을 형성하기 위하여, 지르코늄 전구체로서 Zr[N(C2H5)CH3]4 (TEMAZ)를 사용하였고 산소 소스로서 오존을 사용하였다. 상기 ZrOx 층은 약 5 nm의 두께를 가졌다.
이어서, 상기 ZrOx 층 상에 티타늄(Ti) 타겟(99.99% 순도)을 이용하여 직류 스퍼터링으로 상온에서 티타늄층(Ti)을 형성하였고, 이어서 상기 티타늄층 상에 상부 전극을 형성하였다. 상기 스퍼터링 동안에, 상기 티타늄 타겟에 400 W의 직류 스퍼터링 전력을 인가하였고, 스퍼터링 챔버의 작동 압력은 2 mTorr 이었다. 상기 티타늄층은 접착층으로 기능할 수 있고, 약 10 nm의 두께를 가졌다. 상기 상부 전극층은 약 100 nm 두께를 가지며, 티타늄 질화물(TiN)을 포함하였다. 이에 따라, TiN/Ti/ZrOx/Pt 구조의 ZrOx 기반 저항 스위칭 메모리 소자를 완성하였다.
다중층 선택 소자의 특성 분석
상기 다중층 선택 소자의 전기적 특성을 반도체 파라미터 분석기(4200A-SCS, Keithley)를 이용하여 대기 조건하에서 상온에서 측정하였다. 상기 다중층 선택 소자의 스위칭 속도 및 내구성 특성을 파형 발생기(33600A, Keysight) 및 오실로스코프(TDS 5054, Tektronix)를 이용하여 측정하였다. 상기 다중층 선택 소자의 전기적 특성 분석을 위하여, 백금으로 구성된 상부 전극에 바이어스 전압을 인가하였고, 하부 전극은 접지하였다.
상기 다중층 선택 소자의 단면 미세조직을 주사전자현미경(JSM-7800F Prime, JEOL)을 이용하여 관찰하였다.
결과 및 논의
도 9는 본 발명의 일실시예에 따른 다중층 선택 소자의 단면을 나타내는 주사전자현미경 사진이다.
도 9를 참조하면, Si/SiO2 기판 상에 티타늄(Ti)으로 구성된 접착층, 백금(Pt)으로 구성된 하부 전극층, 및 실리콘 산화물(SiO2)로 구성된 절연층이 형성되어 있다. 상기 절연층의 일부 영역에 비아홀이 형성되어 있다. 상기 비아홀 내에, 적색 영역으로 표시된 바와 같이, 상기 하부 전극층 상에 AZO/ZnO/AZO으로 구성된 다중층이 형성되어 있다.
아연 산화물(ZnO)층에 은의 도핑 농도에 따른 전기적 특성을 비교하였다. 즉, 은을 도핑하지 않은 Pt/ZnO/Pt 구조와, 상기 ZnO에 은을 도핑하여 형성한 AZO를 가지는 Pt/AZO/Pt 구조에 대한 전류-전압(I-V) 특성을 측정하였다. 상기 AZO의 은 농도는 동시 스퍼터링 동안에 직류 스퍼터링 전력을 제어하여 조정하였다.
상기 Pt/ZnO/Pt 구조의 경우에는 문턱 스위칭 특성이 없는 절연 특성을 나타내었다. 상기 직류 스퍼터링 전력이 15 W로 형성된 상기 Pt/AZO/Pt 구조의 경우에는 문턱 스위칭 특성을 나타내었다. 상기 직류 스퍼터링 전력이 20 W로 형성된 상기 Pt/AZO/Pt 구조의 경우에는 저항 스위칭 특성을 나타내었다. 상기 직류 스퍼터링 전력이 증가되면 은의 도핑 수준이 높아지므로, 은의 도핑 수준이 높아지면, 문턱 스위칭 특성으로부터 저항 스위칭 특성으로 변화함을 알 수 있다.
따라서, 실시예의 다중층 선택 소자는 문턱 스위칭 특성을 가지도록 형성할 수 있고, 이를 위하여 스위칭층 내에 휘발성 전도성 필라멘트를 형성시키도록 은-도핑 농도의 제어가 중요한 요소로 분석된다.
도 10는 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 전류-전압 특성을 비교하여 나타내는 그래프이다.
도 10의 (a)를 참조하면, 비교예인 Pt/AZO/Pt 구조에 대하여 100 μA의 컴플라이언스 전류(Icc) 하에서의 전류-전압 특성이 나타나있다. 비교예의 단일층 선택 소자의 경우에는, 100 μA의 컴플라이언스 전류에서는 양방향 휘발성 문턱 스위칭 특성을 나타내었다. 그러나, 상기 컴플라이언스 전류가 증가되어 1 mA의 경우에는 저항 스위칭 메모리 특성을 나타내었다. 상기 컴플라이언스 전류를 증가시키면, 상기 은-도핑 아연 산화물층에서 은 이온들이 과잉되고, 이에 따라 상기 과잉된 은 이온들이 비휘발성 전도성 필라멘트들을 형성시키게 된다. 상기 비휘발성 전도성 필라멘트를 파괴하려면, 전류의 줄가열을 유도하도록 음의 바이어스(bias)가 필요하다.
상기 비휘발성 전도성 필라멘트들의 형성을 억제하기 위하여, AZO/ZnO/AZO와 같은 다중층 구조가 제안될 수 있다. 그 이유는, 상기 다중층 구조 내에서 은-도핑 아연 산화물층들 사이에 개재된 은-미도핑 아연 산화물층이 은 이온의 과잉 유입을 방지하여 비휘발성 전도성 필라멘트들의 형성을 억제할 수 있다.
도 10의 (b)를 참조하면, 실시예인 Pt/AZO/ZnO/AZO/Pt 구조에 대하여 1 mA의 컴플라이언스 전류 하에서의 전류-전압 특성이 나타나있다. 실시예의 다중층 선택소자의 경우에는 상대적으로 높은 컴플라이언스 전류에서도 휘발성 문턱 스위칭 특성을 나타내었다. 또한, 0.62 V 및 -0.53 V의 전압에서, 오프 전류(Ioff)에서 컴플라이언스 전류로 급격하게 변화되었다.
상기 다중층 선택 소자는, 예를 들어, 1010 의 높은 선택성, 2 MA cm-2 의 높은 온-전류 밀도, 및 10-13 A 의 낮은 오프 전류(Ioff)를 가짐을 알 수 있다. 또한, 상기 다중층 선택 소자는 109 내지 1011 의 높은 선택성, 1 MA cm-2 내지 20 MA cm-2 의 높은 온-전류 밀도, 및 10-15 A 내지 10-12A 의 낮은 오프 전류(Ioff)를 가짐을 알 수 있다.
이하에서는 상기 다중층 선택 소자의 문턱 스위칭 특성에 대하여 설명하기로 한다.
상기 문턱 스위칭 특성은 ZnO와 같은 고상 전해질 층을 통한 전도성 필라멘트의 형성과 파괴에 의하여 제공될 수 있다. 상기 은-미도핑 아연 산화물층 내에서, 은 이온들이 큰 확산 계수를 가지고 아연(Zn) 공공들의 이동 장벽이 작으면, 은-도핑 아연 산화물층들 내의 은 이온들이 전기장에 의하여 상기 아연 공공들을 통하여 상기 은-미도핑 아연 산화물층으로 용이하게 확산될 수 있다. 상기 다중층 선택 소자에 전압이 인가되면, 상기 은-도핑 아연 산화물층에 포함된 은 이온들이 상기 은-도핑 아연 산화물층을 통하여 확산되므로, 상부 전극 또는 하부 전극의 표면에서 은 원자들이 감소되게 된다.
상기 은 원자들은 상부 전극과 하부 전극과 전기적으로 연결된 전도성 필라멘트를 형성할 수 있다. 이러한 과정에서, 형성된 전도성 필라멘트는 상기 은-미도핑 아연 산화물층에 존재하는 은의 양에 의존하여, 비휘발성 특성 또는 휘발성 특성을 가지게 된다. 예를 들어, 상기 은의 양이 많으면 상기 전도성 필라멘트는 비휘발성 특성을 가지게 된다. 따라서, 은-도핑 아연 산화물층의 은의 도핑 농도를 제어하여 상기 은-미도핑 아연 산화물층 내로 확산되는 은 이온의 양을 제한할 수 있고, 이에 따라 상기 은-미도핑 아연 산화물층에 휘발성 전도성 필라멘트가 형성되도록 유도할 수 있다.
문턱 전압(Vth)에서 상기 휘발성 전도성 필라멘트들이 형성되면, 전기장이 유지되는 동안에는 상기 휘발성 전도성 필라멘트들이 유지되며, 상부 전극과 하부 전극 사이에 전류가 흐를 수 있다. 상기 휘발성 전도성 필라멘트들은, 표면 에너지를 감소시키도록 나노 입자들로 분해되는 경향을 가지게 되어 나노 크기를 가질 수 있고, 원기둥 형상을 가질 수 있다. 상기 전기장을 제거하면, 레일리(Rayleigh) 불안정성 효과에 따라, 표면 에너지의 감소를 위하여, 상기 휘발성 전도성 필라멘트를 구성하는 은 원자들이 은 이온으로 이온화되고, 이에 따라 상기 휘발성 전도성 필라멘트가 분해된다. 이에 따라, 상기 다중층 선택 소자는 초기의 오프 전류(Ioff) 상태의 전류 수준으로 되돌아 가게 된다.
도 11은 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 문턱 전압의 누적확률분포를 비교하여 나타내는 그래프이다.
도 11을 참조하면, 비교예의 단일층 선택 소자와 다중층 선택 소자를 각각 20개에 대한 문턱 전압(Vth)의 누적확률분포(cumulative probability)를 나타낸다. 비교예의 경우에는 양의 문턱 전압은 평균 0.29 V 이고, 표준편차는 0.07 V 이었고, 음의 문턱 전압은 평균 -0.26 V 이고, 표준편차는 0.05 V 이었다. 실시예의 경우에는 양의 문턱 전압은 평균 0.73 V 이고, 표준편차는 0.02 V 이었고, 음의 문턱 전압은 평균 -0.59 V 이고, 표준편차는 0.04 V 이었다. 실시예의 경우가, 평균의 절대값은 더 크게 나타났고, 표준편차는 더 작게 나타났다. 따라서, 실시예의 다중층 선택 소자가 신뢰성이 더 높은 것으로 분석된다.
도 12는 본 발명의 일실시예에 따른 다중층 선택 소자와 단일층 선택 소자의 내구성 특성을 비교하여 나타내는 그래프이다.
도 12를 참조하면, 2 V 및 50 μs 의 프로그램 펄스와 0.2 V 및 100 μs 의 읽기 펄스를 상기 펄스들 사이에 100 μs 의 완화 시간으로 반복하여 인가하여, 상기 다중층 선택 소자의 내구성 특성을 평가하였다. 비교예의 경우에는 103 사이클 이후에 오프-파괴(off-failure)를 나타내었다. 반면, 실시예의 경우에는, 두드러진 열화가 나타나지 않고, 비교예가 파괴된 이후의 104 사이클 이상의 사이클에서도 안정된 온-동작 및 오프-동작을 나타내었다.
전기화학적 금속화 현상을 이용한 단일층 선택 소자에 전압을 인가하면 스위칭층에 전도성 필라멘트들이 무작위로 형성될 수 있다. 이러한 전도성 필라멘트들의 무작위 성장은 상기 단일층 선택 소자의 신뢰성과 내구성을 감소시킬 수 있다. 그러나, 다중층 선택 소자에서는, 은-미도핑 아연 산화물층 내에서 전도성 필라멘트를 형성하는 은 이온들이 부족하므로, 이러한 무작위 형성 경향이 상대적으로 감소될 수 있다. 따라서, 실시예의 다중층 선택 소자는 향상된 신뢰성 특성과 내구성 특성을 가지는 것으로 분석된다.
실시예의 다중층 선택 소자의 스위칭 시간과 완화 시간을 측정하기 위하여, 3 V 및 100 μs 의 프로그램 펄스와 0.3 V 및 50 μs 의 읽기 펄스를 상기 펄스들 사이에 50 μs 완화 시간으로 인가하였다. 상기 다중층 선택 소자에 상기 프로그램 펄스를 인가하면, 상기 다중층 선택 소자의 전류 수준이 5 μA 으로 변화되었다. 또한, 고저항 상태(HRS)로부터 저저항 상태(LRS)로의 스위칭 동작이 180 ns 내에서 구현되었다.
상기 다중층 선택 소자에 상기 읽기 펄스를 인가하여, 상기 다중층 선택 소자의 오프-상태를 확인하였다. 상기 다중층 선택 소자에 상기 읽기 펄스를 인가하면, 상기 다중층 선택 소자는 오프-상태를 유지하였다. 이러한 결과로부터 상기 프로그램 펄스를 제거하면, 상기 다중층 선택 소자가 완전히 완화되는 것으로 분석된다. 따라서, 상기 다중층 선택 소자는 180 ns 의 동작 속도로 안정적 동작을 제공하는 것으로 분석된다.
도 13은 본 발명의 일실시예에 따른 다중층 선택 소자의 미도핑층의 두께에 따른 영향을 나타내는 그래프들이다.
도 13의 (a)를 참조하면, 은-미도핑 아연 산화물층이, 존재하지 않는 경우와 각각 30 nm, 35 nm, 및 40 nm의 두께를 가지는 경우의 전류-전압 특성이 나타나있다. 모든 경우에서, 10-13 A 수준의 낮은 오프 전류를 가지며, 안정된 문턱 스위칭 특성을 나타내었다. 또한, 상기 은-미도핑 아연 산화물층의 두께를 증가시키면, 문턱 전압이 증가되었다.
도 13의 (b)를 참조하면, 20회의 연속된 동작 사이클로부터 상기 문턱 전압의 통계 분포를 나타낸다. 따라서, 상기 은-미도핑 아연 산화물층의 두께가 30 nm, 35 nm 및 40 nm 인 경우에, 양의 문턱 전압은 각각 0.41 V, 0.55 V 및 0.73 V 이었고, 음의 문턱 전압은 각각 -0.41 V, -0.55 V 및 -0.61 V 이었다.
도 13의 결과로부터, 상기 은-도핑 아연 산화물층들 사이에 개재된 상기 은-미도핑 아연 산화물층의 두께를 제어하면, 문턱 전압의 제어가 가능하다. 다시 말하면, 상기 은-미도핑 아연 산화물층에 의하여 문턱 전압의 크기를 결정하는 전도성 필라멘트의 형성을 제어할 수 있다. 상기 은-미도핑 아연 산화물층에는 은 이온이 존재하지 않으므로, 문턱 스위칭 거동을 위한 전도성 필라멘트를 형성하려면 상기 은-도핑 아연 산화물층으로부터 상기 은-미도핑 아연 산화물층으로 은 이온들이 이동하여야 한다. 상기 은-미도핑 아연 산화물층의 두께가 증가하게 되면, 전도성 필라멘트가 형성되기에 필요한 전기장이 더 커지게 된다. 이러한 원리로서, 상기 은-미도핑 아연 산화물층의 두께를 조정함으로써 상기 다중층 선택 소자의 문턱 전압을 제어할 수 있게 된다.
상기 다중층 선택 소자의 문턱 스위칭 특성을 개선하기 위하여, 상기 다중층 선택 소자들을 다양한 온도들에서 어닐링하였다. 상기 어닐링은 대기 조건들에서 100℃, 200℃, 및 300℃ 에서 30분 동안 수행되었다.
도 14은 본 발명의 일실시예에 따른 다중층 선택 소자의 어닐링 온도 영향을 나타내는 그래프들이다.
도 14의 (a)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 전류-전압 특성이 나타나있다. 상기 어닐링 온도가 100℃ 인 경우에는, 1.7 x 10-11 A 수준의 오프 전류를 가지는 문턱 스위칭 특성을 나타내었고, 상기 어닐링 온도가 200℃ 인 경우에는, 1.0 x 10-12 A 수준의 오프 전류를 가지는 문턱 스위칭 특성을 나타내었고, 상기 어닐링 온도가 300℃ 인 경우에는, 1.0 x 10-13 A 수준의 상대적으로 낮은 오프 전류를 가지는 문턱 스위칭 특성을 나타내었다. 상기 어닐링 온도가 증가될수록 상기 다중층 선택 소자의 오프 전류가 감소함을 알 수 있다. 따라서, 상기 다중층 선택 소자의 문턱 스위칭 특성은 어닐링 온도들에 상당히 영향을 받는 것으로 분석되었다. 상기 어닐링 온도는 약 300℃인 것이 바람직하다.
도 14의 (b)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 오프-상태 저항(Roff)이 나타나있다. 상기 오프-상태 저항은 20 개의 소자들에 대하여 0.3 V의 전압에서 측정되었다.
상기 어닐링 온도가 100℃ 인 경우에는, 6.5 x 109 Ω 수준의 오프-상태 저항을 나타내었고, 상기 어닐링 온도가 200℃ 인 경우에는, 1011 Ω 수준의 오프-상태 저항을 나타내었고, 상기 어닐링 온도가 300℃ 인 경우에는, 2 x 1012 Ω 의 수준의 상대적으로 높은 오프-상태 저항을 나타내었다. 상기 어닐링 온도가 증가될수록 상기 다중층 선택 소자의 오프-상태 저항이 증가함을 알 수 있다. 따라서, 상기 다중층 선택 소자의 오프-상태 저항은 어닐링 온도들에 상당히 영향을 받는 것으로 분석되었다.
도 14의 (c)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 오프-상태 저항의 누적확률분포가 나타나있다. 상기 오프-상태 저항은 40 회의 연속된 동작 사이클에 대하여 0.3 V의 전압에서 측정되었다. 다른 어닐링 온도에 비하여, 상기 어닐링 온도가 300℃ 인 경우가 오프-상태 저항의 변동이 작게 나타났다. 이러한 특성은 상기 어닐링에 의하여, 상기 아연 산화물층의 결정도가 증가됨에 따라 유도될 수 있다고 분석된다. 상기 어닐링 온도가 300℃ 인 경우에서, 아연 산화물층의 결정화도가 증가됨에 의해 은 이온들이 용이하게 이동할 수 있고, 전도성 필라멘트들을 형성할 수 있는 아연 산화물의 결함이 감소될 수 있다. 상기 전도성 필라멘트가 한번 생성된 후에는, 상기 전도성 필라멘트의 가장 약한 부분에서 상기 전도성 필라멘트의 형성과 파괴가 반복적으로 발생하므로, 상기 다중층 선택 소자의 문턱 전압(Vth)은 두드러진 변화를 나타내지 않았다. 이러한 결과로부터, 300℃에서의 어닐링은 상기 다중층 선택 소자의 오프 전류(Ioff)와 오프-저항(Roff)의 분산(variance)을 효과적으로 감소시킬 수 있다.
도 15는 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 개략도이다.
도 15를 참조하면, 상술한 다중층 선택 소자와 저항 스위칭 메모리소자(RSM)가 전기적으로 연결된 1S-1R(one selector-one resistor) 소자가 나타나있다. 이러한 전기적 연결을 통해, 상기 다중층 선택 소자와 상기 저항 스위칭 메모리 소자의 호환성을 확인할 수 있다.
상기 다중층 선택 소자는 Pt/AZO/ZnO/AZO/Pt 구조를 가진다. 상기 저항 스위칭 메모리 소자는 ZrOx 기반하며, TiN/Ti/ZrOx/Pt 구조를 가진다. 상기 저항 스위칭 메모리 소자는 백금(Pt)으로 구성된 하부 전극과, ZrOx 및 티타늄(Ti)으로 구성된 메모리층, 및 티타늄 질화물(TiN)로 구성된 상부 전극을 포함한다. 상기 다중층 선택 소자의 하부 전극과 상기 저항 스위칭 메모리 소자의 상부 전극이 전기적으로 연결되어 있다. 상기 다중층 선택 소자의 상부 전극에는 전압이 인가되고, 상기 저항 스위칭 메모리 소자의 하부 전극은 접지되어 있다.
도 16은 본 발명의 일실시예에 따른, 도 15의 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 전류-전압 특성을 나타내는 그래프이다.
도 16의 (a)는 다중층 선택 소자와 저항 스위칭 메모리 소자를 분리한 경우의 전류-전압 특성이고, (b)는 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 경우의 1S-1R 소자의 전류-전압 특성이다.
도 16의 (a)를 참조하면, 상기 다중층 선택 소자는 양방향 문턱 스위칭 특성을 나타낸다. 상기 ZrOx 기반 저항 스위칭 메모리 소자는 바이폴라 저항 스위칭 특성을 나타낸다.
도 16의 (b)를 참조하면, 상기 1S-1R 소자에 전압을 인가하면, 상기 다중층 선택 소자는 0.6 V의 양의 문턱 전압에서 온-상태가 되며, 이어서, 상기 저항 스위칭 메모리 소자는 1.2 V 에서 셋(SET) 동작을 나타내었다. 반면, 음의 전압으로 스위핑하는 동안에는, 상기 다중층 선택 소자는 -0.6 V의 음의 문턱 전압에서 온-상태가 되며, 이어서 상기 저항 스위칭 메모리 소자는 -1.5 V 에서 리셋(RESET) 동작을 나타내었다.
상기 셋 동작 이전에는, 상기 1S-1R 소자는 읽기 전압(Vread)에서 10-5 A의 고저항 상태(HRS) 전류를 나타내었다. 상기 셋 동작 이후에는, 상기 1S-1R 소자는 읽기 전압(Vread)에서 10-4 A의 저저항 상태(LRS) 전류를 나타내었다. 상기 다중층 선택 소자를 연결하면, 상기 저항 스위칭 메모리 소자는 절반-읽기 전압(Vhalf-read)에서 누설 전류는 2 x 10-13 A로 감소되었다.
도 17은 본 발명의 일실시예에 따른, 도 15의 다중층 선택 소자와 저항 스위칭 메모리 소자가 전기적으로 연결된 1S-1R 소자의 1000 사이클까지의 내구성을 나타내는 그래프이다.
도 17을 참조하면, 상기 1S-1R 소자에 2 V 및 100 μs 의 셋(SET) 펄스와 -2 V 및 100 μs 의 리셋(RESET) 펄스를 상기 펄스들 사이에 50 μs의 완화 시간으로 소자에 인가되었다. 1 V의 읽기 전압(Vread)과 0.5 V의 절반-읽기 전압(Vhalf-read)에서 저저항 상태(LRS) 전류, 고저항 상태(HRS) 전류, 및 오프-상태 전류를 측정하였다. 상기 읽기 전압(Vread)에서의 메모리 소자의 온/오프 비율과 절반-읽기 전압(Vhalf-read)의 낮은 누설 전류가 유지되었다. 상기 1S-1R 소자는 두드러진 열화 없이 1000 사이클 동안 안정된 내구성 특성을 나타내었다. 이러한 결과로부터, 다른 농도의 은을 가지는 다중층 선택 소자는 저항 스위칭 메모리 소자의 누설 전류를 감소시킬 수 있다.
결론
은을 다양한 농도로서 도핑한 Pt/AZO/ZnO/AZO/Pt 구조의 다중층 선택 소자를 제조하였다. CMOS 호환 공정으로 균일한 박막들을 증착하기 위하여, 스퍼터링 방법을 이용하여 다중층 선택 소자를 제조하였다. 상기 은-도핑 아연 산화물층 내의 은의 도핑 농도를 제어함으로써, 전도성 필라멘트들의 형성이 조절되었고, 2 MA cm-2 의 높은 이온 밀도를 달성하였다. 300℃에서 어닐링한 후에, 상기 소자는 10-13 A 의 낮은 오프 전류(Ioff)를 가졌다.
또한, 다중층 구조가 적용된 선택 소자는, 단일층 구조의 선택 소자에 비하여 이온 밀도와 내구성이 증가되었다. 또한, 미도핑된 아연 산화물층의 두께를 제어하여 선택 소자의 문턱 전압 특성을 변화시킬 수 있었다. 상기 다중층 선택 소자는 1010 의 높은 선택성, 10-13 A의 낮은 오프 전류 및 2 MA cm-2 의 높은 이온 밀도를 가지는 양방향 문턱 스위칭 특성을 나타내었다. 또한, 상기 다중층 선택 소자는 펄스 동작에서 180 ns의 스위칭 시간을 나타내었다.
상기 다중층 선택 소자가 ZrOx 기반한 저항 스위칭 메모리와 연결되어 1S-1R 소자를 형성하면, 누설 전류를 2 x 10-13 A 수준으로 상당히 억제하였고, 펄스 동작들 중에 안정된 셋/리셋 거동을 나타내었다. 따라서, 은-도핑된 층들을 제어한 다중층 선택 소자들은 고밀도 교차점 메모리 소자들에 적용될 수 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 다중층 선택 소자,
110: 기판, 120: 하부 전극층,
130: 절연층, 135: 비아홀,
140: 스위칭층, 141: 제1 금속 도핑층,
142: 전도성 필라멘트 형성층, 143: 제2 금속 도핑층,
145: 절연물 기지, 146: 금속,
147: 전도성 필라멘트, 150: 상부 전극층,

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및
    상기 스위칭층 상에 위치하는 상부 전극층;을 포함하고,
    상기 스위칭층은,
    상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층;을 포함하고,
    상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 비하여 낮은 금속 도핑 농도를 가지거나 또는 금속이 미도핑되고,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 도핑된 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하는,
    다중층 선택 소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결하는,
    다중층 선택 소자.
  5. 제 1 항에 있어서,
    상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가지는,
    다중층 선택 소자.
  6. 제 1 항에 있어서,
    상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되면 파괴되는 휘발성 특성을 가지는,
    다중층 선택 소자.
  7. 제 1 항에 있어서,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고,
    상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지는,
    다중층 선택 소자.
  8. 제 1 항에 있어서,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고,
    상기 전도성 필라멘트 형성층은 금속이 미도핑된,
    다중층 선택 소자.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 제1 금속 도핑층, 상기 전도성 필라멘트 형성층, 및 상기 제2 금속 도핑층 중 적어도 어느 하나는, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함하는,
    다중층 선택 소자.
  11. 제 1 항에 있어서,
    상기 제1 금속 도핑층, 상기 제2 금속 도핑층, 또는 이들 모두는 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑된,
    다중층 선택 소자.
  12. 제 1 항에 있어서,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 은, 구리, 철, 금, 티타늄, 아연, 마그네슘 및 주석 중 적어도 어느 하나가 도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함하고,
    상기 전도성 필라멘트 형성층은 금속이 미도핑된 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 및 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물을 포함하는,
    다중층 선택 소자.
  13. 제 1 항에 있어서,
    상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함하는,
    다중층 선택 소자.
  14. 제 1 항에 있어서,
    상기 하부 전극, 상기 상부 전극, 또는 이들 모두는 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함하는,
    다중층 선택 소자.
  15. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층;
    상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층; 및
    상기 스위칭층 상에 위치하는 상부 전극층;을 포함하고,
    상기 스위칭층은,
    상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층;을 포함하고,
    상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 비하여 낮은 금속 도핑 농도를 가지거나 또는 금속이 미도핑되고,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 도핑된 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하는,
    다중층 선택 소자.
  16. 제 15 항에 있어서,
    상기 절연층은 상기 스위칭층의 측벽을 형성하여, 상기 스위칭층을 개별화하는,
    다중층 선택 소자.
  17. 기판을 제공하는 단계;
    상기 기판 상에 하부 전극층을 형성하는 단계;
    상기 하부 전극층 상에 절연층을 형성하는 단계;
    상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계;
    상기 비아홀 내에 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층을 형성하는 단계; 및
    상기 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함하고,
    상기 스위칭층은,
    상기 하부 전극층 상에 위치하고, 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층;을 포함하고,
    상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 비하여 낮은 금속 도핑 농도를 가지거나 또는 금속이 미도핑되고,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층에 도핑된 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하는,
    다중층 선택 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 스위칭층을 형성하는 단계는,
    산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성하는,
    다중층 선택 소자의 제조방법.
  19. 삭제
  20. 제 17 항에 있어서,
    상기 상부 전극층을 형성하는 단계를 수행한 후에,
    상기 다중층 선택 소자를 100℃ 내지 550℃ 범위의 온도에서 어닐링하는 단계를 더 포함하는,
    다중층 선택 소자의 제조방법.
KR1020200151131A 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법 KR102432688B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200151131A KR102432688B1 (ko) 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법
US17/623,241 US11925129B2 (en) 2020-11-12 2021-11-09 Multi-layer selector device and method of fabricating the same
PCT/KR2021/016197 WO2022103110A1 (ko) 2020-11-12 2021-11-09 다중층 선택 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200151131A KR102432688B1 (ko) 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220064728A KR20220064728A (ko) 2022-05-19
KR102432688B1 true KR102432688B1 (ko) 2022-08-16

Family

ID=81801187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200151131A KR102432688B1 (ko) 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102432688B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535653B1 (ko) * 2009-02-09 2015-07-10 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR101250973B1 (ko) * 2011-07-11 2013-04-04 광주과학기술원 저항 변화 메모리 소자 및 이의 제조방법
GB2528330B (en) 2014-07-18 2021-08-04 Unifai Holdings Ltd A method of video analysis
KR102485485B1 (ko) * 2016-01-08 2023-01-06 에스케이하이닉스 주식회사 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
KR102527408B1 (ko) * 2016-06-03 2023-05-02 에스케이하이닉스 주식회사 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
KR102465179B1 (ko) * 2018-01-18 2022-11-08 에스케이하이닉스 주식회사 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子

Also Published As

Publication number Publication date
KR20220064728A (ko) 2022-05-19

Similar Documents

Publication Publication Date Title
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
US9818939B2 (en) Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9129676B2 (en) Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
KR101052875B1 (ko) 저항성 램 소자의 제조방법
KR101570903B1 (ko) 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
EP3602561B1 (en) A switching resistor and method of making such a device
KR20080064353A (ko) 저항 메모리 소자 및 그 제조 방법
KR101528094B1 (ko) 저항 변화 소자 및 그 제조 방법
US8487289B2 (en) Electrically actuated device
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9831426B2 (en) CBRAM device and manufacturing method thereof
KR101742384B1 (ko) 저항변화 메모리 소자 및 그 제조방법
US11043533B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US20160315256A1 (en) V-shape resistive memory element
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
KR102072091B1 (ko) 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
KR102432689B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
KR102497052B1 (ko) 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법
KR102405553B1 (ko) 멀티레벨 저항 변화형 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant