KR101570903B1 - 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법 - Google Patents

전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR101570903B1
KR101570903B1 KR1020130094637A KR20130094637A KR101570903B1 KR 101570903 B1 KR101570903 B1 KR 101570903B1 KR 1020130094637 A KR1020130094637 A KR 1020130094637A KR 20130094637 A KR20130094637 A KR 20130094637A KR 101570903 B1 KR101570903 B1 KR 101570903B1
Authority
KR
South Korea
Prior art keywords
resistance
variable layer
electron beam
layer
oxide semiconductor
Prior art date
Application number
KR1020130094637A
Other languages
English (en)
Other versions
KR20150018918A (ko
Inventor
김은규
이동욱
조성국
오규진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020130094637A priority Critical patent/KR101570903B1/ko
Priority to US14/230,543 priority patent/US9337425B2/en
Publication of KR20150018918A publication Critical patent/KR20150018918A/ko
Application granted granted Critical
Publication of KR101570903B1 publication Critical patent/KR101570903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법을 제공한다. 전자빔 조사를 이용한 저항변화층의 제조방법은 기판 상에 산화물 반도체 물질을 포함하는 저항변화층을 형성하는 단계 및 저항변화층의 일정 깊이까지 전자빔을 조사하는 단계를 포함하고, 전자빔이 조사된 경로 상에서, 산화물 반도체 물질의 산소 공극 밀도가 증가하는 방향으로 저항변화층의 조성비가 변화되는 것을 특징으로 한다. 따라서, 전자빔 조사를 이용하여 저항변화층의 조성비를 용이하게 제어할 수 있다. 또한, 산화물 반도체의 계면의 표면거칠기 및 내부의 결함구조를 전자빔 조사를 통하여 조절함으로써 저항변화 비율을 향상시켜 소자의 특성을 향상시킬 수 있다.

Description

전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법{Method of manufacturing resistance change layer using irradiation of electron beam and resistive random access memory device using the same}
본 발명은 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법에 관한 것으로서, 더욱 자세하게는 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법에 관한 것이다.
1990년대 후반 이후, 메모리의 응용 분야는 컴퓨터에 국한되지 않고 각종 전자 기기로 확장되어 왔으며, 고집적과 빠른 응답속도를 달성하기 위해 여러 종류의 메모리들이 개발되고 있는 실정이다.
이중에서도, 비휘발성 메모리 소자 중 하나인 저항 변화 메모리 소자는 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태를 스위칭할 수 있는 물질을 이용하는 소자이다. 최근 그 구조의 단순성, 안정성, 낮은 전력 소비, 빠른 응답속도 및 고집적을 달성할 수 있다는 점에서 차세대 비휘발성 메모리 소자로 각광받고 있다.
일반적으로, 저항 변화 메모리 소자는 금속/절연체/금속의 MIM 구조(Metal/Insulator/Metal)로 이루어져 있으며, 비휘발성을 나타내는 '저항 스위칭' 현상을 이용한다.
즉, 저항 변화 메모리 소자는 하나의 전압 하에서 두 가지 상이한 저항 상태(resistance state)를 가지며, 저항이 작은 상태(LRS; Low Resistance State)와 큰 상태(HRS; High Resistance State)를 이용하여 'On' 또는 'Off'로 스위칭하고, 이를 통해 2 비트(bit)의 정보를 저장하는 원리로 동작한다. 또한, 한번 상태가 변화하면 다음 스위칭이 일어나기 전까지는 외부전원이 공급되지 않는 상태에서도 계속해서 그 상태를 유지하는 비휘발성의 특성을 가진다.
상기 'On' 또는 'Off' 스위칭 동작의 특성에 따라 한쪽 극성에서 두 저항 상태를 모두 스위칭할 수 있는 유니폴라(unipolar) 및 전압의 극성을 변화시켜 두 저항 상태를 스위칭할 수 있는 바이폴라(bipolar) 저항 변화 메모리 소자로 분류할 수 있다.
현재 전하 트랩형의 NAND 플래시 메모리 소자의 경우 스케일링의 한계로 인하여 더 이상의 고 집접화가 어려 우며 터널 절연막 을 이용한 터널링 기법으로 전자를 전하 트랩 영역에 보존 시키는 방식은 높은 전계를 필요로 하기 때문에 동작 속도의 감소 및 문턱전압의 분산도 조절이 필요했다.
또한, 20 nm 이하에서 안정적으로 동작하는 고집적 비휘발성 메모리 소자의 물리적 제작 환경이 상업적으로 한계에 있으므로 다른 동작 메커니즘을 가진 비 휘발성 메모리 소자가 필요하다.
또한, 조성비가 다른 산화물 반도체를 포함하는 저항변화층을 제조할 때 저항변화층의 조성비를 용이하게 제어할 수 있는 새로운 제조방법이 필요하다.
본 발명이 해결하고자 하는 과제는 저항변화층의 조성비 제어가 용이한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법을 제공함에 있다.
본 발명이 해결하고자 하는 과제는 내부에 양자점이 포함된 저항변화층의 결함 밀도를 감소시킬 수 있는 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항변화층의 제조방법을 제공한다. 저항변화층의 제조방법은 기판 상에 산화물 반도체 물질을 포함하는 저항변화층을 형성하는 단계 및 저항변화층의 일정 깊이까지 전자빔을 조사하는 단계를 포함할 수 있다. 이 때, 전자빔이 조사된 경로 상에서, 산화물 반도체 물질의 산소 공극 밀도가 증가하는 방향으로 저항변화층의 조성비가 변화되는 것을 특징으로 한다.
또한, 저항변화층은 내부에 양자점을 포함하는 것을 특징으로 한다.
또한, 이러한 저항변화층을 형성하는 단계는 기판 상에 산화물 반도체를 포함하는 제1 저항변화층을 형성하는 단계, 상기 제1 저항변화층 상에 양자점을 형성하는 단계 및 상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체를 포함하는 제2 저항변화층을 형성하는 단계를 포함할 수 있다.
또한, 이러한 제1 저항변화층은 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상에 위치하는 제1 산소결핍 산화물 반도체층을 포함할 수 있다.
또한, 이러한 제2 저항변화층은 제2 산소결핍 산화물 반도체층 및 상기 제2 산소결핍 산화물 반도체층 상에 위치하는 제2 산화물 반도체층을 포함할 수 있다.
또한, 저항변화층의 일정 깊이까지 전자빔을 조사하는 단계는, 전자빔을 양자점이 위치하는 영역의 상부까지 조사하는 것을 특징으로 한다.
또한, 상부에 양자점이 형성된 제1 저항변화층 상에 제2 저항변화층이 형성되면서 양자점이 코어-쉘 구조를 갖게 되는 것을 특징으로 한다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 저항 변화 메모리 소자의 제조방법을 제공한다.
저항 변화 메모리 소자의 제조방법은 기판 상에 제1 전극을 형성하는 단계, 제1 전극 상에 산화물 반도체 물질을 포함하는 제1 저항변화층을 형성하는단계, 제1 저항변화층 상에 양자점을 형성하는 단계, 상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체 물질을 포함하는 제2 저항변화층을 형성하는 단계, 제2 저항변화층에 일정 깊이까지 전자빔을 조사하는 단계 및 제2 저항변화층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.
이 때, 제2 저항변화층에 전자빔을 조사함으로써, 제2 저항변화층의 전위 밀도를 감소시키는 것을 특징으로 한다.
또한, 제2 저항변화층에 일정 깊이까지 전자빔을 조사하는 단계는 전자빔을 양자점이 위치하는 영역의 상부까지 조사하는 것을 특징으로 한다.
또한, 이 때의 전자빔은 0.01 MeV 내지 0.2 MeV 의 에너지로 1x1014 e/cm2 내지 1x 1017e/cm2 의 조사선량을 조사하는 것을 특징으로 한다.
또한, 전자빔이 조사된 경로 상에서, 산화물 반도체 물질의 산소 공극 밀도가 증가하는 방향으로 상기 제2 저항변화층의 조성비가 변화되는 것을 특징으로 한다.
본 발명에 따르면, 전자빔 조사를 이용하여 저항변화층의 조성비를 용이하게 제어할 수 있다.
또한, 산화물 반도체의 계면의 표면거칠기 및 내부의 결함구조를 전자빔 조사를 통하여 조절함으로써 저항변화 비율을 향상시켜 소자의 특성을 향상시킬 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전자빔 조사를 이용한 저항변화층 제조방법을 공정순서에 따라 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 모식도이다.
도 3 내지 도 9는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 공정순서에 따라 나타낸 모식도들이다.
도 10는 비교예에 따른 ZnO/ZnxO1-x/ZnO 박막의 단면 TEM 이미지이다.
도 11은 비교예에 따른 glass/pt/ZnO/ZnxO1-x/ZnO/pt 구조의 조성을 확인하기 위한 EDX depth profile 그래프이다.
도 12는 비교예에 따른 소자의 전류-전압 특성을 측정한 그래프이다.
도 13은 제조예 1에 따른 저항 변화 메모리 소자의 단면 TEM 이미지이다.
도 14는 제조예 1에 따른 저항 변화 메모리 소자의 양자점을 확인하기 위하여 확대한 고해상도 TEM 이미지이다.
도 15는 제조예 1에 따른 저항 변화 메모리 소자의 저항변화층을 원소 조성에 따라 EDX mapping한 이미지들이다.
도 16은 제조예 1에 따른 저항 변화 메모리 소자의 EDX depth profile 그래프이다.
도 17은 제조예 2에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 18은 제조예 3에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 19는 제조예 4에 따른 저항 변화 메모리 소자의 단면 TEM 이미지이다.
도 20은 제조예 4에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 21은 제조예 4에 따른 저항 변화 메모리 소자의 원소 조성에 따라 EDX mapping한 이미지들이다.
도 22는 제조예 4에 따른 저항 변화 메모리 소자의 EDX profile 그래프이다.
도 23은 제조예 5에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 24는 제조예 4에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 25는 제조예 4에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 26은 제조예 4에 따른 저항 변화 메모리 소자의 log (I)-log (V) 특성을 나타낸 그래프이다.
도 27은 제조예 4에 따른 저항 변화 메모리 소자의 리텐션 특성을 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
또한, 본 발명에서 사용하는 용어 “A/B/C 다층구조”는 A층 상에 B층 및 C층이 차례로 위치하는 구조를 의미한다.
도 1은 본 발명의 일 실시예에 따른 전자빔 조사를 이용한 저항변화층 제조방법을 공정순서에 따라 나타낸 흐름도이다.
도 1을 참조하면, 전자빔 조사를 이용한 저항변화층 제조방법은 기판 상에 저항변화층을 형성하는 단계(S100) 및 저항변화층의 일정 깊이까지 전자빔을 조사하는 단계(S200)를 포함한다.
기판 상에 저항변화층을 형성하는 단계(S100)는 스퍼터링법, 펄스레이저 증착법(PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리적 기상 증착법(PVD, Physical Vapor Deposition) 또는 화학적 기상 증착법(CVD, Chemical Vapor Deposition) 등을 사용하여 기판 상에 저항변화층을 형성할 수 있다.
이 때, 기판은 소자를 지지하기 위해 사용되는 것으로 유리, 석영(quartz) 및 Al2O3 중에서 선택되는 투명 무기물 기판 또는 PET(polyethylene terephthlate), PES(polyethersulfone), PS(polystyrene), PC(polycarbonate), PI(polyimide), PEN(polyethylene naphthalate) 및 PAR(polyarylate) 중에서 선택되는 투명 유기물 기판일 수 있다.
또한, 이때의 저항변화층은 전압 인가에 따라 전류가 흐르는 경로인 전도성 필라멘트(conducting filament)가 생성 또는 소멸되는 층으로서, 저항 스위칭 특성을 나타낼 수 있는 다양한 물질들 중에서 선택하여 형성할 수 있다.
예컨대, 이러한 저항변화층은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 이러한 저항 변화층은 2원계 금속산화물 계열 또는 페로브스카이트 산화물 계열을 포함할 수 있다. 상기 2원계 금속산화물 계열은 TiO2, NiO, ZnO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5를 포함할 수 있으며, 페로브스카이트막은 SrTiO3, BiFeO3, BaTiO3, LaMnO3, SrMnO3, PrTiO3을 포함할 수 있다. 또한 Pr1-xCaxMnO3(0≤x≤1), La1-xCaxMnO3(0≤x≤1)을 포함할 수 있다.
저항변화층의 일정 깊이까지 전자빔을 조사하는 단계(S200)는 전자빔이 조사된 경로 상에서, 저항변화층의 산화물 반도체 물질의 산소 공극 밀도(Oxygen vacancy)가 증가하는 방향으로 상기 저항변화층의 조성비가 변화되는 것을 특징으로 한다.
즉, 전자빔 조사에 의하여 저항변화층 내부에 전자빔의 운동에너지가 인가되고, 이러한 운동에너지에 의하여 산화물 반도체 물질의 산소 공극 밀도가 증가할 수 있다.
예를 들어, ZnO 저항변화층에, 전자빔을 조사할 경우, 전자빔이 조사된 경로상에서, ZnO 저항변화층의 산소 공극 밀도가 증가될 수 있다. 따라서, 전자빔이 조사된 투과 깊이까지 저항변화층의 조성비가 ZnO에서 ZnxO1-x(0.5<x<1)로 변화될 수 있다.
결국, 전자빔 조사를 이용하여 ZnO/ZnxO1-x 박막 구조의 저항변화층을 제조할 수 있다.
이에 추가적으로 다시 ZnO/ZnxO1-x 박막 상에 ZnO 박막을 적층할 경우, ZnO/ZnxO1-x /ZnO 구조의 저항변화층을 제조할 수 있다.
또한, 전자빔 조사의 인가 에너지 및 조사선량(dose)을 조절하여 저항변화층 내로 투과되는 깊이를 조절할 수 있다.
예를 들어, 전자빔은 인가 에너지를 증가시킬 경우, 저항변화층 내로 투과되는 깊이는 더 깊어질 수 있다.
이러한 전자빔은 0.01 MeV 내지 0.2 MeV 의 에너지로 조사할 수 있다. 또한, 전자빔은 1x1014 e/cm2 내지 1x 1017e/cm2 의 조사선량으로 조사할 수 있다.
한편, 경우에 따라, 저항변화층은 내부에 양자점을 포함할 수 있다.
이 경우, 기판 상에 저항변화층을 형성하는 단계(100)는, 기판 상에 산화물 반도체를 포함하는 제1 저항변화층을 형성하는 단계; 상기 제1 저항변화층 상에 양자점을 형성하는 단계; 및 상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체를 포함하는 제2 저항변화층을 형성하는 단계를 포함할 수 있다.
이 때의 제1 저항변화층은 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상에 위치하는 제1 산소결핍 산화물 반도체층을 포함할 수 있다.
또한, 이 때의 제2 저항변화층은 제2 산소결핍 산화물 반도체층 및 상기 제2 산소결핍 산화물 반도체층 상에 위치하는 제2 산화물 반도체층을 포함할 수 있다.
이 때, 상부에 양자점이 형성된 제1 저항변화층 상에 제2 저항변화층이 형성되면서 양자점이 코어-쉘 구조를 갖게 될 수 있다. 예컨대, 양자점이 In 양자점이고, 제2 저항변화층이 ZnO층인 경우, In 양자점의 외부가 ZnO에 의하여 산화가 되어 In2O3 쉘(shell)이 형성될 수 있다.
예를 들어, 저항변화층은 ZnO/ZnxO1-x/In-In2O3 코어-쉘 구조의 양자점/ZnxO1-x /ZnO 구조일 수 있다.
한편, 이와 같이 상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체를 포함하는 제2 저항변화층을 형성할 경우, 전위(dislocation) 밀도가 증가되는 문제점이 있다.
그러나, 이 문제점 역시 제2 저항변화층에 전자빔을 조사함으로써, 증가된 전위 밀도를 다시 감소시킬 수 있다.
또한, 저항변화층의 내부에 양자점이 위치하는 경우, 저항변화층의 일정 깊이까지 전자빔을 조사하는 단계(200)는, 전자빔을 양자점이 위치하는 영역의 상부까지 조사하는 것을 특징으로 한다.
만일, 전자빔이 양자점이 위치하는 영역까지 조사될 경우, 전자빔에 의하여 양자점이 파괴될 수 있다.
나아가, 본 발명에 따른 저항변화층 제조방법을 응용하여 기판 상에 저항변화층을 형성하는 단계 및 이러한 저항변화층에 전자빔을 조사하는 단계를 반복 수행하여 조성비가 다른 다층의 저항변화층을 제조할 수도 있다.
또한, 저항변화층에 전자빔 조사 조건을 변화시켜 복수회 조사함으로써, 저항변화층의 깊이에 따라 저항변화물질의 산소 공극 밀도를 원하는 대로 조절할 수도 있다.
본 발명에 의하면, 전자빔 조사를 이용하여 저항변화층의 조성비를 용이하게 제어할 수 있다.
또한, 산화물 반도체의 계면의 표면거칠기 및 내부의 결함구조를 전자빔 조사를 통하여 조절함으로써 저항변화 비율을 향상시켜 소자의 특성을 향상시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 모식도이다.
도 2를 참조하면, 저항 변화 메모리 소자는 기판(100), 제1 전극(200), 저항변화층(300) 및 제 2 전극(400)을 포함한다.
기판(100)은 소자를 지지하기 위해 사용되는 것으로 필요에 따라 제거될 수 있다. 예컨대, 기판은 유리, 석영(quartz) 및 Al2O3 중에서 선택되는 투명 무기물 기판 또는 PET(polyethylene terephthlate), PES(polyethersulfone), PS(polystyrene), PC(polycarbonate), PI(polyimide), PEN(polyethylene naphthalate) 및 PAR(polyarylate) 중에서 선택되는 투명 유기물 기판일 수 있다. 또한, 실시의 형태에 따라 기판(100)과 후술하는 제1 전극(200) 사이에는 특정의 막질이 개재될 수 있다.
제1 전극(200)은 기판(100) 상에 위치한다. 제1 전극(200)은 전도성을 가지는 것으로, 금속 계열 또는 투명 전도성 산화물(transparent conducting oxide)을 포함할 수 있다. 특히, 투명 전도성 산화물을 사용하는 경우 높은 투과도를 가지는 투명한 저항 변화 메모리 소자를 구현할 수 있다. 상기 금속은 Pt, Ru, Al, Ir, W 또는 Cu 일 수 있으며, 상기 투명 전도성 산화물은 ITO, 도핑된 ZnO(AZO: Al 도핑, GZO: Ga 도핑, IZO: In 도핑, IGZO: In 및 Ga 도핑, MZO: Mg 도핑), Al 또는 Ga가 도핑된 MgO, Sn이 도핑된 In2O3, F가 도핑된 SnO2 또는 Nb가 도핑된 TiO2 일 수 있다. 또한, 제1 전극(200)은 그래핀을 포함할 수 있다.
저항변화층(300)은 제1 전극(200) 상에 위치한다. 즉, 저항변화층(300)은 제1 전극(200) 및 제2 전극(400) 사이에 개재된다.
이러한 저항변화층(300)은 전압 인가에 따라 전류가 흐르는 경로인 전도성 필라멘트(conducting filament)가 생성 또는 소멸되는 층으로서, 저항 스위칭 특성을 나타낼 수 있는 다양한 물질들 중에서 선택하여 형성할 수 있다.
예컨대, 이러한 저항변화층은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 이러한 저항 변화층(300)은 2원계 금속산화물 계열 또는 페로브스카이트 산화물 계열을 포함할 수 있다. 상기 2원계 금속산화물 계열은 TiO2, NiO, ZnO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5 또는 Nb2O5를 포함할 수 있으며, 페로브스카이트막은 SrTiO3, BiFeO3, BaTiO3, LaMnO3, SrMnO3 또는 PrTiO3을 포함할 수 있다. 또한 Pr1-xCaxMnO3(0≤x≤1) 또는 La1-xCaxMnO3(0≤x≤1)을 포함할 수 있다.
이러한 저항변화층은 내부에 적어도 하나 이상의 산소결핍층을 포함할 수 있다. 예를 들어, 저항변화층은 ZnO/ZnxO1-x(0.5<x<1)/ZnO 구조일 수 있다.
또한, 이러한 저항변화층(300)은 내부에 양자점(320)을 포함할 수 있다.
즉, 저항변화층(300)은 제1 저항변화층(310), 양자점(320) 및 제2 저항변화층(330)을 포함할 수 있다.
이 때의 제1 저항변화층(310)은 제1 산화물 반도체층(미도시) 및 상기 제1 산화물 반도체층 상에 위치하는 제1 산소결핍 산화물 반도체층(미도시)을 포함할 수 있다. 예를 들어, 제1 저항변화층(310)은 ZnO/ZnxO1-x(0.5<x<1) 구조일 수 있다.
양자점(320)은 제1 저항변화층(310) 상에 위치할 수 있다. 양자점(320)은 깊은 양자 우물 내의 양자 준위에 전하를 포획하고, 인가되는 전압에 따라 전하의 이동을 차단 또는 통전하는 역할을 수행한다. 상기 양자점(320)은 금속, 금속 실리사이드, 금속 산화물 또는 금속 산화물 반도체를 포함하며, 단일층 또는 다층으로 형성될 수 있다.
예컨대, 상기 금속 양자점(320)은 In, Au, Pt, Zn, Al, Co, W, Ni, Ag, Cd, Au, Ti, Sn, Te, Ge, Ga, Se 및 Fe 중에서 선택되는 적어도 어느 하나일 수 있으며, 금속 실리사이드 양자점(320)은 CoSi, NiSi, WSi, TiSi, V3Si2, MnSi. Cu5Si, CaSi, SrSi, YSi, Mg2Si, Ge2Si, Sn2Si, Pb2Si, SrSi2, ThSi2 및 PtSi 중에서 선택되는 적어도 어느 하나일 수 있으며, 금속 산화물 또는 금속 산화물 반도체 양자점(320)은 In2O3, CuO, Cu2O3, PbO, Bi12SiO20, ZnO2, SnO2, GaO, MgO, GeO, V2O5, BaO, SrO, Bi12GeO20, Bi12SiO20, Cd2SnO4, CdSnO3, GaO 및 Li3CuO3 중에서 선택되는 적어도 어느 하나일 수 있다.
또한, 이러한 양자점은 코어-쉘(core-shell) 구조를 가질 수 있다. 예를 들어, 양자점은 In 코어-In2O3 쉘 구조의 양자점일 수 있다.
제2 저항변화층(330)은 상부에 양자점(320)이 위치하는 제1 저항변화층(310) 상에 위치한다.
이러한 제2 저항변화층(330)은 제2 산소결핍 산화물 반도체층(미도시) 및 상기 제2 산소결핍 산화물 반도체층 상에 위치하는 제2 산화물 반도체층(미도시)을 포함할 수 있다. 예를 들어, 제2 저항변화층(330)은 ZnxO1-x(0.5<x<1)/ZnO 구조일 수 있다.
제2 전극(400)은 저항변화층(300) 상에 위치한다. 제2 전극(400)은 상술한 제1 전극(200)과 같이 전도성을 가지는 것으로 Pt, Ru, Al, Ir, W 또는 Cu를 포함하는 금속 계열 중에서 선택될 수 있다. 또한, 제2 전극(400)은 그래핀을 포함할 수 있다.
도 3 내지 도 9는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조방법을 공정순서에 따라 나타낸 모식도들이다.
도 3을 참조하면, 먼저 기판(100)을 준비한다.
도 4를 참조하면, 기판(100) 상에 제1 전극(200)을 형성한다. 이는 열기상 증착, 전자빔 증착, RF 스퍼터링법 또는 마그네트론 스퍼터링법 등을 통해 형성될 수 있다.
도 5를 참조하면, 제1 전극(200) 상에 제1 저항변화층(310)을 형성한다. 이러한 제1 저항변화층(310)은 스퍼터링법, 펄스레이저 증착법(PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리적 기상 증착법(PVD, Physical Vapor Deposition) 또는 화학적 기상 증착법(CVD, Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다.
도 6을 참조하면, 제1 저항변화층(310) 상에 양자점을 형성한다. 예를 들어, In 양자점을 형성하기 위하여 제1 저항변화층(310) 상에 In 금속층을 4nm 이하로 적층할 수 있다. 이렇게 In 금속층을 얇게 적층할 경우, In 양자점(320)이 형성될 수 있다.
양자점(320)을 형성하는 다른 방법으로, 제1 저항변화층(310) 상에 금속층을 형성하고 열처리하여 양자점을 형성하는 방법도 있다.
도 7을 참조하면, 상부에 양자점(320)이 위치하는 제1 저항변화층(310) 상에 제2 저항변화층(330)을 형성한다.
제2 저항변화층(330)은 상술한 제1 저항변화층(310)의 제조방법과 같이 다양한 방법을 이용하여 형성할 수 있다.
한편, 양자점(320)이 형성된 제1 저항변화층(310) 상에 제2 저항변화층(330)이 형성되면서 양자점(320)이 코어-쉘 구조를 갖게 될 수 있다.
예컨대, 양자점(320)이 In 양자점이고, 제2 저항변화층(330)이 ZnO층인 경우, 제2 저항변화층(330)이 형성될 때, In 양자점의 외부가 ZnO에 의하여 산화가 되어 In2O3 쉘(shell)이 형성될 수 있다.
도 8을 참조하면, 제2 저항변화층(330)에 전자빔을 조사한다.
이 때의 전자빔은 0.01 MeV 내지 0.2 MeV 의 에너지로 조사할 수 있다. 또한, 이 때의 전자빔은 1x1014 e/cm2 내지 1x 1017e/cm2 의 조사선량(dose)을 조사할 수 있다.
이 때, 전자빔을 상기 양자점(320)이 위치하는 영역의 상부까지 조사하는 것을 특징으로 한다.
만일, 전자빔이 양자점(320)이 위치하는 영역까지 조사될 경우, 전자빔에 의하여 양자점(320)이 파괴될 수 있다.
한편, 상부에 양자점(320)이 형성된 제1 저항변화층(310) 상에 산화물 반도체를 포함하는 제2 저항변화층(330)을 형성할 경우, 전위(dislocation) 밀도가 증가되는 문제점이 있다.
그러나, 이 문제점 역시 제2 저항변화층(330)에 전자빔을 조사함으로써, 증가된 전위(dislocation) 밀도를 다시 감소시킬 수 있다.
도 9를 참조하면, 전자빔이 조사된 제2 저항변화층(330) 상에 제2 전극(400)을 형성한다. 제2 전극(400)은 열기상 증착, 전자빔 증착, RF 스퍼터링법 또는 마그네트론 스퍼터링법 등을 통해 형성될 수 있다.
비교예
유리(glass) 기판 상에 Pt 전극, ZnO층, ZnxO1-x층, ZnO층 및 Pt 전극을 차례로 적층하여 glass/Pt/ZnO/ZnxO1-x/ZnO/Pt 구조의 박막을 제조하였다.
이 경우, 저항변화층 내부에 양자점이 포함되지 않는다.
저항변화층의 제조방법에 대하여 구체적으로 설명하면, Pt 전극 상에 ZnO/ZnxO1-x/ZnO 박막을 UHV sputtering을 이용하여 150 nm 두께로 증착하였다.
처음에, Pt 전극 상에 Ar 10 sccm 으로 2x10-3 Torr 에서 50 nm 두께로 상온에서 ZnO 층을 증착 하였다.
그 이후, 그 ZnO층 상에 Ar 10 sccm 과 O2 2 sccm 분위기에서 reactive sputtering 방식으로 70 W 에서 50 nm 두께로 ZnxO1-x층을 증착하였다.
증착 이후에, ZnxO1-x층 상에 Ar 10 sccm 의 가스 분위기에서 50 nm 두께의 ZnO 박막을 증착하였다. 이 경우의 ZnO 박막을 증착하기 위하여 역시 70 W에서 박막을 증착하였다.
도 10은 비교예에 따른 ZnO/ZnxO1-x/ZnO 박막의 단면 TEM 이미지이다.
도 10을 참조하면, Pt 전극 사이에 ZnO/ZnxO1-x/ZnO 박막이 위치함을 확인할 수 있다.
도 11은 비교예에 따른 glass기판/pt/ZnO/ZnxO1-x/ZnO/pt 구조의 조성을 확인하기 위한 EDX depth profile 그래프이다.
도 11을 참조하면, EDX profile 을 확인하기 위하여 TEM 측정 상에서 Pt 박막에서 150 nm까지 각 원소 Pt, Zn, O 의 원소의 조성을 분석 하였다. 그 결과, 150 nm 두께의 ZnO 박막이 Pt 전극 사이에 형성됨을 확인 할 수 있었다.
특히, Pt 박막에서는 Zn 와 O 이온은 발견 수 없으며 특히 계면에서 Pt 와 O2 의 반응이 확인 되지 않아 계면에서의 화학적 조성이 변하는 것은 확인할 수 없었다.
그러나, ZnO 박막이 형성되었던 영역은 Zn가 균일하게 분포하고 있음을 알 수 있다. 그 반면에 O의 경우 Zn의 1/5 의 농도로 분포 되어 있음을 확인 할 수 있었다. Zn0.85O0.15의 대략적인 조성으로 O2의 주입량을 다르게 하였으나 전체적으로 증착된 ZnO 내부에서 유의미한 O2 의 변화를 확인 할 수는 없었다.
도 12는 비교예에 따른 소자의 전류-전압 특성을 측정한 그래프이다.
도 12를 참조하면, 4 V 에서 - 4 V 및 4 V 에서 - 4 V 로 전압을 스윕 하였을 경우, 10-1 A의 전류가 흐르며 어떤 저항 변화가 나타나지 않는 것을 확인 할 수 있었다.
따라서, 양자점이 포함되지 않는 ZnO 박막의 경우, 어떠한 저항 변화 메모리 특성을 발견할 수 없었다.
제조예 1
본 발명의 일 실시예에 따른 유리 기판(glass substrate)/Pt/ZnO/ZnxO1-x/In-In2O3 코어-쉘 구조의 양자점/ZnxO1-x/ZnO/Pt 저항 변화 메모리 소자를 제조하였다.
유리 기판 상에 DC sputtering 으로 Pt 전극을 증착하였다.
그 다음에 Pt 전극 상에 UHV sputtering 을 사용하여 70 W에서 Ar 10 sccm 에서 ZnO 박막을 50 nm 증착하였다.
그 이후, O2 2 sccm 과 Ar 10 sccm 분위기에서 증착된 ZnxO1-x 박막을 50 nm 두께로 증착하였다.
그 다음에, ZnxO1-x 박막 상에 thermal evaporator를 사용하여 5x10-6 Torr 의 진공도에서 인듐 박막을 5 nm 두께로 증착 하였다.
그 이후, O2 2 sccm 과 Ar 10 sccm 분위기에서 증착된 ZnxO1-x 박막을 50 nm 두께로 증착하였다.
그 다음에 UHV sputtering 을 사용하여 70 W에서 Ar 10 sccm 에서 ZnO 박막을 50 nm 증착하였다.
그 다음에, DC sputtering 으로 Pt 전극을 증착하였다.
도 13은 제조예 1에 따른 저항 변화 메모리 소자의 단면 TEM 이미지이다.
도 13을 참조하면, ZnO 저항변화층 내부에 양자점이 형성되었음을 확인 할 수 있다. 또한, 형성된 양자점의 경우 단일 층으로 형성 되었으며, 원형의 구조를 가지고 형성되었음을 확인할 수 있다. 이 경우 양자점의 평균 크기는 약 10 nm 내지 15 nm 로 확인 할 수 있다.
도 14는 제조예 1에 따른 저항 변화 메모리 소자의 양자점을 확인하기 위하여 확대한 고해상도 TEM 이미지이다.
도 14를 참조하면, 내부에 In 코어, 외부에 In2O3 쉘이 형성된 코어-쉘 구조의 양자점을 확인할 수 있다. 이는 thermal evaporator 방식으로 증착된 In 박막이 ZnO 표면상에 화학적 포텐셜이 가장 작은 지점에 seed가 형성이 되는 과정으로 양자점이 형성되며, 이 경우 형성된 In 양자점은 산화가 되지 않았으나. In 양자점 상부에 ZnO 박막을 증착하는 동안 In 양자점의 외부가 ZnO 에 의하여 산화가 되어 In2O3 외부 쉘이 형성된 것이다.
도 15는 제조예 1에 따른 저항 변화 메모리 소자의 저항변화층을 원소 조성에 따라 EDX mapping한 이미지들이다.
도 15를 참조하면, Zn 원소의 경우 내부에 형성된 양자점과 Pt 층을 제외 하여 고르게 분포되어 있음을 EDX mapping 을 통하여 확인 할 수 있다. 또한 O 의 경우도 Pt 와 화학적 반응을 하지 않고 ZnO 내부에만 분포되어 있으며 In-In2O3 코어-쉘 양자점이 존재하는 부분에도 분포하고 있음을 확인할 수 있다.
또한, In 의 조성 mapping을 통하여 양자점의 내부에 코어로서 형성되어 있음을 확인할 수 있다.
또한, Pt의 조성 mapping을 통하여 Pt 전극에만 분포되어 있음을 확인할 수 있다.
도 16은 제조예 1에 따른 저항 변화 메모리 소자의 EDX depth profile 그래프이다.
도 16을 참조하면, Pt의 계면은 O와 반응을 하지 않음을 확인 할 수 있었다. Zn와 O의 비율의 차이는 없는 것으로 확인 되었다. O와 Zn의 비율은 대략 1: 4 임을 확인 할 수 있었으며, 이 경우도 O2 2 sccm 의 분위기에서도 O2의 비율이 변화하지 않은 것을 확인 되었다.
또한, 15 nm 지름을 가지는 양자점의 중심부는 In만이 존재 하며 외부에 In2O3 쉘이 형성되었음을 확인 할 수 있다.
제조예 2
제조예 1에 따라 제조된 저항 변화 메모리 소자의 제조방법과 동일하되, 유리 기판(glass substrate)/Pt/ZnO/ZnxO1-x/In-In2O3 코어-쉘 구조의 양자점/ZnxO1-x/ZnO 구조에서 전자빔 조사를 실시하였다.
0.2 MeV의 에너지로 조사선량 1x1014 e/cm2의 조건으로 전자빔을 조사하였다. 이 경우 전자빔 조사 시간은 20 초이다.
전자빔 조사 조건은 몬테카를로 전산모사 법을 사용하여 빔 조사 에너지를 결정하였다.
즉, 0.2 MeV 의 전자빔은 ZnO 박막을 투과 하지만 대부분의 에너지는 ZnO 박막 내부에서 손실된다. 이는 운동에너지를 가지는 전자가 ZnO 내부의 격자에 운동에너지를 전달하여 ZnO 격자내부에 결함구조를 형성한다.
이 때, 전자빔의 조사 시간은 조사선량(dose)에 비례하는데, 내부에 형성된 양자점의 형태와 증착된 ZnO 박막의 구조를 확인하기 위하여 단면 TEM 사진을 통하여 확인하였다.
도 17은 제조예 2에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 17을 참조하면, 양자점 상부에 형성된 ZnO 박막에 전위(dislocation)와 같은 결함 구조가 형성되어 있음을 확인 할 수 있다.
이 때, 전자빔 조사 결과 내부에 형성된 양자점의 형태는 계속 유지됨을 확인 하였다.
제조예 3
상술한 제조예 2와 동일하게 수행하되 0.2 MeV의 에너지로 조사선량은 1x1015 e/cm2 의 조건으로 전자빔을 조사하였다. 이 경우 전자빔 조사 시간은 60 초이다.
도 18은 제조예 3에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 18을 참조하면, 전자빔 조사 결과 내부에 형성된 양자점의 형태는 계속 유지됨을 확인하였다.
제조예 4
상술한 제조예 2와 동일하게 수행하되, 0.2 MeV의 에너지로 조사선량은 1x1016 e/cm2 의 조건으로 전자빔을 조사하였다. 이 경우 전자빔 조사 시간은 120 초이다.
이 때의 전자빔 조사 중의 소자의 온도는 180 ? 이며, 대기 중에서의 전자빔 조사이므로 O3 분위기에서 전자빔의 조사가 실시되었다.
도 19는 제조예 4에 따른 저항 변화 메모리 소자의 단면 TEM 이미지이다.
도 19를 참조하면, 전위 밀도는 전자빔 조사 전 과 비교하여 볼 때 눈에 확인되는 큰 밀도의 변화는 없는 것으로 확인되었다.
도 20는 제조예 4에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 20를 참조하면, 양자점의 크기는 10 nm로 형성됨을 확인 하였다. 또한, 전자빔 조사 전과 마찬가지로 내부에 In 코어를 확인 할 수 있으며, 구형 양자점의 외부에는 ZnO에 의하여 산화되어 In2O3의 산화물이 형성됨을 확인 할 수 있었다. 즉, 코어-쉘 구조인 In-In2O3 나노입자들(In2O3/In Nps)을 확인할 수 있었다.
또한, 전자빔 조사에 의하여 전위가 개개의 양자점 상부에 형성되지 않는 것을 확인하였다. 이는, 개개의 양자점의 가장자리에서 성장되는 ZnO 박막의 결함구조가 전자빔 조사에 의하여 즉 가속된 전자의 운동 에너지의 내부 격자로서의 전달로 의하여 전위의 형성 특성이 변화한 것이다. 따라서, 전자빔 조사에 의해 ZnO 박막의 전위 밀도가 감소함을 알 수 있다.
도 21은 제조예 4에 따른 저항 변화 메모리 소자의 원소 조성에 따라 EDX mapping한 이미지들이다.
도 21을 참조하면, ZnO 박막내에 In과 O로 구성된 양자점이 형성됨을 확인 할 수 있었다.
도 22는 제조예 4에 따른 저항 변화 메모리 소자의 EDX profile 그래프이다.
도 22를 참조하면, 10 nm 직경을 가지는 양자점의 외부에 O 의 분포 형태로 확인 할 수 있다. 이 경우 ZnO의 각각의 비율은 대략 1/3에서 1/4 로써 전자빔을 조사 이전 보다 포함된 산소의 비율이 증가함을 확인 할 수 있었다. 이 경우, Zn0.75O0.25 의 조성을 가지는 것으로 확인 되었다.
즉, 산소의 비율이 증가한 것은 전자빔 조사에 의하여 O3 분위기에서 전자빔이 조사되었기 때문이다.
따라서, 전자빔 조사를 이용하여 저항변화층의 조성비를 변화시킬 수 있음을 확인하였다.
제조예 5
상술한 제조예 2와 동일하게 수행하되 0.2 MeV의 에너지로 조사선량은 1x1017 e/cm2 의 조건으로 전자빔을 조사하였다. 이 경우 전자빔 조사 시간은 600 초이다.
도 23은 제조예 5에 따른 저항 변화 메모리 소자의 고해상도 단면 TEM 이미지이다.
도 23을 참조하면, 내부에 형성된 양자점이 형태를 유지 하지 못하고 각 양자점으로 확산되어 연결됨을 확인 할 수 있었다.
실험예
제조예 4에 따른 저항 변화 메모리 소자의 특성을 분석하였다.
도 24는 제조예 4에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 24를 참조하면, ±8 V의 스윕 전압에서의 전류-전압 특성을 분석하였다.
도 24를 참조하면, 전압 스윕의 결과 전류의 바이폴라 스위칭 특성이 확인되었으며, 이 결과 전류의 쌍안정성의 특성을 이용하여 저항변화 비휘발성 메모리의 특성이 나타나는 것이 확인되었다.
도 25는 제조예 4에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 25를 참조하면, ±7 V의 스윕 전압에서 20 싸이클(cycle) 이후의 전류-전압 특성을 분석하였다.
상술한 도 24에서 인가된 전압에 비하여 인가된 전압의 크기를 1 V 감소 시켰으며, 이 경우에도 positive 영역에서 안정적이며 negative 영역에서 보다 상대적으로 저항 변화 특성을 보여 주고 있다.
이 경우 고저항 및 저저항의 비율이 2 V의 측정 결과 6x106으로 확인 되었다.
전자빔 조사 전의 양자점이 포함된 저항 변화 메모리 소자의 전류-전압 특성 결과와 비교하면 눈에 띄게 106 배 이상으로 향상되었음을 확인 할 수 있었다.
또한, 전자빔 조사 이후에 누설 전류가 감소하였으며 전류의 레벨이 전체적으로 감소함을 확인 할 수 있다.
이는 전자빔 조사에 의하여 ZnO 박막의 결함구조가 변했기 때문이며 내부에 형성된 전위 밀도가 변하였거나 내부에 형성된 결함 준위의 변화 때문일 것이다.
도 26은 제조예 4에 따른 저항 변화 메모리 소자의 log (I)-log (V) 특성을 나타낸 그래프이다.
도 26을 참조하면, 저저항(LRS) 영역에서 기울기는 3.72 이며 고저항(HRS) 영역은 2개의 전도 메커니즘이 변화가 나타남을 확인하였다.
낮은 전계에서의 기울기는 0.5 이며 이는 옴익(Ohmic) 또는 thermal emission 효과로 예상된다.
높은 전계로 이동하면서 기울기는 6.09로 확인 되었는데 이는 SCLC(space charge limited current) 및 고전계에 따른 터널링 효과가 동시에 구현된 것으로 추정이 된다.
이는 전자빔의 조사에 의하여 내부에 형성되어 있던 전위의 감소와 영향이 있을 것이며, 양자점이 형성하는 양자우물구조의 에너지 준위 또는 In2O3 양자점의 외부에서 형성되는 O2-의 불균일한 밀도의 변화에 의하여 형성되는 필라멘트(filament)에 의한 영향일 것이다.
도 27은 제조예 4에 따른 저항 변화 메모리 소자의 리텐션(retention) 특성을 나타낸 그래프이다.
도 27을 참조하면, V의 측정 전압에서의 고저항/저저항 비율은 106 이상이며, 104 s 이후에도 유지되고 있음을 확인 하였다.
이 경우 제조된 소자가 비휘발성 메모리 소자로 응용이 가능함을 확인 하였다. 이는 전류의 상태를 변화 시켰을 경우 정보를 저장 할 수 있는 상태를 결정하여 정보가 손실되지 않고 계속 유지됨을 의미한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 기판 200: 제1 전극
300: 저항변화층 310: 제1 저항변화층
320: 양자점 330: 제2 저항변화층
400: 제2 전극

Claims (10)

  1. 기판 상에 산화물 반도체 물질을 포함하는 저항변화층을 형성하는 단계; 및
    상기 저항변화층에 전자빔을 조사하는 단계를 포함하고,
    상기 전자빔이 조사된 경로 상에서, 상기 산화물 반도체 물질의 산소 공극 밀도가 증가하는 방향으로 상기 저항변화층의 조성비가 변화되는 것을 특징으로 하는 저항변화층의 제조방법.
  2. 제1항에 있어서,
    상기 저항변화층은 내부에 양자점을 포함하는 것을 특징으로 하는 전자빔 조사를 이용한 저항변화층의 제조방법.
  3. 제2항에 있어서,
    상기 저항변화층을 형성하는 단계는,
    기판 상에 산화물 반도체를 포함하는 제1 저항변화층을 형성하는 단계;
    상기 제1 저항변화층 상에 양자점을 형성하는 단계; 및
    상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체를 포함하는 제2 저항변화층을 형성하는 단계를 포함하는 전자빔 조사를 이용한 저항변화층의 제조방법.
  4. 제3항에 있어서,
    상기 제1 저항변화층은 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상에 위치하는 제1 산소결핍 산화물 반도체층을 포함하고,
    상기 제2 저항변화층은 제2 산소결핍 산화물 반도체층 및 상기 제2 산소결핍 산화물 반도체층 상에 위치하는 제2 산화물 반도체층을 포함하는 전자빔 조사를 이용한 저항변화층의 제조방법.
  5. 제2항에 있어서,
    상기 저항변화층에 전자빔을 조사하는 단계는,
    상기 전자빔을 상기 양자점이 위치하는 영역의 상부까지 조사하는 것을 특징으로 하는 전자빔 조사를 이용한 저항변화층의 제조방법.
  6. 제3항에 있어서,
    상기 제1 저항변화층 상에 제2 저항변화층이 형성되면서 상기 양자점이 코어-쉘 구조를 갖게 되는 것을 특징으로 하는 전자빔 조사를 이용한 저항변화층의 제조방법.
  7. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 산화물 반도체 물질을 포함하는 제1 저항변화층을 형성하는단계;
    상기 제1 저항변화층 상에 양자점을 형성하는 단계;
    상부에 양자점이 형성된 제1 저항변화층 상에 산화물 반도체 물질을 포함하는 제2 저항변화층을 형성하는 단계;
    상기 제2 저항변화층에 전자빔을 조사하는 단계; 및
    상기 제2 저항변화층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 제2 저항변화층에 전자빔을 조사함으로써, 상기 제2 저항변화층의 전위 밀도를 감소시키는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.
  8. 제7항에 있어서,
    상기 제2 저항변화층에 전자빔을 조사하는 단계는
    상기 전자빔을 상기 양자점이 위치하는 영역의 상부까지 조사하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.
  9. 제7항에 있어서,
    상기 전자빔은 0.01 MeV 내지 0.2 MeV 의 에너지로 1x1014 e/cm2 내지 1x 1017e/cm2 의 조사선량을 조사하는 것을 특징으로 하는 저항변화 메모리 소자의 제조방법.
  10. 제7항에 있어서,
    상기 전자빔이 조사된 경로 상에서, 상기 산화물 반도체 물질의 산소 공극 밀도가 증가하는 방향으로 상기 제2 저항변화층의 조성비가 변화되는 것을 특징으로 하는 저항변화 메모리 소자의 제조방법.
KR1020130094637A 2013-08-09 2013-08-09 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법 KR101570903B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130094637A KR101570903B1 (ko) 2013-08-09 2013-08-09 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
US14/230,543 US9337425B2 (en) 2013-08-09 2014-03-31 Method of manufacturing resistance change layer using irradiation of electron beam and resistive random access memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094637A KR101570903B1 (ko) 2013-08-09 2013-08-09 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20150018918A KR20150018918A (ko) 2015-02-25
KR101570903B1 true KR101570903B1 (ko) 2015-11-20

Family

ID=52448999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094637A KR101570903B1 (ko) 2013-08-09 2013-08-09 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법

Country Status (2)

Country Link
US (1) US9337425B2 (ko)
KR (1) KR101570903B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559519B (zh) * 2015-02-16 2016-11-21 國立清華大學 電阻式記憶體
KR101687812B1 (ko) * 2015-05-14 2016-12-21 서울대학교산학협력단 비휘발성 저항 스위칭 특성을 갖는 메모리 소자 및 이의 제조방법
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
GB2561168B (en) * 2017-03-31 2019-08-07 Ucl Business Plc A switching resistor and method of making such a device
GB2564844B (en) 2017-07-17 2019-11-13 Ucl Business Plc A light-activated switching resistor, an optical sensor incorporating a light-activated switching resistor, and methods of using such devices
US10996713B2 (en) 2017-08-07 2021-05-04 Apple Inc. Portable electronic device
US10425561B2 (en) 2017-09-08 2019-09-24 Apple Inc. Portable electronic device
CN108682739A (zh) * 2018-05-03 2018-10-19 五邑大学 一种金属量子点增强ZnO阻变存贮器及其制备方法
CN108807665B (zh) * 2018-05-03 2022-05-03 五邑大学 一种Ag纳米线增强ZnO阻变存贮器及其制备方法
CN110379470A (zh) * 2019-04-10 2019-10-25 西北工业大学 单晶高温合金的组织和缺陷的模拟方法
US11145811B2 (en) 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
KR102259923B1 (ko) * 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
KR102483063B1 (ko) * 2020-12-30 2022-12-30 한양대학교 산학협력단 바이오 멤리스티브 소자 및 그의 제조 방법
CN113793900A (zh) * 2021-09-14 2021-12-14 广东工业大学 一种基于azo薄膜的阻变存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657966B1 (ko) 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
WO2007105284A1 (ja) 2006-03-13 2007-09-20 Fujitsu Limited 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657966B1 (ko) 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
WO2007105284A1 (ja) 2006-03-13 2007-09-20 Fujitsu Limited 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法

Also Published As

Publication number Publication date
US20150044816A1 (en) 2015-02-12
KR20150018918A (ko) 2015-02-25
US9337425B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
KR101570903B1 (ko) 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
JP5727996B2 (ja) 抵抗メモリのコントロールされた局在的欠陥パス
EP1905086B1 (en) Method for forming multi-layered binary oxide film for use in resistance random access memory
US7498600B2 (en) Variable resistance random access memory device and a method of fabricating the same
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
US20160118585A1 (en) Resistive Switching Devices Having a Switching Layer and an Intermediate Electrode Layer and Methods of Formation Thereof
CN104810476A (zh) 非挥发性阻变存储器件及其制备方法
KR20080064353A (ko) 저항 메모리 소자 및 그 제조 방법
KR20100054074A (ko) 투명 전자소자용 투명 메모리.
EP3602561B1 (en) A switching resistor and method of making such a device
US20170104031A1 (en) Selector Elements
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
Hu et al. Forming-free resistive switching characteristics in tantalum oxide and manganese oxide based crossbar array structure
Zhao et al. High mechanical endurance RRAM based on amorphous gadolinium oxide for flexible nonvolatile memory application
Ho et al. Comparison between Pt/TiO2/Pt and Pt/TaOX/TaOY/Pt based bipolar resistive switching devices
Zhang et al. Switching-behavior improvement in HfO2/ZnO bilayer memory devices by tailoring of interfacial and microstructural characteristics
Luo et al. Highly uniform and nonlinear selection device based on trapezoidal band structure for high density nano-crossbar memory array
Sterin et al. Understanding the coexistence of two bipolar resistive switching modes with opposite polarity in Cu x O (1≤ x≤ 2)-based two-terminal devices
KR101497758B1 (ko) 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
Zhu et al. Fabrication and mechanism of high performance bipolar resistive switching device based on SrTiO3/NiO stacked heterostructure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee