WO2007105284A1

WO2007105284A1 - 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法

Info

Publication number: WO2007105284A1
Application number: PCT/JP2006/304856
Authority: WO
Inventors: Hiroyasu Kawano; Keiji Shono
Original assignee: Fujitsu Limited
Priority date: 2006-03-13
Filing date: 2006-03-13
Publication date: 2007-09-20
Also published as: JPWO2007105284A1

Abstract

抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法を提供する。上記目的を達成する本発明の抵抗変化型記憶素子は、基板上に積層された、第１の導電体膜１１と、第１の導電体膜１１上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜１２ａと、上記抵抗変化型記憶膜１２ａ上に積層された、上記第１の導電体膜１１と対になることで抵抗変化型記憶膜１２ａに電圧を印加する第２の導電体膜１３とを備え、上記抵抗変化型記憶膜１２ａは、抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路１２ｂ、１２ｃを有するものであることを特徴とする。

Description

明細書

抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法

技術分野

[0001] 本発明は、印加電圧に応じて高抵抗状態と高抵抗状態よりも電流が流れやすい低抵抗状態とが切り替わり高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法に関する。

背景技術

[0002] 従来より、電源を切っても記憶内容を保持することができる不揮発性記憶素子の研究開発が盛んに行われて、る。

[0003] 最近、次世代型の新たな不揮発性記憶素子として、 R— RAM (Resistance RA

M)と呼ばれる抵抗変化型記憶素子が提案されている (例えば、特許文献 1、 2、非特許文献 1、 2参照)。

[0004] この R— RAMは、印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやす 1ゝ低抵抗状態とに切り替わる抵抗変化型記憶膜を備え、高抵抗状態と低抵抗状態とを選択的に保持する不揮発性記憶素子である。

[0005] R— RAMは、高速性、大容量性、低消費電力性など、既存の不揮発性記憶素子を凌ぐ可能性を秘めており、将来が期待されている。

特許文献 1 :特表平 11 510317号公報

特許文献 2：特開 2005 - 25914号公報

非特許文献 1 :A. Beck et al. , Appl. Phys. Lett. Vol. 77, p. 139 (2001) 非特許文献 2 :日経マイクロデバイス誌、第 238号、 42頁（2005年）

[0006] 上述した抵抗変化型記憶素子の研究開発によれば、抵抗変化型記憶素子のデバイス性能を決める重要な因子として電界誘起による巨大抵抗変化（CER: Colossal electro— resistance)が挙げられている。そして、抵抗変化型記憶素子における高抵抗状態の電気抵抗率と低抵抗状態の電気抵抗率との比（以下、 CER値と称する）が大き、ほど、抵抗変化型記憶素子のデバイス性能が高まると言われて、る。

[0007] この CER現象の発現機構はまだ十分には解明されておらず、諸説が唱えられている。例えば、抵抗変化型記憶膜に電圧を印加する電極膜とその抵抗変化型記憶膜との異種材料が接合することにより、接合界面において、電子の流れを不連続にする領域 (ショットキー障壁や電子トラップ領域)が形成されることが CER現象の有力な発現機構であると言われて、る。

[0008] ここで、抵抗変化型記憶素子をデバイスとして機能させるためには、電極間に挟まれた抵抗変化型記憶膜のもとになる金属酸化膜にその金属酸化膜の絶縁耐圧に相当するような電圧を印加して一種の絶縁破壊処理を施すフォーミング処理が必要となる。このフォーミング処理を施すことにより、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜が形成される。

[0009] 図 1は、従来の抵抗変化型記憶素子の一例を示す断面図である。

[0010] 図 1に示すように、この抵抗変化型記憶素子 laには、第 1の導電体膜 5および第 2 の導電体膜 2との間に抵抗変化型記憶膜 3が設けられている。この抵抗変化型記憶膜 3は、もともとは絶縁性の金属酸ィ匕膜であるが、フォーミング処理用電源 6により第 1 の導電体膜 5および第 2の導電体膜 2との間にその金属酸ィ匕膜の絶縁耐圧に相当するような電圧が印加されると、一例として、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路 4が金属酸化膜に形成される。この伝導路 4が形成されること〖こより、金属酸化膜は、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜 3になる。このような抵抗変化型記憶素子は、高抵抗状態の抵抗値と低抵抗状態の抵抗値をそれぞれ" 1"ど' 0"に対応させて情報を記録するメモリとして利用される。

[0011] ところで、抵抗変化型記憶素子の抵抗値をアナログ値に対応させて情報を記録するメモリとしての利用も考えられる。この場合、 1つ 1つの抵抗変化型記憶素子の抵抗値を揃える必要がある。

[0012] 従来、フォーミング処理を施した場合、電気的絶縁性の最も弱!、部分が絶縁破壊を起こしやすいため、通常、 1つの抵抗変化型記憶素子に 1本の伝導路が金属酸ィ匕膜に形成される。この伝導路の形状や大きさは一定しておらず、伝導路の形状ゃ大きさが抵抗変化型記憶素子の高抵抗状態や低抵抗状態の抵抗値を定めることが実験的に知られ、低抵抗状態の抵抗値がばらつくことが知られている。 [0013] そこで、抵抗値のばらつきを抑制するためには、例えば、製造後には抵抗変化型記憶膜として作用する金属酸ィ匕膜の制御された一部領域に電磁波を照射することにより、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質することが考えられる。

[0014] この製造方法を採用すれば、抵抗値のばらつきを抑えることができアナログ値の記録が可能となる。この場合、一例として、同一種類の抵抗変化型記憶素子 4個をアナログ値の記録に用いた場合は、ゼロを含む 5値の多値記録が可能になる。

[0015] このような多値記録方式では、多値記録するためには多値の値と同じ数の抵抗変化型記憶素子が必要になる。

[0016] 本発明は、上記事情に鑑み、抵抗変化型記憶素子の数に比し多値の値を増すェ夫が施された抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法を提供することを目的とする。

発明の開示

[0017] 上記目的を達成する本発明の抵抗変化型記憶素子は、

印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、

基板上に積層された、第 1の導電体膜と、

上記第 1の導電体膜上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜と、

上記抵抗変化型記憶膜上に積層された、上記第 1の導電体膜と対になることでその抵抗変化型記憶膜に電圧を印加する第 2の導電体膜とを備え、

上記抵抗変化型記憶膜は、その抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有するものであることを特徴とする。

[0018] 本発明の抵抗変化型記憶素子は、抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有する抵抗変化型記憶膜を備えて!/、る。 [0019] そのため、複数個の抵抗変化型記憶素子の抵抗値をアナログ的に加算することで多値記録が実現される。また、本発明の抵抗変化型記憶素子における多値記録では、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0020] また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第 1 の製造方法は、

印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にぉ、て、

基板上に第 1の導電体膜を積層する工程と、

上記第 1の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、

上記金属酸ィ匕膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、上記金属酸化膜上に、上記第 1の導電体膜と対になることでその金属酸ィ匕膜に電圧を印加する第 2の導電体膜を積層する工程とを備えたことを特徴とする。

[0021] この第 1の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、従来の絶縁破壊に類似したフォーミング処理を施すことなぐその領域を伝導路に改質する。

[0022] その結果、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。

[0023] したがって、この第 1の製造方法では、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0024] また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第 2 の製造方法は、

印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、

基板上に第 1の導電体膜を積層する工程と、

上記金属酸化膜上に電磁波透過性を有する第 2の導電体膜を積層する工程と、上記金属酸ィ匕膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに上記第 1の導電体膜と上記第 2の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。

[0025] この第 2の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに第 1の導電体膜と第 2の導電体膜との間に電圧を印加することにより、その領域を伝導路に改質する。

[0026] そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。

[0027] したがって、この第 2の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0028] また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第 3 の製造方法は、

印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にぉ、て、

基板上に第 1の導電体膜を積層する工程と、

上記金属酸ィ匕膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める工程と、

その金属酸化膜上に第 2の導電体膜を積層する工程と、

上記第 1の導電体膜と上記第 2の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。

[0029] この第 3の製造方法では、上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱めることより、その領域を伝導路のできやすい領域に変える。このようにすると、従来のフォーミング電圧よりも低ヽ印加電圧で伝導路が形成される。

[0030] そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。

[0031] したがって、この第 3の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0032] また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第 4 の製造方法は、

印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、

基板上に第 1の導電体膜を積層する工程と、

上記金属酸ィ匕膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、

上記金属酸化膜上に、上記第 1の導電体膜と対になることでその金属酸ィ匕膜に電圧を印加する第 2の導電体膜を積層する工程とを備えたことを特徴とする。 [0033] この第 4の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを注入し、従来のフォーミング処理を施すことなぐその領域を伝導路に改質する。

[0034] そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。

[0035] したがって、この第 4の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0036] また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第 5 の製造方法は、

基板上に第 1の導電体膜を積層する工程と、

上記第 1の導電体膜上に、絶縁膜を積層する工程と、

上記絶縁膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する工程と、

上記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、

上記絶縁膜および上記金属酸化物に第 2の導電体膜を積層する工程と、上記第 1の導電体膜と上記第 2の導電体膜との間に電圧を印加することにより、上記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。

[0037] この第 5の製造方法では、絶縁膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成し、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填しているので、上記第 1の導電体膜と上記第 2の導電体膜との間に電圧を印加することにより、上記貫通孔内の金属酸ィ匕物が伝導路に改質する。

[0038] そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。

[0039] したがって、この第 5の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0040] なお、上述の第 5の製造方法においては、伝導路として作用する領域に貫通孔を形成して金属酸ィ匕物を充填する方法を採用したが、厚み方向の途中までの孔を形成し、その孔に金属酸ィ匕物を充填することでも可能である。

[0041] 以上、説明したように、抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子が提供され、また、その抵抗変化型記憶素子の製造方法が提供される。

図面の簡単な説明

[0042] [図 1]従来の抵抗変化型記憶素子の一例を示す断面図である。

[図 2]双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示すグラフである。

[図 3]単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示すグラフである。

[図 4]図 3の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流一電圧特性を示すグラフである。

[図 5]本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法の工程図である。

[図 6]図 5に示す第 1の製造方法の各工程における処理を示すフローチャートである

[図 7]第 1の製造方法によって製造された抵抗変化型記憶素子を複数備えた不揮発性記憶装置の模式図である。

[図 8]本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法の工程図である。

[図 9]図 8に示す第 2の製造方法の各工程における処理を示すフローチャートである [図 10]本発明の抵抗変化型記憶素子の製造方法のうちの第 3の製造方法の工程図である。

[図 11]図 10に示す第 3の製造方法の各工程における処理を示すフローチャートである。

[図 12]本発明の抵抗変化型記憶素子の製造方法のうちの第 4の製造方法の工程図である

[図 13]図 12に示す第 4の製造方法の各工程における処理を示すフローチャートである。

[図 14]本発明の抵抗変化型記憶素子の製造方法のうちの第 5の製造方法の工程図である。

[図 15]図 14に示す第 5の製造方法の各工程における処理を示すフローチャートである。

発明を実施するための最良の形態

[0043] 以下、本発明の実施の形態について説明する。

[0044] まず、現在知られてヽる、抵抗変化型記憶素子の動作原理につ!ヽて述べる。

[0045] 図 2は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示すグラフであり、図 3は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示すグラフである。

[0046] 抵抗変化型記憶素子は、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる抵抗変化型記憶膜が一対の電極間に狭持されたものである。この抵抗変化型記憶膜は、その多くが遷移金属を含む酸化物材料の膜であり、電気的特性の違いから大きく 2つに分類される。

[0047] 一方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために互いに異なる極性の電圧を用いるタイプである。酸ィ匕物材料としては、クロム（Cr)等の不純物を微量にドープした SrTiOや、 SrZrO、あるいは超巨大磁

3 3

気抵抗（CMR: Colossal Magneto— Resistance)を示す Pr Ca MnOや La SrMnO等が用いられる。以下、抵抗状態の書き換えに極性の異なる電圧を要す 3

る上述の抵抗変化型記憶膜を双極性抵抗変化型記憶膜と呼ぶ。

[0048] 他方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために極性の同じ電圧を用いるタイプである。酸ィ匕物材料としては、例えば、 N iOや TiOのような単一の遷移金属の酸ィ匕物等が用いられる。以下、抵抗状態の書き換えに極性が同じ電圧を要する抵抗変化型記憶膜を単極性抵抗変化型記憶膜と呼ぶ。

[0049] ここで、図 2は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示すグラフであり、非特許文献 1に記載されたものである。このグラフは、典型的な双極性抵抗変化型記憶膜である Crドープの SrZrOを用いた電流一電圧

3

特性を示している。

[0050] 初期状態にお!、て、抵抗変化型記憶素子は高抵抗状態である場合を考える。

[0051] 印加電圧を 0Vの状態から徐々に負電圧に増加していくと、流れる電流は曲線 aに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり、約 0. 5Vを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスィッチする。これに伴い、電流の絶対値が急激に増加し、電流一電圧特性は点 A力点 Bに遷移する。なお、以下の説明では、抵抗変化型記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。

[0052] 点 Bの状態から徐々に負電圧を減少していくと、電流は曲線 bに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が 0Vに戻ると、電流も OAとなる

[0053] 印加電圧を 0Vの状態から徐々に正電圧に増加していくと、電流値は曲線 cに沿つて矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約 0. 5Vを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態へスィッチする。これに伴い、電流の絶対値が急激に減少し、電流一電圧特性は点 C から点 Dに遷移する。

[0054] なお、以下の説明では、抵抗変化型記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。

[0055] 点 Dの状態から徐々に正電圧を減少していくと、電流は曲線 dに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が 0Vに戻ると、電流も OAとなる [0056] それぞれの抵抗状態は、約 ±0. 5Vの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点 Aの電圧の絶対値よりも低ければ、電流一電圧特性は曲線 a、 dに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点 Cの電圧の絶対値よりも低ければ、電流ー電圧特性は曲線 b、 cに沿って線形的に変化し、低抵抗状態が維持される。

[0057] このように、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、互いに異なる極性の電圧を印加するものである。

[0058] 一方、図 3は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流一電圧特性を示す図である。このグラフは、典型的な単極性抵抗変化型記憶膜である TiOを用いた場合である。

[0059] 初期状態で、抵抗変化型記憶素子は高抵抗状態である場合を考える。

[0060] 印加電圧を 0Vから徐々に増加していくと、電流は曲線 aに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約 1. 3V を超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスィッチ (セット）する。これに伴い、電流の絶対値が急激に増加し、電流一電圧特性は点 A力ゝら点 B に遷移する。なお、図 3において、点 Bにおける電流値が約 20mAで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施してヽるためである。

[0061] 点 Bの状態から徐々に電圧を減少していくと、電流は曲線 bに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が 0Vに戻ると、電流も OAとなる。

[0062] 印加電圧を 0Vから再度徐々に増加していくと、電流は曲線 cに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなりなり約 1 . 2Vを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態にスィッチ (リセット）する。これに伴い電流の絶対値が急激に減少し、電流一電圧特性は点 Cから点 Dに遷移する。

[0063] 点 Dの状態から徐々に電圧を減少していくと、電流は曲線 dに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が OVに戻ると、電流も OAとなる。 [0064] それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図 3においては約 1. OV以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、低抵抗状態では、印加電圧が点 Cの電圧よりも低ければ、電流一電圧特性は曲線 cに沿って、低抵抗状態が維持される。

[0065] このように、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、極性の同じ電圧を印加するものである。

[0066] なお、上記材料を用いて抵抗変化型記憶素子を形成する場合、抵抗変化型記憶素子形成直後の初期状態では、図 2及び図 3に示すような特性は得られず、抵抗変化型記憶膜を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、上述したフォーミング処理が必要となる。

[0067] 図 4は、図 3の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流一電圧特性である。

[0068] 抵抗変化型記憶素子の形成直後の初期状態では、図 4に示すように、高抵抗でありかつフォーミング電圧は 8V程度と非常に高くなつている。

[0069] 初期状態にお!、てフォーミング電圧を印加すると、図 4に示すように、抵抗変化型記憶素子に流れる電流値が急激に増加し、すなわち抵抗変化型記憶素子のフォーミングが行われる。このフォーミングを行うことにより、抵抗変化型記憶素子は、図 3に示すような電流一電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。

[0070] 次に、本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法について説明する。

[0071] 図 5は、本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法の工程図である。

[0072] また、図 6は、図 5に示す第 1の製造方法の各工程における処理を示すフローチヤートである。

[0073] まず、第 1の工程として、基板上 (不図示）に Ptからなる第 1の導電体膜 11をスパッタリングに代表される真空製膜法により積層させる (ステップ S100)。 [0074] ここで、基板の材料として、熱酸化膜付 Siウェハを使用した。基板の材料としては、熱酸化膜付 Siウェハに限られず、例えば、 SiO、 MgO、 Al O (サファイア）、 TO、

2 2 3 i 2

Cr O (ルビー）、 NiO、 CoO、 MnO、 ZnO、 ZrO、 SrTiO、 SrZrO、 LaAlO、 G

2 3 2 3 3 3

GG (ガドリニウム ·ガリウム ·非磁性ガーネット）、もしくは YIG (イットリウム ·鉄 ·磁性ガ一ネット）などの酸ィ匕物の基板を用いることができる。また、上記の酸化物からなる半道体基板に限られず、 CaF、 BaF、 MgF、 LiFなどの弗化物力もなる半道体基板

2 2 2

を用いることができる。

[0075] また、第 1の導電体膜としては、 Ptに限られず、例えば、 Au、 Pd、 Ru、 SrRuO (S

3

RO)、もしくは YBa Cu O (YBCO)などを用いることができる。

2 3 7

[0076] 続いて、第 2の工程として、図 5 (a)に示すように、金属酸ィ匕膜 12を第 1の導電体膜 11上に積層する (ステップ S101)。なお、金属酸ィ匕膜 12の積層には、酸化物ターゲットあるいは金属ターゲットを用いて (Ar+O )混合ガスを導入して製膜する。

2

[0077] ここで、金属酸化膜としては、酸素欠損型の絶縁性金属酸化物、もしくは価数変動し易い遷移金属を含む絶縁性金属酸ィ匕物などである。具体的には、 Ni酸化物、 Co 酸化物、 Fe酸化物、 Si酸化物、 A1酸化物、 Ti酸化物、 Ce酸化物、 Hf酸化物、 Zr酸化物、 Nb酸化物、 Mg酸化物、 Y酸化物、 Cr酸化物、 Zn酸化物、もしくは Cu酸化物などを用いることができる。第 1の製造方法では、金属酸化膜として、 Ni酸化物を使用した。

[0078] 続いて、第 3の工程として、金属酸化膜 12上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路 12b、 12cに改質する（図 5 (b)、ステップ S 102)。ここで、図 5 (b)において、 2つの領域に電磁波が照射されているが、抵抗変化型記憶素子に記憶させる値に応じた数の領域は、 2つの領域に限られるのではなぐ 1以上の自然数の数の領域である。以下同様とする。なお、図 5 (b)では、電磁波を同時に照射しているが、第 1の製造方法における電磁波や電子線の照射は、順次なされてもよい。

[0079] ここで、 2本の伝導路 12b、 12cが形成された結果、金属酸化膜 12は、抵抗変化型記憶膜 12aとして作用するようになり、多値記録が可能となる。多値記録については後ほど詳しく述べる。

[0080] 次に、照射する電磁波もしくは電子線のエネルギーについて説明する。

[0081] 金属酸化膜が共有結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、 4 6eV程度である。また、金属酸化膜がイオン結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、 6 8eV程度である。したがって、金属酸化膜から酸素原子が離脱するのに必要なエネルギーは、 4eV程度以上でよいことがわかる。

[0082] また、金属酸ィ匕膜の結晶中の酸素原子力電子が解離するのに必要なエネルギーは、 3eV程度以上である。

[0083] したがって、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、その領域を伝導路に改質するためには、例えば、以下のエネルギーレベルの電磁波や電子線が好ましい。

[0084] 電磁波のうちのレーザとしては、 He— Cdレーザ（325nm= 3. 8eV 442nm= 2.

8eV) KrFエキシマレーザ（284nm=4. 4eV) ArFエキシマレーザ（193nm=6 . 4eV)、 Xeエキシマランプ（172nm= 7. 2eV)、もしくは F2エキシマレーザ（152η m=8. 2eV)などが挙げられる。

[0085] また、水銀ランプ力発せられる電磁波としては、低圧水銀ランプ（185nm=6. 7e V 254nm=4. 9eV)や高圧水銀ランプ（254nm=4. 9eV 313nm=4. OeV 3 65nm= 3. 4eV 405nm= 3. leV 436nm= 2. 8eV)などが挙げられる。

[0086] また、メタルハライドランプ（200 450nm= 2. 8 6. 2eV)を用いてもよい。

[0087] また、 X線（0. 154184nm (Cu-K a ) =8. OkeV)や電子線（0. 0025 0. 0 037nm、カロ速電圧 100 200kVで、 335 496keV)を用いてもよい。

[0088] なお、指向性が得られにくい電磁波を金属酸ィ匕膜 12に照射する場合には、図 5 (b

' )に示すように、電磁波を遮光マスク 17を介して金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に照射することにより、その領域は伝導路に改質される。

[0089] 続いて、第 4の工程として、図 5 (c)に示すように、抵抗変化型記憶膜 12a上に、第 1 の導電体膜 11と対になることで抵抗変化型記憶膜 12aに電圧を印加する第 2の導電体膜 13を真空製膜法により積層させる (ステップ S103)。

[0090] ここで、第 2の導電体膜 13として、 Ptを使用したが、 Ptに限定されず、例えば、 Au

、 Pd、 Ru、 Ag、 Cu、 Al、 Ti、 Ta、もしくは Wなどを用いることができる。

[0091] 以上の工程により、本発明の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶素子 lbが同時に又は順次に複数製造される。

[0092] 次に、第 1の製造方法によって製造された抵抗変化型記憶素子を複数備えた不揮発性記憶装置について説明する。

[0093] 図 7は、第 1の製造方法によって製造された抵抗変化型記憶素子を複数備えた不揮発性記憶装置の模式図である。

[0094] 図 7 (a)は、不揮発性記憶装置 10のメモリアレイの一部 14a、 14b、 15a、 15bを取り出して描いている。

[0095] この不揮発性記憶装置には、抵抗変化型記憶素子を行方向及び列方向に複数配列して、るメモリアレイが備えられて！/、る。

[0096] このメモリアレイは配線を有し、ワード線とビット線とからなる配線の一方が行方向に配線され、他方が列方向に配列されることにより格子状になっている。そして、ワード線とビット線が交差する各格子点の位置に抵抗変化型記憶素子が配置されることによりメモリアレイを構成する。ここでワード線は、抵抗変化型記憶素子の電極のうちの一方と電気的に接続され、ビット線は、他方の電極と電気的に接続されている。抵抗変化型記憶素子を上記のように配置して電極間に電圧を印加する仕組みを備えた構造をクロスポイント型と称する。

[0097] 図 7 (b)は、 1本の伝導路を有する同種類の抵抗記憶変化型記憶素子を 4つ備えた不揮発性記憶装置の模式図である。

[0098] 図 7 (b)には、抵抗変化型記憶素子 A、 B、 C、 Dそれぞれに 1本の伝導路 a— 1、 b —1、 c— 1、 d— 1が形成している。

[0099] 図 7 (c)は、抵抗記憶変化型記憶素子間で伝導路の本数が異なる抵抗記憶変化型記憶素子を 4つ備えた不揮発性記憶装置の模式図である。

[0100] 図 7 (c)に示す不揮発性記憶装置 16の抵抗変化型記憶素子 Eには伝導路 e—1が設けられ、抵抗変化型記憶素子 Fには 2本の伝導路 f—l、 f— 2が設けられ、抵抗変化型記憶素子 Gには 3本の伝導路 g— 1、 g— 2、 g— 3が設けられ、抵抗変化型記憶素子 Hには 4本の伝導路 h— 1、 h— 2、 h— 3、 h— 4が設けられている。なお、図 7 (b)

、 7 (c)に示した伝導路の形状、大きさはすべて同様である。

[0101] 次に、第 1の製造方法で製造された本発明の抵抗変化型記憶素子における多値記録の実験について比較例と併せて説明する。

[0102] ここで、実施例として図 7 (c)に示す不揮発性記憶装置 16を用い、比較例として図

7 (b)に示す不揮発性記憶装置 10を用いた。

(実施例）

まず、図 7 (c)に示す不揮発性記憶装置 16の多値記録の実験について説明する。

[0103] ここで、図 7 (c)に示した 4つの抵抗変化型記憶素子 E、 F、 G、 Hの抵抗値は同時に読み出されてそれらの抵抗値の加算値が出力抵抗値となる。

[0104] これらの抵抗変化型記憶素子 E、 F、 G、 Hにおいて、高抵抗状態下では電流が流れず、多値記録では、 "0"の値として用いる。ここで、 1本の伝導路は等価的に 1つの抵抗素子に相当し、伝導路が 2本以上形成された場合は、等価的に複数の抵抗素子の並列回路が伝導路の本数に応じて抵抗変化型記憶膜内部に構成されている。

[0105] ここで、抵抗変化型記憶素子 Eの低抵抗状態の抵抗値は 12 Ωである。抵抗変化型記憶素子 Fの低抵抗状態の抵抗値は 6 Ωであり、抵抗変化型記憶素子 Gの低抵抗状態の抵抗値は、 4 Ωであり、抵抗変化型記憶素子 Hの低抵抗状態の抵抗値は、 3 Ωである。

[0106] 実験として、抵抗変化型記憶素子 E、 F、 G、 Hを印加電圧に応じて高抵抗状態もしくは低抵抗状態にして、それぞれの抵抗値を同時に読み出してアナログ的に加算した出力抵抗値を記録した。

[0107] 次に、図 7 (b)に示す不揮発性記憶装置 10の多値記録の実験について説明する。

[0108] ここで、図 7 (b)に示した 4つの抵抗変化型記憶素子 A、 B、 C、 Dの抵抗値は同時に読み出されてそれらの抵抗値の加算値が出力抵抗値となる。

[0109] ここで、抵抗変化型記憶素子 A、 B、 C、 Dについても、高抵抗状態下では電流が流れず、多値記録では、 "0"の値として用いる。

[0110] 一方、抵抗変化型記憶素子 A、 B、 C、 Dの低抵抗状態の各抵抗値は、伝導路が 1 本形成された抵抗変化型記憶素子 Eと同様に、 12 Ωである。

[0111] ここで、実験として、図 7 (c)に示す不揮発性記憶装置 16の多値記録の実験と同様、抵抗変化型記憶素子 A、 B、 C、 Dを印加電圧に応じて高抵抗状態もしくは低抵抗状態にして、それぞれの抵抗値を同時に読み出してアナログ的に加算した出力抵抗値を記録した。

[0112] 下記に示す表 1および表 2に、実験結果を示す。

[0113] [表 1]

1401 [0115] 表 1に示す比較例の実験結果では、ゼロを含む 5値の多値記録が成された。

[0116] 一方、表 2に示す実施例の実験結果では、ゼロを含む 16値の多値記録が成された

[0117] 実施例の実験結果と比較例の実験結果とを対比すると、 4つの抵抗変化型記憶素子を用いて得られる多値の値が比較例の 5値力実施例の 16値となり、多値の値が大幅に多くなつてヽることがわかる。

[0118] 以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0119] 以上で、本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法の説明を終了し、次に、本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法について説明する。

[0120] なお、本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法とでは、製造工程がー部異なるが、それ以外は同様の工程を有するため、以下、相違点について主に説明する。

[0121] 図 8は、本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法の工程図である。

[0122] また、図 9は、図 8に示す第 2の製造方法の各工程における処理を示すフローチヤートである。

[0123] 本発明の抵抗変化型記憶素子の製造方法のうちの第 1の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法との相違は、第 2の製造方法力金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに電極間に電圧を印加して、その領域を伝導路に改質している^;である。

[0124] まず、第 1の工程として、基板上 (不図示）に第 1の導電体膜 21をスパッタリングに代表される真空製膜法により積層させる (ステップ S 200)。

[0125] 次に、第 2の工程として、図 8 (a)に示すように、金属酸化膜 22を第 1の導電体膜 21 上に真空製膜法により積層する (ステップ S 201)。 [0126] 次に、第 3の工程として、図 8 (b)に示すように、電磁波透過性を有する第 2の導電体膜 23を金属酸ィ匕膜 22に真空製膜法により積層させる (ステップ S202)。

[0127] 続いて、第 4の工程として、金属酸化膜 22上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに第 1の導電体膜 21と第 2の導電体膜 23との間にフォーミング処理用電源 24による電圧を印加して、その領域を伝導路 22b、 22cに改質する（図 8 (c)、ステップ S 203)。その結果、金属酸化膜 22は、抵抗変化型記憶膜 22aとして作用するようになる。

[0128] 以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子 lcが同時に又は順次に複数製造される。

[0129] 以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第 2の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0130] 次に、本発明の抵抗変化型記憶素子の製造方法のうちの第 3の製造方法について説明する。第 3の製造方法では、まず、金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱めることにより、その領域を伝導路のできやすい領域に変えることを特徴としている。こうすることにより、フォーミング処理の印加電圧を低められる。

[0131] 図 10は、本発明の抵抗変化型記憶素子の製造方法のうちの第 3の製造方法のェ程図である。

[0132] また、図 11は、図 10に示す第 3の製造方法の各工程における処理を示すフローチヤートである。

[0133] まず、第 1の工程として、基板上 (不図示）に第 1の導電体膜 31をスパッタリングに代表される真空製膜法により積層させる (ステップ S300)。

[0134] 次に、第 2の工程として、図 10 (a)に示すように金属酸化膜 32を真空製膜法により第 1の導電体膜 31上に積層する (ステップ S301)。

[0135] 続いて、第 3の工程として、図 10 (b)に示すように金属酸化膜 32上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域 32b、 32cに電磁波を照射することにより

、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める（ステップ S 302)。

[0136] 続いて、第 4の工程として、図 10 (c)に示すように第 2の導電体膜 33を金属酸化膜 32に真空製膜法により積層させる (ステップ S303)。

[0137] 最後に、第 1の導電体膜 31と第 2の導電体膜 33との間にフォーミング処理用電源 3 4による電圧を印加して、抵抗変化型記憶素子に記憶させる値に応じた数の領域 32 b、 32cを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路 32b'、 32c'に改質する (ステップ S 304)。その結果、金属酸化膜 32は、抵抗変化型記憶膜 32aとして作用するようになり、抵抗変化型記憶素子 Idが製造される。

[0138] なお、上記第 3の製造方法では、電磁波を用いたが、第 1の製造方法と同様に電子線を用いてもよい。また、指向性が得られにくい電磁波を照射するときには、図 5 (b' ) と同様に遮光マスクを介して照射することで伝導路 32b'、 32c'を形成する。

[0139] 以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子 Idが同時に又は順次に複数製造される。

[0140] 以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第 3の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0141] 次に、本発明の抵抗変化型記憶素子の製造方法のうちの第 4の製造方法について説明する。第 4の製造方法では、まず、金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射し、その領域を伝導路に改質することを特徴としている。

[0142] 図 12は、本発明の抵抗変化型記憶素子の製造方法のうちの第 4の製造方法のェ程図である

また、図 13は、図 12に示す第 4の製造方法の各工程における処理を示すフローチヤートである。

[0143] まず、第 1の工程として、基板上に第 1の導電体膜 41をスパッタリングに代表される真空製膜法により積層させる (ステップ S400)。

[0144] 次に、第 2の工程として、図 12 (a)に示すように金属酸化膜 42を真空製膜法により第 1の導電体膜 41上に積層する (ステップ S401 )。

[0145] その次に、第 3の工程として、金属酸化膜 42上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを注入し、その領域を伝導路 42b、 42cに改質する（ステップ S402)。

その結果、金属酸化膜 42は、抵抗変化型記憶膜 42aとして作用するようになる。なお、図 12 (b)に示すように、イオンビームを照射時にビームの拡がりの影響を取り除くために、遮光マスク 43を用いることが好ましい。なお、集束イオンビームを採用することにより、遮光マスクを介さずにイオンを注入してもよい。

[0146] ここで、注入イオンの入射エネルギーは、 10〜： LOOOkeVであり、イオンの注入深さは、 10〜： LOOOnm程度であることが好ましい。

[0147] また。注入するイオン種が Pt、 Au、もしくは Agの場合には、イオン加速電圧は 100 kV、イオン電流は 1. OmA、注入時間は 2. Osecであることが好ましい。

[0148] また、注入するイオン種が Niもしくは Cuの場合には、イオン加速電圧は 60kV、ィオン電流は 2. OmA、注入時間は 1. Osecであることが好ましい。

[0149] 続いて、第 4の工程として、金属酸化膜 42に第 2の導電体膜 43を真空成膜法により積層して (ステップ S403)、抵抗変化型記憶素子 leが製造される。

[0150] 以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子 leが同時に又は順次に複数製造される。

[0151] 以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第 4の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。

[0152] 次に、本発明の抵抗変化型記憶素子の製造方法のうちの第 5の製造方法について説明する。この第 5の製造方法では、まず、反応性イオンエッチングにより、絶縁膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する。続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填し、電極間にフォーミング処理を行うための電圧を印加して、その記憶させる値に応じた数の領域を伝導路に改質することを特徴として、る。

[0153] 図 14は、本発明の抵抗変化型記憶素子の製造方法のうちの第 5の製造方法のェ程図である

また、図 15は、図 14に示す第 5の製造方法の各工程における処理を示すフローチヤートである。

[0154] まず、第 1の工程として、基板上 (不図示）に第 1の導電体膜 51をスパッタリングに代表される真空製膜法により積層させる (ステップ S500)。

[0155] 次に、第 2の工程として、図 14 (a)に示すように絶縁膜 52を真空製膜法により第 1 の導電体膜 51上に積層する (ステップ S501)。

[0156] ここで、絶縁体膜として SiOを用いたが、 SiOに限られず、 Al O、 MgO、もしくは

2 2 2 3

ZrOなどの絶縁体膜を用いてもよい。

2

[0157] その次に、第 3の工程として、反応性イオンエッチングを用いて絶縁膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する（図 14 (b) ) 。なお、反応性イオンエッチングの代わりに集束イオンビームを用いて貫通孔を形成してちよい。

[0158] 続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物 53a、 53bを充填する (ステツプ S503)。

[0159] ここでは、金属酸ィ匕物として、 Ni酸ィ匕物を用いた力 Ni酸化物に限られず、 Co酸化物、 Fe酸化物、 Si酸化物、 A1酸化物、 Ti酸化物、 Ce酸化物、 Hf酸化物、 Zr酸ィ匕物、 Nb酸化物、 Mg酸化物、 Y酸化物、 Cr酸化物、 Zn酸化物、もしくは Cu酸化物などを用いることができる。

[0160] 続いて、絶縁膜 52および金属酸ィ匕物 53に第 2の導電体膜 54を真空製膜法により積層する (ステップ S504)。

[0161] 最後に、第 1の導電体膜 51と第 2の導電体膜 54との間にフォーミング処理用電源 5 5による電圧を印加して、貫通孔内の金属酸ィ匕物 53aを伝導路 53a' 53b'に改質する (ステップ S505)。その結果、金属酸ィ匕物 52および絶縁膜 53は、抵抗変化型記憶膜 52aとして作用するようになり、抵抗変化型記憶素子 Ifが製造される。

[0162] 以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子 Ifが同時に又は順次に複数製造される。

[0163] 以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第 5の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。以上説明したように、本発明によれば、抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子が提供され、また、その抵抗変化型記憶素子の製造方法が実現される。

Claims

請求の範囲

[1] 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやす！ヽ低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、

基板上に積層された、第 1の導電体膜と、

前記第 1の導電体膜上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜と、

前記抵抗変化型記憶膜上に積層された、前記第 1の導電体膜と対になることで該抵抗変化型記憶膜に電圧を印加する第 2の導電体膜とを備え、

前記抵抗変化型記憶膜は、該抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有するものであることを特徴とする抵抗変化型記憶素子。

[2] 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやす!/ヽ低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、

基板上に第 1の導電体膜を積層する工程と、

前記第 1の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、

前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、前記金属酸化膜上に、前記第 1の導電体膜と対になることで該金属酸化膜に電圧を印加する第 2の導電体膜を積層する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。

[3] 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやす!/ヽ低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、基板上に第 1の導電体膜を積層する工程と、

前記金属酸化膜上に電磁波透過性を有する第 2の導電体膜を積層する工程と、前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに前記第 1の導電体膜と前記第 2の導電体膜との間に電圧を印加することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。

[4] 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやす!/ヽ低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、

基板上に第 1の導電体膜を積層する工程と、

前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、該領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める工程と、

該金属酸化膜上に第 2の導電体膜を積層する工程と、

前記第 1の導電体膜と前記第 2の導電体膜との間に電圧を印加することにより、前記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に

改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。

[5] 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやす!/ヽ低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法にお!、て、基板上に第 1の導電体膜を積層する工程と、

前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、

前記金属酸化膜上に、前記第 1の導電体膜と対になることで該金属酸化膜に電圧を印加する第 2の導電体膜を積層する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。

基板上に第 1の導電体膜を積層する工程と、

前記第 1の導電体膜上に、絶縁膜を積層する工程と、

前記絶縁膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する工程と、

前記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、

前記絶縁膜および前記金属酸化物に第 2の導電体膜を積層する工程と、前記第 1の導電体膜と前記第 2の導電体膜との間に電圧を印加することにより、前記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。