JP2003068983A - 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ - Google Patents

電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ

Info

Publication number
JP2003068983A
JP2003068983A JP2002152419A JP2002152419A JP2003068983A JP 2003068983 A JP2003068983 A JP 2003068983A JP 2002152419 A JP2002152419 A JP 2002152419A JP 2002152419 A JP2002152419 A JP 2002152419A JP 2003068983 A JP2003068983 A JP 2003068983A
Authority
JP
Japan
Prior art keywords
bit
perovskite material
memory structure
electrode
perovskite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002152419A
Other languages
English (en)
Inventor
Ten Suu Shien
テン スー シェン
Wei Wei Zhuang
サン ウェイ−ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003068983A publication Critical patent/JP2003068983A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

(57)【要約】 【課題】 クロストークが低い、電気的な抵抗特性を有
するクロスポイントメモリ構造を提供すること。 【解決手段】 本発明によるメモリ構造は、ａ）基板
と、ｂ）上記基板上に設けられた複数の下部電極と、
ｃ）上記下部電極上に設けられた複数の上部電極であっ
て、上記上部電極は、上記下部電極と交差し、交差する
それぞれの位置にクロスポイントを形成する、上部電極
と、ｄ）各クロスポイントにおける上記複数の上部電極
と上記複数の下部電極との間に配置されたアクティブ層
であるペロブスカイト材料と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリに
関し、さらに詳細には、電気的パルスで誘起される磁気
抵抗膜の抵抗変化効果を利用するクロスポイント構造に
関する。
【０００２】
【従来の技術】ペロブスカイト構造を有する材料であっ
て、それらのうち巨大磁気抵抗（ＣＭＲ）材料および高
温超伝導（ＨＴＳＣ）材料は、外部影響により変更され
得る電気的な抵抗特性を有する材料である。
【０００３】例えば、ペロブスカイト構造を有する材料
（特にＣＭＲ材料およびＨＴＳＣ材料）の特性は、薄膜
またはバルク材料に１つ以上の電気的なショートパルス
を印加することにより変更され得る。単数または複数の
パルスからの電場の強さまたは電流密度は、材料の物理
的状態を切り換えるのに十分であり、これにより材料の
特性を変更させる。パルスは、材料を破壊しないか、ま
たはひどいダメージを与えない程度の十分低いエネルギ
ーである。複数のパルスは、材料の特性のインクリメン
トな変化を生成するようにその材料に印加され得る。変
化され得る特性の１つは、材料の抵抗である。その変化
は、初期の変化を誘導するように使用されるパルスと反
対の極性を有するパルスを用いると、少なくとも部分的
に反転可能となり得る。
【０００４】
【発明が解決しようとする課題】本発明は、クロストー
クが低い、電気的な抵抗特性を有するクロスポイントメ
モリ構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるメモリ構造
は、ａ）基板と、ｂ）上記基板上に設けられた複数の下
部電極と、ｃ）上記下部電極上に設けられた複数の上部
電極であって、上記上部電極は、上記下部電極と交差
し、交差するそれぞれの位置にクロスポイントを形成す
る、上部電極と、ｄ）各クロスポイントにおける上記複
数の上部電極と上記複数の下部電極との間に配置された
アクティブ層であるペロブスカイト材料と、を含み、こ
れにより上記目的が達成される。
【０００６】上記下部電極は、上記下部電極上に設けら
れた上記ペロブスカイト材料をエピタキシャル形成する
ことを可能にする下部電極材料を含んでもよい。
【０００７】上記下部電極材料はＹＢＣＯを含んでもよ
い。
【０００８】上記下部電極材料はプラチナを含んでもよ
い。
【０００９】アクティブ層が巨大磁気抵抗（ＣＭＲ）材
料であってもよい。
【００１０】アクティブ層がＰｒ0.7Ｃａ0.3ＭｎＯ
3（ＰＣＭＯ）であってよい。
【００１１】アクティブ層がＧｄ0.7Ｃａ0.3ＢａＣｏ2
Ｏ5+5であってもよい。
【００１２】本発明のメモリ構造を製造する方法は、
ａ）半導体基板を提供する工程と、ｂ）複数の下部電極
を形成する工程と、ｃ）上記下部電極上に絶縁材料を堆
積する工程と、ｄ）上記下部電極についての開口部をエ
ッチングする工程と、ｅ）上記下部電極および上記絶縁
材料の上にペロブスカイト材料の層を堆積する工程と、
ｆ）上記ペロブスカイト材料の層を研磨し、これにより
上記ペロブスカイト材料を上記開口部に残し、抵抗性ビ
ットを形成する工程と、ｇ）上記ペロブスカイト材料の
層上に複数の上部電極を形成する工程と、を包含し、こ
れにより上記目的が達成される。
【００１３】上記下部電極は、上記下部電極上の上記ペ
ロブスカイト材料の層をエピタキシャル形成することを
可能にする下部電極材料を含んでもよい。
【００１４】上記下部電極はＹＢＣＯを含んでもよい。
【００１５】上記下部電極はプラチナを含んでもよい。
【００１６】上記絶縁材料が二酸化シリコンであっても
よい。
【００１７】上記ペロブスカイト材料が巨大磁気抵抗
（ＣＭＲ）材料であってもよい。
【００１８】上記ペロブスカイト材料がＰｒ0.7Ｃａ0.3
ＭｎＯ3（ＰＣＭＯ）であってもよい。
【００１９】上記ペロブスカイト材料がＧｄ0.7Ｃａ0.3
ＢａＣｏ2Ｏ5+5であってもよい。
【００２０】上記ペロブスカイト材料を研磨する工程が
化学的機械的研磨法を包含してもよい。
【００２１】上記上部電極を上記下部電極上に設け、こ
れによりクロスポイントメモリ構成を形成してもよい。
【００２２】上記ペロブスカイト材料の層を堆積する工
程の前に、メモリ回路を形成する工程をさらに包含して
もよい。
【００２３】上記メモリ回路は、インバータの入力に接
続されたビットパストランジスタおよび上記インバータ
の入力と接地との間に接続されたロードトランジスタを
含んでもよい。
【００２４】上記ビットパストランジスタがｎチャネル
トランジスタであり、上記ロードトランジスタがｎチャ
ネルトランジスタであってもよい。
【００２５】従って、基板と、基板上の複数の下部電極
と、下部電極上の複数の上部電極とを含み、クロスポイ
ントメモリ構造を形成するメモリ構造が提供される。各
クロスポイントに配置されたペロブスカイト材料は、上
部電極と下部電極との間に配置される。ここで、ペロブ
スカイト材料は、１ビットとして機能する。各ビット
は、メモリ回路内の可変抵抗として機能し得る。
【００２６】低いクロストークメモリ構造は、少なくと
も１つの下部電極を形成するように、基板に導電材料を
堆積し、パターニングすることにより形成される。二酸
化シリコン等の絶縁材料の層は、基板および少なくとも
１つの下部電極上に堆積される。少なくとも１つの接続
開口部は、絶縁材料を通って絶縁材料の下にある下部電
極までエッチングされる。ペロブスカイト材料の層は、
下部電極および絶縁材料に堆積される。ペロブスカイト
材料は絶縁材料の表面から研磨され、その結果、ペロブ
スカイト材料は接続開口部内に残存する。少なくとも１
つの上部電極は、クロスポイントを形成するペロブスカ
イト材料の位置で下部電極に交差するように形成され
る。
【００２７】メモリ回路は、メモリ構造の形成前に基板
上に形成され得る。メモリ回路は、プログラミングおよ
びメモリ構造の読み出しを支援する。メモリ構造の形成
前にメモリ回路を形成することは、メモリ構造の形成に
続くさらなる次の処理によるペロブスカイト材料へのダ
メージを減少させる。
【００２８】
【発明の実施の形態】クロストークが低い、抵抗性メモ
リアレイを形成する方法が提供される。図１は、いくつ
かの初期処理の後のクロスポイントメモリアレイ領域１
０の断面図を示す。メモリアレイ領域１０は、基板１２
上に形成された下部電極１４を備える基板１２を含む。
約３００ｎｍ〜約８００ｎｍの酸化物１６層は、基板上
に堆積され、平坦化され、エッチングされ、開口部１５
が下部電極にアクセス可能なように形成される。下部電
極上の酸化物層の厚みは、材料および所望の抵抗に依存
して、５０ｎｍ〜６００ｎｍである。
【００２９】基板１２は、ＬａＡｌＯ3、Ｓｉ、ＴｉＮ
または他の材料等のアモルファス、多結晶または結晶の
いずれかである任意の適切な基板材料である。
【００３０】下部電極１４は、導電性酸化物または他の
導電材料で作製される。好適な実施態において、導電材
料は、導電材料上へのペロブスカイト材料のエピタキシ
ャル成長を可能とするＹＢａ2Ｃｕ3Ｏ7（ＹＢＣＯ）等
の材料である。別の好適な実施形態において、導電材料
はプラチナである。下部電極は、約５ｎｍ〜約５００ｎ
ｍの間の範囲の厚みである。図示されるように、下部電
極は、初めに溝を形成することなく、および研磨なしに
堆積され、パターニングされる。
【００３１】ここで、図２を参照すると、ペロブスカイ
ト材料１７の層は、酸化物１６の上に堆積され、開口部
１５を満たす。ペロブスカイト材料１７は、電気信号に
応答して、その抵抗率を変化させ得る材料である。ペロ
ブスカイト材料は、好適には、巨大磁気抵抗（ＣＭＲ）
材料または高温超伝導（ＨＴＳＣ）材料（例えば、Ｐｒ
0.7Ｃａ0.3ＭｎＯ3（ＰＣＭＯ））である。適切な材料
の別の例は、Ｇｄ0.7Ｃａ0.3ＢａＣｏ2Ｏ5+5である。ペ
ロブスカイト材料の厚みは、好適には、約５０ｎｍ〜約
５００ｎｍである。ペロブスカイト材料１７は、パルス
レーザー堆積、ｒｆスパッタリング、電子ビーム蒸着、
熱蒸着、有機金属堆積、ゾルゲル堆積、および有機金属
化学気相成長法等の任意の適切な堆積技術を用いて堆積
され得る。
【００３２】図３は、ペロブスカイト材料１７の研磨処
理後のメモリアレイ領域１０を示す。ペロブスカイト材
料は、好適には、ＣＭＰを用いて研磨される。
【００３３】図４は、上部電極１８を堆積し、パターニ
ングした後のメモリアレイ領域１０を示す。上部電極１
８は、好適には、プラチナ、銅、銀、または金等の導電
材料を含む。下部電極１４と上部電極１８の１つとの間
に、ここで配置されるペロブスカイト材料は、抵抗メモ
リビット２２である。
【００３４】図５は、クロスポイントメモリアレイ領域
１０を示す。メモリアレイ領域１０は、基板上に形成さ
れた複数の下部電極１４を備えた基板１２を含む。別の
実施形態を図示するために、複数の下部電極１４は、溝
を形成し、導電材料を堆積し、基板と同じ高さまで導電
材料を研磨することにより形成される。研磨工程は、化
学機械的研磨法（ＣＭＰ）または他の適切な手段を用い
て達成され得る。酸化物１６の層は、複数の下部電極１
４上に堆積される。複数の上部電極１８は、各メモリビ
ット２２が下部電極１４と上部電極１８との間に配置さ
れるように、酸化物１６の層、およびペロブスカイト材
料１７上に設けられる。
【００３５】ここで、（点線の円により示される）透明
領域２０は、例示目的のためだけに、その領域が透明で
あるものとして示すために用いられており、上記材料自
体は、透明であってもよいし、あるいは透明でなくとも
よい。各ビット領域は、クロスポイントに対応する。酸
化物１６は、ビット２２と連続している。酸化物は、絶
縁材料として振る舞い、ビット間のクロストークを減少
させるか、または消去する。説明を容易にするために、
酸化物が示されるが、代わりに、他の適切な絶縁材料を
用いることも可能である。ビット２２は、少なくとも２
つの抵抗値間の間で変化され得る可変抵抗として振る舞
う。ビット２２の抵抗の変化は、好適には可逆的であ
る。抵抗率変化の可逆性は、いくつかのヒステリシスを
組み込み得る。一度書き読み出し専用（ＷＯＲＭ）等の
いくつかの用途については、抵抗変化えは全く可逆であ
る必要はない。
【００３６】例えば、ビット２２は１μｍ×１μｍの断
面積を有し、ＹＢＣＯが６０ｎｍの厚みを備えたビット
２２を形成するように用いられる場合、高い抵抗状態
は、約１７０ＭΩであり、低い抵抗状態は、約１０ＭΩ
である。低電圧メモリデバイスについて、ビット２２が
１ボルトにバイアスされる場合、ビットを流れる電流
は、高い抵抗状態に対して約６ｎＡであり、低い抵抗状
態に対して約１００ｎＡである。この実施例は、例示目
的のみに提供される。抵抗値は、ビットの厚み、材料お
よび断面積に依存して、変化する。ビットに印加される
電圧は、ビットを通る電流にさらに影響する。
【００３７】上部電極１８および下部電極１４はそれぞ
れ、好適には、実質的に並行な行である。上部電極１８
および下部電極１４は、規則的なパターンで互いに交差
するようにクロスポイント配置に配列される。クロスポ
イントは、上部電極が下部電極と交差するそれぞれの位
置を示す。示されるように、上部電極および下部電極
は、互いに実質的に９０°で配列される。上部電極およ
び下部電極はそれぞれ、クロスポイントメモリアレイの
一部としてのワード線またはビット線のどちらかとして
機能し得る。
【００３８】図５は、メモリアレイ領域をまさに示す。
実際のデバイスにおいて、基板１２、下部電極１４およ
び上部電極１８が、メモリアレイ領域を越えて、他のデ
バイス構造を含む他の領域にまで拡大し得ることは、明
らかである。
【００３９】ここで図６を参照すると、メモリ回路３２
に接続されたメモリアレイ領域１０を含むメモリデバイ
ス３０が示される。メモリ回路３２は、少なくとも１つ
のロードトランジスタ３６および少なくとも１つのイン
バータ３８に接続された少なくとも１つのビットパスト
ランジスタ３４を含む。これらの構造は、個別の半導体
素子の形成が周知であるので、模式的に示される。
【００４０】メモリデバイス３０を作製する方法の好適
な実施形態において、メモリ回路３２のトランジスタ構
造、相互接続またはメモリ回路３２の他の構成要素のう
ち１つ以上は、メモリアレイ領域１０の形成前に形成さ
れ得る。メモリアレイ領域１０を形成する前にメモリ回
路３２の構成要素を形成することによって、次の処理に
よるぺロブスカイト材料の劣化可能性は、減少される
か、または無くなる。
【００４１】図７は、１６ビット、４×４メモリアレイ
のメモリブロック３０の模式図である。メモリブロック
３０は、メモリ回路３２に接続されたメモリアレイ領域
１０を含む。この模式図において、各ビットは、ビット
線Ｂ１〜Ｂ４としても示される下側電極１４とワード線
Ｗ１〜Ｗ４としても示される上側電極１８との間で接続
されたビット抵抗器５２として示される。あるいは、下
側電極は、ワード線であり得、上側電極はビット線であ
り得る。ビット線は、メモリ回路３２に接続される。示
されるように、下側電極は、ビット線であり、下側電極
は、メモリ回路３２に接続される。
【００４２】ビット抵抗器５２は、電気信号に応答し
て、高い抵抗状態および低い抵抗状態を含む少なくとも
２つの値の間で変化され得る抵抗を有する。
【００４３】ここで、メモリ回路３２を参照すると、ビ
ット線それぞれは、ビットパストランジスタ３４に接続
される。ビットパストランジスタ３４は、ビットパスゲ
ート６４を有する。ビットパスゲート６４は、どのビッ
トがプログラミングされているか、または読み出されて
いるかを判定するように機能する。ビットパストランジ
スタは、ロードゲート６６を有するロードトランジスタ
３６とインバータ３８とに接続される。ロードトランジ
スタは、どのメモリブロックがプログラミングされてい
るか、または読み出されているかを判定するように用い
られる。インバータは、ロードトランジスタと組み合わ
せて、２つの電圧レベルの間の出力を設定するように用
いられ、その結果、バイナリ状態が読み出され得る。
【００４４】一旦デバイスが完成され、動作されると、
それはプログラミングされ、読み出され得る。全てのビ
ット抵抗器５２を、詳細には、１本のワード線に沿う全
てのビット抵抗器５２を、高い抵抗または低い抵抗と同
じレベルに設定することもまた、望まれ得る。これは、
ワード消去またはブロック消去を生成するように用いら
れ得る。例えば、ｎチャネルトランジスタがパストラン
ジスタおよびロードトランジスタについて用いられる場
合、負の電圧、または複数の負の電圧パルスをワード線
（例えば、Ｗ１）にかけて、メモリブロック３０のビッ
トパスゲート６４およびロードトランジスタゲート６６
を接地することにより、ワード線のクロスポイントの全
てのビット抵抗器５２を、同じ抵抗状態（高い抵抗また
は低い抵抗のいずれか）に設定する。ビットパスゲート
およびロードゲートが、電流がビットを通って流れ得る
ように、適切にバイアスされる場合、ワード線の正の電
圧を用いることも可能である。
【００４５】別の実施形態において、ｐチャネルトラン
ジスタは、ビットパストランジスタおよびロードトラン
ジスタとして用いられ得る。この場合、正の電圧がワー
ド線に印加される一方で、ビットパスゲートおよびロー
ドゲートを接地する。負の電圧が、電流がビットを通っ
て流れ得るように、ビットパスゲートおよびロードゲー
トに十分に印加される場合、負の電圧パルスが用いられ
得る。
【００４６】印加される電圧、または複数の電圧パルス
は、好適には、ペロブスカイト材料に損傷を与えないよ
うなレベルである。好適には、ワード線のクロスポイン
トの全てのビット抵抗器５２は、高い抵抗レベルに設定
される。１つのパルスがビット領域の抵抗率を変えるの
に十分でない場合、ペロブスカイト材料が損傷を受ける
レベルより低いレベルの複数の電圧パルスは、ビット領
域の抵抗率の変化に影響するように用いられ得る。残り
のワード線に上記プロセスを繰り返すことによって、メ
モリブロック全体が同じ状態に設定され得る。
【００４７】ビット５０は、ビットパスゲート６４に第
１のオン電圧を印加し、ロードゲート６６に第２のオン
電圧を印加し、少なくとも１つのプログラミング電圧パ
ルスをワード線に与えることによって、プログラミング
され得る。ワード線に与えられた電圧パルスは、ワード
消去またはブロック消去に対して用いられる極性と逆の
極性であり、ビット抵抗器５２の抵抗率を逆の抵抗状態
に変化させる。ｎチャネルトランジスタは、１実施形態
において上述されたように用いられる場合、プログラミ
ングパルスが正となり、ビット抵抗器５２の抵抗は、好
適には、高い抵抗状態から低い抵抗状態に変化される。
【００４８】任意の選択されていないビットのビットパ
スゲート６４および任意の選択されていないメモリブロ
ック３０のロードトランジスタゲート６６が接地に接続
される。ワード線およびビット線のクロスポイントの任
意の電圧は、非常に微小であり、その結果、抵抗におけ
る著しい変化は選択されていないビットで生じない。
【００４９】上述したように、ワード線、ビットパスゲ
ート、ならびにロードゲートに加えられた極性および電
圧は、メモリ回路の所望の振る舞いを得るために、ｎチ
ャネルトランジスタが用いられるか、またはｐチャネル
トランジスタが用いられるかに依存して、選択され得
る。
【００５０】ビットが読み出され得る。ロード電圧がロ
ードゲート６６に印加される。ロード電圧は、ロードト
ランジスタ３６の閾値電圧よりも小さい。さらに、この
ロード電圧におけるロードトランジスタ３６の飽和電流
は、ロードトランジスタ３６が高い抵抗レベルにある場
合、ビット抵抗器５２を通る電流フローよりも大きい。
しかし、このロード電圧におけるロードトランジスタ３
６の飽和電流は、ロードトランジスタ３６が低い抵抗レ
ベルにある場合、ビット抵抗器５２を通る電流フローよ
りも低い。ビットパスゲート６４は、電流がビットパス
トランジスタ３４を流れ得るために十分な電圧（例え
ば、ＶCC）に維持される。読み出し電圧は、ワード線に
印加される。ワード線に印加される電圧は、好適には、
ビット抵抗器５２の抵抗率を変えるのに必要な限界電圧
よりも低い電圧のパルスである。
【００５１】ビット抵抗器５２が高い抵抗状態にある場
合、ビット抵抗器５２を通る電流フローは、ロードトラ
ンジスタ３６の飽和電流よりも小さい。次いで、ビット
線の電圧は、インバータ３８の入力でのｎチャネルトラ
ンジスタの閾値電圧より低い。次いで、インバータの出
力電圧は、電源電圧にほぼ等しい。
【００５２】ビット抵抗器５２が低い抵抗状態にある場
合、大きな電流はビット抵抗器を通って流れる傾向にあ
る。この大きな電流はロードトランジスタの飽和電流よ
りも大きい。ビット線の電圧は、インバータ３８の入力
でのｎチャネルトランジスタの閾値電圧より大きい。次
いで、インバータの出力電圧は、接地に対応する約０ボ
ルトに等しい。
【００５３】上述の実施例を用いると、ビットを通る電
流が６ｎＡ〜１００ｎＡであることが期待される。ロー
ドトランジスタのロードゲートで印加されるバイアス電
圧は、ロードトランジスタの飽和電流が６ｎＡ〜１００
ｎＡ（例えば、５０ｎＡ）であるように選択される必要
がある。ビットの抵抗が、ビットを通る電流が５０ｎＡ
未満であるのに十分高くある場合、電流は、ロードトラ
ンジスタを通って流れず、インバータの出力は動作電圧
（例えば、ＶCC）に至る。ビットの抵抗が、５０ｎＡよ
り大きい電流がビットを通って流れるように低い場合、
電流は、ロードトランジスタを通って流れ、インバータ
の出力が約０ボルト、または接地に至る。ビットが０ボ
ルトに対応する高い抵抗にあり、ビットが動作電圧に対
応する低い抵抗にあることが所望である場合、さらなる
インバータがインバータの出力に追加され得る。
【００５４】好適な実施形態、および他の実施形態が上
述されてきたが、本発明の適用範囲は、これらの特定の
実施形態に限定されない。むしろ、特許請求の範囲が本
発明の範囲を決定する。
【００５５】クロストークが低い抵抗性クロスポイント
メモリデバイスが、その製造方法および使用方法と共に
提供される。メモリデバイスは、上側電極と下側電極と
のクロスポイントに配置されるペロブスカイト材料を用
いて形成されるビットを含む。各ビットは、１つ以上の
電圧パルスの付与に応答して、抵抗率の範囲を変え得る
抵抗特性を有する。電圧パルスは、ビットの抵抗率を増
加させ、ビットの抵抗率を減少させるように用いられ得
るか、またはビットの抵抗率を判定し得る。プログラミ
ングを支援し、ビット領域から読み出すメモリ回路が提
供される。
【００５６】
【発明の効果】本発明によって、クロストークが低い、
電気的な抵抗特性を有するクロスポイントメモリ構造を
提供することができる。
【図面の簡単な説明】
【図１】図１は、製造中のクロスポイントメモリ構造の
断面図である。
【図２】図２は、製造中のクロスポイントメモリ構造の
断面図である。
【図３】図３は、製造中のクロスポイントメモリ構造の
断面図である。
【図４】図４は、製造中のクロスポイントメモリ構造の
断面図である。
【図５】図５は、クロスポイントメモリアレイ領域の等
角投影図である。
【図６】図６は、クロスポイントメモリアレイ領域に接
続されるメモリ読み出し回路の模式図である。
【図７】図７は、読み出し回路を備えるクロスポイント
メモリデバイスの模式図である。
【符号の説明】
１０ クロスポイントメモリアレイ領域 １２ 基板 １４ 下部電極 １６ 酸化物 １８ 上部電極 ２２ メモリビット
フロントページの続き (72)発明者 ウェイ−ウェイ サン アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 18ティーエイ チ ストリート 18806 Ｆターム(参考） 5F083 FZ10 JA36 JA37 JA38 PR40

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ａ）基板と、 ｂ）該基板上に設けられた複数の下部電極と、 ｃ）該下部電極上に設けられた複数の上部電極であっ
    て、該上部電極は、該下部電極と交差し、交差するそれ
    ぞれの位置にクロスポイントを形成する、上部電極と、 ｄ）各クロスポイントにおける該複数の上部電極と該複
    数の下部電極との間に配置されたアクティブ層であるペ
    ロブスカイト材料と、を含む、メモリ構造。
  2. 【請求項２】 前記下部電極は、該下部電極上に設けら
    れた該ペロブスカイト材料をエピタキシャル形成するこ
    とを可能にする下部電極材料を含む、請求項１に記載の
    メモリ構造。
  3. 【請求項３】 前記下部電極材料はＹＢＣＯである、請
    求項２に記載のメモリ構造。
  4. 【請求項４】 前記下部電極はプラチナを含む、請求項
    １に記載のメモリ構造。
  5. 【請求項５】 アクティブ層が巨大磁気抵抗（ＣＭＲ）
    材料である、請求項１に記載のメモリ構造。
  6. 【請求項６】 アクティブ層がＰｒ0.7Ｃａ0.3ＭｎＯ3
    （ＰＣＭＯ）である、請求項１に記載のメモリ構造。
  7. 【請求項７】 アクティブ層がＧｄ0.7Ｃａ0.3ＢａＣｏ
    2Ｏ5+5である、請求項１に記載のメモリ構造。
  8. 【請求項８】 メモリ構造を製造する方法であって、該
    方法は、 ａ）半導体基板を提供する工程と、 ｂ）複数の下部電極を形成する工程と、 ｃ）該下部電極上に絶縁材料を堆積する工程と、 ｄ）該下部電極についての開口部をエッチングする工程
    と、 ｅ）該下部電極および該絶縁材料の上にペロブスカイト
    材料の層を堆積する工程と、 ｆ）該ペロブスカイト材料の層を研磨し、これにより該
    ペロブスカイト材料を該開口部に残し、抵抗性ビットを
    形成する工程と、 ｇ）該ペロブスカイト材料の層上に複数の上部電極を形
    成する工程と、を包含する、方法。
  9. 【請求項９】 前記下部電極は、該下部電極上の該ペロ
    ブスカイト材料の層をエピタキシャル形成することを可
    能にする下部電極材料を含む、請求項８に記載の方法。
  10. 【請求項１０】 前記下部電極材料はＹＢＣＯである、
    請求項９に記載の方法。
  11. 【請求項１１】 前記下部電極はプラチナを含む、請求
    項８に記載の方法。
  12. 【請求項１２】 前記絶縁材料は二酸化シリコンであ
    る、請求項８に記載の方法。
  13. 【請求項１３】 前記ペロブスカイト材料が巨大磁気抵
    抗（ＣＭＲ）材料である、請求項８に記載の方法。
  14. 【請求項１４】 前記ペロブスカイト材料がＰｒ0.7Ｃ
    ａ0.3ＭｎＯ3（ＰＣＭＯ）である、請求項８に記載の方
    法。
  15. 【請求項１５】 前記ペロブスカイト材料がＧｄ0.7Ｃ
    ａ0.3ＢａＣｏ2Ｏ5+5である、請求項８に記載の方法。
  16. 【請求項１６】 前記ペロブスカイト材料を研磨する工
    程が化学的機械的研磨法を包含する、請求項８に記載の
    方法。
  17. 【請求項１７】 前記上部電極を前記下部電極上に設
    け、これによりクロスポイントメモリ構成を形成する、
    請求項８に記載の方法。
  18. 【請求項１８】 前記ペロブスカイト材料の層を堆積す
    る工程の前に、メモリ回路を形成する工程をさらに包含
    する、請求項８に記載の方法。
  19. 【請求項１９】 前記メモリ回路は、インバータの入力
    に接続されたビットパストランジスタおよび該インバー
    タの入力と接地との間に接続されたロードトランジスタ
    を含む、請求項１８に記載の方法。
  20. 【請求項２０】 前記ビットパストランジスタがｎチャ
    ネルトランジスタであり、前記ロードトランジスタがｎ
    チャネルトランジスタである、請求項１９に記載の方
    法。
JP2002152419A 2001-06-28 2002-05-27 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ Pending JP2003068983A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/893,830 US6693821B2 (en) 2001-06-28 2001-06-28 Low cross-talk electrically programmable resistance cross point memory
US09/893,830 2001-06-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009298948A Division JP2010114457A (ja) 2001-06-28 2009-12-28 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ

Publications (1)

Publication Number Publication Date
JP2003068983A true JP2003068983A (ja) 2003-03-07

Family

ID=25402175

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002152419A Pending JP2003068983A (ja) 2001-06-28 2002-05-27 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2009298948A Withdrawn JP2010114457A (ja) 2001-06-28 2009-12-28 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009298948A Withdrawn JP2010114457A (ja) 2001-06-28 2009-12-28 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ

Country Status (4)

Country Link
US (2) US6693821B2 (ja)
JP (2) JP2003068983A (ja)
KR (1) KR100479012B1 (ja)
TW (1) TW550764B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311969A (ja) * 2003-03-17 2004-11-04 Sharp Corp ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法
JP2005064502A (ja) * 2003-08-13 2005-03-10 Sharp Corp ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング
JP2005109446A (ja) * 2003-09-30 2005-04-21 Sharp Corp Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス
JP2005159359A (ja) * 2003-11-24 2005-06-16 Sharp Corp ３ｄｒｒａｍ
JP2005203759A (ja) * 2004-01-15 2005-07-28 Sharp Corp Ｐｃｍｏスピンコート堆積
JP2005203733A (ja) * 2004-01-12 2005-07-28 Sharp Corp バッファ化層メモリセル
WO2005086250A1 (ja) * 2004-03-05 2005-09-15 National Institute Of Advanced Industrial Science And Technology トンネルジャンクション素子
JP2006107700A (ja) * 2004-09-30 2006-04-20 Sharp Corp 相補出力型抵抗性メモリセル
JP2006319264A (ja) * 2005-05-16 2006-11-24 Sony Corp 記憶素子の製造方法、記憶装置の製造方法
WO2007007608A1 (ja) * 2005-07-12 2007-01-18 Sharp Kabushiki Kaisha 半導体記憶装置及びその製造方法
JP2007027499A (ja) * 2005-07-19 2007-02-01 Sony Corp 記憶素子及び記憶装置
JP2007042784A (ja) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
JP2007514265A (ja) * 2003-12-26 2007-05-31 松下電器産業株式会社 記憶素子、メモリ回路、半導体集積回路
WO2007102212A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 抵抗変化型記憶素子の製造方法
WO2007105284A1 (ja) * 2006-03-13 2007-09-20 Fujitsu Limited 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法
US7276175B2 (en) 2004-02-25 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device fabrication method
US7348653B2 (en) 2005-04-19 2008-03-25 Samsung Electronics Co., Ltd. Resistive memory cell, method for forming the same and resistive memory array using the same
US7473612B2 (en) 2004-09-14 2009-01-06 Panasonic Corporation Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere
US7879626B2 (en) 2004-11-17 2011-02-01 Sharp Kabushiki Kaisha Structure and manufacturing method of semiconductor memory device
US8116113B2 (en) 2009-01-21 2012-02-14 Sony Corporation Cross-point semiconductor memory device and method of manufacturing the same
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US8268713B2 (en) 2009-09-04 2012-09-18 Sony Corporation Method of manufacturing nonvolatile memory device
US8462539B2 (en) 2009-02-20 2013-06-11 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8542520B2 (en) 2009-02-20 2013-09-24 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
JP2017010604A (ja) * 2015-06-18 2017-01-12 イーエム・ミクロエレクトロニク−マリン・エス アー メモリ回路

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
US20050041467A1 (en) * 2003-06-18 2005-02-24 Macronix International Co., Ltd. Chalcogenide memory
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US7881133B2 (en) 2003-11-11 2011-02-01 Samsung Electronics Co., Ltd. Method of managing a flash memory and the flash memory
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
JP4377751B2 (ja) * 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
JP4829502B2 (ja) * 2005-01-11 2011-12-07 シャープ株式会社 半導体記憶装置の製造方法
US20080015569A1 (en) 2005-02-02 2008-01-17 Voyage Medical, Inc. Methods and apparatus for treatment of atrial fibrillation
US8078266B2 (en) 2005-10-25 2011-12-13 Voyage Medical, Inc. Flow reduction hood systems
US8137333B2 (en) 2005-10-25 2012-03-20 Voyage Medical, Inc. Delivery of biological compounds to ischemic and/or infarcted tissue
US9510732B2 (en) 2005-10-25 2016-12-06 Intuitive Surgical Operations, Inc. Methods and apparatus for efficient purging
US11478152B2 (en) 2005-02-02 2022-10-25 Intuitive Surgical Operations, Inc. Electrophysiology mapping and visualization system
US8934962B2 (en) 2005-02-02 2015-01-13 Intuitive Surgical Operations, Inc. Electrophysiology mapping and visualization system
US10064540B2 (en) 2005-02-02 2018-09-04 Intuitive Surgical Operations, Inc. Visualization apparatus for transseptal access
JP2006229227A (ja) * 2005-02-14 2006-08-31 Samsung Electronics Co Ltd 抵抗変化型メモリ素子
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US8221310B2 (en) 2005-10-25 2012-07-17 Voyage Medical, Inc. Tissue visualization device and method variations
JP4231502B2 (ja) * 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US7236389B2 (en) * 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070233761A1 (en) * 2006-04-03 2007-10-04 Mouttet Blaise L Crossbar arithmetic processor
US9965251B2 (en) * 2006-04-03 2018-05-08 Blaise Laurent Mouttet Crossbar arithmetic and summation processor
US8183554B2 (en) * 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
US7302513B2 (en) * 2006-04-03 2007-11-27 Blaise Laurent Mouttet Programmable crossbar signal processor
US20070231972A1 (en) * 2006-04-03 2007-10-04 Mouttet Blaise L Manufacture of programmable crossbar signal processor
US7576565B2 (en) * 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7763552B2 (en) * 2006-04-28 2010-07-27 Hewlett-Packard Development Company, L.P. Method of interconnect formation using focused beams
US9055906B2 (en) 2006-06-14 2015-06-16 Intuitive Surgical Operations, Inc. In-vivo visualization systems
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20080097476A1 (en) 2006-09-01 2008-04-24 Voyage Medical, Inc. Precision control systems for tissue visualization and manipulation assemblies
US10004388B2 (en) 2006-09-01 2018-06-26 Intuitive Surgical Operations, Inc. Coronary sinus cannulation
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7524722B2 (en) * 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
US9226648B2 (en) 2006-12-21 2016-01-05 Intuitive Surgical Operations, Inc. Off-axis visualization systems
US8085615B2 (en) 2006-12-29 2011-12-27 Spansion Llc Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
KR100852206B1 (ko) * 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US8657805B2 (en) 2007-05-08 2014-02-25 Intuitive Surgical Operations, Inc. Complex shape steerable tissue visualization and manipulation catheter
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US20100135061A1 (en) * 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
WO2010070895A1 (ja) * 2008-12-18 2010-06-24 パナソニック株式会社 不揮発性記憶装置及びその書き込み方法
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
CN103119716B (zh) 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US10261977B2 (en) * 2017-05-04 2019-04-16 University Of Rochester Resistive memory accelerator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285593A (ja) * 1989-04-26 1990-11-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH0418753A (ja) * 1990-05-11 1992-01-22 Olympus Optical Co Ltd 強誘電体メモリ
JPH04344383A (ja) * 1991-05-22 1992-11-30 Mitsubishi Electric Corp 磁性薄膜メモリおよびその読み出し方法
JPH05198191A (ja) * 1992-01-21 1993-08-06 Sharp Corp 半導体読み出し専用メモリのセンス増幅回路
JPH08293585A (ja) * 1995-02-20 1996-11-05 Matsushita Electric Ind Co Ltd 記憶装置及びその製造方法
JP2000106462A (ja) * 1998-06-30 2000-04-11 Toshiba Corp 磁気素子とそれを用いた磁気メモリおよび磁気センサ
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP2001127263A (ja) * 1999-10-27 2001-05-11 Sony Corp 不揮発性メモリおよびその駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838405A (en) * 1973-10-03 1974-09-24 Ibm Non-volatile diode cross point memory array
US5410504A (en) * 1994-05-03 1995-04-25 Ward; Calvin B. Memory based on arrays of capacitors
US5712612A (en) * 1996-01-02 1998-01-27 Hewlett-Packard Company Tunneling ferrimagnetic magnetoresistive sensor
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5792569A (en) * 1996-03-19 1998-08-11 International Business Machines Corporation Magnetic devices and sensors based on perovskite manganese oxide materials
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
JP4327942B2 (ja) * 1999-05-20 2009-09-09 Ｔｄｋ株式会社 薄膜圧電素子
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285593A (ja) * 1989-04-26 1990-11-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH0418753A (ja) * 1990-05-11 1992-01-22 Olympus Optical Co Ltd 強誘電体メモリ
JPH04344383A (ja) * 1991-05-22 1992-11-30 Mitsubishi Electric Corp 磁性薄膜メモリおよびその読み出し方法
JPH05198191A (ja) * 1992-01-21 1993-08-06 Sharp Corp 半導体読み出し専用メモリのセンス増幅回路
JPH08293585A (ja) * 1995-02-20 1996-11-05 Matsushita Electric Ind Co Ltd 記憶装置及びその製造方法
JP2000106462A (ja) * 1998-06-30 2000-04-11 Toshiba Corp 磁気素子とそれを用いた磁気メモリおよび磁気センサ
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP2001127263A (ja) * 1999-10-27 2001-05-11 Sony Corp 不揮発性メモリおよびその駆動方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311969A (ja) * 2003-03-17 2004-11-04 Sharp Corp ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法
JP2005064502A (ja) * 2003-08-13 2005-03-10 Sharp Corp ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング
JP4674747B2 (ja) * 2003-09-30 2011-04-20 シャープ株式会社 Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス
JP2005109446A (ja) * 2003-09-30 2005-04-21 Sharp Corp Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス
JP2005159359A (ja) * 2003-11-24 2005-06-16 Sharp Corp ３ｄｒｒａｍ
US7714311B2 (en) 2003-12-26 2010-05-11 Panasonic Corporation Memory device, memory circuit and semiconductor integrated circuit having variable resistance
JP2007514265A (ja) * 2003-12-26 2007-05-31 松下電器産業株式会社 記憶素子、メモリ回路、半導体集積回路
JP2005203733A (ja) * 2004-01-12 2005-07-28 Sharp Corp バッファ化層メモリセル
JP4743748B2 (ja) * 2004-01-15 2011-08-10 シャープ株式会社 Ｐｃｍｏスピンコート堆積
JP2005203759A (ja) * 2004-01-15 2005-07-28 Sharp Corp Ｐｃｍｏスピンコート堆積
US7276175B2 (en) 2004-02-25 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device fabrication method
WO2005086250A1 (ja) * 2004-03-05 2005-09-15 National Institute Of Advanced Industrial Science And Technology トンネルジャンクション素子
US7485937B2 (en) 2004-03-05 2009-02-03 National Institute Of Advanced Industrial Science And Technology Tunnel junction device
JPWO2005086250A1 (ja) * 2004-03-05 2008-01-24 独立行政法人産業技術総合研究所 トンネルジャンクション素子
US7473612B2 (en) 2004-09-14 2009-01-06 Panasonic Corporation Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere
JP2006107700A (ja) * 2004-09-30 2006-04-20 Sharp Corp 相補出力型抵抗性メモリセル
JP4603437B2 (ja) * 2004-09-30 2010-12-22 シャープ株式会社 相補出力型抵抗性メモリセル
US7879626B2 (en) 2004-11-17 2011-02-01 Sharp Kabushiki Kaisha Structure and manufacturing method of semiconductor memory device
US8030695B2 (en) 2004-11-17 2011-10-04 Sharp Kabushiki Kaisha Structure and manufacturing method of semiconductor memory device
US7348653B2 (en) 2005-04-19 2008-03-25 Samsung Electronics Co., Ltd. Resistive memory cell, method for forming the same and resistive memory array using the same
JP2006319264A (ja) * 2005-05-16 2006-11-24 Sony Corp 記憶素子の製造方法、記憶装置の製造方法
JP4548211B2 (ja) * 2005-05-16 2010-09-22 ソニー株式会社 記憶素子の製造方法、記憶装置の製造方法
WO2007007608A1 (ja) * 2005-07-12 2007-01-18 Sharp Kabushiki Kaisha 半導体記憶装置及びその製造方法
JP2007027499A (ja) * 2005-07-19 2007-02-01 Sony Corp 記憶素子及び記憶装置
JP4635759B2 (ja) * 2005-07-19 2011-02-23 ソニー株式会社 記憶素子及び記憶装置
JP2007042784A (ja) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
JPWO2007102212A1 (ja) * 2006-03-08 2009-07-23 富士通株式会社 抵抗変化型記憶素子の製造方法
WO2007102212A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 抵抗変化型記憶素子の製造方法
JPWO2007105284A1 (ja) * 2006-03-13 2009-07-23 富士通株式会社 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法
WO2007105284A1 (ja) * 2006-03-13 2007-09-20 Fujitsu Limited 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法
US8116113B2 (en) 2009-01-21 2012-02-14 Sony Corporation Cross-point semiconductor memory device and method of manufacturing the same
US8462539B2 (en) 2009-02-20 2013-06-11 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8542520B2 (en) 2009-02-20 2013-09-24 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8268713B2 (en) 2009-09-04 2012-09-18 Sony Corporation Method of manufacturing nonvolatile memory device
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US8853663B2 (en) 2010-10-14 2014-10-07 Sony Corporation Nonvolatile memory device and manufacturing method thereof
JP2017010604A (ja) * 2015-06-18 2017-01-12 イーエム・ミクロエレクトロニク−マリン・エス アー メモリ回路

Also Published As

Publication number Publication date
US6693821B2 (en) 2004-02-17
KR100479012B1 (ko) 2005-03-30
US20040164332A1 (en) 2004-08-26
US20030001178A1 (en) 2003-01-02
KR20030003025A (ko) 2003-01-09
JP2010114457A (ja) 2010-05-20
TW550764B (en) 2003-09-01
US6858905B2 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
US6858905B2 (en) Methods of manufacturing low cross-talk electrically programmable resistance cross point memory structures
US6531371B2 (en) Electrically programmable resistance cross point memory
JP4683816B2 (ja) 共有ビット線クロスポイントメモリアレイ
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
US7602026B2 (en) Memory cell, semiconductor memory device, and method of manufacturing the same
US6473332B1 (en) Electrically variable multi-state resistance computing
US7714311B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US7298640B2 (en) 1T1R resistive memory array with chained structure
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20050230724A1 (en) 3D cross-point memory array with shared connections
EP1562235B1 (en) Semiconductor memory device and its manufacturing method
EP1895540A1 (en) Nonvolatile semiconductor storage device and write method therefor
JP2006120702A (ja) 可変抵抗素子および半導体装置
US6925001B2 (en) Electrically programmable resistance cross point memory sensing method
JP2005251381A (ja) 電気的に書込み可能なクロスポイント型不揮発性可変抵抗記憶装置及びクロスポイント型可変抵抗メモリアレイの読み出し方法
JP2006339395A (ja) 抵抗変化型素子および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100312