JP2005064502A - ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング - Google Patents

ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング Download PDF

Info

Publication number
JP2005064502A
JP2005064502A JP2004229953A JP2004229953A JP2005064502A JP 2005064502 A JP2005064502 A JP 2005064502A JP 2004229953 A JP2004229953 A JP 2004229953A JP 2004229953 A JP2004229953 A JP 2004229953A JP 2005064502 A JP2005064502 A JP 2005064502A
Authority
JP
Japan
Prior art keywords
baking
thin film
annealing
depositing
pcmo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004229953A
Other languages
English (en)
Other versions
JP4756570B2 (ja
Inventor
Fengyan Zhang
ツアン フェニャン
Wei-Wei Zhuang
ウェイ ザン ウェイ
David R Evans
アール． エバンス デビッド
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005064502A publication Critical patent/JP2005064502A/ja
Application granted granted Critical
Publication of JP4756570B2 publication Critical patent/JP4756570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

【課題】 ＲＲＡＭ用途で用いるバイポーラ電気パルススイッチング特性を有するＰＣＭＯ薄膜を形成すること。
【解決手段】 本発明によるＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法は、基板上の金属バリア層上に下部電極を形成することと、ＰＣＭＯ前駆体を用いて、下部電極上にＰｒ１−ｘＣａｘＭｎＯ３層をスピンコーティングすることと、１つ以上のベーキング工程において該ＰＣＭＯ薄膜をベークすることと、各スピンコーティング工程の後に、ＰＣＭＯ薄膜を第１のアニーリング工程においてアニーリングすることと、ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、スピンコーティング工程、ベーキング工程、および第１のアニーリング工程を繰り返し行うことと、第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することとを包含する。
【選択図】 なし

Description

（発明の分野）
本発明は、ＰＣＭＯ薄膜のスピンコーティングに関し、より詳細には、ＲＲＡＭ用途のＰＣＭＯ薄膜のバイポーラスイッチング特性を向上させるアニーリングプロセスに関する。
（発明の背景）
Ｐｔ基板上のＰＣＭＯ薄膜においてスピンを利用する、室温で動作する電気的にプログラム可能抵抗不揮発性デバイスが、特許文献１に示された。特許文献１は、ＲＡＭデバイスにＣＭＲ層を形成する技術を開示する。ＰＣＭＯ薄膜は、プラチナ層で成長し、低温熱処理の後、アモルファス構造または多結晶構造を示す。この抵抗は、異なるパルス幅を有するユニポーラ電気パルスによって、ハイまたはロウ抵抗状態に可逆的にプログラムされ得る。
米国特許第１０／２５６，３８０号明細書
しかしながら、ＲＲＡＭ用途でＣＭＲを利用するためには、バイポーラ電気パルススイッチング特性がより好ましい。これらのスイッチング特性は、良好に結晶化されたＰＣＭＯ薄膜を必要とする。
本発明の目的は、スピンコーティングされたＰＣＭＯ薄膜の高温アニーリング方法を特定して、ＲＲＡＭ用途で利用するバイポーラ電気パルススイッチング特性を有する良好に結晶化されたＰＣＭＯ薄膜を形成することである。
本発明により、ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、基板を準備することと、該基板上に金属バリア層を堆積させることと、該金属バリア層上に下部電極を形成することと、酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、約５０℃〜３００℃の温度で約１０秒〜１時間、ベークすることを含む少なくとも１つのベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングすることと、該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも１つのベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、上部電極を堆積させることと、該上部電極をパターニングすることと、該ＲＲＡＭデバイスを完成させることとを包含する、方法が提供され、これにより、上記目的が達成される。
前記基板を準備することは、シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することを含んでもよい。
前記少なくとも１つのベーキング工程、前記第１のアニーリング工程、および前記第２のアニーリング工程の雰囲気を提供することをさらに包含し、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択されてもよい。
前記金属バリア層を堆積させることは、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることを含んでもよい。
前記金属バリア層上に下部電極を形成することは、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることを含んでもよい。
前記上部電極を堆積させることは、Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることを含んでもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われてもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われてもよい。
本発明により、ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することと、該基板上に金属バリア層を堆積させることと、該金属バリア層上に下部電極を形成することと、酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、約５０℃〜３００℃の温度で約１０秒〜１時間、ベークする工程を含む少なくとも１つのベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングすることと、該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも１つのベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、該少なくとも１つのベーキング工程、該第１のアニーリング工程、および該第２のアニーリング工程の雰囲気を提供することであって、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択される、提供することと、上部電極を堆積させることと、該上部電極をパターニングすることと、該ＲＲＡＭデバイスを完成させることとを包含する、方法が提供され、これにより、上記目的が達成される。
前記ＰＣＭＯ薄膜をベークすることは、約５０℃〜１５０℃の温度での約１０秒〜１時間の第１のベーキング工程と約１００℃〜２００℃の温度での約１０秒〜１時間の第２のベーキング工程と約１５０℃〜３００℃の温度での約１０秒〜１時間の第３のベーキング工程とを含む少なくとも３つの別個のベーキング工程において、該ＰＣＭＯ薄膜をベークする工程を含んでもよい。
前記金属バリア層を堆積させることは、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることを含んでもよい。
前記金属バリア層上に下部電極を形成することは、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることを含んでもよい。
前記上部電極を堆積させることは、Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることを含んでもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われてもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われてもよい。
本発明により、ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、基板を準備することと、該基板上に、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることと、該金属バリア層に、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることと、酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、約５０℃〜１５０℃の温度での約１０秒〜１時間の第１のベーキング工程と、約１００℃〜２００℃の温度での約１０秒〜１時間の第２のベーキング工程と、約１５０℃〜３００℃の温度での約１０秒〜１時間の第３のベーキング工程とを含む少なくとも３つの別個のベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において、該ＰＣＭＯ薄膜をアニーリングすることと、該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも３つの別個のベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において、該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることと、該上部電極をパターニングすることと、該ＲＲＡＭデバイスを完成させることとを包含する、方法が提供され、これにより、上記目的が達成される。
前記基板を準備することは、シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することを含んでもよい。
前記少なくとも３つの別個のベーキング工程、前記第１のアニーリング工程、および前記第２のアニーリング工程の雰囲気を提供することをさらに包含し、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択されてもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われてもよい。
前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われてもよい。
前記少なくとも３つの別個のベーキング工程のそれぞれの工程において、異なるベーキング温度が使用されてもよい。
前記ベーキング温度は、前記第１のベーキング工程よりも前記第２のベーキング工程のほうが高く、該第２のベーキング工程よりも前記第３のベーキング工程のほうが高くてもよい。
（発明の要旨）
ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法は、基板を準備することと、基板上に金属バリア層を堆積させることと、バリア層に下部電極を形成することと、酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、少なくとも１つのベーキング工程でＰＣＭＯ薄膜をベークすることとを包含し、これらのベーキング工程は、例えば、約５０℃〜１５０℃の温度での約１０秒〜１時間の第１のベーキング工程と、約１００℃〜２００℃の温度での約１０秒〜１時間の第２のベーキング工程と、約１５０℃〜３００℃の温度での約１０秒〜１時間の第３のベーキング工程とを含み得る。もしくは、約５０℃〜３００℃の温度での約１０秒〜１時間の単一のベーキング工程が用いられてもよい。ベーキング工程（単数または複数）の後には、各スピンコーティング工程の後、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程においてＰＣＭＯ薄膜をアニーリングすることと、ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、スピンコーティング工程、少なくとも１つのベーキング工程、および第１のアニーリング工程を繰り返し行うことと、約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程においてＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、上部電極を堆積させることと、上部電極をパターニングすることと、ＲＲＡＭデバイスを完成させることとが続く。
本発明の以上の要旨および目的は、本発明の本質を簡単に理解することができるように提供される。本発明は、図面を関連させて本発明の好ましい実施形態の以下の詳細な説明を参照することによって、より完全に理解され得る。
本発明により、スピンコーティングされたＰＣＭＯ薄膜の高温アニーリング方法が提供され、ＲＲＡＭ用途で利用するバイポーラ電気パルススイッチング特性を有する良好に結晶化されたＰＣＭＯ薄膜を形成することができる。
本発明の方法は、シリコン、二酸化シリコン、またはポリシリコンから形成され得る基板の準備を含む。Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、またはＴｉＡｌのバリア層が基板の上に堆積され、下部電極がバリア電極の上に形成される。下部電極は、Ｐｒ、Ｉｒ、または、ＩｒＴａＯから形成され得る。Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）薄膜の層は、下部電極上でスピンコーティングされる。
ＰＣＭＯ前駆体は、酢酸溶媒中のＰｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２Ｏである。次に、１つ以上のベーキング工程でＰＣＭＯ薄膜をベークする。例えば、第１のベーキング工程は、約５０℃〜１５０℃の温度での約１０秒〜１時間のベーキング工程を含み得、第２のベーキング工程は、約１００℃〜２００℃の温度での約１０秒〜１時間のベーキング工程を含み得、第３のベーキング工程は、約１５０℃〜３００℃の温度での約１０秒〜１時間のベーキング工程を含み得る。本発明の方法では、所望の膜厚まで到達することが望まれる場合、３つより多いベーキング工程が用いられてもよい。これらのベーキング工程では、異なるベーキング温度が利用される。好ましくは、この温度は、第１の工程から第２の工程に進む際、および、第２の工程から第３の工程へ進む際に増加する。あるいは、本発明の方法は、単一のベーキング工程を用いてもよい。単一のベーキング工程は、約５０℃〜３００℃の温度での約１０秒〜１時間のベーキング工程を含み得る。ベーキング工程（単数または複数）の後には、膜は、各コーティングの後、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において、高速熱アニーリング（ＲＴＡ）のプレアニーリングが行われるか、または、燃焼加熱炉のプレアニーリングが行われる。スピンコーティングプロセスは、ＰＣＭＯ薄膜が所望の厚さを有するようになるまで繰り返し行われる。この構造は、ポストアニーリング熱処理のために、ＲＴＡプレアニーリングされるか、または燃焼加熱炉に置かれ、これは、本明細書中で第２のアニーリング工程とも呼ばれる。ポストアニーリング熱処理の温度は、約４５０℃〜１０００℃であり、アニーリング時間は、約１分〜２４時間である。アニーリングの雰囲気は、真空から周囲の雰囲気までの制御された圧力の酸素、窒素、アルゴン、または真空、あるいは、その組み合わせであり得る。これらの雰囲気はまた、ベーキング工程、プレアニーリング工程、およびポストアニーリング工程のいずれか、または、全ての工程に利用され得る。
Ｐｔ、Ｉｒ、Ａｕ、または他の貴金属または金属酸化物の上部電極は、ＰＣＭＯ薄膜上に堆積され、浅いマスク、あるいはウェットまたはドライエッチングプロセスのいずれかを用いてパターニングされる。ポストアニーリング工程は、上部電極の堆積およびエッチングの後に行われ得る。上部電極の堆積に続くポストアニーリング熱処理の温度は、約４５０℃〜１０００℃であり、アニーリング時間は、約１分〜２４時間である。また、アニーリングの雰囲気は、真空から周囲の雰囲気までの制御された圧力の酸素、窒素、アルゴン、または真空、あるいは、その任意の組み合わせであり得る。結晶Ｐｒ１−ｘＣａｘＭｎＯ３の組成は、０．２≦Ｘ≦０．５である。
図１は、６００℃で１５分間、Ｏ２中でポストアニーリングされたイリジウム基板上に成長したＰＣＭＯ薄膜の典型的なＸＲＤスペクトルである。図２は、６００℃で１５分間、Ｏ２中でポストアニーリングされたプラチナ基板上に成長したＰＣＭＯ薄膜の典型的なＸＲＤスペクトルである。
図３は、Ｘ＝０．４の場合の、プラチナ基板上に堆積したＰｒ１−ｘＣａｘＭｎＯ３薄膜の抵抗スイッチング特性を示す。この膜は、酸素雰囲気中で、各コーティングに対して、５００℃で５分間、ＲＴＡプレアニーリングされ、窒素雰囲気中で、３回のスピンコーティングサイクルに対して、５５０℃で１５分間、ＲＴＡポストアニーリングされた結果、３層のＰＣＭＯ薄膜が形成された。このデバイスの書き込み条件は、５０ｎｓ間の５Ｖであり、リセット条件は、５０ｎｓ間の−５Ｖである。この計測は、正のバイアスを上部電極に印加し、かつ、グランドプローブを下部電極に加えることによって行われた。書き込み抵抗は、リセット抵抗よりも２オーダ大きい。
本発明の方法はまた、例えば１０μｍ２より小さい、小型のキャパシタの製造に適用され得る。
以上により、ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング方法が開示された。このように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許出願は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。添付の特許請求の範囲に記載される本発明の範囲内で、さらなる改変および修正がなされ得ることが理解される。
（要約）
本発明により、ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、基板を準備することと、該基板上に金属バリア層を堆積させることと、該金属バリア層上に下部電極を形成することと、ＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、１つ以上のベーキング工程において該ＰＣＭＯ薄膜をベークすることと、各スピンコーティング工程の後に、該ＰＣＭＯ薄膜を第１のアニーリング工程においてアニーリングすることと、該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該ベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、上部電極を堆積させることと、該上部電極をパターニングすることと、該ＲＲＡＭデバイスを完成させることとを包含する、方法が提供される。
図１は、６００℃で１５分間、酸素中でアニーリングされたイリジウム基板上に成長したＰＣＭＯ薄膜典型的なＸＲＤスペクトルである。 図２は、６００℃で１５分間、酸素中でアニーリングされたプラチナ基板上に成長したＰＣＭＯ薄膜の典型的なＸＲＤスペクトルである。 図３は、Ｘ＝０.４の場合の、プラチナ基板上に堆積されたＰｒ１−ｘＣａｘＭｎＯ３の抵抗スイッチング特性を示す。

Claims (22)

  1. ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、
    基板を準備することと、
    該基板上に金属バリア層を堆積させることと、
    該金属バリア層上に下部電極を形成することと、
    酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、
    約５０℃〜３００℃の温度で約１０秒〜１時間、ベークすることを含む少なくとも１つのベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、
    各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングすることと、
    該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも１つのベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、
    約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、
    上部電極を堆積させることと、
    該上部電極をパターニングすることと、
    該ＲＲＡＭデバイスを完成させることと
    を包含する、方法。
  2. 前記基板を準備することは、シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することを含む、請求項１に記載の方法。
  3. 前記少なくとも１つのベーキング工程、前記第１のアニーリング工程、および前記第２のアニーリング工程の雰囲気を提供することをさらに包含し、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択される、請求項１に記載の方法。
  4. 前記金属バリア層を堆積させることは、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることを含む、請求項１に記載の方法。
  5. 前記金属バリア層上に下部電極を形成することは、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることを含む、請求項１に記載の方法。
  6. 前記上部電極を堆積させることは、Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることを含む、請求項１に記載の方法。
  7. 前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われる、請求項１に記載の方法。
  8. 前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われる、請求項１に記載の方法。
  9. ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、
    シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することと、
    該基板上に金属バリア層を堆積させることと、
    該金属バリア層上に下部電極を形成することと、
    酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、
    約５０℃〜３００℃の温度で約１０秒〜１時間、ベークする工程を含む少なくとも１つのベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、
    各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングすることと、
    該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも１つのベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、
    約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、
    該少なくとも１つのベーキング工程、該第１のアニーリング工程、および該第２のアニーリング工程の雰囲気を提供することであって、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択される、提供することと、
    上部電極を堆積させることと、
    該上部電極をパターニングすることと、
    該ＲＲＡＭデバイスを完成させることと
    を包含する、方法。
  10. 前記ＰＣＭＯ薄膜をベークすることは、約５０℃〜１５０℃の温度での約１０秒〜１時間の第１のベーキング工程と約１００℃〜２００℃の温度での約１０秒〜１時間の第２のベーキング工程と約１５０℃〜３００℃の温度での約１０秒〜１時間の第３のベーキング工程とを含む少なくとも３つの別個のベーキング工程において、該ＰＣＭＯ薄膜をベークする工程を含む、請求項９に記載の方法。
  11. 前記金属バリア層を堆積させることは、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることを含む、請求項９に記載の方法。
  12. 前記金属バリア層上に下部電極を形成することは、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることを含む、請求項９に記載の方法。
  13. 前記上部電極を堆積させることは、Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることを含む、請求項９に記載の方法。
  14. 前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われる、請求項９に記載の方法。
  15. 前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われる、請求項９に記載の方法。
  16. ＲＲＡＭデバイスにＰＣＭＯ薄膜を形成する方法であって、
    基板を準備することと、
    該基板上に、Ｔａ、ＴａＮ、Ｔａ２Ｏ５、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、およびＴｉＡｌからなる群から選択される１つの金属からなる金属バリア層を堆積させることと、
    該金属バリア層に、Ｐｔ、Ｉｒ、およびＩｒＴａＯからなる群から選択される１つの電極材料からなる下部電極を堆積させることと、
    酢酸溶媒中で、Ｐｒ（ＣＨ３ＣＯ２）３・Ｈ２Ｏ、Ｃａ（ＣＨ３ＣＯ２）２・Ｈ２Ｏ、およびＭｎ（ＩＩＩ）（ＣＨ３ＣＯ２）３・２Ｈ２ＯからなるＰＣＭＯ前駆体を用いて、該下部電極上にＰｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）層をスピンコーティングすることと、
    約５０℃〜１５０℃の温度での約１０秒〜１時間の第１のベーキング工程と、約１００℃〜２００℃の温度での約１０秒〜１時間の第２のベーキング工程と、約１５０℃〜３００℃の温度での約１０秒〜１時間の第３のベーキング工程とを含む少なくとも３つの別個のベーキング工程において、該ＰＣＭＯ薄膜をベークすることと、
    各スピンコーティング工程の後に、約４００℃〜９００℃の温度での約１０秒〜１時間の第１のアニーリング工程において、該ＰＣＭＯ薄膜をアニーリングすることと、
    該ＰＣＭＯ薄膜が所望の厚さを有するようになるまで、該スピンコーティング工程、該少なくとも３つの別個のベーキング工程、および該第１のアニーリング工程を繰り返し行うことと、
    約４５０℃〜１０００℃の温度での約１分〜２４時間の第２のアニーリング工程において、該ＰＣＭＯ薄膜をアニーリングし、それにより、０．２≦Ｘ≦０．５であるＰｒ１−ｘＣａｘＭｎＯ３の結晶構造を有するＰＣＭＯ薄膜を生成することと、
    Ｐｔ、Ｉｒ、Ａｕ、他の貴金属、および貴金属酸化物からなる群から選択される１つの電極材料からなる上部電極を堆積させることと、
    該上部電極をパターニングすることと、
    該ＲＲＡＭデバイスを完成させることと
    を包含する、方法。
  17. 前記基板を準備することは、シリコン、二酸化シリコン、およびポリシリコンの基板からなる群から選択される１つの基板を準備することを含む、請求項１６に記載の方法。
  18. 前記少なくとも３つの別個のベーキング工程、前記第１のアニーリング工程、および前記第２のアニーリング工程の雰囲気を提供することをさらに包含し、該アニーリングの雰囲気は、真空から周囲の雰囲気までの範囲にわたる制御された圧力下の、酸素、窒素、アルゴン、真空、および任意のその組み合わせの雰囲気からなる群から選択される、請求項１６に記載の方法。
  19. 前記第２のアニーリング工程は、前記上部電極を堆積させることの前に行われる、請求項１６に記載の方法。
  20. 前記第２のアニーリング工程は、前記上部電極を堆積させることの後に行われる、請求項１６に記載の方法。
  21. 前記少なくとも３つの別個のベーキング工程のそれぞれの工程において、異なるベーキング温度が使用される、請求項１０または１６に記載の方法。
  22. 前記ベーキング温度は、前記第１のベーキング工程よりも前記第２のベーキング工程のほうが高く、該第２のベーキング工程よりも前記第３のベーキング工程のほうが高い、請求項２１に記載の方法。
JP2004229953A 2003-08-13 2004-08-05 ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング Expired - Fee Related JP4756570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/640,728 US6774054B1 (en) 2003-08-13 2003-08-13 High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application
US10/640,728 2003-08-13

Publications (2)

Publication Number Publication Date
JP2005064502A true JP2005064502A (ja) 2005-03-10
JP4756570B2 JP4756570B2 (ja) 2011-08-24

Family

ID=32825666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229953A Expired - Fee Related JP4756570B2 (ja) 2003-08-13 2004-08-05 ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング

Country Status (6)

Country Link
US (1) US6774054B1 (ja)
EP (1) EP1507288A3 (ja)
JP (1) JP4756570B2 (ja)
KR (1) KR100587752B1 (ja)
CN (1) CN1316563C (ja)
TW (1) TWI251332B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
JP4791454B2 (ja) * 2005-04-12 2011-10-12 パナソニック株式会社 電気素子およびメモリ装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US6955992B2 (en) * 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
US7169637B2 (en) * 2004-07-01 2007-01-30 Sharp Laboratories Of America, Inc. One mask Pt/PCMO/Pt stack etching process for RRAM applications
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
KR100722853B1 (ko) * 2005-06-23 2007-05-30 한양대학교 산학협력단 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
US20070048990A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR100785509B1 (ko) * 2006-06-19 2007-12-13 한양대학교 산학협력단 ＲｅＲＡＭ 소자 및 그 제조 방법
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
CN100550459C (zh) * 2007-01-12 2009-10-14 中国科学院上海硅酸盐研究所 提高脉冲触发电阻式随机存储器抗疲劳特性的方法
CN101441890B (zh) * 2008-12-18 2011-11-30 中国科学院微电子研究所 电阻转变型存储器及其驱动装置和方法
KR101105981B1 (ko) 2009-04-28 2012-01-18 한양대학교 산학협력단 저항변화 메모리 소자 및 이의 제조방법
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8377718B2 (en) * 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US8859382B2 (en) 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells
US11301557B2 (en) 2019-07-19 2022-04-12 Dell Products L.P. System and method for data processing device management
WO2021236224A1 (en) * 2020-05-20 2021-11-25 Hrl Laboratories, Llc Method of growing crystalline optical films on si substrates which may optionally have an extremely small optical loss in the infra-red spectrum with hydrogenation of the crystalline optical films

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959022A (ja) * 1995-08-23 1997-03-04 Nippon Steel Corp Ｍｎ系ペロフスカイト酸化物薄膜の製造方法
JPH11214657A (ja) * 1997-09-30 1999-08-06 Siemens Ag セラミック層の製造方法
JP2002305288A (ja) * 2000-08-25 2002-10-18 Nomura Shinzo キャパシタ電極構造及び半導体記憶装置
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003068984A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ
JP2003092296A (ja) * 2001-09-18 2003-03-28 Oki Electric Ind Co Ltd 強誘電体キャパシタの製造方法
JP2004092296A (ja) * 2002-09-03 2004-03-25 Hideyuki Onoda 仮設足場設計データ提供装置およびその方法、ならびに仮設足場設計データ提供プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
WO1992019564A1 (en) * 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
US6040040A (en) * 1998-01-28 2000-03-21 Ncr Corporation Multi-layer thermal transfer media from selectively curable formulations
EP1192648A2 (en) * 1999-06-10 2002-04-03 Symetrix Corporation Metal oxide thin films for high dielectric constant applications
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959022A (ja) * 1995-08-23 1997-03-04 Nippon Steel Corp Ｍｎ系ペロフスカイト酸化物薄膜の製造方法
JPH11214657A (ja) * 1997-09-30 1999-08-06 Siemens Ag セラミック層の製造方法
JP2002305288A (ja) * 2000-08-25 2002-10-18 Nomura Shinzo キャパシタ電極構造及び半導体記憶装置
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003068984A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ
JP2003092296A (ja) * 2001-09-18 2003-03-28 Oki Electric Ind Co Ltd 強誘電体キャパシタの製造方法
JP2004092296A (ja) * 2002-09-03 2004-03-25 Hideyuki Onoda 仮設足場設計データ提供装置およびその方法、ならびに仮設足場設計データ提供プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791454B2 (ja) * 2005-04-12 2011-10-12 パナソニック株式会社 電気素子およびメモリ装置
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法

Also Published As

Publication number Publication date
CN1316563C (zh) 2007-05-16
TW200525737A (en) 2005-08-01
KR20050017394A (ko) 2005-02-22
EP1507288A2 (en) 2005-02-16
US6774054B1 (en) 2004-08-10
KR100587752B1 (ko) 2006-06-09
JP4756570B2 (ja) 2011-08-24
EP1507288A3 (en) 2007-06-06
CN1581435A (zh) 2005-02-16
TWI251332B (en) 2006-03-11

Similar Documents

Publication Publication Date Title
JP4756570B2 (ja) ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング
US7407858B2 (en) Resistance random access memory devices and method of fabrication
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
TWI322428B (ja)
JP2007067385A (ja) Ｒｒａｍ薄膜堆積のためのバッファ層形成方法
US6911361B2 (en) Low temperature processing of PCMO thin film on Ir substrate for RRAM application
EP1555693B1 (en) Method to produce a nonvolatile semiconductor memory device
US6939724B2 (en) Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
JP2005340786A (ja) メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス
US6824814B2 (en) Preparation of LCPMO thin films which have reversible resistance change properties
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
US7157287B2 (en) Method of substrate surface treatment for RRAM thin film deposition
JP2005236236A (ja) ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
Kim et al. Crystallographic orientation dependent ferroelectric characteristics of (Bi3. 3, La0. 8) Ti3O12 (BLT) capacitors
JP2007281457A (ja) 可変抵抗素子及びその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees