JP2005236236A - RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 - Google Patents
RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 Download PDFInfo
- Publication number
- JP2005236236A JP2005236236A JP2004061456A JP2004061456A JP2005236236A JP 2005236236 A JP2005236236 A JP 2005236236A JP 2004061456 A JP2004061456 A JP 2004061456A JP 2004061456 A JP2004061456 A JP 2004061456A JP 2005236236 A JP2005236236 A JP 2005236236A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- pcmo
- baking
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 本発明のRRAMデバイスにて用いるためにイリジウム基板上にPCMOの層を付与する方法は、基板を準備する工程と、基板上にバリア層を堆積させる工程と、バリア層上にイリジウムの層を堆積させる工程と、イリジウムの層上にPCMOの層をスピンコートする工程と、PCMOの層および基板を3段階のベーキングプロセスにてベークする工程と、RTPチャンバ内で基板およびPCMOの層をポストベークアニールする工程と、PCMOの層が所望の厚さを有するまで、スピンコートする工程、ベークする工程およびアニールする工程を繰返す工程と、基板およびPCMOの層をアニールする工程と、上部電極を堆積させる工程と、RRAMデバイスを完成させる工程とを包含する。
【選択図】 図1
Description
本発明は、「Method for Resistance Memory Metal Oxide Thin Film Deposition」と称される米国特許第10/256,380号(2002年9月26日出願)と関連する。
本発明は、RRAMに用いるために、イリジウム基板上にPCMO薄膜を成長させる方法、および、具体的には、Pr0.7Ca0.3MnO3(PCMO)の多層を堆積させて抵抗層を提供する技術に関する。
室温で動作し、かつプラチナ基板上のPCMO薄膜を用いる電気的にプログラム可能な抵抗性の不揮発性メモリデバイスは、上で確認された関連出願にてZhuangらにより明示された。この関連出願は、基板へのPCMO薄膜の製作工程を記載する。
RRAMデバイスにて用いるために、イリジウム基板上にPCMOの層を付与する方法は、基板を準備する工程と、該基板上にバリア層を堆積させる工程と、該バリア層上にイリジウムの層を堆積させる工程と、該イリジウムの層上にPCMOの層をスピンコートする工程と、該PCMOの層および該基板を3段階のベーキングプロセスにてベークする工程と、RTPチャンバ内で該基板および該PCMOの層をポストベークアニールする工程と、該PCMOの層が所望の厚さを有するまで、該スピンコートする工程、該ベークする工程および該アニールする工程を繰返す工程と、該基板および該PCMOの層をアニールする工程と、上部電極を堆積させる工程と、該RRAMデバイスを完成させる工程とを包含し、それにより上記目的が達成される。
イリジウムは、最上部にシリコン、二酸化シリコンおよびポリシリコンの層を有する基板に堆積される。Ta、TaN、Ti、TiN、TaAlN、TiSiN、TaSiN、TiAlおよびTiAlNのバリア層が、PVD、CVDまたはMOCVDによって、約10nm〜100nmの厚さで基板上に形成される。イリジウムの層は、PVD、CVDまたはMOCVDによって約50nm〜500nmの厚さでバリア層上に堆積される。Pr0.7Ca0.3MnO3(PCMO)薄膜の第1の層がイリジウム表面上にスピンコートされる。酢酸溶液中のPr(CH3CO2)3・H2O、Ca(CH3CO2)2・H2O、またはMn(III)(CH3CO2)3・2H2Oといった多数の前駆体が、PCMO薄膜を形成するために用いられ得る。一旦PCMOの層がスピンコート法により堆積されると、薄膜および基板が3段階にてベークされる。ここで、第1のベークする工程は、約50℃〜150℃の温度で約10秒〜1時間のベークする工程を含み、第2の工程は、約100℃〜200℃の温度で約10秒〜1時間のベークする工程を含み、第3の工程は、約150℃〜300℃の温度で約10秒〜1時間のベークする工程を含む。3段階のベーキングする工程において、異なるベーキング温度が使用され、好ましくは、ベーキング温度は、第1の工程よりも第2の工程の方が高く、第2の工程よりも第3の工程の方が高い。この3段階のベーキングプロセスは、単一のベークする工程または単一のアニールする工程が提供するよりも良好な材料構造を提供する。これらのベークする工程が完了してから、この薄膜は、各スピンコートおよびベーク工程の後、約400℃〜550℃の温度で約10秒〜1時間のアニールする工程にて急速熱プロセス(RTP)を受ける。コーティング−ベーキング−RTPプロセスは、多数のPCMOコーティングが堆積され、かつPCMOの層が所望の厚さ(通常、約10nm〜100nm)に達するまで繰返され、通常、1〜50回のスピン−コーティング−ベーキング−RTPサイクルを必要とする。
Claims (13)
- 基板を準備する工程と、
該基板上にバリア層を堆積させる工程と、
該バリア層上にイリジウムの層を堆積させる工程と、
該イリジウムの層上にPCMOの層をスピンコートする工程と、
該PCMOの層および該基板を3段階のベーキングプロセスにてベークする工程と、
RTPチャンバ内で該基板および該PCMOの層をポストベークアニールする工程と、
該PCMOの層が所望の厚さを有するまで、該スピンコートする工程、該ベークする工程および該アニールする工程を繰返す工程と、
該基板および該PCMOの層をアニールする工程と、
上部電極を堆積させる工程と、
該RRAMデバイスを完成させる工程と
を包含する、RRAMデバイスにて用いるためにイリジウム基板上にPCMOの層を付与する方法。 - 前記基板を準備する工程は、シリコン、二酸化シリコンおよびポリシリコンからなる群より選択される最上層を有するシリコン基板を準備する工程を包含する、請求項1に記載の方法。
- 前記バリア層を堆積させる工程は、Ta、TaN、Ti、TiN、TaAlN、TiSiN、TaSiN、TiAlおよびTiAlNからなる材料の群より選択されるバリア層を堆積させる工程を包含する、請求項1に記載の方法。
- 前記スピンコートする工程は、酢酸溶液中のPr(CH3CO2)3・H2O、Ca(CH3CO2)2・H2O、またはMn(III)(CH3CO2)3・2H2Oからなる前駆体の群より選択されるPCMO前駆体を選択する工程を包含する、請求項1に記載の方法。
- 前記PCMOの層および前記基板を3段階のベーキングプロセスにて前記ベークする工程は、約50℃〜150℃の温度で約10秒〜1時間の第1のベークする工程と、約100℃〜200℃の温度で約10秒〜1時間の第2のベークする工程と、約150℃〜300℃の温度で約10秒〜1時間の第3のベークする工程とを包含する、請求項1に記載の方法。
- 前記基板および前記PCMOの層をRTPチャンバ内で前記ポストベークアニールする工程は、約400℃〜550℃の温度で約10秒〜1時間のアニールする工程を包含する、請求項1に記載の方法。
- 前記基板および前記PCMOの層を前記アニールする工程は、該基板および該PCMOの層を約450℃〜550℃の温度で約1分〜24時間のアニールする工程を包含する、請求項1に記載の方法。
- 基板を準備する工程と、
該基板上にバリア層を堆積させる工程と、
該バリア層上にイリジウムの層を堆積させる工程と、
該イリジウムの層上にPCMOの層をスピンコートする工程であって、酢酸溶液中のPr(CH3CO2)3・H2O、Ca(CH3CO2)2・H2O、またはMn(III)(CH3CO2)3・2H2Oからなる前駆体の群より選ばれるPCMOを選択する工程を包含する、工程と、
該PCMOの層および該基板を3段階のベーキングプロセスにてベークする工程であって、約50℃〜150℃の温度で約10秒〜1時間の第1のベークする工程と、約100℃〜200℃の温度で約10秒〜1時間の第2のベークする工程と、約150℃〜300℃の温度で約10秒〜1時間の第3のベークする工程とを包含する、工程と、
該基板および該PCMOの層をRTPチャンバ内で、約400℃〜550℃の温度で約10秒〜1時間のポストベークアニールする工程と、
該PCMOの層が所望の厚さを有するまで、該スピンコートする工程、該ベークする工程および該アニールする工程を繰返す工程と、
該基板および該PCMOの層をアニールする工程と、
上部電極を堆積させる工程と、
該RRAMデバイスを完成させる工程と
を包含する、RRAMデバイスにて用いるためにイリジウム基板上にPCMOの層を付与する方法。 - 前記基板を準備する工程は、シリコン、二酸化シリコンおよびポリシリコンからなる材料の群より選択される最上層を有するシリコン基板を準備する工程を包含する、請求項8に記載の方法。
- 前記バリア層を堆積させる工程は、Ta、TaN、Ti、TiN、TaAlN、TiSiN、TaSiN、TiAlおよびTiAlNからなる材料の群より選択されるバリア層を堆積させる工程を包含する、請求項8に記載の方法。
- 前記基板および前記PCMOの層を前記アニールする工程は、該基板および該PCMOの層を約450℃〜550℃の温度で約1分〜24時間のアニールする工程を包含する、請求項8に記載の方法。
- 前記3段階のベーキングプロセスの3段階のそれぞれにおいて、異なるベーキング温度が使用される、請求項1〜11のうちいずれかに記載の方法。
- 前記ベーキング温度は、前記第1の工程よりも前記第2の工程の方が高く、該第2の工程よりも前記第3の工程の方が高い、請求項12に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061456A JP2005236236A (ja) | 2003-03-10 | 2004-03-04 | RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/384,846 US6911361B2 (en) | 2003-03-10 | 2003-03-10 | Low temperature processing of PCMO thin film on Ir substrate for RRAM application |
JP2004012500 | 2004-01-20 | ||
JP2004061456A JP2005236236A (ja) | 2003-03-10 | 2004-03-04 | RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005236236A true JP2005236236A (ja) | 2005-09-02 |
Family
ID=35018833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004061456A Pending JP2005236236A (ja) | 2003-03-10 | 2004-03-04 | RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005236236A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155678A1 (ko) * | 2010-06-11 | 2011-12-15 | 광주과학기술원 | 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 |
-
2004
- 2004-03-04 JP JP2004061456A patent/JP2005236236A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155678A1 (ko) * | 2010-06-11 | 2011-12-15 | 광주과학기술원 | 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4756570B2 (ja) | RRAM用途のスピンコーティングされたPr1−xCaxMnO3薄膜の高温アニーリング | |
KR100636588B1 (ko) | Rram 애플리케이션을 위한 이리듐 기판 상의 pcmo박막의 저온 공정 | |
US7407858B2 (en) | Resistance random access memory devices and method of fabrication | |
TW575927B (en) | Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device | |
US20070048990A1 (en) | Method of buffer layer formation for RRAM thin film deposition | |
EP1555693B1 (en) | Method to produce a nonvolatile semiconductor memory device | |
EP1507297B1 (en) | Method for obtaining reversible resistance switches in a PCMO thin film deposited on a highly crystallized seed layer | |
KR100360468B1 (ko) | 강유전성박막제조방법및이를적용한캐패시터및그제조방법 | |
US8749023B2 (en) | Resistance-variable memory device and a production method therefor | |
JP2005340786A (ja) | メモリ抵抗特性を有するpcmo薄膜の形成方法及びpcmoデバイス | |
US7098101B1 (en) | Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition | |
JP2007288016A (ja) | メモリ素子およびメモリ素子の製造方法 | |
CN109935688B (zh) | 相变薄膜结构、相变存储单元及其制备方法及相变存储器 | |
US7098043B2 (en) | PCMO spin-coat deposition | |
KR100722853B1 (ko) | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 | |
JP2004079607A (ja) | 誘電体素子および誘電体素子の製造方法 | |
KR20060106035A (ko) | 저항변화 기억소자용 박막 구조물 및 그 제조 방법 | |
JP2005236236A (ja) | RRAMに用いるためのIr基板上のPCMO薄膜の低温処理 | |
TWI342066B (en) | Resistance random access memory | |
KR20150130113A (ko) | 저항 변화 메모리 및 그 제조 방법 | |
KR100785509B1 (ko) | ReRAM 소자 및 그 제조 방법 | |
JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
KR100963828B1 (ko) | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | |
JP2006022401A (ja) | Cmr薄膜の形成方法 | |
JP2007281457A (ja) | 可変抵抗素子及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100303 |