KR100636588B1 - Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정 - Google Patents

Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정 Download PDF

Info

Publication number
KR100636588B1
KR100636588B1 KR1020040014751A KR20040014751A KR100636588B1 KR 100636588 B1 KR100636588 B1 KR 100636588B1 KR 1020040014751 A KR1020040014751 A KR 1020040014751A KR 20040014751 A KR20040014751 A KR 20040014751A KR 100636588 B1 KR100636588 B1 KR 100636588B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
pcmo
baking
annealing
Prior art date
Application number
KR1020040014751A
Other languages
English (en)
Other versions
KR20040080999A (ko
Inventor
장펑옌
좡웨이웨이
판웨이
수성텅
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040080999A publication Critical patent/KR20040080999A/ko
Application granted granted Critical
Publication of KR100636588B1 publication Critical patent/KR100636588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

RRAM 장치에 사용되는 이리듐 기판 상에 PCMO 박막을 도포하는 방법은, 기판을 제조하는 단계; 기판 상에 장벽 층을 증착시키는 단계; 장벽 층 상에 이리듐 층을 증착시키는 단계; 이리듐 층 상에 PCMO 층을 스핀 코팅하는 단계; 3 단계 베이킹 프로세스에 따라 PCMO 층 및 기판을 베이킹하는 단계; RTP 챔버에서 기판 및 PCMO 층을 베이크-후 어닐링 (post-bake annealing) 하는 단계; PCMO 층이 원하는 두께가 될 때까지 상기 스핀 코팅, 베이킹 및 어닐링 단계를 반복하는 단계; 기판 및 PCMO 층을 어닐링하는 단계; 상부 전극을 증착시키는 단계; 및 RRAM 장치를 완성하는 단계를 포함한다.
PCMO 박막, 이리듐 기판, RRAM

Description

ＲＲＡＭ 애플리케이션을 위한 이리듐 기판 상의 ＰＣＭＯ 박막의 저온 공정 {LOW TEMPERATURE PROCESSING OF PCMO THIN FILM ON Ir SUBSTRATE FOR RRAM APPLICATION}
도 1 은 본 발명의 방법에 따라 이리듐 (Ir) 기판 상에 증착된 PCMO 박막의 저항 변화 특성을 나타내는 그래프이다.
본 출원은 2002 년 9 월 26 일에 Method for Resistance Memory Metal Oxide Thin Film Deposition 으로 출원된 출원번호 제 10/256,380 호에 관한 것이다.
본 발명은 RRAM 애플리케이션을 위한 이리듐 기판 상 PCMO 박막을 성장시키는 방법에 관한 것으로, 특히 저항 층을 제공하기 위해 Pr0.7Ca0.3MnO3 (PCMO) 다중 층을 증착시키는 기술에 관한 것이다.
상기 관련 출원에서는, 실온에서 작동하며 백금 기판 상의 PCMO 박막을 사용하는, 전기적으로 프로그램가능한 저항, 비휘발성 메모리 장치가 Zhuang 등에 의해 논증된 바 있다. 상기 관련 출원은 기판 상에 PCMO 박막을 제조하는 단계를 설 명한다.
저열 처리 온도에서 백금 기판 상에 성장시킨 PCMO 박막은 비결정 또는 다결정 구조를 보인다. 이러한 PCMO 박막을 포함하는 저항은, 다양한 펄스 폭을 갖는 단일 펄스에 의해 고저항 또는 저저항 상태를 갖도록 역으로 프로그램될 수도 있다. 이러한 구조를 형성하고 프로그램하는 기술을 개시한다.
본 발명의 목적은, RRAM 애플리케이션에 사용하기 위한, Ir 기판 상에 PCMO 박막을 증착시키는 방법을 제공하는 것이다.
본 발명의 다른 목적은, 가변 펄스 폭을 갖는 펄스에 의해 프로그램될 수 있는 RRAM 을 제공하는 것이다.
이 개요 및 목적은 본 발명의 본질을 신속히 이해할 수 있도록 하기 위해서 제공된다. 도면과 함께 본 발명의 바람직한 실시형태의 상세한 설명을 참조함으로써, 본 발명을 더욱 완전하게 이해할 수 있을 것이다.
RRAM 장치에 사용되는 이리듐 기판 상에 PCMO 박막을 도포하는 방법은, 기판을 제조하는 단계; 기판 상에 장벽 층을 증착시키는 단계; 장벽 층 상에 이리듐 층을 증착시키는 단계; 이리듐 상에 PCMO 층을 스핀 코팅하는 단계; 3 단계 베이킹 프로세스에 따라 PCMO 층 및 기판을 베이킹하는 단계; RTP 챔버에서 기판 및 PCMO 층을 베이크-후 어닐링 (post-bake annealing) 하는 단계; PCMO 층이 원하는 두께가 될 때까지 상기 스핀 코팅, 베이킹 및 어닐링 단계를 반복하는 단계; 기판 및 PCMO 층을 어닐링하는 단계; 상부 전극을 증착시키는 단계; 및 RRAM 장치를 완성하는 단계를 포함한다.
실리콘, 이산화실리콘, 또는 폴리실리콘의 상부 층을 갖는 기판 상에 이리듐이 증착된다. PVD, CVD 또는 MOCVD 에 의해서, 기판 상에 Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl, 또는 TiAlN 의 장벽 층이 약 10 nm 내지 100 nm 의 두께로 형성된다. PVD, CVD 또는 MOCVD 에 의해서, 이리듐 층이 약 50 nm 내지 500 nm 의 두께로 장벽 층 상에 형성된다. 제 1 Pr0.7Ca0.3MnO3 (PCMO) 박막 층이 이리듐 표면 상에 스핀 코팅된다. 이 PCMO 박막을 형성하기 위하여, 아세트산 용매 내에서 Pr(CH3CO2)3·H2O, Ca(CH3CO2 )2·H2O, 또는 Mn(III)(CH3CO2)3·2H2 O 와 같은 다수의 전구체가 사용될 수도 있다. 일단 PCMO 층이 스핀 코팅에 의해서 퇴적되면, 박막 및 기판은 3 단계 프로세스에 따라 베이크되며, 이 경우 제 1 베이킹 단계는 약 50 ℃ 내지 150 ℃ 에서 약 10 초 내지 1 시간 동안 베이킹하는 단계; 제 2 단계는 약 100 ℃ 내지 200 ℃ 의 온도에서 약 10 초 내지 1 시간 동안 베이킹하는 단계; 및 제 3 단계는 약 150 ℃ 내지 300 ℃ 의 온도에서 약 10 초 내지 1 시간 동안 베이킹하는 단계를 포함한다. 위 3 가지 단계에서는, 여러가지 베이킹 온도가 채택되며; 바람직하게는, 제 1 단계에서 제 2 단계로 진행할 때 및 제 2 단계에서 제 3 단계로 진행할 때 온도가 증가된다. 이 3 단계 베이킹 프로세스는, 단일 베이킹 단계 또는 단일 어닐링 단계를 거칠 때보다 더 나은 재료 구조를 제공한다. 베이킹 단계가 완료된 후, 각각의 스핀 코팅 단계 및 베이킹 단계 후의 어닐링 단계에서, 약 400 ℃ 내지 550 ℃ 의 온도에서 약 10 초 내지 1 시간 동안, 박막은 급속 열 처리 (RTP, rapid thermal process) 된다. 수 차례 PCMO 코팅이 증착되고 PCMO 층이 원하는 두께, 일반적으로 약 10 nm 내지 100 nm, 에 도달할 때까지 코팅 - 베이킹 - RTP 프로세스가 반복되며, 이는 통상적으로 약 1 내지 50 회의 스핀코팅 - 베이킹 - RTP 사이클을 필요로 한다.
베이크-후 어닐링 열 처리를 위해서 PCMO 층 및 기판이 RTP 챔버에 약 450 ℃ 내지 550 ℃ 의 온도에서 약 1 분 내지 24 시간 동안 놓여진다. 그 후, PCMO 박막 상에, 백금, 이리듐, 또는 기타 귀금속 층, 또는 산화금속 상부 전극이 증착되며, 섈로우 마스크 또는 드라이 에칭 공정을 사용하여 패턴화된다. 또한, 상부 전극이 증착 및 에칭된 후에 베이크-후 어닐링 단계가 행해질 수도 있다.
도 1 은 이리듐 기판 상에 증착된 PCMO 박막의 저항 변화 특성을 나타낸다. 이 박막은 500 ℃ 에서 각각의 코팅 당 5 분 동안 RTP 사전-어닐링 (pre-anneal) 되었으며, 550 ℃ 에서 15 분 동안 RTP 어닐링되었다. 이 장치에는 3 개의 PCMO 층이 존재한다. 기록 조건은 5 V, 200 ns 이며 리셋 조건은 -3.5 V, 4 us 이다. 기록 저항은 리셋 저항보다 약 10 배 정도 크다.
이상, RRAM 애플리케이션을 위한 Ir 기판 상의 PCMO 박막의 저온 공정을 개시하였다. 다음의 특허청구범위에서 한정된, 본 발명의 범위 내에서 변형과 수정이 이루어질 수도 있다.
저열 처리 온도에서 백금 기판 상에 성장시킨 PCMO 박막은 비결정 또는 다결 정 구조를 보인다. 이러한 PCMO 박막을 포함하는 저항은, 다양한 펄스 폭을 갖는 단일 펄스에 의해 고저항 또는 저저항 상태를 갖도록 역으로 프로그램될 수도 있다.

Claims (13)

  1. RRAM 장치에 사용되는 이리듐 기판 상에 PCMO 박막을 도포하는 방법에 있어서,
    기판을 준비하는 단계;
    상기 기판 상에 장벽 층을 증착시키는 단계;
    상기 장벽 층 상에 이리듐 층을 증착시키는 단계;
    상기 이리듐 층 상에 PCMO 층을 스핀코팅하는 단계;
    3 단계 베이킹 프로세스에 따라 상기 PCMO 층 및 기판을 베이킹하는 단계;
    RTP 챔버에서 상기 기판 및 상기 PCMO 층을 베이크-후 어닐링하는 단계;
    상기 PCMO 층이 원하는 두께가 될 때까지 상기 스핀코팅, 베이킹 및 어닐링 단계를 반복하는 단계;
    상기 기판 및 상기 PCMO 층을 어닐링하는 단계;
    상부 전극을 증착시키는 단계; 및
    상기 RRAM 장치를 완성하는 단계를 포함하고,
    상기 3 단계 베이킹 프로세스에 따라 상기 PCMO 층 및 기판을 베이킹하는 단계는,
    약 50 ℃ 내지 150 ℃ 온도에서 약 10 초 내지 1 시간 동안의 제 1 베이킹 단계;
    약 100 ℃ 내지 200 ℃ 의 온도에서 약 10 초 내지 1 시간 동안의 제 2 베이킹 단계; 및
    약 150 ℃ 내지 300 ℃ 의 온도에서 약 10 초 내지 1 시간 동안의 제 3 베이킹 단계를 포함하는 PCMO 박막 도포 방법.
  2. 제 1 항에 있어서,
    상기 기판을 준비하는 단계는,
    실리콘, 이산화실리콘, 및 폴리실리콘으로 이루어지는 재료들의 군으로부터 취해지는 상부 층을 갖는 실리콘 기판을 준비하는 단계를 포함하는 PCMO 박막 도포 방법.
  3. 제 1 항에 있어서,
    상기 장벽 층을 증착시키는 단계는,
    Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl, 및 TiAlN 으로 이루어지는 재료의 군으로부터 취해지는 장벽 층을 증착시키는 단계를 포함하는 PCMO 박막 도포 방법.
  4. 제 1 항에 있어서,
    상기 스핀코팅하는 단계는,
    아세트산 용매 내에서 Pr(CH3CO2)3·H2O, Ca(CH3CO 2)2·H2O, 및 Mn(III)(CH3CO2)3·2H2O 로 이루어지는 전구체의 군으로부터 취해지는 PCMO 전구체를 선택하는 단계를 포함하는 PCMO 박막 도포 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 RTP 챔버에서 상기 기판 및 상기 PCMO 층을 베이크-후 어닐링하는 단계는,
    약 400 ℃ 내지 550 ℃ 의 온도에서 약 10 초 내지 1 시간 동안 어닐링하는 단계를 포함하는 PCMO 박막 도포 방법.
  7. 제 1 항에 있어서,
    상기 기판 및 PCMO 층을 어닐링하는 단계는,
    약 450 ℃ 내지 550 ℃ 의 온도에서 약 1 분 내지 24 시간 동안 상기 기판 및 상기 PCMO 층을 어닐링하는 단계를 포함하는 PCMO 박막 도포 방법.
  8. RRAM 장치에 사용하기 위한, 이리듐 기판 상에 PCMO 박막을 도포하는 방법으로서,
    기판을 준비하는 단계;
    상기 기판 상에 장벽 층을 증착시키는 단계;
    상기 장벽 층 상에 이리듐 층을 증착시키는 단계;
    상기 이리듐 층 상에 PCMO 층을 스핀코팅하는 단계로서, 아세트산 용매 내에서 Pr(CH3CO2)3·H2O, Ca(CH3CO2)2 ·H2O, 및 Mn(III)(CH3CO2)3·2H2O 로 이루어지는 전구체의 군으로부터 취해지는 PCMO 전구체를 선택하는 단계를 포함하는 단계;
    3 단계 베이킹 프로세스에 따라 상기 PCMO 층 및 기판을 베이킹하는 단계로서, 약 50 ℃ 내지 150 ℃ 의 온도에서 약 10 초 내지 1 시간 동안의 제 1 베이킹 단계, 약 100 ℃ 내지 200 ℃ 의 온도에서 약 10 초 내지 1 시간 동안의 제 2 베이킹 단계, 및 약 150 ℃ 내지 300 ℃ 의 온도에서 약 10 초 내지 1 시간 동안의 제 3 베이킹 단계를 포함하는 단계;
    약 400 ℃ 내지 550 ℃ 의 온도에서 약 10 초 내지 1 시간 동안, RTP 챔버에서 상기 기판 및 상기 PCMO 층을 베이크-후 어닐링하는 단계;
    상기 PCMO 층이 원하는 두께가 될 때까지 상기 스핀코팅, 베이킹 및 어닐링 단계를 반복하는 단계;
    상기 기판 및 상기 PCMO 층을 어닐링하는 단계;
    상부 전극을 증착시키는 단계; 및
    상기 RRAM 장치를 완성하는 단계를 포함하는 PCMO 박막 도포 방법.
  9. 제 8 항에 있어서,
    상기 기판을 준비하는 단계는,
    실리콘, 이산화실리콘 및 폴리실리콘으로 이루어지는 재료의 군으로부터 취 해지는 상부 층을 갖는 실리콘 기판을 준비하는 단계를 포함하는 PCMO 박막 도포 방법.
  10. 제 8 항에 있어서,
    상기 장벽 층을 증착시키는 단계는,
    Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl 및 TiAlN 으로 이루어지는 재료의 군으로부터 취해지는 장벽 층을 증착시키는 단계를 포함하는 PCMO 박막 도포 방법.
  11. 제 8 항에 있어서,
    상기 기판 및 PCMO 층을 어닐링하는 단계는,
    약 450 ℃ 내지 550 ℃ 의 온도에서 약 1 분 내지 24 시간 동안 상기 기판 및 상기 PCMO 층을 어닐링하는 단계를 포함하는 PCMO 박막 도포 방법.
  12. 제 1 항 내지 제 4 항, 및 제 6 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 3 단계 베이킹 프로세스의 각각의 단계에 여러가지 베이킹 온도가 채택되는 PCMO 박막 도포 방법.
  13. 제 12 항에 있어서,
    상기 베이킹 온도는 제 1 단계보다 제 2 단계에서 더 높으며, 제 2 단계보다 제 3 단계에서 더 높은 PCMO 박막 도포 방법.
KR1020040014751A 2003-03-10 2004-03-04 Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정 KR100636588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/384,846 US6911361B2 (en) 2003-03-10 2003-03-10 Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US10/384,846 2003-03-10

Publications (2)

Publication Number Publication Date
KR20040080999A KR20040080999A (ko) 2004-09-20
KR100636588B1 true KR100636588B1 (ko) 2006-10-19

Family

ID=32771559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014751A KR100636588B1 (ko) 2003-03-10 2004-03-04 Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정

Country Status (6)

Country Link
US (1) US6911361B2 (ko)
EP (1) EP1458026B1 (ko)
KR (1) KR100636588B1 (ko)
CN (1) CN1287420C (ko)
DE (1) DE602004017925D1 (ko)
TW (1) TWI280638B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004028225D1 (de) * 2003-03-20 2010-09-02 Microbridge Technologies Inc Verfahren zum thermischen abgleichen eines elektrischen widerstandes in zwei richtungen
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
US6972239B1 (en) * 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
US7029982B1 (en) * 2004-10-21 2006-04-18 Sharp Laboratories Of America, Inc. Method of affecting RRAM characteristics by doping PCMO thin films
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR100622268B1 (ko) * 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
KR100723419B1 (ko) * 2006-02-17 2007-05-30 삼성전자주식회사 불휘발성 메모리소자 및 그 동작방법
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR100785509B1 (ko) * 2006-06-19 2007-12-13 한양대학교 산학협력단 ＲｅＲＡＭ 소자 및 그 제조 방법
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US9249498B2 (en) 2010-06-28 2016-02-02 Micron Technology, Inc. Forming memory using high power impulse magnetron sputtering
US8377718B2 (en) 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US8859382B2 (en) 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
KR20020015048A (ko) * 1999-06-10 2002-02-27 시메트릭스 코포레이션 높은 유전상수 어플리케이션용 금속 옥사이드 박막
US6674109B1 (en) * 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6824814B2 (en) * 2002-05-21 2004-11-30 Sharp Laboratories Of America, Inc. Preparation of LCPMO thin films which have reversible resistance change properties
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application

Also Published As

Publication number Publication date
TW200425415A (en) 2004-11-16
CN1531017A (zh) 2004-09-22
EP1458026A3 (en) 2006-07-26
EP1458026B1 (en) 2008-11-26
CN1287420C (zh) 2006-11-29
US6911361B2 (en) 2005-06-28
DE602004017925D1 (de) 2009-01-08
EP1458026A2 (en) 2004-09-15
TWI280638B (en) 2007-05-01
US20040180507A1 (en) 2004-09-16
KR20040080999A (ko) 2004-09-20

Similar Documents

Publication Publication Date Title
KR100636588B1 (ko) Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정
JP4756570B2 (ja) ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
US7407858B2 (en) Resistance random access memory devices and method of fabrication
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
EP1555693B1 (en) Method to produce a nonvolatile semiconductor memory device
US20070048990A1 (en) Method of buffer layer formation for RRAM thin film deposition
EP1507297B1 (en) Method for obtaining reversible resistance switches in a PCMO thin film deposited on a highly crystallized seed layer
EP1587137A1 (en) Deposition process for non-volatile resistance switching memory
US8749023B2 (en) Resistance-variable memory device and a production method therefor
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
CN109935688B (zh) 相变薄膜结构、相变存储单元及其制备方法及相变存储器
JP2006024901A (ja) Ｒｒａｍ薄膜堆積用の基板表面処理方法
US7098043B2 (en) PCMO spin-coat deposition
KR101227446B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
KR20150130113A (ko) 저항 변화 메모리 및 그 제조 방법
JP2005236236A (ja) ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
KR100785509B1 (ko) ＲｅＲＡＭ 소자 및 그 제조 방법
KR20100084790A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2002343791A (ja) 誘電体薄膜の製造方法並びに強誘電体装置
KR100358063B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
US7101720B2 (en) Mixed noble metal/noble metal oxide bottom electrode for enhanced PGO c-axis nucleation and growth
TW202324732A (zh) 相變化記憶體之全域加熱器
JP2000208727A (ja) 強誘電体メモリデバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee