KR100785509B1

KR100785509B1 - ＲｅＲＡＭ 소자 및 그 제조 방법

Info

Publication number: KR100785509B1
Application number: KR1020060054986A
Authority: KR
Inventors: 홍진표; 도영호; 윤갑수; 정구웅
Original assignee: 한양대학교 산학협력단
Priority date: 2006-06-19
Filing date: 2006-06-19
Publication date: 2007-12-13

Abstract

제조 공정이 간단하고 높은 재현성을 확보할 수 있는 ReRAM 소자 제조 방법과, 이에 의해 제조되어 우수하고 안정된 소자 특성을 나타내는 ReRAM 소자를 제공한다. 본 발명에 따른 ReRAM 소자 제조 방법은, 기판 상에 하부 전극막을 형성하는 단계와; 진공 분위기에서 상기 하부 전극막 상에 산화막을 형성하는 단계와; 진공 분위기에서 상기 산화막 상에 금속막을 형성하는 단계와; 상기 산화막 형성 단계 및 금속막 형성 단계를 교대로 반복 실시하여 원하는 두께의 다층 금속-산화막을 형성하는 단계와; 상기 다층 금속-산화막을 열처리하는 단계와; 상기 다층 금속-산화막 상에 상부 전극막을 형성하는 단계를 포함한다.

비휘발성 메모리, 저항형 메모리, ReRAM, RRAM, 산화막

Description

ＲｅＲＡＭ 소자 및 그 제조 방법{ Resistance Random Access Memory Device and Method for Fabricating the Same}

도 1은 종래기술에 따른 ReRAM 소자의 단면도이다.

도 2는 본 발명의 일 실시형태에 따른 ReRAM 소자의 단면도이다.

도 3은 본 발명의 일 실시형태에 따른 ReRAM 소자의 제조 방법을 설명하기 위한 단면도들이다.

도 4는 실시예와 비교예에 따른 ReRAM 소자의 저항변화 특성을 나타내는 그래프들이다.

도 5는 다른 실시예에 따른 ReRAM 소자의 저항변화 특성을 나타내는 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

11: 기판 12: 하부 전극막

13: 산화막 14: 금속막

15: 다층 금속-산화막 16: 상부 전극막

본 발명은 ReRAM(Resistance Random Access Memory: 저항형 RAM) 소자 및 그 제조방법에 관한 것으로서, 특히 안정된 소자 동작 특성을 나타내는 ReRAM 소자 및 높은 재현성으로 이를 제조하는 방법에 관한 것이다.

모바일 및 디지털 정보통신과 가전 산업의 급속한 발달로 인해, 기존의 전자의 전하제어에 기반을 둔 소자 연구는 한계점에 이를 것으로 전망된다. 기존의 전자 전하소자의 개념이 아닌 새로운 개념의 신기능성 메모리 소자 개발이 요구되고 있다. 특히 주요 정보기기의 메모리의 대용량화 요구를 충족하기 위해, 차세대 대용량 초고속, 초저전력 메모리 소자 개발이 필요하다.

대표적인 비휘발성(non-volatile) 메모리인 플래시 메모리(Flash Memory)의 경우, 데이터의 쓰기 및 지우기 동작을 위해 높은 동작 전압을 필요로 한다. 이로 인해, 65nm 이하로 스케일 다운(scale down)시 메모리 셀들 간의 잡음이 발생하고, 이러한 잡음때문에 스케일 다운에 한계를 갖고 있다. 또한 플래시 메모리는, 저 소비전력에 필요한 저전압 동작시 충분한 소자 동작 마진을 갖기 어렵다.

최근 저항형 RAM(이하, 간단히 ReRAM 이라 함) 소자가, 저전압 동작에서도 충분한 소자 동작 마진을 가질 수 있는 차세대 비휘발성 메모리 소자로서 주목받고 있다. ReRAM은, 박막에 인가되는 특정 전압에 따라 박막의 저항 상태가 급격히 변 화하는 특성을 이용하는 비휘발성 메모리 소자이다. 다른 비휘발성 메모리 소자들은 스케일 다운의 한계(플래시 메모리), 재료의 안정성 문제(FRAM), 느린 속도 및 큰 소비전력(플래시 메모리), 복잡한 공정 및 다층구조와 작은 읽기/쓰기 마진(MRAM) 등의 한계점을 가지고 있다.

이에 반하여, ReRAM은 입력 펄스 인가시 1000배이상의 저항 변화를 수반할 수 있으며(우수한 동작 마진), 10 내지 20 ns 정도의 고속 동작이 가능하며(빠른 속도), 고집적화가 가능하다(소형화, 고집적화). ReRAM 소자의 제조시 기존의 CMOS 공정과 반도체 집적 공정 기술이 이용될 수 있다.

한국 공개특허공보 2005-0017394호(출원인: 샤프 가부시키가이샤, 공개일:2005. 2. 22)에는 ReRAM 소자용 PCMO(Pr_1-XCa_XMnO₃) 박막의 형성방법이 제시되어 있다. 그러나, 이 방법은 스핀 코팅과 어닐링을 포함한 매우 복잡한 공정을 필요로 하며, 산화 오염, 표면 오염의 문제를 갖고 있다.

도 1은 종래 기술에 따른 ReRAM 소자의 개략적 단면도이다. 도 1을 참조하면, ReRAM 소자(10)는 실리콘 기판(1)과, 그 위에 순차 적층된 금속 장벽층(4), 하부 전극(2), ReRAM 소자용 PCMO 박막(3) 및 상부 전극(6)을 포함한다. 여기서 PCMO 박막(3)은 소자 동작시 저항변화를 일으키는 산화박막으로서 양극성 전기 펄스 스 위칭 특성을 갖도록 고-결정화된 상태로 있다.

도 1의 ReRAM 소자(10)를 제조하기 위해서는, 기판 준비 단계, 금속 장벽층 증착 단계, 하부 전극 형성 단계, PCMO층의 스핀 코팅 단계, PCMO 박막의 베이킹 단계, PCMO 박막의 제1 어닐링 단계, 원하는 PCMO 박막 두께를 얻을 때까지 상기 스핀-코팅 - 베이킹 - 제1 어닐링 공정을 반복 시행하는 단계, 제2 어닐링을 통해 고결정화시키는 단계를 시행하므로, 전체 공정이 매우 복잡하다. 또한 주요공정이 대기 상태에서 이루어지므로 산화 오염 및 표면 오염이 발생하기 쉽고, 이러한 오염으로 인해 ReRAM 소자 특성이 악화될 수 있다. PCMO 박막의 고결정성만으로는 소자 동작을 안정화시키기에는 충분하지 않다. 따라서, 이러한 제조 방법으로는 우수한 재현성을 확보하기 어려울 뿐만 아니라 공정상의 한계로 소자 동작의 안정화에 한계를 가져온다.

그러므로, 우수하고 안정된 소자 특성을 나타내는 ReRAM 소자와 함께, 제조 공정이 간단하고 표면 오염의 우려가 없는 ReRAM 소자의 제조 방법이 요구되고 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 제조 공정이 간단하고 높은 재현성을 확보할 수 있는 ReRAM 소자 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 제조 방법에 의해 얻어지는 우수하고 안정된 소자 특성을 나타내는 ReRAM 소자를 제공하는 것이다.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 ReRAM 소자 제조 방법은, 기판 상에 하부 전극막을 형성하는 단계와; 진공 분위기에서 상기 하부 전극막 상에 산화막을 형성하는 단계와; 진공 분위기에서 상기 산화막 상에 금속막을 형성하는 단계와; 상기 산화막 형성 단계 및 금속막 형성 단계를 교대로 반복 실시하여 다층 금속-산화막을 형성하는 단계와; 상기 다층 금속-산화막을 열처리하는 단계와; 상기 다층 금속-산화막 상에 상부 전극막을 형성하는 단계를 포함한다.

바람직하게는, 상기 하부 전극막은 Pt, Au, Al, Cu, Ti 및 이들 중 2이상 5이하의 합금으로 구성되는 그룹으로부터 선택될 수 있다.

바람직하게는, 상기 산화막은 MgO, ZnO, TiO₂, NiO, SiO₂, Nb₂O₅, HfO₂, V₂O₅, PCMO(Pr_1-XCa_XMnO₃), LCMO(La_1-XCa_XMnO₃)로 구성되는 그룹으로부터 선택될 수 있다. 상기 산화막의 두께는 10 내지 100nm인 것이 바람직하다. 더 바람직하게는, 상기 산화막의 두께는 30 내지 70nm이다.

바람직하게는, 상기 금속막은 Co, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu, Ag 및 이들 중 2이상 11이하의 합금으로 구성되는 그룹으로부터 선택될 수 있다. 상기 금속막의 두께는 0.5 내지 30nm인 것이 바람직하다. 더 바람직하게는, 상기 금속막의 두께는 1 내지 7nm이다.

바람직하게는, 상기 다층 금속-산화막의 열처리 단계는, 100 내지 1000℃의 온도에서 1분 내지 24시간 동안 어닐링하는 단계를 포함한다. 더 바람직하게는, 상기 열처리 단계는, 600 내지 900℃의 온도에서 30분 내지 3시간 동안 어닐링하는 단계를 포함한다. 바람직하게는, 상기 어닐링하는 단계는, 산소분위기 또는 진공분위기에서 실시된다.

본 발명에 따른 ReRAM 소자는, 기판과; 상기 기판 상에 형성된 하부 전극막과; 상기 하부 전극막 상에 형성된 다층 금속-산화막과; 상기 다층 금속-산화막 상에 형성된 상부 전극막을 포함한다. 여기서 상기 다층 금속-산화막은 산화막과 그 위에 형성된 금속막이 교대로 반복 적층된 다층 구조로 이루어져 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2는 본 발명의 일 실시형태에 따른 ReRAM 소자의 개략적인 단면도이다. 도 2를 참조하면, ReRAM 소자(50)는 기판(11)과, 상기 기판(11) 상에 순차 적층되어 있는 하부 전극막(12), 다층 금속-산화막(15) 및 패터닝된 상부 전극막(16)을 포함한다. 상기 다층 금속-산화막(15)은 ReRAM 소자(50)의 저항 변화를 통한 프로그래밍을 가능하게 하는 주요부분이다. 이 다층 금속-산화막(15)은, 산화막(13)과 금속막(14)이 2회 이상 교대로 반복 적층됨으로써 형성된 다층 구조를 갖는다.

원하는 두께를 얻을 때까지 산화막(13)과 금속막(14)을 반복 증착함으로써, 상기 다층 금속-산화막(15)을 형성할 수 있다. 다층 금속-산화막(15)을 형성하기 위한 반복 증착 공정 후에는, 금속-산화막(13, 14)을 고결정화시키기 위해 어닐링을 실시한다. 이러한 반복 증착 및 어닐링 공정을 통해, 우수한 저항변화 특성을 갖는 다층 금속-산화막(15)을 얻을 수 있다(도 4의 (a) 및 도 5 참조).

상기 기판(11)으로는 Si 기판, 이산화실리콘 기판 또는 폴리실리콘 기판 등을 사용할 수 있다.

하부 전극막(12)으로는 Pt, Au, Al, Cu, Ti 및 이들 중 2이상의 합금으로 구 성되는 그룹으로부터 선택된 재료를 사용하는 것이 바람직하다.

상기 산화막(13)은 MgO, ZnO, TiO₂, NiO, SiO₂, Nb₂O₅, HfO₂, V₂O₅ 등의 이원산화물 또는 PCMO(Pr_1-XCa_XMnO₃), LCMO(La_1-XCa_XMnO₃) 등의 페로브스카이트계 유전체 산화물로부터 선택될 수 있다. 산화막(13) 재료로서 PCMO 또는 LCMO를 사용할 경우, 조성 x의 범위는 소자의 저항변화 특성을 고려하여, 0.3 ~ 0.5인 것이 바람직하다. 일반적으로는, 이원산화물뿐만 아니라 모든 ReRAM 소자용으로 사용될 수 있는 산화막이 이용 가능하다. 산화막(13)의 두께는 바람직하게는, 10 내지 100nm, 더 바람직하게는, 30 내지 70nm이다.

상기 금속막(14)은 Co, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu, Ag 및 이들 중 2이상의 합금으로 구성되는 그룹으로부터 선택될 수 있다. 상기 금속막의 두께는 바람직하게는, 0.5 내지 30nm, 더 바람직하게는 1 내지 7nm이다. 금속막(14)의 두께 또는 금속막(14)과 산화막(13)의 상대적인 두께 비를 통하여, ReRAM 소자의 저항 변화 특성 및 동작 특성을 조절할 수 있다.

이하, 본 발명에 따른 ReRAM 소자의 제조 방법을 설명한다. 본 발명에 따르면, ReRAM 소자용 산화막과 금속막을 교대 적층하고 이를 어닐링함으로써, 다층 금속-산화막을 얻는다. 산화막과 금속막의 형성 공정은 진공분위기에서 실시됨으로써 종전과 같은 원치않는 산화 오염이나 표면 오염의 문제가 거의 발생하지 않는다. 또한 금속막의 조절로 ReRAM 소자의 동작 특성을 용이하게 조절할 수 있다.

도 3의 (a) 내지 (g)는 본 발명의 일 실시형태에 따른 ReRAM 소자의 제조 방법을 설명하기 위한 단면도들이다.

먼저, 도 3의 (a)를 참조하면, ReRAM 소자용 기판(11)을 준비한다. 이 기판(11)은 통상의 반도체 메모리 소자에 적용되는 것이면 가능하다. 대표적인 예로서 상기 기판(11)으로서 Si 기판을 사용할 수 있으며 그 밖에도 이산화 실리콘 기판, 폴리실리콘 기판 등을 사용할 수 있다.

다음으로, 도 3의 (b)에 도시된 바와 같이, 기판(11) 상에 하부 전극막(12)을 형성한다. 이 하부 전극막 재료로는 Pt, Au, Al, Au, Cu, Ti및 이들 중 2이상의 합금으로 구성되는 그룹으로부터 선택된 1종을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 하부 전극막의 두께는 전극 재료에 따라 다르나, 약 5 내지 500nm인 것이 바람직하다.

그 후, 도 3의 (c)에 도시된 바와 같이, 하부 전극막(12) 상에 산화막(13)을 형성한다. 이 산화막(13)은 예컨대, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PLD(Pulse Laser Deposition), ALD(Atomic Layer Deposition) 등의 증착 방법을 사용하여 형성될 수 있다. 표면 오염 등의 오염 발생을 방지하기 위해 진공 분위기에서 산화막(13)을 증착한다. 바람직하게는, 10^-10 내지 10^-6 torr 정도의 진공상태에서 산화막(13)을 증착하며, 더 바람직하게는 10^-7 torr 이하 압력 정도의 고진공상태에서 산화막(13)을 증착할 수 있다.

산화막(13) 재료로서, MgO, ZnO, TiO₂, NiO, SiO₂, Nb₂O₅, HfO₂, V₂O₅ 등의 이원산화물 또는 PCMO(Pr_1-XCa_XMnO₃), LCMO(La_1-XCa_XMnO₃) 등의 페로브스카이트 물질이 선택될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 산화막(13) 재료로서 PCMO 또는 LCMO를 사용할 경우, 조성 x의 범위는 0.3 ~ 0.5인 것이 바람직하다. 산화막(13)의 두께는 10 내지 100nm가 바람직하며, 더 바람직하게는, 30 내지 70nm이다.

다음으로, 도 3의 (d)에 도시된 바와 같이, 산화막(13) 상에 금속막(14)을 형성한다. 금속막(14)은, Co, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu, Ag 및 이들 중 2이상의 합금으로 구성되는 그룹으로부터 선택될 수 있으나 이에 한정되는 것은 아니다. 금속막(14)은 일반적인 금속 증착 방법에 의해 형성될 수 있다. 원하지 않는 산화 오염이나 표면 오염 등을 방지하기 위해, 대기 상태가 아닌 진공 분위기에서 금속막을 증착한다. 바람직하게는, 10^-10 내지 10^-6 torr 정도의 진공상태에서 금속 막(14)을 증착하며, 더 바람직하게는 10^-7 torr 이하 압력 정도의 고진공상태에서 금속막(14)을 증착할 수 있다. 상기 금속막(14)의 두께는 바람직하게는, 0.5 내지 30nm, 더 바람직하게는 1 내지 7nm이다.

다음으로, 도 3의 (e)에 도시된 바와 같이, 상기한 산화막(13) 형성공정과 금속막(14) 형성공정을 교대로 반복 실시함으로써 다층 금속-산화막(15)을 형성한다. 원하는 다층 금속-산화막(15) 전체의 두께와 목표로 하는 저항 변화 특성을 고려하여 산화막(13)과 금속막(14)의 교대 적층 횟수를 정할 수 있다. 이 교대 반복 적층 공정은 진공분위기에서 실시되며, 특히 공정 챔버 안에 공급되는 공정 가스만을 바꿔줌으로써 인-시츄로 실시될 수도 있다.

다음으로, 도 3의 (f)에 도시된 바와 같이, 상기 반복 교대 적층을 통해 형성된 다층 금속-산화막(15)에 대해 열처리 공정, 즉 어닐링 공정을 실시한다. 상기 어닐링은 100 내지 1000℃의 온도에서 산소분위기 또는 진공분위기에서 1분 내지 24시간 동안 실시한다. 바람직하게는, 박막내 격자들의 재배열에 충분한 열에너지를 전달하기 위하여 상기 어닐링은 600 내지 900℃의 온도에서 30분 내지 3시간 동안 실시한다.

그 후, 도 3의 (g)에 도시된 바와 같이, 열처리된 다층 금속-산화막(15) 상 에 상부 전극용 금속층을 형성하고 이를 패터닝하여 상부 전극막(16)의 패턴을 형성한다. 상부 전극막(16)은 5 내지 500nm의 두께를 갖는 것이 바람직하다. 상부 전극막(16)의 패터닝은 새도우 마스크 또는 드라이 에칭 공정을 통해 실시될 수 있다. 이와 같이 얻어진 구조물에 대해, 필요에 따라 추가적으로 베이킹 처리와 어닐링(post-anealing) 단계를 실시할 수도 있다.

상기 방법에 따라 얻어진 다층 금속-산화막(15)은 비휘발성 메모리 소자인 ReRAM 소자에 적용될 수 있다. 이러한 ReRAM 소자는 저전력을 소모하면서 거의 무한대의 기록/재생 특성을 갖는다. 또한 상기 ReRAM 소자가 PC(개인 컴퓨터)에 적용될 경우, 빠른 리부팅과 대량의 데이터의 안전 보관이 가능하게 된다.

이하, 본 발명의 실시예를 통하여 보다 구체적으로 설명한다.

[실시예1]

하부 전극용 Pt(하부 전극막)이 형성된 기판 상에 50nm의 두께로 MgO 박막(산화막)을 성장하였다. 그 후 MgO박막 상에 스퍼터링을 통하여 Co 박막(금속막)을 1nm의 두께로 형성하였다. 이러한 MgO 박막 형성공정과 Co 박막 형성공정을 3회 반복 실시하여 약 150nm의 두께를 갖는 다층 Co-MgO 박막을 형성하였다. 이 다층 박막에 대하여 진공상태에서 700℃에서 약 30분간 어닐링하였다.

이에 따라 얻어진 다층 Co-Mg 박막(을 갖는 ReRAM)과, 종래 방법에 따른 MgO 단일막(을 갖는 ReRAM)에 대하여 저항변화 특성을 측정하였다. 그 측정 결과가 도 4에 도시되어 있다. 도 4를 참조하면, 기존의 MgO 단일막을 사용한 경우(도 4의(b))에 비교하여, 상기 실시예에 따라 제조된 다층 Co-MgO 박막을 사용한 경우(도 4의 (a))에 세트 전압(set voltage)가 기존 9V에서 4V로 개선되고 리세트 전압(reset voltage)도 3V에서 2V로 개선되었다.

[실시예2]

하부 전극용 Pt(하부 전극막)이 형성된 기판 상에 50nm의 두께로 MgO 박막(산화막)을 성장하였다. 그 후, MgO박막 상에 스퍼터링을 통하여 Co 박막(금속막)을 10nm의 두께로 형성하였다. 이러한 MgO 박막 형성공정과 Co 박막 형성공정을 3회 반복 실시하여 약 180nm의 두께를 갖는 다층 Co-MgO 박막을 형성하였다. 이 다층 박막에 대하여 진공상태에서 800℃에서 약 30분간 어닐링하였다.

이에 따라 얻어진 다층 Co-Mg 박막(을 갖는 ReRAM)에 대하여 저항변화 특성을 측정하였다. 그 측정 결과가 도 5에 도시되어 있다. 도 4의 (a)와 도 5를 비교하여 보면, Co박막을 1nm의 두께로 형성하여 얻은 다층 Co-MgO 박막의 경우에는 이원산화막과 같이 + 전압에서 저항변화가 발생되지만(도 4의 (a) 참조), Co박막을 10nm의 두께로 형성하여 얻은 다층 Co-Mg 박막의 경우에는 페로브스카이트계 저항변화 물질과 같이, + 및 - 전압에서 저항변화가 일어난다(도 5 참조). 이와 같이, 적층되는 Co 박막의 두께와 어닐링 조건에 따라 ReRAM 동작 특성을 조절할 수 있음 을 확인할 수 있다.

상기 실시예1 및 2에서는 금속막으로서 Co를 사용하고 있으나, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu 또는 Ag이 사용될 수도 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

이상 설명한 바와 같이 본 발명에 따르면, 산화막과 금속막의 교대 적층과 어닐링을 통해 다층 금속-산화막 박막을 형성함으로써, 우수하고 안정된 소자 특성을 갖는 ReRAM 소자를 얻을 수 있다. 또한, 본 발명의 ReRAM 소자 제조 방법에 따르면, 제조 공정이 비교적 간단하며, 산화 또는 표면 오염이 거의 발생하지 않기 때문에, 높은 재현성을 확보할 수 있다.

Claims

기판 상에 하부 전극막을 형성하는 단계;

진공 분위기에서 상기 하부 전극막 상에 산화막을 형성하는 단계;

진공 분위기에서 상기 산화막 상에 금속막을 형성하는 단계;

상기 산화막 형성 단계 및 금속막 형성 단계를 교대로 반복 실시하여 다층 금속-산화막을 형성하는 단계;

상기 다층 금속-산화막을 열처리하는 단계; 및

상기 다층 금속-산화막 상에 상부 전극막을 형성하는 단계를 포함하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 하부 전극막은 Pt, Au, Al, Cu, Ti 및 이들 중 2이상 5이하의 합금으로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 산화막은 MgO, ZnO, TiO₂, NiO, SiO₂, Nb₂O₅, HfO₂, V₂O₅, PCMO 및 LCMO로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 산화막의 두께는 10 내지 100nm인 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 산화막의 두께는 30 내지 70nm인 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 금속막은 Co, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu, Ag 및 이들 중 2이상 11이하의 합금으로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 금속막의 두께는 0.5 내지 30nm인 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 금속막의 두께는 1 내지 7nm인 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 다층 금속-산화막의 열처리 단계는, 100 내지 1000℃의 온도에서 1분 내지 24시간 동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 ReRAM 소자 제조 방법.
제1항에 있어서,

상기 열처리 단계는, 600 내지 900℃의 온도에서 30분 내지 3시간 동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 ReRAM 소자 제조 방법.
제9항 또는 제10항에 있어서,

상기 어닐링하는 단계는, 산소분위기 또는 진공분위기에서 실시되는 것을 특징으로 하는 ReRAM 소자 제조 방법.
기판;

상기 기판 상에 형성된 하부 전극막;

상기 하부 전극막 상에 형성된 다층 금속-산화막;

상기 다층 금속-산화막 상에 형성된 상부 전극막을 포함하고,

상기 다층 금속-산화막은 산화막과 그 위에 형성된 금속막이 교대로 반복 적층된 다층 구조로 이루어진 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 산화막은 MgO, ZnO, TiO₂, NiO, SiO₂, Nb₂O₅, HfO₂, V₂O₅, PCMO 및 LCMO로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 산화막의 두께는 10 내지 100nm인 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 산화막의 두께는 30 내지 70nm인 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 금속막은 Co, Al, Ni, Fe, Ta, Ti, Au, Pt, Cr, Cu, Ag 및 이들 중 2이상 11이하의 합금으로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 금속막의 두께는 0.5 내지 30nm인 것을 특징으로 하는 ReRAM 소자.
제12항에 있어서,

상기 금속막의 두께는 1 내지 7nm인 것을 특징으로 하는 ReRAM 소자.