JP2006060232A

JP2006060232A - 不揮発性メモリ素子及びその製造方法

Info

Publication number: JP2006060232A
Application number: JP2005239536A
Authority: JP
Inventors: Shoken Ri; 李　正　賢; Young-Soo Park; 朴　永　洙
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-08-21
Filing date: 2005-08-22
Publication date: 2006-03-02
Also published as: KR20060017699A; EP1628341A2; US20060038221A1; CN1783336A; EP1628341A3; KR100657897B1

Abstract

【課題】低い消費電力で不揮発性メモリ素子として安定した動作特定を有し、Ｉｏｎ／Ｉｏｆｆの大きさが大きく、かつ、多くの動作回数によってＩｏｎ／Ｉｏｆｆの変化の小さい不揮発性メモリ素子を提供する。
【解決手段】伝導性物質よりなる下部電極２１と、下部電極２１上に形成された誘電体層２２と、誘電体層２２上に形成されて反強磁性物質を含む電圧制御層２３と、電圧制御層２３上に形成された、伝導性物質よりなる上部電極２４と、を備える。
【選択図】図２Ａ

Description

本発明は、不揮発性メモリ素子に係り、より詳細には誘電体層の上部に電圧制御層（ｖｏｌｔａｇｅｃｏｎｔｒｏｌｌｅｒ）を形成した不揮発性メモリ素子及びその製造方法を提供することを目的とする。

最近、携帯電話、コンピュータ、ＭＰ３、デジタルカメラ、ＰＤＡなどの電子機器が大衆化されて一般化されるにつれて、小型でありながら、優秀な性能を有する製品に対する需要が爆発的に増加している。このような電子製品が小型化されるためには、必須的に内蔵されるメモリを小型化、集積化することが要求される。誘電物質を情報保存層として使用する誘電体メモリは、コンピュータ、ＭＰ３、デジタルカメラ、ＰＤＡなどに使われる不揮発性メモリである。高集積強誘電体メモリを具現するためには、単位面積当りの強誘電体キャパシタの容量を増加させなければならない。

電源オフ後にも、保存されたデータがそのまま保存される不揮発性メモリ素子の代表的な例が、フラッシュメモリ（ｆｌａｓｈｍｅｍｏｒｙ）素子である。これはＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）とは違って不揮発特性があるが、ＤＲＡＭより動作速度が遅く、集積度が低いという短所がある。現在、多く研究されている不揮発性メモリ素子としてＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などがある。

ＭＲＡＭは、トンネル接合での磁化方向の変化による抵抗値の変化を用いてデータを保存する方式を用いる。ＰＲＡＭは、特定物質の相変化を用いてデータを保存する方式を用いたものである。また、ＦＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）は強誘電体の分極特性を用いたものである。

図１は、従来技術によるキャパシタを含む不揮発性メモリ素子構造体を示す図面である。図１に示すように、下部電極１１上に誘電体層１２及び上部電極１３が順次に形成されている。

ここで、誘電体層１２は、誘電定数の高い物質で形成され、下部電極１１及び上部電極１３は、貴金属などの物質を使用して形成されることが一般的である。このような構造のキャパシタ構造体を用いた不揮発性メモリ素子は誘電体層１２の厚さによる絶縁破壊特性を用いている。すなわち、誘電体層１２の絶縁破壊後に発生した電流経路（ｃｕｒｒｅｎｔｐａｔｈ）の可逆的な変化を用いて不揮発特性を実現させる。

しかし、絶縁破壊特性を用いた不揮発性メモリ素子の場合には、Ｉｏｎ／Ｉｏｆｆの大きさがセンシング可能な程度の大きさにしなければならず、多くの動作回数によってＩｏｎ／Ｉｏｆｆの変化が小さくなければ、不揮発性メモリ素子の信頼性を維持できない。従来の技術では、このような要求条件を完全に充足させ難いという問題点がある。

本発明は、このような従来技術の問題点を解決するために、低い消費電力で不揮発性メモリ素子として安定した動作特定を有し、Ｉｏｎ／Ｉｏｆｆの大きさが大きく、かつ、多くの動作回数によってＩｏｎ／Ｉｏｆｆの変化の小さい不揮発性メモリ素子及びその製造方法を提供することを目的とする。

前記目的を達成するために、本発明に係る不揮発性メモリ素子は、伝導性物質よりなる下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成されて反強磁性物質を含む電圧制御層と、前記電圧制御層上に形成された、伝導性物質よりなる上部電極と、を備える。

前記電圧制御層は、Ｖの酸化物、Ｆｅの酸化物、Ｃｏの酸化物、Ｃｕの酸化物またはＮｉの酸化物のうち少なくともいずれか１つを含むことが好ましい。

前記誘電体層は、ＰＺＴ（チタン酸ジルコン酸鉛）、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２またはＳｉＯ_２のうち少なくともいずれか１つを含むことが好ましい。

前記電圧制御層は、常誘電体物質をさらに含んで形成されていることが好ましい。

また、本発明に係る不揮発性メモリ素子は、半導体基板と、前記半導体基板に形成された第１不純物領域及び第２不純物領域と、前記第１不純物領域及び前記第２不純物領域と接触し、前記半導体基板上に形成されたゲート構造体と、前記第２不純物領域と電気的に連結されて形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成され、反強磁性物質を含む電圧制御層と、前記電圧制御層上に形成された、伝導性物質よりなる上部電極と、を備える。

また、本発明に係る不揮発性メモリ素子の製造方法は、伝導性物質より下部電極を形成するステップと、前記下部電極上に誘電体層を形成するステップと、前記誘電体層上に反強磁性物質を含む電圧制御層を形成するステップと、前記電圧制御層上に伝導性物質よりなる上部電極を形成するステップと、を含む。

本発明によれば、抵抗層の誘電体層の上部に反強磁性体を含む電圧制御層をさらに形成することによって、印加電圧による抵抗値変化を表す特性を用いて非常に小さな消費電力で高いデータ保存密度を有する不揮発性メモリ素子を具現できる。このような構造は、１Ｔ−１Ｒまたは１Ｄ−１Ｒの形で理解され、従来の一般的な半導体メモリ素子の製造工程などに一般的に使われる半導体工程をそのまま利用できて、製造が容易で、かつ高い生産性を実現可能である。

以下、図面を参照して本実施形態に係る不揮発性メモリ素子についてさらに詳細に説明する。
図２Ａは、本実施形態による不揮発性メモリ素子の構造を示す図面である。図２Ａに示すように、本実施形態に係る不揮発性メモリ素子は、伝導性物質よりなる下部電極２１、下部電極２１上に形成された誘電体層２２、誘電体層２２上に反強磁性物質を含めて形成された電圧制御層２３及び電圧制御層２３上に形成された伝導性物質よりなる上部電極２４を含む構造を有している。

下部電極２１と上部電極２４は、通常、不揮発性メモリ素子に使われる伝導性物質を使用でき、例えば、Ａｌ、Ｗ、Ｒｕ、Ｉｒ、Ｐｔ、ＴｉＡｌＮ、Ａｕなどの金属電極を採用でき、Ａｌ、Ｗ、Ｒｕ、Ｉｒ、Ｐｔ、ＴｉＡｌＮ、Ａｕなどを含む金属酸化物電極を採用することもできる。

誘電体層２２は、一般的に不揮発性メモリ素子のキャパシタに使われる誘電性物質を使用できる。誘電体物質としては、例えば、ＰＺＴ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯ_２などがある。誘電体層は、ＰＺＴ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２またはＳｉＯ_２のうち１つまたは複数含んでいてもよい。

誘電体層２２上には、本発明の特徴である電圧制御層２３が形成されている。電圧制御層２３は、酸化物形態の磁性物質を含んで形成させることが望ましい。このとき、使用する磁性物質は反強磁性（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ）特性を有するものであって、Ｖ、Ｆｅ、Ｃｏ、Ｃｕ、Ｎｉなどの酸化物を使用できる。Ｖ、Ｆｅ、Ｃｏ、Ｃｕ、Ｎｉの酸化物は、その酸化状態による反強磁性特性が現れるように調節し、例えば、Ｖ_２Ｏ、Ｖ_２Ｏ_５、ＦｅＯ、ＣｕＯまたはＮｉＯで形成させることが望ましい。電圧制御層２３は、Ｖ、Ｆｅ、Ｃｏ、ＣｕまたはＮｉの酸化物、あるいはＶの酸化物、Ｆｅの酸化物、Ｃｏの酸化物、Ｃｕの酸化物、Ｎｉの酸化物を複数含んで形成される。また、前述したような反強磁性物質に常誘電体物質（ｐａｒａｅｌｅｃｔｒｉｃｍａｔｅｒｉａｌ）を付加して混合した形で電圧制御層２３を形成することが望ましい。

電圧制御層２３は、前述した酸化物のうち、何れか１つの物質でのみ単層で形成させ、あるいは、２つ以上の物質を含む複合酸化物構造で形成してもよい。また、前述した酸化物のうち、何れか１つ以上の物質で形成した単層ではなく、前述した酸化物の何れか１つ以上により形成した層を複数積層した多層を含む複合酸化物構造で形成してもよい。

図２Ａのような構造は、従来の半導体素子の製造工程技術を用いて容易に形成できる。
下部電極２１は、スパッタリング、ＣＶＤまたはＡＬＤのような薄膜蒸着工程によりＡｌ、Ｗ、Ｒｕ、Ｉｒ、ＰｔまたはＡｕのような伝導性物質で形成できる。誘電体層２２は、スパッタリング、ＣＶＤまたはＡＬＤのような工程で下部電極２１上に蒸着して形成し、その他の従来の強誘電体キャパシタの形成工程を利用できる。

電圧制御層２３は、誘電体層２２上にスパッタリング、ＣＶＤ（ＭＯＣＶＤ含む）などのような工程で蒸着して形成する。電圧制御層２３の形成時、反応チャンバ内は、酸素雰囲気で温度を約６００℃前後に保ち、Ｖ、Ｆｅ、Ｃｏ、Ｃｕ、Ｎｉなどの物質を誘電体層２２上に酸化状態で蒸着する。この際、電圧制御層２３の形成後、約１分または２分間ＲＴＡ（Ｒａｐｉｄｔｈｅｒｍａｌａｎｎｅａｌｉｎｇ）工程で後熱処理（ｐｏｓｔａｎｎｅａｌｉｎｇ）をさらに実施できる。上部電極２４は、下部電極２１の工程をそのまま利用して電圧制御層２３上に形成できる。

図２Ｂは、本実施形態に係る不揮発性メモリ素子を採用したトランジスタ構造を示す図面である。これは、一般的な薄膜トランジスタ構造の強誘電体キャパシタを含む不揮発性メモリ素子とほぼ同じ構造である。但し、従来の強誘電体キャパシタの位置に本実施形態に係る電圧制御層２３を含む不揮発性メモリ素子の構造が採用されたものである。

図２Ｂに示すように、トランジスタ構造体は、半導体基板３０、半導体基板３０に形成された第１不純物領域３１ａ及び第２不純物領域３１ｂ、第１不純物領域３１ａと第２不純物領域３１ｂと接触して半導体基板３０上に形成されたゲート構造体よりなる。ゲート構造体は、ゲート絶縁層３２とゲート電極層３３とを備え、第１不純物領域３１ａ、第２不純物領域３１ｂ及びゲート構造体上には絶縁物質３４が蒸着される。

第２不純物領域３１ｂは、絶縁物質３４を貫通して形成された伝導性プラグ３５を通じて下部電極２１と連結されている。そして、その上部に、誘電体層２２、電圧制御層２３及び上部電極２４が順次に形成された構造を有している。このような構造は、従来の半導体素子の製造工程技術を用いて製造でき、特に、電圧制御層２３は、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相蒸着）、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ：原子層蒸着）またはＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：物理気相蒸着）法を用いて形成できる。

以下、本実施形態に係る不揮発性メモリ素子の動作原理及びその特性について図面を参照して詳細に説明する。
図３は、本実施形態に係る不揮発性メモリ素子の動作特性（電圧−抵抗特性）を示すグラフである。この際、使われた試片は下部電極２１としてＲｕを使用し、誘電体層２２には約５ｎｍの厚さのＡｌ_２Ｏ_３を使用した。そして、電圧制御層２３は、約１０ｎｍの厚さにＶ_２Ｏ_５を蒸着して形成し、上部電極２４はＴｉＡｌＮを使用した。本実施形態に係る不揮発性メモリ素子はＲＲＡＭの特性と類似した結果を示す。

図３に示すように、不揮発性メモリ素子に対して上部電極２４及び下部電極２１を通じて電圧を印加すれば、それによって抵抗値が大きく変わることが分かる。さらに詳細に説明すれば、次の通りである。０Ｖから徐々に印加電圧を増加させれば、Ａ領域のＧ２グラフ特性によって抵抗値が変化する。次いで、Ｂ領域に該当する電圧の大きさまで増加させれば、突然抵抗値が大きく変化した現象が表れる（０．７Ｖないし０．８Ｖ）。そして、Ｂ領域に該当する電圧を印加する場合には、Ｇ１グラフに沿って抵抗値が少しずつ減少する結果を得る。

ところで、ここで、特異な現象が観察される。Ｂ領域に該当する電圧を印加し、再び印加電圧を減少させれば、Ｇ１グラフに沿って抵抗値が変化する。ところで、Ｂ領域に該当する電圧より大きい電圧を印加した後、電圧を減少させ続ければ、Ｇ２グラフに沿って抵抗値が変化する特性を示した。

本発明者は印加電圧による電気的特性が変わるか否かを調べ、前述したように反強磁性特性を有するＶ、Ｆｅ、ＣｏまたはＮｉの酸化物の場合、印加電圧を変化させる途中で抵抗値が特異に変わることを発見した。

図４Ａは、本実施形態により製造した不揮発性メモリ素子の電圧−電流特性を示すものであって、上部電極及び下部電極間に電圧（Ｖ）を０Ｖから徐々に増加させて印加して、印加電圧による電流値を測定した結果を示すグラフである。図４Ａは、図３に示した電圧−抵抗座標を電圧−電流座標に変換したものである。

図４Ａに示すように、約０．７Ｖ以下の電圧を印加すると、Ｇ２グラフにより示される電流値が測定され、約０．７Ｖの電圧を印加すると約１０^−２Ａの電流が検出された。しかし、約０．８Ｖ以上の印加電圧では、突然に抵抗が増加して低い（約１０^−３Ａ以下）電流が検出されることが分かる。Ｂ領域の電圧を印加してから、印加電圧を減少させれば、Ａ領域ではＧ２グラフにより示される電流値が測定される。しかし、Ｂ領域より大きい範囲の電圧を印加してから印加電圧を減少させれば、Ａ領域ではＧ１グラフによる電流値が測定される。このような特徴を用いて不揮発性メモリ素子として使用できる。

不揮発性メモリ素子への応用については詳細に説明すれば、高い電流値を示す場合の不揮発性メモリ素子の状態（Ｇ２）を‘１’に指定し、図４ＡのＢ領域より大きい値の電圧を印加してデータを記録する。低い電流値を示す場合の不揮発性メモリ素子の状態Ｇ１を‘０’に指定し、Ｂ領域に該当する電圧を印加してデータを記録する。入力されたデータを再生する場合には、非常に低い電圧、すなわち、Ａ領域に該当する電圧を印加し、電流値を測定して測定電流値によって、‘１’と記録されたか、‘０’と記録されたかを把握する。電流測定は、図２Ｂのような構造で第２不純物領域３１ｂの電流値を読出すことによって、保存されたデータが‘０’か‘１’かが分かる。ここで、‘０’及び‘１’の指定は、選択的なものである。

図４Ｂは、本実施形態に係る不揮発性メモリ素子に対してその信頼性を調べるために約３００回以上のデータ保存及び消去実験を実施した結果を示すグラフである。ここで、測定した不揮発性メモリ素子は、下部電極２１としてＲｕを使用し、誘電体層２２には約５ｎｍの厚さのＡｌ_２Ｏ_３を使用し、電圧制御層２３は約１０ｎｍの厚さにＶ_２Ｏ_５及びＴｉＯ_２を蒸着して形成し、上部電極２４はＴｉＡｌＮを使用したものである。

下部電極２１及び上部電極２４を通じて同じ素子に対してデータ‘１’及びデータ‘０’を記録した。それぞれのデータが記録された状態でＡ領域に該当する電圧を印加して電流を測定した。検出された電流値の結果を示したのが図４Ｂである。図４Ｂに示すように、約３００回以上のデータ入力及び消去を行なった結果、データ‘１’を記録した状態及びデータ‘０’を記録した状態での検出電流値に明確に差が出るので、不揮発性メモリ素子として信頼性あるということが分かる。なお、図４Ｂにおいて、データ‘１’を記録した状態での検出電流値を○で示し、データ‘０’を記録した状態での検出電流値を□で示した。

前記説明で多くの事項が具体的に記載されているが、それらは本発明の範囲を限定するものというよりは、望ましい実施形態の例示として解釈しなければならない。したがって、本発明の範囲は、説明された実施形態によって定まるものではなく、特許請求の範囲に記載された技術的思想により定められなければならない。

本発明は、不揮発性メモリ素子の製造技術分野に好適に適用できる。

従来技術によるキャパシタを含む不揮発性メモリ素子構造体を示す図面である。本実施形態による不揮発性メモリ素子の構造を示す図面である。本実施形態に係る不揮発性メモリ素子を採用したトランジスタ構造を示す図面である。本実施形態に係る不揮発性メモリ素子の動作特性（電圧−抵抗特性）を示すグラフである。本実施形態により製造した不揮発性メモリ素子の電圧−電流特性を示すものであって、上部電極及び下部電極間に電圧（Ｖ）を０Ｖから徐々に増加させて印加して、印加電圧による電流値を測定した結果を示すグラフである。本実施形態に係る不揮発性メモリ素子に対してその信頼性を調べるために約３００回以上のデータ保存及び消去実験を実施した結果を示すグラフである。

符号の説明

２１下部電極
２２誘電体層
２３電圧制御層
２４上部電極
３０半導体基板
３１ａ第１不純物領域
３１ｂ第２不純物領域
３２ゲート絶縁層
３３ゲート電極層
３４絶縁物質
３５伝導性プラグ

Claims

伝導性物質よりなる下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成されて反強磁性物質を含む電圧制御層と、
前記電圧制御層上に形成された、伝導性物質よりなる上部電極と、
を備えることを特徴とする不揮発性メモリ素子。
前記電圧制御層は、Ｖの酸化物、Ｆｅの酸化物、Ｃｏの酸化物、Ｃｕの酸化物またはＮｉの酸化物のうち少なくともいずれか１つを含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
前記誘電体層は、ＰＺＴ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＯ₂またはＳｉＯ₂のうち少なくともいずれか１つを含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
前記電圧制御層は、常誘電体物質をさらに含んで形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
半導体基板と、
前記半導体基板に形成された第１不純物領域及び第２不純物領域と、
前記第１不純物領域及び前記第２不純物領域と接触し、前記半導体基板上に形成されたゲート構造体と、
前記第２不純物領域と電気的に連結されて形成された下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成され、反強磁性物質を含む電圧制御層と、
前記電圧制御層上に形成された、伝導性物質よりなる上部電極と、
を備えることを特徴とする不揮発性メモリ素子。
前記電圧制御層は、Ｖの酸化物、Ｆｅの酸化物、Ｃｏの酸化物、Ｃｕの酸化物またはＮｉの酸化物のうち少なくともいずれか１つを含むことを特徴とする請求項５に記載の不揮発性メモリ素子。
前記誘電体層は、ＰＺＴ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＯ₂またはＳｉＯ₂のうちの少なくともいずれか１つを含むことを特徴とする請求項５に記載の不揮発性メモリ素子。
前記電圧制御層は、常誘電体物質をさらに含んで形成されたことを特徴とする請求項５に記載の不揮発性メモリ素子。
伝導性物質より下部電極を形成するステップと、
前記下部電極上に誘電体層を形成するステップと、
前記誘電体層上に反強磁性物質を含む電圧制御層を形成するステップと、
前記電圧制御層上に伝導性物質よりなる上部電極を形成するステップと、
を含むことを特徴とする不揮発性メモリ素子の製造方法。
前記電圧制御層は、Ｖの酸化物、Ｆｅの酸化物、Ｃｏの酸化物、Ｃｕの酸化物またはＮｉの酸化物のうち少なくともいずれか１つを含むことを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
前記誘電体層は、ＰＺＴ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅、ＴｉＯ₂またはＳｉＯ₂のうち少なくともいずれか１つを含むことを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
前記電圧制御層は、常誘電体物質をさらに含んで形成することを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。