KR101152437B1 - 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 - Google Patents

버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 Download PDF

Info

Publication number
KR101152437B1
KR101152437B1 KR1020100085548A KR20100085548A KR101152437B1 KR 101152437 B1 KR101152437 B1 KR 101152437B1 KR 1020100085548 A KR1020100085548 A KR 1020100085548A KR 20100085548 A KR20100085548 A KR 20100085548A KR 101152437 B1 KR101152437 B1 KR 101152437B1
Authority
KR
South Korea
Prior art keywords
resistance change
oxide
buffer layer
lower electrode
layer
Prior art date
Application number
KR1020100085548A
Other languages
English (en)
Other versions
KR20120022218A (ko
Inventor
홍진표
곽준식
배윤철
이아람
이준석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100085548A priority Critical patent/KR101152437B1/ko
Publication of KR20120022218A publication Critical patent/KR20120022218A/ko
Application granted granted Critical
Publication of KR101152437B1 publication Critical patent/KR101152437B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 변화층의 상부 또는 하부에 개재된 버퍼층을 가지는 저항변화 메모리 및 그 제조방법이 개시된다. 저항 변화층과 전극 사이에 배치되는 버퍼층은 포밍 및 set 동작시, 필라멘트 형성의 원인이 되는 산소이온의 이동을 조절한다. 이를 통해 필라멘트의 전류용량은 조절된다. 특히, 버퍼층의 전극 표면상에서의 증착 또는 전극표면의 개질을 통해 옥시나이트라이드를 포함한다.

Description

버퍼층을 가지는 저항변화 메모리 및 이의 제조방법{ReRAM of having Buffer Layer and Method of fabricating the same}
본 발명은 비휘발성 메모리 소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 버퍼층이 개재된 저항변화 메모리 소자 및 이의 제조방법에 관한 것이다.
최근, 디지털 정보통신 및 가전산업의 발달로 인해 기존의 전하 제어를 기반으로 한 소자의 연구는 한계점에 이른 것으로 알려지고 있다. 이러한 한계점을 극복하기 위해 상변화 및 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 진행되고 있다. 연구가 진행되는 새로운 메모리 소자들의 정보저장방식은 물질의 상태변화를 유도하여 물질 자체가 가지는 저항을 변화시키는 원리를 이용한다.
비휘발성 메모리의 대표소자인 플래시 메모리의 경우, 데이터의 프로그램 및 소거 동작을 위해 높은 동작전압이 요구된다. 따라서, 45nm 이하의 선폭으로 스케일 다운(scale down)시, 인접하는 셀들 사이의 간섭으로 인해 오동작의 발생할 수 있으며, 느린 동작속도 및 과도한 소비전력이 문제가 되고 있다.
다른 비휘발성 메모리인 MRAM(Magnetic RAM)은 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 작은 마진으로 인해 상용화에 일정한 문제가 있다. 따라서, 이들을 대체할 수 있는 차세대 비휘발성 메모리 소자의 개발은 필수적인 연구분야라 할 수 있다.
ReRAM 소자는 박막에 상/하부 전극이 배치되고, 상/하부 전극 사이에 산화물 박막 재질의 저항변화층이 포함되는 구조를 가진다. 메모리 동작은 저항변화층에 인가되는 전압에 따라 저항변화층의 저항 상태가 변화되는 현상을 이용하여 구현된다. ReRAM은 이론적으로 무한대의 기록 및 재생에 따른 열화가 없고, 고속 동작이 가능하며, 비휘발성의 특징을 가진다. 따라서, 데이터의 안정성 측면에서 다른 종류의 메모리 소자에 비해 탁월한 잇점을 가진다. 또한, 입력펄스 인가시, 1000배 이상의 저항변화에 10ns 내지 20ns 정도의 고속동작이 가능하다. 상기 ReRAM 소자의 저항변화층은 제조공정상 단일막 구조를 갖는 경우가 대부분이므로 고집적화 및 고속화가 가능하고, 기존의 CMOS 공정과 집적공정 기술의 적용히 가능하다는 장점을 가진다. 상기 저항변화층의 재질로는 주로 이원계 산화물 또는 페로브스카이트 산화물이 이용된다.
대한민국 공개특허 제2006-83368호는 저항변화층으로 조성비가 서로 다른 금속산화물이 포함된 다층막을 이용하는 ReRAM을 개시한다. 상기 금속산화물로는 ZrOx, NiOx, HfOx, TiOx, Ta2Ox, Al2Ox, La2Ox, Nb2Ox, SrTiOx, Cr 도핑된 SrTiOx 또는 Cr 도핑된 SrZrOx(x는 1.5~1.9)가 이용된다.
통상적으로 이원계 산화물 ReRAM 소자는 초기에 소정의 전압이 인가되는 과정(Electroforming: 이하 ‘포밍’)을 거치면 이원계 산화물 내부에 전도성 필라멘트가 형성되며, 이후에 전압조절을 통해 파괴 및 재생성(reset/set)의 과정을 겪게 된다. 이를 통해 이원계 산화물 내부의 필라멘트를 흐르는 전류는 제어되고 비휘발성 메모리 소자로서의 동작이 이루어진다.
기존의 ReRAM 소자의 경우, 포밍 및 set 과정에서 형성되는 필라멘트의 크기가 균일하지 않아 과도한 전류용량을 가지는 필라멘트가 형성되기도 한다. 이렇게 형성된 필라멘트는 reset 동작시 필요한 전류밀도가 증가하게 되고, 소자 구현시 구동전력을 증가시키는 원인이 된다.
따라서, ReRAM 소자가 고집적 비휘발성 메모리에 실용화되기 위해서는 제작공정이 간소하고, 낮은 동작전압을 통해 다양한 저항 상태를 구현할 수 있으며, 적은 소모전력을 가져야할 것이 요청된다.
상술한 문제점을 해결하기 위한 본 발명의 제1 목적은 포밍 및 set 스위칭 동작시 산화물 내부에 형성되는 필라멘트의 전류용량을 제어하여 낮은 전류밀도로 균일한 스위칭 특성을 가지는 저항변화 메모리를 제공하는데 있다.
또한, 본 발명의 제2 목적은 상기 제1 목적을 달성하기 위한 저항변화 메모리의 제조방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위해 본 발명은, 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성된 저항 변화층; 상기 저항 변화층 상에 형성된 상부 전극; 및 상기 저항 변화층과 상기 2개의 전극들 사이에 배치되는 버퍼층을 포함하는 저항변화 메모리를 제공한다.
상기 제2 목적을 달성하기 위해 본 발명은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극에 대한 열산화 공정을 통해 버퍼층을 형성하는 단계; 상기 버퍼층 상에 저항 변화층을 형성하는 단계; 및 상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함하는 저항변화 메모리의 제조방법을 제공한다.
상술한 본 발명에 따르면, 상부 또는 하부 전극과 산화물 박막 사이에 버퍼층이 삽입된다. 버퍼층이 개재된 저항변화 메모리는 포밍 및 set 동작시에 필라멘트 형성의 원인이 되는 산소이온의 이동을 제한한다. 이를 통해 저항변화층 상부 또는 하부에 배치된 버퍼층의 두께 조절을 통해 형성되는 필라멘트의 전류용량은 제어된다. 따라서, 소자의 동작전력의 감소 및 안정적인 스위칭 특성을 확보할 수 있다.
도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 저항변화 메모리를 도시한 단면도들이다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 저항변화 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 바람직한 실시예에 의해 제조된 저항변화 메모리 소자의 전압-전류 특성을 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 저항변화 메모리를 도시한 단면도들이다.
먼저, 도 1을 참조하면, 저항변화 메모리는 기판(100), 하부 전극(110), 상기 하부 전극(110) 상에 위치한 버퍼층(120), 상기 버퍼층(120) 상에 위치한 저항 변화층(130) 및 상기 저항 변화층(130) 상에 위치한 상부 전극(140)을 가진다.
상기 기판(100)은 통상의 반도체 메모리 소자에 적용되는 것이라면 어느 것이나 사용가능하며, 특별히 한정되지 않는다. 대표적으로 사용가능한 기판(100)으로는 Si, SiO2, Si/SiO2 다층기판 또는 폴리실리콘 기판 등이 있을 것이다.
하부 전극(110)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극 물질로 구성될 수 있으며, 전극 물질의 재질에 따라 20nm 내지 500nm의 두께로 형성될 수 있다.
또한, 상기 저항 변화층(130)은 Ti 산화물, Mg 산화물, Ni 산화물, Ce 산화물, Zn 산화물, Hf 산화물, Co 산화물, Ta 산화물, Al 산화물, La 산화물, Nb 산화물, SrTi 산화물, Cr 도핑된 SrTi 산화물 및 Cr 도핑된 SrZr 산화물로 이루어진 군에서 선택된 적어도 어느 하나가 사용될 수 있다.
포밍 및 set 과정에서 산소 이온의 제한을 위한 버퍼층(120)의 두께는 5nm 내지 15nm 이며, 바람직하기로는 5nm 내지 10nm의 두께를 가질 수 있다. 만일, 상기 버퍼층(120)의 두께가 5nm 미만이면 동작전류의 감소현상이 나타나지 않으며, 두께가 10nm를 상회하면 동작전압의 과도한 증가에 따른 동작불량의 문제가 발생한다. 상기 버퍼층(120)은 TiON, TaON, CoON 및 WON으로 이루어진 군으로부터 선택된 적어도 어느 하나를 가진다. 즉, 상기 버퍼층은(120)은 옥시나이트라이드(oxynitride)로 구성됨이 바람직하다.
또한, 본 발명에서 상기 저항 변화층(130)을 구성하는 산화막은 각기 다른 산소 조성비를 통해 메모리 소자의 셋 및 리셋 상태로 변경될 수 있다. 상기 저항 변화층(130)을 구형하는 산화막들은 TiO2로 구성됨이 바람직하다. 저항 변화층(130)을 구성하는 TiO2의 두께는 15nm 내지 100nm이며, 바람직하기로는 15nm 내지 50nm의 두께를 가질 수 있다. 만일 상기 저항 변화층(130)의 두께가 15nm 미만이면 과도한 포밍현상으로 인해 필요이상의 필라멘트가 형성된다. 또한, 상기 저항 변화층(130)의 두께가 50nm를 상회하는 경우, 동작전압이 증가하여 소모전력의 증가를 유발한다.
상기 상부 전극(140)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극 물질에서 선택된 적어도 어느 하나일 수 있다. 또한, 상부 전극(140)의 두께는 20nm 내지 500nm의 두께로 형성함이 바람직하다. 상술한 상부 전극(140)은 쉐도우 마스크 또는 포토리소그래피를 이용한 건식 식각 공정을 통해 미세 패턴화된 구조로 형성된다.
도 2를 참조하면, 버퍼층(120)은 저항 변화층(130)과 상부 전극(140) 사이에 형성된다. 즉, 상기 도 1과 비교할 때, 기판(100), 하부 전극(110), 저항 변화층(130), 버퍼층(120) 및 상부 전극(140)의 재질은 상기 도 1에서 설명된 바와 동일하다. 다만, 버퍼층(120)은 저항 변화층(130)과 상부 전극(140) 사이에 개재된다. 즉, 버퍼층(120)이 개재되는 위치를 제외하고, 상기 도 1에 설명된 바와 동일하다.
즉, 상기 도 1 및 상기 도 2에서 버퍼층(120)은 저항 변화층(130)과 전극(110, 140) 사이에 배치된다. 상술한 2개의 도면에 도시된 바처럼, 버퍼층(120)은 저항 변화층(130)의 상부 또는 하부에 선택적으로 배치될 수 있으며, 저항 변화층(130)의 상부 및 하부에 동시에 배치될 수도 있다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 저항변화 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100) 상에 하부 전극(110)이 형성된다.
상기 하부 전극(110)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극물질에서 선택된 적어도 어느 하나를 이용하여 통상의 증착 방법을 통해 형성된다.
상기 증착 방법은 물리적 기상 증착법(physical vapor deposition), 화학적 기상 증착법(chemical vapor deposition), 펄스 레이저 증착법(pulsed laser deposition), 열 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition) 또는 분자석 에피택시 증착법(molecular beam epitaxy)이 가능하며, 이 중 바람직하기로는 스퍼터링을 이용할 수 있다.
도 4를 참조하면, 하부 전극(110) 상에 버퍼층(120)이 형성된다. 상기 버퍼층(120)은 TiON, TaON, CoON 및 WON으로 이루어진 군으로부터 선택된 적어도 어느 하나일 수 있으며, 상기 하부 전극(110)의 형성과 같은 통상의 증착 방법 또는 열산화 공정을 이용하여 형성된다. 바람직하기로는 상기 버퍼층(120)은 TiON을 가진다. 특히, 상기 버퍼층이 열산화 공정을 통해 형성된 경우, 버퍼층(120)은 하부 전극의 표면개질을 통해 형성된다. 즉, 열산화에 따른 옥시나이트라이드(oxynitride)로 버퍼층이 형성될 수 있다.
상술한 과정을 통해 형성된 버퍼층(120)은 초기 상태에서의 포밍과 반복적인 스위칭 set 과정에서 필라멘트가 형성될 때, 산소 이온의 이동을 방해하여 과도한 전류밀도 용량을 가지는 필라멘트의 과도한 형성을 제한한다.
도 5를 참조하면, 상기 버퍼층(120) 상부는 저항 변화층(130)이 형성된다. 상기 저항 변화층(130)의 형성은 하부 전극(110)의 형성과 동일한 방법으로 형성되거나, 하부 전극(110)의 형성법들 중 선택된 1종의 방법으로 형성된다. 상기 저항 변화층(130)은 Ti 산화물, Mg 산화물, Ni 산화물, Ce 산화물, Zn 산화물, Hf 산화물, Co 산화물, Ta 산화물, Al 산화물, La 산화물, Nb 산화물, SrTi 산화물, Cr 도핑된 SrTi 산화물 또는 Cr 도핑된 SrZr 산화물을 가진다. 상기 저항 변화층(130)은 15nm 내지 50nm의 두께를 가지는 TiO2로 형성됨이 바람직하다.
도 6을 참조하면, 저항 변화층(130) 상부에 상부 전극(140)이 형성된다.
상기 상부 전극(140)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 하나의 물질, 또는 TiN 또는 WN을 포함하는 질화물 전극 물질을 가질 수 있으며, 쉐도우 마스크 또는 포토리소그래피를 이용한 미세 건식 식각 공정에 의해 패턴으로 형성된다.
또한, 상기 상부 전극(140)의 형성은 기 언급된 하부 전극(110)에서 제시된 증착법을 이용하여 달성될 수 있다. 상술한 단계를 거쳐 형성된 저항변화 메모리 소자는 필요에 따라 베이킹 처리 또는 어닐링 처리가 추가적으로 수행될 수 있다.
도 7은 본 발명의 바람직한 실시예에 의해 제조된 저항변화 메모리 소자의 전압-전류 특성을 도시한 그래프이다.
도 7을 참조하면, SiO2 기판 상에 하부 전극이 형성된다. 상기 하부 전극은 TiN으로 구성되며, 그 두께는 100nm로 설정된다. 이어서 상기 하부 전극에 대한 열산화 공정을 통해 TiON을 포함하는 버퍼층을 형성한다. 상기 버퍼층의 두께는 약 5nm 이다. 상기 버퍼층의 형성을 위한 열산화 공정은 대기압 분위기에서 900℃의 온도로 약 5분 동안 실시된다.
계속해서 열산화 공정을 통해 형성된 TiON 버퍼층 상부에 저항 변화층이 형성된다. 상기 저항 변화층은 TiO2로 구성되며, 그 두께는 50nm로 설정된다.
이어서, 저항 변화층의 상부에는 패터닝된 상부 전극이 형성된다. 상부 전극의 두께는 100nm로 설정되며, TiN으로 구성된다.
상기 도 7에서 저항변화 메모리 소자를 음전압(-1.5V ~ -2V)에서 출발하여 양전압(1.5V ~ -2V)까지 서서히 단계별로 인가하거나, 양전압(1.5V ~ 1.8V)에서 출발하여 음전압(-1.5V ~ -2V)까지 서서히 단계별로 인가한다.
먼저, △로 표시된 그래프는 버퍼층이 없는 저항변화 메모리 소자의 전압전류 특성을 나타낸다. 상기 버퍼층이 없는 소자는 상술한 저항변화 메모리의 구성에서 하부 전극에 대한 열산화 공정이 수행되지 않은 소자를 지칭한다.
버퍼층이 없는 저항변화 메모리 소자를 -2V에서 +1.5V까지 인가하였을 때의 전류특성은 △로 표시된다. 초기 상태의 고저항 상태를 가지는 소자에 0V에서 1.5V의 전압을 인가하면, 1.5V에서 고저항 상태에서 저저항 상태로 변화된다. 또한, 1.5V에서 -2V까지 전압을 변경시키면 약 -1.8V 부근에서 저저항 상태로 변경되며, 최종적으로 -2V에서는 초기의 고저항 상태로 변경된다. 이를 통하여 음전압 및 양전압의 특성 전압의 인가에 의해 저항 변화층의 저항 상태는 변화함을 확인할 수 있다. 이때 스위칭 동작시 전류의 최대값은 약 20mA 정도로 나타난다.
○로 표시된 그래프는 상술한 바대로 5nm의 TiON 버퍼층이 개재된 저항변화 메모리 소자의 전압전류 특성을 나타낸다. 상기 저항변화 메모리 소자는 1.8V에서 -1.5V까지 전압이 인가되고 그 특성이 측정된다. 초기 상태인 고저항 상태에 0V에서 -1.5V의 음전압을 인가하면 -1.2V에서 고저항으로부터 저저항 상태로 변화된다. 다시, -1.5V에서 1.8V까지 양전압을 인가하면 약 1.5V 부근에서 높은 저항상태로 변화하며, 최종적으로 1.8V에서는 초기의 고저항 상태로 변경된다. 이때 스위칭 동작시 나타나는 전류의 최대값은 2mA 내지 3mA이다. 따라서, 버퍼층이 삽입된 저항변화 메모리 소자는 버퍼층이 없는 경우보다 약 1/10 정도의 전류로도 스위칭 동작이 가능하다는 것을 알 수 있다.
상술한 본 발명에 따른 저항변화 메모리 소자의 제조는 하부 전극, 상부 전극 및 삽입된 버퍼층과 저항 변화층을 연속적인 공정을 통해 형성하므로 공정이 단순화되는 잇점이 있다. 또한, 버퍼층은 TiN 또는 WN을 하부 전극으로 사용하는 경우, 추가적인 증착없이 하부 전극 제조후, 산소 분위기에서 열처리하는 열산화법을 이용하여 제작이 가능하다. 이를 통해 공정의 단순화는 심화될 수 있다. 또한, 본 발명에 따른 저항변화 메모리 소자는 버퍼층의 삽입으로 인해 스위칭 동작시 소모되는 전류량이 1/10 이하로 감소한다. 또한, 버퍼층의 삽입을 통해 종래의 TiO2 단독으로 구성된 막질에 비해 set/reset 전압 특성이 안정되는 잇점이 있다.
100 : 기판 110 : 하부 전극
120 : 버퍼층 130 : 저항 변화층
140 : 상부 전극

Claims (9)

  1. 기판;
    상기 기판 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성된 저항 변화층;
    상기 저항 변화층 상에 형성된 상부 전극; 및
    상기 저항 변화층과 상기 하부 전극 사이에 배치되는 버퍼층을 포함하고,
    상기 버퍼층은 TiON, TaON, CoON 또는 WON을 포함하는 것을 특징으로 하는 저항변화 메모리.
  2. 제1항에 있어서, 상기 버퍼층은 상기 하부 전극에 대한 열산화 공정을 통해 형성되는 것을 특징으로 하는 저항변화 메모리.
  3. 기판;
    상기 기판 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성된 저항 변화층;
    상기 저항 변화층 상에 형성된 상부 전극; 및
    상기 저항 변화층과 상기 상부 전극 사이에 배치되는 버퍼층을 포함하고,
    상기 버퍼층은 TiON, TaON, CoON 또는 WON을 포함하는 것을 특징으로 하는 저항변화 메모리.
  4. 제1항 또는 제3항에 있어서, 상기 하부 전극은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 어느 하나 또는 TiN 또는 WN을 포함하는 질화물 전극물질을 포함하는 것을 특징으로 하는 저항변화 메모리.
  5. 삭제
  6. 제1항 또는 제3항에 있어서, 상기 저항변화층은 Ti 산화물, Mg 산화물, Ni 산화물, Ce 산화물, Zn 산화물, Hf 산화물, Co 산화물, Ta 산화물, Al 산화물, La 산화물, Nb 산화물, SrTi 산화물, Cr 도핑된 SrTi 산화물 또는 Cr 도핑된 SrZr 산화물을 포함하는 것을 특징으로 하는 저항변화 메모리.
  7. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극에 대한 열산화 공정을 통해 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 저항 변화층을 형성하는 단계; 및
    상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 열산화 공정은,
    질화물 전극물질을 포함하는 상기 하부 전극의 표면을 개질하여 옥시나이트라이드를 형성하는 것을 특징으로 하는 저항변화 메모리의 제조방법.
  8. 삭제
  9. 제7항에 있어서, 상기 옥시나이트라이드는 TiON, TaON, CoON 또는 WON을 포함하는 것을 특징으로 하는 저항변화 메모리의 제조방법.
KR1020100085548A 2010-09-01 2010-09-01 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 KR101152437B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100085548A KR101152437B1 (ko) 2010-09-01 2010-09-01 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100085548A KR101152437B1 (ko) 2010-09-01 2010-09-01 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120022218A KR20120022218A (ko) 2012-03-12
KR101152437B1 true KR101152437B1 (ko) 2012-06-01

Family

ID=46130386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100085548A KR101152437B1 (ko) 2010-09-01 2010-09-01 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101152437B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101929941B1 (ko) 2012-08-10 2018-12-18 삼성전자 주식회사 저항 변화 물질 소자 및 이를 적용한 디바이스
TWI508341B (zh) * 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
CN105024011B (zh) * 2014-04-18 2018-05-08 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN105789207A (zh) * 2014-12-22 2016-07-20 旺宏电子股份有限公司 具有含氧控制层的存储装置及其制造方法

Also Published As

Publication number Publication date
KR20120022218A (ko) 2012-03-12

Similar Documents

Publication Publication Date Title
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
EP1686624B1 (en) Method of fabricating a nonvolatile memory device made of electric resistance material
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100622268B1 (ko) ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
KR100982424B1 (ko) 저항 메모리 소자의 제조 방법
TWI406395B (zh) 記憶體及其製造方法
KR101257365B1 (ko) 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
US7400027B2 (en) Nonvolatile memory device having two or more resistance elements and methods of forming and using the same
US20090020740A1 (en) Resistive memory structure with buffer layer
KR101105981B1 (ko) 저항변화 메모리 소자 및 이의 제조방법
JP2008022007A (ja) 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法
JP2009033160A (ja) 転移金属酸化膜を有する半導体素子及びその製造方法
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
US20080185687A1 (en) Memory device and method for fabricating the same
JP2018538701A5 (ko)
US11825755B2 (en) Non-volatile memory device and method of fabricating the same
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
KR20120059195A (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리
KR101123736B1 (ko) 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법
KR100785509B1 (ko) ＲｅＲＡＭ 소자 및 그 제조 방법
KR20100084790A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR101285903B1 (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
TWI310237B (en) Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
KR101787751B1 (ko) 오믹 접합층을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 8