KR101105981B1 - 저항변화 메모리 소자 및 이의 제조방법 - Google Patents
저항변화 메모리 소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101105981B1 KR101105981B1 KR1020090037123A KR20090037123A KR101105981B1 KR 101105981 B1 KR101105981 B1 KR 101105981B1 KR 1020090037123 A KR1020090037123 A KR 1020090037123A KR 20090037123 A KR20090037123 A KR 20090037123A KR 101105981 B1 KR101105981 B1 KR 101105981B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- tio
- oxide
- oxygen
- change layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000008859 change Effects 0.000 claims abstract description 72
- 239000000203 mixture Substances 0.000 claims abstract description 37
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 92
- 230000008569 process Effects 0.000 description 19
- 239000007772 electrode material Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 241000877463 Lanio Species 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 메모리 소자인 ReRAM 및 이의 제조방법이 개시된다. 인가되는 펄스에 따라 저항 상태의 변화를 수행하는 저항 변화층은 3 층의 산화막들의 적층구조를 가진다. 각각의 산화막들은 인접한 산화막과 동종의 산화막들로 구성되지만, 인접한 산화막들은 상화간에 서로 다른 산소의 조성비를 가진다.
저항 변화, ReRAM, 비휘발성 메모리
Description
본 발명은 비휘발성 메모리에 관한 것으로, 더욱 상세하게는 ReRAM 소자 및 이의 제조방법에 관한 것이다.
최근, 디지털 정보통신 및 가전 산업의 발달로 인하여 기존의 DRAM 또는 플래시 메모리로 대표되는 전하의 제어를 기초로한 소자의 연구는 한계점에 이를 것으로 전망되고 있다. 이러한 한계점을 극복하기 위하여 상변화, 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 진행되고 있다. 연구가 진행되는 새로운 메모리 소자들의 정보저장방식은 물질의 상태 변화를 유도하여 물질 자체가 가지는 저항을 변화시키는 원리를 사용한다.
비휘발성 메모리의 대표소자인 플래시 메모리의 경우에는 데이터의 프로그램 및 소거 동작에서 높은 동작전압이 요구된다. 따라서, 65nm 이하로 스케일 다운(scale down)시, 이웃하는 셀들 사이의 간섭으로 인해 일정한 한계가 노정되며, 느린 동작 속도 및 큰 소비전력이 여전히 문제가 되고 있다.
새롭게 연구되는 FeRAM(Ferro-electric RAM)은 재료의 안정성에 문제가 있으 며, MRAM(Magnetic RAM)은 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 마진이 작다는 한계가 있다. 따라서, 이들을 대체할 수 있는 차세대 비휘발성 메모리 기술의 개발은 필수적인 핵심 연구 분야라 할 수 있다.
저항 변화 메모리(resistive random access memory : 이하 ‘ReRAM'이라 함)는 박막에 인가되는 전압에 따라 박막의 저항 상태가 변화하는 현상을 이용하여 메모리의 동작을 구현한다. ReRAM은 이론적으로 무한대의 기록 및 재생에 따른 열화가 없고, 고온 동작이 가능하며, 비휘발성의 특성을 가지고, 데이터의 안정성 등에서 탁월한 잇점을 가진다. 또한, 입력 펄스 인가시, 1000배 이상의 저항 변화에 10 내지 20 ns 정도의 고속 동작이 가능하다.
상기 ReRAM 소자의 저항변화층은 제조공정상 단일막 구조를 갖는 경우가 대부분이므로 고집적화 및 고속화가 가능할 뿐 아이라 기존의 CMOS 공정과 집적 공정 기술이 적용가능하다는 장점을 가진다. 상기 저항변화층의 재질로는 산화물(oxide)이 사용되고 있으며, 구체적으로는 이원 산화물 또는 페로브스카이트 산화물이 사용된다. 최근에는 페로브스카이트 산화물에 금속을 도핑하여 사용하기도 한다.
대한민국 공개특허 제2006-83368호는 저항변화층으로 조성비가 서로 다른 금속 산화물을 포함하는 다층막을 사용하는 ReRAM에 대해 개시하고 있다. 상기 금속 산화물로는 ZrOx, NiOx, HfOx, TiOx, Ta2Ox, Al2Ox, La2Ox, Nb2Ox, SrTiOx, Cr-도핑된 SrTiOx, 또는 Cr-도핑된 SrZrOx (이때 x는 1.5∼1.9)를 사용하고 있다.
대한민국 공개특허 제2006-106035호는 저항층으로 Cr이 도핑된 SrZr3의 페로 브스카이트 산화물을 포함하는 ReRAM 소자를 개시하고 있다.
또한, 대한민국 공개특허 제2004-63600호는 Ir 기판 상에 Ta, TaN, Ti, TiN, TaAlN, TiSiN, TaSiN, TiAl 또는 TiAlN의 장벽층을 형성하고, 상기 장벽층 상에 저항층으로 Pr0 .7Ca0 .3MnO3(이하 ‘PCMO’라 한다) 박막을 형성하는 ReRAM 소자를 언급하고 있다. 상기 ReRAM 소자는 여러 번의 PCMO 층이 원하는 두께가 될 때까지 코팅, 베이킹 및 어닐링 공정을 반복하고 있어 전체 공정이 매우 복잡하다. 또한, 주요 공정이 대기 상태에서 이루어지므로 산화 및 표면 오염으로 인해 ReRAM 특성에 영향으로 줄 수 있으며, 박막의 안정화에 한계를 가지게 되며, 더우기 상기 발명들과 같이 제작된 ReRAM용 산화물 박막내 점결함 구조의 안정성의 제어의 한계로 인한 동작 전압 및 저항 상태의 불안정성으로 인하여 우수한 재현성을 확보하기 어려울 뿐만 아니라, 공정상의 한계로 소자 동작의 안정화에 한계를 가져오게 된다.
따라서, 비휘발성 메모리 소자 등의 다양한 응용분야에 실용화될 수 있도록 공정이 간소하고, 동작 전압의 조절을 통해 다양한 저항 상태를 조절할 수 있고, 표면 오염 등의 우려가 없는 비휘발성 메모리 소자의 개발이 요청된다 할 것이다.
상술한 문제를 해결하기 위한 본 발명의 제1 목적은 동종의 산화물이며, 다층 산화막들로 구성되어 고효율 특성을 가지고, 재현성이 우수한 다중 상태를 구현할 수 있는 ReRAM 소자를 제공하는데 있다.
또한, 본 발명의 제2 목적은 상기 제1 목적을 달성하기 위한 ReRAM 소자의 제조방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명은, 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성되고, 순차적으로 적층된 제1 산화막, 제2 산화막 및 제3 산화막으로 구성되고, 상기 산화막들은 동종의 산화물로 구성되되, 인접한 산화막들 사이는 조성비를 달리하여 형성된 저항 변화층; 및 상기 저항 변화층 상에 형성된 상부 전극을 포함하는 ReRAM 소자를 제공한다.
상기 제2 목적을 달성하기 위한 본 발명은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 제1 산화막을 형성하는 단계; 상기 제1 산화막 상에 상기 제1 산화막과 동종이되, 조성비를 달리하는 제2 산화막을 형성하는 단계; 상기 제2 산화막 상에 상기 제2 산화막과 동종이되, 조성비를 달리하는 제3 산화막을 형성하는 단계; 및 상기 제3 산화막 상에 상부 전극을 형성하는 단계를 포함하는 ReRAM 소자의 제조방법을 제공한다.
상술한 본 발명에 따르면, ReRAM 소자의 저항 변화층은 동종의 산화물이되, 인접한 산화막들 사이는 서로 다른 산소의 조성비를 가지게 된다. 따라서, 제조공정상 산화막의 형성 이후에 다른 종의 산화막을 형성하기 위해 소요되는 공정 손실은 최소화되며, 표면의 세정 등의 별도의 과정이 요청되지 않는다. 따라서, 간단하고 단순화된 공정을 통해서 용이하게 저항 변화층을 형성할 수 있는 잇점이 있다.
또한, 동작의 양상에서 다중 상태를 구현할 수 있어서, 하나의 셀에 다수의 정보를 저장할 수 있는 MLC 소자의 구현이 가능하게 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 ReRAM을 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 ReRAM은 기판(100), 상기 기판 상에 위치한 하부 전극(110), 상기 하부 전극(110) 상에 위치한 저항 변화층(120) 및 상기 저항 변화층(120) 상에 위치한 상부 전극(130)을 가진다.
특히, 상기 저항 변화층(120)은 제1 산화막(121), 제2 산화막(123) 및 제3 산화막(125)으로 구성되며, 상호간에 동종의 산화물로 구성되되, 인접한 산화막들 사이에는 다른 조성비를 가진다.
먼저, 상기 기판(100)은 통상의 반도체 메모리 소자에 적용되는 것이라면 어느 것이나 가능한 것으로 특별히 한정되지 않는다. 대표적으로 사용될 수 있는 기판으로는 Si, SiO2, Si/SiO2 다층 기판 또는 폴리실리콘 기판 등이 가능할 것이다.
상기 하부 전극(110)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN 또는 WN을 포함하는 질화물 전극 물질, In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종을 이용할 수 있으며, 전극 물질의 종류에 따라 5∼500㎚의 두께로 형성할 수 있다.
또한, 상기 저항 변화층(120)은 3개의 산화막들(121, 123, 125)로 구성되며, 동종의 산화물들로 구성되되, 인접하는 산화막들은 상호간에 서로 다른 조성비를 가진다. 즉, 인접하는 산화막들은 금속과 산소의 조성이 상호 다른 구성을 가지게 된다. 이러한 다른 조성비를 가지는 산화막들은 TiO2 (TiO2-x), MgO ( MgO1 -x), NiO (NiO1 -x), ZnO (ZnO1 -x), HfO2 (HfO2 -x) 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 TiO2 (TiO2 -x) 이 가능할 것이다. 이때, x는 TiO2 -x 및 HfO2-x에서는 0.6 내지 1로 설정되고, MgO1 -x, NiO1 -x 및 ZnO1 -x에서는 0.3 내지 0.7로 설정됨이 바람직하다. 즉, 저항 변화층(120)은 화학양론을 만족하는 조성 및 화학양론을 만족하지 않는 조성이 번갈아가며 적층된다. 이는 화학양론층/비화학양론층의 반복적으로 적층된 구조임을 의미한다. 따라서, 제1 산화막(121)은 화학양론층으로 구성되고, 제2 산화막(123)은 비화학양론층, 제3 산화막(125)은 화학양론층으로 구성될 수 있다. 또한, 제1 산화막(121)은 비화학양론층, 제2 산화막(123)은 화학양론층, 제3 산화막(125)은 비화학양론층으로 구성될 수 있다.
예컨대, 제1 산화막(121)은 TiO2로 구성되고, 제2 산화막(123)은 TiO2 -x로 구성되며, 제3 산화막(125)은 TiO2로 구성되는 양상을 취할 수 있다. 또한, 제1 산화막(121)은 TiO2 -x로 구성되며, 제2 산화막(123)은 TiO2로 구성되고, 제3 산화막(125)은 TiO2 -x로 구성될 수 있다.
따라서, 3개의 산화막들로 구성된 저항 변화층(120)은 TiO2 / TiO2 -x / TiO2, TiO2-x / TiO2 / TiO2 -x, MgO / MgO1 -x / MgO, MgO1 -x / MgO / MgO1 -x, NiO / NiO1 -x / NiO, NiO1 -x / NiO / NiO1 -x, ZnO / ZnO1 -x / ZnO, ZnO1 -x / ZnO / ZnO1 -x, HfO2 / HfO2 -x / HfO2 및 HfO2 -x / HfO2 / HfO2 - x 으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 TiO2 -x / TiO2 / TiO2 -x 또는 TiO2 / TiO2 -x / TiO2 이 가능하다. 이러한 산화물들로 구성된 저항 변화층(120)은 종래 비휘발성 ReRAM 소자의 저항 변화층으로 도입되던 페로브스카이트계 산화물 및 이원 산화물에 비해 동작 특성 향상 및 다중 상태(multi-level) 메모리 소자 응용을 위한 것이다.
본 발명에서 상기 저항 변화층(120)을 구성하는 산화막들은 각 산화물의 두께 변화를 통하여 메모리 소자의 셋 및 리셋 상태의 저항 상태를 변경할 수 있으며, 더욱 상세하게는 제1 산화막(121)의 두께, 제2 산화막(123)의 두께, 제3 산화막(125)의 두께 변화를 통해 저항 변화층(120)의 저항변화를 가져오는 화학양론층인 산소가 상대적으로 풍부한 산화물과 비화학양론층인 금속이 상대적으로 풍부한 산화물간의 산소 이동량의 변화로 전체 저항 변화층의 저항 상태를 조절할 수 있으며, 이를 응용하여 보다 고효율의 메모리로 활용할 수 있다.
상기 3층의 산화막들로 구성된 저항 변화층(120)의 전체적인 두께는 5nm 내지 150nm 이며, 바람직하기로 10nm 내지 70nm의 두께를 가진다. 만일, 상기 저항 변화층(120)의 두께가 5nm 미만이면 동작전압인 셋/리셋 전압이 불안정해지는 문제가 발생하고, 이와 반대로 상기 70nm를 상회하는 경우 동작 전압의 과도한 증가에 따른 동작 불량의 문제가 발생한다.
또한, 제1 산화막(121)의 두께는 2nm 내지 10nm이고, 제2 산화막(123)의 두께는 5nm 내지 50nm 이며, 제3 산화막(125)의 두께는 2nm 내지 10nm로 설정됨이 바람직하다.
또한, 본 발명에서 상기 저항 변화층(120)을 구성하는 산화막들은 각기 다른 산소 조성비를 통하여 메모리 소자의 셋 및 리셋 상태의 저항 상태를 변경할 수 있으며, 더욱 상세하게는 제1 산화막(121)의 산소 조성비, 제2 산화막(123)의 산소 조성비, 제3 산화막(125)의 산소 조성비 변화를 통해 저항 변화층(120)의 저항변화를 가져오는 화학양론층인 산소가 상대적으로 풍부한 산화물과 비화학양론층인 금속이 상대적으로 풍부한 산화물간의 산소 이동량의 변화로 전체 저항 변화층의 저항 상태를 조절할 수 있으며, 이를 응용하여 보다 고효율의 메모리로 활용할 수 있다.
상기 산화물 박막에서 각기 다른 조성비를 가지는 산화막들은 TiO2 (TiO2 -x), MgO ( MgO1 -x), NiO (NiO1 -x), ZnO (ZnO1 -x), HfO2 (HfO2 -x) 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 TiO2 (TiO2 -x) 이 가능할 것이다. 이때, x는 TiO2 -x 및 HfO2 -x에서는 0.6 내지 1로 설정되고, MgO1 -x, NiO1 -x 및 ZnO1 -x에서는 0.3 내지 0.7로 설정됨이 바람직하다. 만일, x는 TiO2 -x 및 HfO2-x에서는 0.6 미만이고, MgO1 -x, NiO1 -x 및 ZnO1 -x에서는 0.3미만 이면, 화학양론층과 비화학양론층간의 충분한 산소 이온 차이가 적어서 저항 변화에 충분한 산소 이온들의 이동이 미 비해지는 문제가 발생하고, 이와 반대로 상기 x는 TiO2 -x 및 HfO2 -x에서는 1 상회이고, MgO1 -x, NiO1 -x 및 ZnO1 -x에서는 0.7 로 상회하는 경우 비화학양론층인 산화물 박막이 실제 산화물 박막의 특성보다는 금속과 같은 특성을 보임으로 동작 불량의 문제가 발생한다.
상기 상부 전극(130)은 상기 하부 전극(110)과 동일하거나 다른 재질을 사용한다. 상기 상부 전극(130)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN 또는 WN을 포함하는 질화물 전극 물질, In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 및 LaNiO3 을 포함하는 산화물 전극 물질에서 선택된 적어도 1종이, 전극 물질의 종류에 따라 5 내지 500 nm의 두께로 형성한다. 이러한 상부 전극(130)은 새도우 마스크 또는 드라이 에칭 공정을 통해 미세 패턴화된 구조를 갖는다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 ReRAM의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 하부 전극(110)을 형성한다.
상기 하부 전극(110)의 형성은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군과 TiN 또는 WN를 포함하는 질화물 전극물질, In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3, LaNiO3 등을 포함하는 산화물 전극 물질에서 선택된 적어도 1종의 재질을 이용하여 통상의 증착 방법을 통해 이루어진다.
대표적으로 물리적 기상 증착법(physical vapor deposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition) 또는 분자선 에피택시 증착법(molecular beam epitaxy)이 가능하다.
도 3 을 참조하면, 동종의 산화물로 구성되되 서로 다른 조성비를 가진 산화막들로 구성된 저항 변화층(120)을 형성한다.
상기 저항 변화층(120)은 제1 산화막(121), 제2 산화막(123) 및 제3 산화막(125)의 순차적 형성에 의해 달성된다. 또한, 인접한 산화막은 서로 다른 금속과 산소의 조성비를 가진다. 즉, 제1 산화막(121) 및 제3 산화막(125)이 조성비를 만족하는 화학양론층으로 구성되는 경우, 제2 산화막(123)은 산소의 조성비가 부족한 비화학양론층으로 구성된다. 또한, 제1 산화막(121) 및 제3 산화막(125)이 비화학양론층으로 구성되는 경우, 제2 산화막(123)은 화학양론층으로 구성된다. 또한, 상기 저항 변화층(120)은 보다 고효율의 소자 제작을 위해서는 상기 제1 산화막(121), 제2 산화막(123) 및 제3 산화막(125)의 산소 조성비가 서로 상이한 조성비를 가진다. 즉, 상기 제1 산화막(121), 제2 산화막(123) 및 제3 산화막(125)의 조성비를 서로 다르게 함으로서 각 계면에서 이동되는 산소 이온들이 틀려지고, 이에 따라 보다 다양한 저항 상태를 가지는 고효율의 소자 제작이 가능하다.
따라서, 상기 저항 변화층(120)은 TiO2 / TiO2 -x / TiO2, TiO2 -x / TiO2 / TiO2 -x, MgO / MgO1 -x / MgO, MgO1 -x / MgO / MgO1 -x, NiO / NiO1 -x / NiO, NiO1 -x / NiO / NiO1 -x, ZnO / ZnO1 -x / ZnO, ZnO1 -x / ZnO / ZnO1-x, HfO2 / HfO2 -x / HfO2 및 HfO2 -x / HfO2 / HfO2 - x 으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 TiO2 -x / TiO2 / TiO2 -x 이 가능하다.
동종의 산화물들로 구성되되, 인접한 산화막은 서로 다른 조성비를 가지는 산화막들로 구성된 저항 변화층(120)은 각각의 산화막의 두께 변화를 통해 소자의 셋 및 리셋 상태의 저항 상태를 변경할 수 있다. 특히, TiO2 -x(두께 t1)/TiO2(두께 t2)/TiO2 -x(두께 t3) 또는 TiO2(두께 t1)/TiO2 -x(두께 t2)/TiO2(두께 t3)에서 t1, t2, t3의 두께 변화를 통하여 저항 변화층(120)의 저항 변화를 가져오는 산소가 풍부한 산화물과 금속이 풍부한 산화물간의 산소 이동량 변화로 전체 저항 변화층(120)의 저항 상태를 조절할 수 있으며, 이를 응용하여 보다 고효율의 메모리로 활용할 수 있다. 상기 산화막들로 구성된 저항 변화층은 5 nm 내지 150 nm, 바람직하기로 10 nm 내지 70 nm의 두께를 가진다. 또한, 본 발명에서 상기 저항 변화층(120)을 구성하는 산화막들은 각기 다른 산소 조성비를 통하여 메모리 소자의 셋 및 리셋 상태의 저항 상태를 변경할 수 있으며, 더욱 상세하게는 제1 산화막(121)의 산소 조성비, 제2 산화막(123)의 산소 조성비, 제3 산화막(125)의 산소 조성비 변화를 통해 저항 변화층(120)의 저항변화를 가져오는 화학양론층인 산소가 상대적으로 풍부한 산화물과 비화학양론층인 금속이 상대적으로 풍부한 산화물간의 산소 이동량의 변화로 전체 저항 변화층의 저항 상태를 조절할 수 있으며, 이를 응용하여 보다 고효 율의 메모리로 활용할 수 있다.
상기 산화막들로 구성된 저항 변화층(120)은 전술한 하부 전극(110)의 형성방법과 동일하거나, 그들 중에서 선택된 1종의 방법으로 형성된다.
이어서, 저항 변화층(120)이 형성된 기판에 대한 열처리가 수행된다.
상기 열처리는 100℃ 내지 1000℃에서 수행되며, 바람직하기로는 200℃ 내지 500℃의 온도 범위에서 1분 내지 24시간, 바람직하기로는 30분 내지 1시간 동안 수행된다. 이때, 상기 열처리는 100Torr 내지 500Torr의 질소 분압 또는 산소 분압이 인가되는 가스 분위기에서 수행되거나 진공 하에서 수행된다.
열처리를 통해 조성비를 달리하는 산화막들로 구성된 저항 변화층(120) 내의 격자들은 재배열된다.
만일 열처리가 상술한 범위 미만에서 수행되면 3층의 산화막들로 구성된 저항 변화층(120) 내의 격자의 재배열이 원활하지 못하는 문제가 발생하고, 이와 반대로 상술한 범위를 상회하면 저항 변화층(120) 내의 각 산화막의 조성이 틀려지거나 산소가 외부로 빠져나오는 문제가 발생한다.
도 4를 참조하면, 저항 변화층(120) 상부에 상부 전극(130)을 형성한다.
상기 상부 전극(130)은 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군, TiN 또는 WN을 포함하는 질화물 전극 물질, In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3 을 포함하는 산화물 전극 물질에서 선택된 적어도 1종의 재질을 저항 변화층 상에 형성하고, 새도우 마스크 또는 미세 드라이 에칭 공정을 통해 패 턴화한다.
상기 상부 전극(130)의 형성은 기 언급된 하부 전극(130)에서 제시된 증착법을 통해 달성된다.
상술한 단계를 거쳐 제조된 ReRAM 소자는 필요에 따라 베이킹 처리 또는 어닐링 처리가 추가적으로 수행될 수 있다.
상술한 본 발명에 따른 ReRAM의 제조는 하부 전극(110), 상부 전극(130) 및 3층의 산화막으로 구성된 저항 변화층(120)을 연속적인 증착 공정을 통해 수행함에 따라 공정이 단순화되는 잇점이 있다. 또한, 저항 변화층(120)은 동종의 산화막으로 구성되되, 산소의 조성비만을 달리하므로 하나의 산화막을 형성한 후, 다른 종류의 산화막을 형성하기 위한 별도의 세정 공정이 요구되지 않는다. 또한, 저항 변화층(120)의 형성을 진공 분위기 하에서 수행하여 종래의 페로브스카이트계 산화물이나 이원 산화물의 도입시 사용되는 대기 상태로의 이동이 없이 산소에 따른 박막 구조물 표면의 오염을 최소화시킨다.
본 발명에 따른 ReRAM 소자는 저항 변화층(120)으로 3개의 산화막들이 순차적으로 적층된 구조를 이용한다. 또한, 인접한 산화막들은 동종의 산화물이되 산소의 조성비를 달리하는 양상을 취한다. 이러한 비휘발성 ReRAM 소자는 전기저항 변화비율(resistance ratio = on/off ratio)이 5 내지 50배의 범위를 가진다.
또한, 저항 변화층(120)을 3개의 산화막들로 구성한 경우, 종래의 TiO2 단독으로 구성된 막질에 비해 셋/리셋 전압 특성이 향상되고, 동작 전압의 극성변화로 셋 상태와 리셋 상태를 조절할 수 있으며, 다중 저항 상태를 형성할 수 있는 잇점이 있다.
제조예
1
Si 기판 상에 Pt를 스퍼터링 공정을 이용하여 하부 전극으로 형성한다. 형성된 하부 전극의 두께는 100nm 이다.
상기 하부 전극 상에 TiO2를 스퍼터링 공정을 이용하여 제1 산화막으로 형성한다. 상기 제1 산화막의 두께는 10nm이다. 상기 제1 산화막 상에 50nm 두께의 제2 산화막을 형성한다. 제2 산화막은 TiO2-x이며, 스퍼터링 공정을 이용하여 형성된다. 이어서, 제2 산화막 상부에 제3 산화막을 형성한다. 상기 제3 산화막은 10nm 두께로 스퍼터링 공정을 이용하여 형성하며, 재질은 TiO2이다.
TiO2/TiO2 -x/TiO2로 이루어진 저항 변화층 상부에는 상부 전극을 형성한다. 상기 상부 전극은 Pt를 스퍼터링 공정을 이용하여 형성하며, 100nm의 두께를 가지도록 형성된다.
도 5는 본 제조예에 의해 제조된 ReRAM 소자의 전압-전류 특성을 도시한 그래프이다.
도 5를 참조하면, 본 제조예에 의해 제조된 ReRAM 소자를 음전압(-1V) 에서 출발하여 양전압 (+1.5V) 까지 서서히 단계별로 인가하거나, 양전압 (+1V) 에서 출발하여 음전압 (-1.5V) 까지 서서히 단계별로 인가한다.
먼저, ■로 표시된 그래프는 ReRAM 소자를 -1 V에서 +1.5V까지 인가하였을 때의 전류특성을 확인한 그래프이다. 초기 상태의 고저항 상태를 가지고 있는 소자에 0V에서 -1V의 음전압을 인가하여 주면 -1V에서 고저항에서 저저항 상태로 변화하며, 다시 -1V에서 +1.5V 까지 양전압을 인가하여 주면 약 0.8V 부근에서 낮은 저항상태로 변화하며, 최종 +1.5V에서는 초기의 고저항 상태로 변화한다. 이를 통하여 음전압 및 양전압의 특정 전압의 인가에 의해 저항 변화층의 저항 상태는 변화함을 확인할 수 있다.
또한, ●로 표시된 그래프는 ReRAM 소자를 1V에서 -1.5V까지 인가하였을 때의 전류특성을 확인한 그래프이다. 초기 상태의 고저항 상태를 가지고 있는 소자에 0V에서 +0.7V의 양전압을 인가하여 주면 +0.7V에서 고저항에서 저저항 상태로 변화하며, 다시 +0.7 V에서 -1.5V 까지 음전압을 인가하여 주면 약 -1V 부근에서 낮은 저항상태로 변화하며, 최종 -1.5V에서는 초기의 고저항 상태로 변화한다.
따라서, 저항 상태 및 인가되는 전압의 추이에 따라, 읽기 전압을 약 0.2V에서 0.5V 사이로 인가하는 경우, 4가지 상태의 저항에 따른 정보를 읽을 수 있게 된다.
제조예
2
본 제조예에서는 하부 전극, 상부 전극은 상기 제조예 1에 도시된 바와 동일한 물질로 형성하며, 산화막들의 재질은 TiO2 대신 TiO2 -x를 10nm의 두께로 형성하 고, TiO2 -x 대신 TiO2를 50nm 의 두께로 형성한다. 결국, 본 제조예에 의해 형성되는 ReRAM 소자의 저항 변화층은 TiO2 -x/TiO2/TiO2 -x의 구성을 가지게 된다.
도 6은 본 제조예에 의해 제조된 ReRAM 소자의 전압-전류 특성을 도시한 그래프이다.
도 6을 참조하면, 본 제조예에 의해 제조된 ReRAM 소자를 음전압(-1.2V) 에서 출발하여 양전압 (+1.8V) 까지 서서히 단계별로 인가하거나, 양전압 (+1V) 에서 출발하여 음전압 (-1.8V) 까지 서서히 단계별로 인가한다.
상기 도 6에서 ■로 표시된 그래프는 ReRAM 소자를 -1.2 V에서 +1.8V까지 인가하였을 때의 전류특성을 확인한 그래프이다. 초기 상태의 고저항 상태를 가지고 있는 소자에 0V에서 -1.2V의 음전압을 인가하여 주면 대략 -1V 에서 저항이 감소하여, 최종 -1.2V에서는 초기 고저항상태에서 저저항 상태로 변화하며, 다시 -1.2V에서 +1.8V 까지 양전압을 인가하여 주면 약 +1V 부근에서 낮은 저항상태로 변화하며, 최종 +1.8V에서는 초기의 고저항 상태로 변화한다. 이를 통하여 음전압 및 양전압의 특정 전압의 인가에 의해 저항 변화층의 저항 상태는 변화함을 확인할 수 있다.
또한, ●로 표시된 그래프는 ReRAM 소자를 +1V에서 -1.8V까지 인가하였을 때의 전류특성을 확인한 그래프이다. 초기 상태의 고저항 상태를 가지고 있는 소자에 0V에서 +1V의 양전압을 인가하여 주면 +1V에서 고저항에서 저저항 상태로 변화하며, 다시 +1V에서 -1.8V 까지 음전압을 인가하여 주면 약 -1V 부근에서 낮은 저항 상태로 변화하며, 최종 -1.8V에서는 초기의 고저항 상태로 변화한다.
따라서, 저항 상태 및 인가되는 전압의 추이에 따라, 읽기 전압을 약 0.2V에서 0.5V 사이로 인가하는 경우, 4가지 상태의 저항에 따른 정보를 읽을 수 있게 된다.
상술한 본 발명에 따르면, 인가되는 전압의 레벨과 극성변화에 따라 셋 상태와 리셋 상태의 조절이 가능하며, 다양한 다중 저항 상태를 만들 수 있다. 따라서, 다중 상태를 가지는 ReRAM 소자의 제작이 가능하다는 것을 알 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 ReRAM을 도시한 단면도이다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 ReRAM의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 제조예 1에 의해 제조된 ReRAM 소자의 전압-전류 특성을 도시한 그래프이다.
도 6은 제조예 2에 의해 제조된 ReRAM 소자의 전압-전류 특성을 도시한 그래프이다.
Claims (12)
- 기판;상기 기판 상에 형성된 하부 전극;상기 하부 전극 상에 형성되고, 순차적으로 적층된 제1 산화막, 제2 산화막 및 제3 산화막으로 구성되고, 상기 산화막들은 동종의 산화물로 구성되되, 인접한 산화막들 사이는 조성비를 달리하여 형성된 저항 변화층; 및상기 저항 변화층 상에 형성된 상부 전극을 포함하고,상기 제1 산화막 및 상기 제3 산화막은 산소의 조성비를 만족하는 화학양론층으로 구성되고, 상기 제2 산화막은 산소의 조성비가 상기 제1 산화막 및 상기 제3 산화막에 비해 부족한 비화학양론층인 것을 특징으로 하는 ReRAM 소자.
- 삭제
- 제1항에 있어서, 상기 제1 산화막 및 제3 산화막은 TiO2, MgO, NiO, ZnO 또는 HfO2이고, 상기 제2 산화막은 TiO2-x(x는 0.6 내지 1), MgO1-x(x는 0.3 내지 0.7), NiO1-x(x는 0.3 내지 0.7), ZnO1-x(x는 0.3 내지 0.7) 또는 HfO2-x(x는 0.6 내지 1)인 것을 특징으로 하는 ReRAM 소자.
- 삭제
- 삭제
- 제3항에 있어서, 상기 저항 변화층을 구성하는 상기 제1 산화막, 제2 산화막 및 제3 산화막의 두께를 서로 다르게 하는 것을 특징으로 하는 ReRAM 소자.
- 삭제
- 기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 제1 산화막을 형성하는 단계;상기 제1 산화막 상에 상기 제1 산화막과 동종이되, 상기 제1 산화막보다 낮은 산소의 조성비를 가지는 제2 산화막을 형성하는 단계;상기 제2 산화막 상에 상기 제2 산화막과 동종이되, 상기 제2 산화막보다 높은 산소의 조성비를 가지는 제3 산화막을 형성하는 단계; 및상기 제3 산화막 상에 상부 전극을 형성하는 단계를 포함하는 ReRAM 소자의 제조방법.
- 제8항에 있어서, 상기 제1 산화막 및 상기 제3 산화막은 TiO2, MgO, NiO, ZnO 또는 HfO2이고, 상기 제2 산화막은 TiO2-x(x는 0.6 내지 1), MgO1-x(x는 0.3 내지 0.7), NiO1-x(x는 0.3 내지 0.7), ZnO1-x(x는 0.3 내지 0.7) 또는 HfO2-x(x는 0.6 내지 1)인 것을 특징으로 하는 ReRAM 소자의 제조방법.
- 제8항에 있어서, 상기 제3 산화막을 형성하는 단계 이후에, 상기 기판에 대해 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 ReRAM 소자의 제조방법.
- 제10항에 있어서, 상기 열처리는 100℃ 내지 1000℃에서 수행하는 것을 특징으로 하는 ReRAM 소자의 제조방법.
- 제10항에 있어서, 상기 열처리는 100 Torr 내지 500 Torr의 질소 분압 또는 산소 분압이 인가되는 가스 분위기 또는 진공 하에서 수행되는 것을 특징으로 하는 ReRAM 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090037123A KR101105981B1 (ko) | 2009-04-28 | 2009-04-28 | 저항변화 메모리 소자 및 이의 제조방법 |
| PCT/KR2010/002153 WO2010126232A2 (ko) | 2009-04-28 | 2010-04-08 | 저항변화 메모리 소자 및 이의 제조방법 |
| US13/318,024 US8749023B2 (en) | 2009-04-28 | 2010-04-08 | Resistance-variable memory device and a production method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090037123A KR101105981B1 (ko) | 2009-04-28 | 2009-04-28 | 저항변화 메모리 소자 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100118341A KR20100118341A (ko) | 2010-11-05 |
| KR101105981B1 true KR101105981B1 (ko) | 2012-01-18 |
Family
ID=43032648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090037123A KR101105981B1 (ko) | 2009-04-28 | 2009-04-28 | 저항변화 메모리 소자 및 이의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8749023B2 (ko) |
| KR (1) | KR101105981B1 (ko) |
| WO (1) | WO2010126232A2 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024285B2 (en) * | 2010-04-19 | 2015-05-05 | Hewlett-Packard Development Company, L.P. | Nanoscale switching devices with partially oxidized electrodes |
| KR101285903B1 (ko) * | 2011-09-27 | 2013-07-23 | 한양대학교 산학협력단 | 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법 |
| KR20130106659A (ko) | 2012-03-20 | 2013-09-30 | 에스케이하이닉스 주식회사 | 멀티 레벨을 갖는 상변화 메모리 장치 및 그 제조방법 |
| KR101487626B1 (ko) * | 2013-11-28 | 2015-01-29 | 포항공과대학교 산학협력단 | 비휘발성 메모리 소자 및 그 제조방법 |
| US9246087B1 (en) * | 2014-11-24 | 2016-01-26 | Intermolecular, Inc. | Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells |
| TWI559519B (zh) * | 2015-02-16 | 2016-11-21 | 國立清華大學 | 電阻式記憶體 |
| US10164179B2 (en) * | 2017-01-13 | 2018-12-25 | International Business Machines Corporation | Memristive device based on alkali-doping of transitional metal oxides |
| CN109585647B (zh) * | 2018-10-22 | 2022-10-14 | 西安理工大学 | 氧化镍/氧化钛/氧化镍多层异质结忆阻器的制备方法 |
| CN110379921B (zh) * | 2019-07-25 | 2023-03-24 | 陕西科技大学 | 一种基于全无机钙钛矿薄膜的柔性多态阻变存储器及其一步溶液法制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050105297A (ko) * | 2004-04-28 | 2005-11-04 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148126B2 (en) * | 2002-06-25 | 2006-12-12 | Sanken Electric Co., Ltd. | Semiconductor device manufacturing method and ring-shaped reinforcing member |
| US6774054B1 (en) | 2003-08-13 | 2004-08-10 | Sharp Laboratories Of America, Inc. | High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application |
| KR100593448B1 (ko) | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
| KR100693409B1 (ko) | 2005-01-14 | 2007-03-12 | 광주과학기술원 | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 |
| KR100724528B1 (ko) | 2005-04-04 | 2007-06-04 | 한국과학기술연구원 | 저항변화 기억소자용 박막 구조물 및 그 제조 방법 |
| KR100669854B1 (ko) | 2005-07-05 | 2007-01-16 | 삼성전자주식회사 | 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법 |
-
2009
- 2009-04-28 KR KR1020090037123A patent/KR101105981B1/ko active IP Right Grant
-
2010
- 2010-04-08 WO PCT/KR2010/002153 patent/WO2010126232A2/ko active Application Filing
- 2010-04-08 US US13/318,024 patent/US8749023B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050105297A (ko) * | 2004-04-28 | 2005-11-04 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010126232A2 (ko) | 2010-11-04 |
| KR20100118341A (ko) | 2010-11-05 |
| US8749023B2 (en) | 2014-06-10 |
| US20120049147A1 (en) | 2012-03-01 |
| WO2010126232A3 (ko) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101105981B1 (ko) | 저항변화 메모리 소자 및 이의 제조방법 | |
| JP4938489B2 (ja) | 非晶質合金酸化層を含む不揮発性メモリ素子 | |
| US8350262B2 (en) | Nonvolatile memory device and nonvolatile memory array including the same | |
| US9214631B2 (en) | Resistive RAM, method for fabricating the same, and method for driving the same | |
| KR100622268B1 (ko) | ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법 | |
| KR100693409B1 (ko) | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | |
| JP5339716B2 (ja) | 抵抗メモリ素子及びその製造方法 | |
| US20080185687A1 (en) | Memory device and method for fabricating the same | |
| JP7020690B2 (ja) | メモリスタ素子およびその製造の方法 | |
| JP2008022007A (ja) | 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法 | |
| KR101457812B1 (ko) | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 | |
| US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
| WO2012169195A1 (ja) | 抵抗変化素子及びその製造方法 | |
| KR100722853B1 (ko) | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 | |
| KR101481920B1 (ko) | 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀 | |
| KR101152437B1 (ko) | 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법 | |
| KR100785509B1 (ko) | ＲｅＲＡＭ 소자 및 그 제조 방법 | |
| KR20100084790A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20120059195A (ko) | 자체 선택 특성을 가지는 3층 저항변화 메모리 | |
| TWI533409B (zh) | 非揮發性記憶體及其製造方法 | |
| KR101176422B1 (ko) | 비휘발성 저항 변화 메모리 소자 | |
| KR101285903B1 (ko) | 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법 | |
| JP5690635B2 (ja) | 不揮発性半導体記憶装置および同装置の製造方法 | |
| KR101039191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100727650B1 (ko) | 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141203 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |