TWI533409B - 非揮發性記憶體及其製造方法 - Google Patents

Description

非揮發性記憶體及其製造方法

本發明係有關於一種非揮發性記憶體及其製造方法，特別是有關於一種電阻式非揮發性記憶體及其製造方法。

目前非揮發性記憶體以快閃式記憶體(Flash memory)為主流，但隨著元件不斷微縮，快閃式記憶體面臨閘極穿透氧化層過薄導致記憶時間縮短，以及操作電壓過大等缺點。因此，各種不同型態的非揮發性記憶體正積極的被研發以取代快閃式記憶體，其中電阻式非揮發性記憶體(Resistive Random Access Memory,RRAM)具有操作電壓小、記憶時間長、多狀態記憶、結構簡單及面積小等優點，是極有潛力取代快閃式記憶體的元件。

以非晶質二氧化鉿(HfO₂)為電阻轉態層之習知電阻式非揮發性記憶體元件(RRAM)具有優異的電阻轉態特性，但是其熱穩定性不佳，易於結晶，當後續製程溫度或退火處理溫度上升至400℃到500℃時，即會造成二氧化鉿的結晶態產生，影響二氧化鉿的記憶體電阻轉態特性。另一方面，以氧化鋁(Al₂O₃)為電阻轉態層之習知電阻式非揮發性記憶體元件具有極佳的熱穩定性，其結晶態溫度可高達900℃，但是以氧化鋁為電阻轉態層之習知電阻式記憶體具有較高的形成電壓(forming voltage)，當形成一電晶體搭配一電阻(1T1R)時，此高電壓操作不適用於先進互補式金屬氧化物半導體(CMOS)元件製程當中，不利未來電阻式記憶體商品化實現的可能。

因此，需要一種電阻式非揮發性記憶體及其製造方法，其具有熱穩定性佳、初始形成電壓低和製作容易等優點。

本發明之一實施例提供一種非揮發性記憶體，包括一下導電層；一電阻轉態複合層，設置於上述下導電層上，上述電阻轉態複合層包括：具有一第一層數的第一氧化物原子層；具有一第二層數的第二氧化物原子層，設置於上述些第一氧化物原子層上；一上導電層，設置於上述電阻轉態複合層上。

本發明之一實施例提供一種非揮發性記憶體的製造方法，包括提供一基板；於上述基板上形成一下導電層；進行具有一第一製程循環次數的第一原子層沉積製程，以於上述下導電層上形成具有一第一層數的第一氧化物原子層；進行具有一第二製程循環次數的一第二原子層沉積製程，於上述些第一氧化物原子層上形成具有一第二層數的第二氧化物原子層，上述些第一氧化物原子層和上述些第二氧化物原子層係共同製成一電阻轉態複合層；於上述電阻轉態複合層上形成一上導電層。

為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：

本發明實施例係提供一種電阻式非揮發性記憶體(RRAM)，其利用原子層沉積系統(atomic layer deposition(ALD) system)成長由二氧化鉿原子層(HfO₂ atomic layer)與氧化鋁原子層(Al₂O₃ atomic layer)一層一層堆疊的氧化鉿與氧化鋁混合氧化物結構薄膜作為電阻轉態複合層，其中上述氧化鉿與氧化鋁混合氧化物結構薄膜的化學式為Hf_xAl_yO，其中x和y大於0且小於1(之後簡稱Hf_xAl_yO薄膜)。Hf_xAl_yO薄膜可藉由原子層沉積系統來調變電阻轉態複合層中二氧化鉿與氧化鋁的成分比例，藉此調整電阻式非揮發性記憶體的形成電壓與結晶溫度。

第1a圖係為本發明一實施例之非揮發性記憶體500的剖面示意圖。本發明一實施例之非揮發性記憶體500係設置於基板200上。非揮發性記憶體500的主要元件包括一絕緣層202，設置於基板200上。一下導電層207，設置於絕緣層202上。一電阻轉態複合層208，設置於下導電層207上。一上導電層214，設置於電阻轉態複合層208上。在本發明一實施例中，電阻轉態複合層208包括具有一第一層數m的第一氧化物原子層210，以及具有一第二層數n的第二氧化物原子層212，設置於第一氧化物原子層210上。

在本發明之一實施例中，基板200可包括矽基板。絕緣層202可包括二氧化矽薄膜，其厚度可介於1 nm至500 nm之間，例如可為200 nm。下導電層207可為兩層金屬層堆疊而成的複合層以作為底電極，如第1a圖所示，下導電層207可包括下層之一鈦(Titanium，Ti)薄膜204以及上層鉑(Platinum，Pt)薄膜206。上述鈦薄膜204的厚度可介於1 nm至30 nm之間，例如可為20 nm，而鉑薄膜206的厚度可介於1 nm至100 nm之間，例如可為80 nm。在其他實施例中，下導電層207可包括氮化鈦、鋁、鎢、銥、氧化銥、釕、鉭、氮化鉭、鎳、鉬、鋯、銦錫氧化物以及重度摻雜矽半導體。電阻轉態複合層208可為二氧化鉿原子層與氧化鋁原子層混合氧化物結構(Hf_xAl_yO)薄膜，其厚度可介於1 nm至100nm之間，例如可為5 nm。電阻轉態複合層208的第一氧化物原子層210可為二氧化鉿原子層，而電阻轉態複合層208的第二氧化物原子層212可為氧化鋁原子層。例如鈦(Ti)之上導電層214可作為上電極，其厚度可介於1 nm至1000 nm之間，例如可為50 nm。在其他實施例中，上導電層214可包括氮化鈦、白金、鋁、鎢、銥、氧化銥、釕、鉭、氮化鉭、鎳、鉬、鋯以及銦錫氧化物。

接著將進一步說明本發明一實施例之非揮發性記憶體500之製造方法。首先，提供一基板200，例如一矽基板，並對其進行RCA(Radio Corporation of America)清洗製程。之後，可利用高溫爐管製程，於矽基板200上成長一層二氧化矽薄膜作為絕緣層202，絕緣層202係用來隔絕與基板200之間的漏電流。接著，可利用電子束蒸鍍(E-beam evaporation)、濺鍍法(sputtering)或高溫爐管法，於絕緣層202上形成一層鈦薄膜204。類似地，利用另一次電子束蒸鍍(E-beam evaporation)、濺鍍法(sputtering)或高溫爐管法，於鈦薄膜204上形成一層鉑薄膜206，上述鈦薄膜204和鉑薄膜206係形成一下導電層207(可視為底電極207)。

接下來係描述本發明實施例之非揮發性記憶體500的的電阻轉態複合層208的形成方式。進行具有一第一製程循環次數m的第一原子層沉積製程，以於該下導電層上形成具有一第一層數m的第一氧化物原子層210。接著，再進行具有一第二製程循環次數n的一第二原子層沉積製程，於該些第一氧化物原子層210上形成具有一第二層數n的第二氧化物原子層212，第一氧化物原子層210和第二氧化物原子層212係共同製成一電阻轉態複合層208，其中第一製程循環次數/第一層數m和第二製程循環次數/第二層數n皆為大於等於1的整數。在本發明一實施例中，沉積電阻轉態複合層208的製程溫度可介於100℃至500℃之間，且工作壓力可介於0.1Torr至0.5Torr之間。在本發明一實施例中，可利用四甲基乙基氨化乙鉿(Hf[N(C₂H₅)(CH₃)]₄；TEMAH)與水(H₂O)為前驅物(precursor)，於沉積溫度約為250℃，且工作壓力約為0.2Torr的條件下沉積例如為二氧化鉿原子層的第一氧化物原子層210。在本發明一實施例中，可利用三甲基鋁((CH₃)₃Al；TMA)與水(H₂O)為前驅物，於沉積溫度約為250℃，且工作壓力約為0.2Torr的條件下，沉積例如為氧化鋁原子層的第二氧化物原子層212。在其他實施例中，第一氧化物原子層210或第二氧化物原子層212可包括二氧化鈦、二氧化鋯、氧化錫或氧化鋅等氧化物。

最後，可利用電子束蒸鍍法並藉由金屬光罩定義上電極的面積和形成位置，以於電阻轉態複合層208上成 長一鈦金屬薄膜做為上導電層214(可視為上電極214)。經過上述製程之後，形成本發明一實施例之非揮發性記憶體500。在本發明一實施例中，上電極214的面積約為4.9x10^-4cm²，厚度約為50nm。

第1b圖係為一比較例之非揮發性記憶體600的剖面示意圖。比較例之非揮發性記憶體600與本發明一實施例之非揮發性記憶體500的不同處為比較例之非揮發性記憶體600僅以單純二氧化鉿薄膜216做為電阻轉態層，其餘元件皆與本發明一實施例之非揮發性記憶體500相同。

第1c圖係為另一比較例之非揮發性記憶體700的剖面示意圖。比較例之非揮發性記憶體600與本發明一實施例之非揮發性記憶體500的不同處為比較例之非揮發性記憶體700僅以單純氧化鋁薄膜218做為電阻轉態層，其餘元件皆與本發明一實施例之非揮發性記憶體500相同。

第2a圖為本發明一實施例之非揮發性記憶體500的電壓電流量測結果。如第2a圖所示，當對本發明實施例之非揮發性記憶體500的上電極214施加正(負)直流偏壓，且鉑薄膜206底電極接地時，電流會隨著電壓增加而增加，當電流上升至限流值(1mA)，其偏壓為形成電壓(forming voltage)，通常需要較大的偏壓，此時該元件電阻值由原本高電阻的初始狀態(initial state)轉換到低電阻狀態(Low Resistance State；LRS，或可稱為ON-state)。接著，對該元件施予負偏壓約-2V時電流急遽下降，此時低電阻狀態之電流轉態到高電阻狀態(High Resistance State；HRS，或可稱為OFF-state)。之後對該元件施予正偏之寫入電壓(Set Voltage，Vset)時，電流會隨著電壓增加而增加，約1.2 V時到達電流限流值(1mA)，此時高電阻狀態轉換至低電阻狀態，接著，對該元件施予負偏壓之抹除電壓(Reset Voltage，Vreset)約-0.7 V時，電流再度急遽下降，此時高電阻狀態之電流轉態到低電阻狀態，完成第一次完整之電阻切換(1^st switch)，且此電阻轉換特性可以多次重複操作。亦即我們可以利用控制施予偏壓的大小使元件產生電阻的轉換以達到記憶目的，在無外加電源供應下，高低電阻態皆能維持其記憶態，可用於非揮發性記憶體之應用。

第2b圖為利用第1a圖所示之本發明不同實施例之不同成分組成之電阻轉態複合層208(二氧化鉿與氧化鋁混合氧化物結構(Hf_xAl_yO)薄膜)製成的非揮發性記憶體500，與第1b圖所示之單純二氧化鉿薄膜216製成的非揮發性記憶體600和第1c圖所示之單純氧化鋁薄膜218製成的非揮發性記憶體700之形成電壓統計值比較結果。第2c圖為如第1a圖所示之本發明不同實施例之不同成分組成之電阻轉態複合層208(二氧化鉿與氧化鋁混合氧化物結構(Hf_xAl_yO)薄膜)製成的非揮發性記憶體500，與第1b圖所示之單純二氧化鉿薄膜216製成的非揮發性記憶體600和第1c圖所示之單純氧化鋁薄膜218製成的非揮發性記憶體700之形成電壓平均值比較結果。本發明不同實施例係利用原子層沉積系統一層一層堆疊的沉積方式，改變Hf_xAl_yO薄膜(電阻轉態複合層208)當中不同層數的二氧化鉿原子層(第一氧化物原子層210)與氧化鋁原子層212(第二氧化物原子層212)，舉例來說，經由一系列第一製程循環次數m=6之二氧化鉿原子層與第二製程循環次數n=1之氧化鋁原子層沉積後，Hf_xAl_yO薄膜的成分組成分析為Hf_0.7Al_0.3O。經由一系列第一製程循環次數m=3之二氧化鉿原子層與第二製程循環次數n=1之氧化鋁原子層沉積後，Hf_xAl_yO薄膜的成分組成分析為Hf_0.55Al_0.45O。另一方面，經由一系列第一製程循環次數m=1之二氧化鉿原子層與第二製程循環次數n=3之氧化鋁原子層沉積後，Hf_xAl_yO薄膜的成分組成分析為Hf_0.11Al_0.89O。藉由上述方式調變Hf_xAl_yO薄膜(電阻轉態複合層208)的形成電壓，使其介於以單純二氧化鉿薄膜216製成的非揮發性記憶體600與以單純氧化鋁薄膜218製成的非揮發性記憶體700之間。

如第2b、2c圖所示，第1b圖所示之以單純二氧化鉿薄膜216製成的非揮發性記憶體600具有最低的形成電壓，約2.3 V；而第1c圖所示之以單純氧化鋁薄膜218製成的非揮發性記憶體700具有最高的形成電壓，約4 V。如第2b、2c圖所示，當氧化鋁原子層沉積循環週期數目佔總沉積循環比例越多時，形成電壓越接近以單純氧化鋁薄膜218製成的非揮發性記憶體700，其中以Hf_0.11Al_0.89O薄膜做為電阻轉態複合層製成的非揮發性記憶體500之形成電壓約為3.5 V，以Hf_0.55Al_0.45O薄膜做為電阻轉態複合層製成的非揮發性記憶體500之形成電壓約為2.9 V，而以Hf_0.7Al_0.3O薄膜做為電阻轉態複合層製成的非揮發性記憶體500之形成電壓約為2.5 V，此結果顯示可以藉由不同循環週期次數的二氧化鉿原子層與氧化鋁原子層，來調控非揮發性記憶體的形成電壓，以利積體電路的整合與發展。

第3a、3b圖分別為以Hf_0.7Al_0.3O薄膜做為電阻轉態複合層製成第1a圖所示的本發明實施例之非揮發性記憶體500，與第1b圖所示之以單純二氧化鉿薄膜216做為電阻轉態層製成的非揮發性記憶體600在實際轉態10次後的電壓電流關係圖。在限電流值為1mA的操作之下，以Hf_0.7Al_0.3O薄膜做為電阻轉態複合層製成的非揮發性記憶體500轉態特性與以單純二氧化鉿薄膜216做為電阻轉態層製成的非揮發性記憶體600具有相似的寫入電壓與抹除電壓，且兩者亦具有相似的高電阻狀態電阻值與低電阻狀態電阻值。此結果顯示，以Hf_xAl_yO薄膜做為電阻轉態複合層製成的本發明實施例之非揮發性記憶體500，可在幾乎不影響元件操作特性之下調整形成電壓到所需數值。

第4圖為本發明實施例之非揮發性記憶體500在施予直流寫入電壓與抹除電壓之耐操度測試(endurance test)圖。上述耐操度測試條件為皆對非揮發性記憶體500的上導電層214給予偏壓且非揮發性記憶體500的下導電層207給予接地(GND)，其中高電阻狀態(HRS)與低電阻狀態(LRS)皆在0.3 V偏壓下讀取之連續轉態操作條件下之電流值。如第4圖所示，本發明實施例之非揮發性記憶體500在超過5000次以上的連續轉態操作下，高電阻狀態與低電阻狀態之電阻比仍保有大於10倍的值，其顯示本發明實施例由二氧化鉿原子層與氧化鋁原子層構成電阻轉態複合層之非揮發性記憶體500具有優秀之耐操度特性。

第5圖為本發明元件本發明實施例之非揮發性記憶體500之非破壞性讀取測試(stress test)圖。上述非破壞性讀取測試條件為利用-0.7V的抹除電壓與-1.2V的寫入電壓將非揮發性記憶體500分別轉態至低電阻記態(LRS)與高電阻狀態(HRS)，之後在低電阻與高電阻狀態下，持續在上電極(上導電層214)處施加0.3 V的偏壓，每隔10秒鐘以0.3 V電壓讀取兩電阻態之電流值。如第5圖所示，本發明實施例之非揮發性記憶體500在室溫下在放置10000秒後仍可正確讀取資料且無任何記憶特性劣化產生，且兩電阻狀態間有著1000倍以上的電阻比值。

第6a圖為本發明實施例之非揮發性記憶體500在進行金屬後退火處理(Post Metal Anneal；PMA)步驟後的電壓電流關係圖。於溫度為400℃，30分鐘高真空氣氛(10^-7 Torr)條件下進行上述PMA步驟。如第6a圖所示，本發明實施例之非揮發性記憶體500的形成電壓小於寫入電壓亦即不需形成電壓(Non-Forming)的特性，在實際轉態10次的結果顯示本發明實施例之非揮發性記憶體500具有優異的電阻轉態特性。

第6b圖為本發明實施例之非揮發性記憶體500在進行PMA步驟後之耐操度測試圖。上述耐操度測試條件為皆對非揮發性記憶體500的上導電層214給予偏壓且非揮發性記憶體500的下導電層207給予接地(GND)，其中高電阻狀態(HRS)與低電阻狀態(LRS)皆在0.2V偏壓下讀取之連續轉態操作條件下之電流值。如第6a圖所示，本發明實施例之非揮發性記憶體500在超過3000次以上的連續轉態操作下，高電阻狀態與低電阻狀態之電阻比仍保有大於10倍的值，顯示本發明實施例之非揮發性記憶體500經由PMA處理後具有優秀之耐操度特性。

本發明實施例之非揮發性記憶體係採用金屬或導電化合物作為電阻式非揮發性記憶體元件的底電極，於底電極之上利用原子層沉積法(Atomic Layer Deposition;ALD)的成長機制，成長一系列由m循環週期(m-cycles)之二氧化鉿原子層與n循環周期(n-cycles)之氧化鋁原子層，形成二氧化鉿與氧化鋁一層一層堆疊(layer-by-layer)的二氧化鉿與氧化鋁混合氧化物結構Hf_xAl_yO薄膜以形成非揮發性記憶體500的電阻轉態複合層。非揮發性記憶體的電阻轉態複合層藉由改變不同之m與n的循環週期次數，來成功調變不同比例之混合氧化物薄膜，使非揮發性記憶體的形成電壓(forming voltage)介於以單純二氧化鉿(HfO₂)層製成的習知電阻式非揮發性記憶體元件與以單純氧化鋁(Al₂O₃)層製成的習知電阻式非揮發性記憶體元件之間。並且，本發明實施例之利用原子層沉積系統所沉積的Hf_xAl_yO薄膜，比傳統物理氣相沉積法來改變鋁元素在Hf_xAl_yO薄膜中的含量更能精確且符合現今半導體工業超薄薄膜厚度與品質之控制，本發明實施例之利用原子層沉積系統所沉積的Hf_xAl_yO薄膜藉由改變不同之m與n的循環週期次數，能調變其結晶溫度介於二氧化鉿與氧化鋁之間。藉由控制適當的形成電壓與結晶溫度，讓此電阻式記憶體更符合現今互補式金屬氧化物半導體製程與內嵌奈米顆粒之應用。本發明實施例之非揮發性記憶體相較於使用單純二氧化鉿電阻轉態層的習知電阻式非揮發性記憶體，具有相似的電阻轉態特性，並且可大幅改善元件的熱穩定性。相較於單純氧化鋁電阻轉態層的電阻式非揮發性記憶體，本發明實施例之非揮發性記憶體可有效降低電阻式非揮發性記憶體的初始形成電壓。另外，本發明實施例之非揮發性記憶體的製造方法具有製作容易等優點，因而極適合應用於電阻式非揮發性記憶體元件的製作。

本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500、600、700．．．非揮發性記憶體

200．．．基板

202．．．絕緣層

204．．．鈦薄膜

206．．．鉑薄膜

207．．．下導電層

208．．．電阻轉態複合層

210．．．第一氧化物原子層

212．．．第二氧化物原子層

214．．．上導電層

216．．．單純二氧化鉿薄膜

218．．．單純氧化鋁薄膜

第1a圖為本發明實施例之非揮發性記憶體的剖面示意圖。

第1b圖為一比較例之非揮發性記憶體的剖面示意圖。

第1c圖為另一比較例之非揮發性記憶體的剖面示意圖。

第2a圖為本發明實施例之非揮發性記憶體的電壓電流量測結果。

第2b圖為本發明不同實施例之不同成分組成之電阻轉態複合製成的非揮發性記憶體與第1b、1c圖所示之比較例製成的非揮發性記憶體之形成電壓統計值比較結果。

第2c圖為本發明不同實施例之不同成分組成之電阻轉態複合層製成的非揮發性記憶體與第1b、1c圖所示之比較例製成的非揮發性記憶體之形成電壓平均值比較結果。

第3a、3b圖分別為以Hf_0.7Al_0.3O薄膜做為電阻轉態複合層製成第1a圖所示的非揮發性記憶體，與第1b圖所示之非揮發性記憶體在實際轉態10次後的電壓電流關係圖。

第4圖為本發明實施例之非揮發性記憶體在施予直流寫入電壓與抹除電壓之耐操度測試圖。

第5圖為本發明元件本發明實施例之非揮發性記憶體500之非破壞性讀取測試圖。

第6a圖為本發明實施例之非揮發性記憶體在進行金屬後退火處理步驟後的電壓電流關係圖。

第6b圖為本發明實施例之非揮發性記憶體在進行金屬後退火處理步驟後之耐操度測試圖。

500．．．非揮發性記憶體

200．．．基板

202．．．絕緣層

204．．．鈦薄膜

206．．．鉑薄膜

207．．．下導電層

208．．．電阻轉態複合層

210．．．第一氧化物原子層

212．．．第二氧化物原子層

214．．．上導電層

Claims (12)

1. 一種非揮發性記憶體，包括：一下導電層；一電阻轉態複合層，設置於該下導電層上，該電阻轉態複合層包括：具有一第一層數的第一氧化物原子層；具有一第二層數的第二氧化物原子層，設置於該些第一氧化物原子層上；以及一上導電層，設置於該電阻轉態複合層上，其中該些第一氧化物原子層的一最底層接觸該下導電層，該些第二氧化物原子層的一最頂層接觸接觸該上導電層。
2. 如申請專利範圍第1項所述之非揮發性記憶體，更包括：一基板，設置於該下導電層的下方；以及一絕緣層，設置於該下導電層和該基板之間。
3. 如申請專利範圍第1項所述之非揮發性記憶體，其中該電阻轉態複合層為一氧化鉿與氧化鋁混合氧化物，化學式為Hf_xAl_yO，其中x和y大於0且小於1。
4. 如申請專利範圍第1項所述之非揮發性記憶體，其中該第一層數和該第二層數皆為大於等於1的整數。
5. 如申請專利範圍第1項所述之非揮發性記憶體，其中該些第一氧化物原子層或第二氧化物原子層包括二氧化鉿、氧化鋁、二氧化鈦、二氧化鋯、氧化錫或氧化鋅。
6. 如申請專利範圍第1項所述之非揮發性記憶體，其中該些第一氧化物原子層和第二氧化物原子層為不同的 材料。
7. 如申請專利範圍第1項所述之非揮發性記憶體，其中該電阻轉態複合層的厚度介於1奈米和100奈米之間。
8. 一種非揮發性記憶體的製造方法，包括下列步驟：提供一基板；於該基板上形成一下導電層；進行具有一第一製程循環次數的第一原子層沉積製程，以於該下導電層上形成具有一第一層數的第一氧化物原子層；進行具有一第二製程循環次數的一第二原子層沉積製程，於該些第一氧化物原子層上形成具有一第二層數的第二氧化物原子層，該些第一氧化物原子層和該些第二氧化物原子層係共同製成一電阻轉態複合層；以及於該電阻轉態複合層上形成一上導電層，其中該些第一氧化物原子層的一最底層接觸該下導電層，該些第二氧化物原子層的一最頂層接觸接觸該上導電層。
9. 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該電阻轉態複合層為一氧化鉿與氧化鋁混合氧化物，化學式為Hf_xAl_yO，其中x和y大於0且小於1。
10. 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該第一製程循環次數和該第二製程循環次數皆為大於等於1的整數。
11. 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該些第一氧化物原子層或第二氧化物原 子層包括二氧化鉿、氧化鋁、二氧化鈦、二氧化鋯、氧化錫或氧化鋅。
12. 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該第一氧化物原子層和第二氧化物原子層為不同的材料。