TWI491033B - 用以製造電阻式記憶體裝置之方法 - Google Patents

用以製造電阻式記憶體裝置之方法 Download PDF

Info

Publication number
TWI491033B
TWI491033B TW098125563A TW98125563A TWI491033B TW I491033 B TWI491033 B TW I491033B TW 098125563 A TW098125563 A TW 098125563A TW 98125563 A TW98125563 A TW 98125563A TW I491033 B TWI491033 B TW I491033B
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
forming
variable resistance
metal
Prior art date
Application number
TW098125563A
Other languages
English (en)
Other versions
TW201025591A (en
Inventor
Min-Gyu Sung
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201025591A publication Critical patent/TW201025591A/zh
Application granted granted Critical
Publication of TWI491033B publication Critical patent/TWI491033B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

用以製造電阻式記憶體裝置之方法
本發明係關於一種用於製造記憶體裝置之方法,且更特定言之係關於一種用於使用視供應電壓而定之電阻變化來製造諸如非揮發性電阻式隨機存取記憶體(ReRAM)之電阻式記憶體裝置的方法。
本發明主張2008年12月29日所申請之韓國專利申請案第10-2008-0135540號之優先權,該案之全部揭示內容以引用的方式併入本文中。
近來,關於可替代動態隨機存取記憶體(DRAM)及快閃記憶體之下一代記憶體裝置的研究得以積極地進行。
該等下一代記憶體裝置中之一者為包括一可變電阻材料之電阻式記憶體裝置,該可變電阻材料具有根據供應至其之電壓而急劇改變的電阻且由此在至少兩個不同電阻狀態之間切換。該電阻式記憶體裝置使用該可變電阻材料之電阻變化儲存不同資料,例如,位元資料「0」或「1」。
圖1A說明展示習知電阻式記憶體裝置之結構的視圖,且圖1B說明表示圖1A中所描述之電阻式記憶體裝置之電流/電壓特性的曲線圖。
如圖1A中所說明,習知電阻式記憶體裝置包括一個用作開關元件之電晶體A及一個用作儲存元件之電阻元件B。本文中,電阻元件B包括一下部電極11、一上部電極13及一安置於該下部電極11與該上部電極13之間的可變電阻材料12。
下部電極11及上部電極13中之每一者可包括選自由以下各物組成之群的一者:鋁(Al)、鉑(Pt)、釕(Ru)、銥(Ir)、鎳(Ni)、氮化鈦(TiN)、鈦(Ti)、鈷(Co)、鉻(Cr)、鎢(W)、銅(Cu)及其合金。
可變電阻材料12包括一諸如過渡金屬氧化物如NiO、TiO2 、HfO、Nb2 O5 、ZnO、ZrO2 、WO3 或CoO之二元氧化物,或一鈣鈦礦系列材料,例如,STO(SrTiO)、PCMO(PrCaMnO)或GST(GeSbTe)。此外,諸如TiON之金屬氮氧化物近來經產生而具有可變電阻材料之特性。
根據一供應於下部電極11與上部電極13之間的電壓,習知電阻式記憶體裝置展示圖1B中所描述之電流/電壓特性。
如圖1B中所展示,若供應電壓低於A1或大於A2,則電阻式記憶體裝置展示一遵循B1曲線之電流/電壓特性。同時,若供應電壓處於A1與A2之間,則電阻式記憶體裝置展示一遵循B2曲線之電流/電壓特性。
因此,若在供應一處於A1與A2之間的電壓之後將一低於A1之特定讀取電壓A3供應至電阻元件B,則量測得一遵循B2曲線之電流。另一方面,若在供應一大於A2之電壓之後將該低於A1之特定讀取電壓A3供應至電阻元件B,則量測得一遵循B1曲線之電流。
歸根結底,在讀取操作中輸出之電流的值係根據供應於上部電極與下部電極之間的電壓而改變。亦即,電阻式記憶體裝置根據供應於上部電極與下部電極之間的電壓之變化而展示不同電阻狀態。
圖2A至圖2C說明用於製造習知電阻式記憶體裝置之方法的橫截面圖。
參看圖2A,下部電極21形成於一基板(未圖示)之上,在該基板處形成一特定下伏結構。
接著,如圖2B中所說明,可變電阻材料層22形成於該下部電極21上。
本文中,在形成可變電阻材料層22之前,可另外執行一清潔製程以移除存在於下部電極21與可變電阻材料層22之界面上的外來物質。
參看圖2C,上部電極23形成於可變電阻材料層22上。
然而,該用於製造習知電阻式記憶體裝置之方法具有以下問題。
首先,下部電極及上部電極之界面特性在保護作為電阻式記憶體裝置之特性方面係重要的。詳言之,在下部電極與可變電阻材料層之界面上應無外來物質。為達成此目的,應在沈積下部電極之製程與沈積可變電阻材料層的製程之間執行一單獨清潔製程。
此外,需要至少三個沈積製程來製造電阻式記憶體裝置,其中該等沈積製程包括沈積下部電極之製程、沈積可變電阻材料層之製程及沈積上部電極之製程。
因此,一種用於改良裝置之特性以及使用比用於製造習知電阻式記憶體裝置之方法簡單之製造過程的技術可為有用的。
本發明之例示性實施例係針對提供一種用於製造電阻式記憶體裝置之方法,其能夠改良該裝置之特性且使用一經簡化之製造過程。
根據本發明之一態樣,提供一種用於製造一電阻式記憶體裝置之方法,該方法包括:在一基板之上形成一包括一金屬氮化物層之下部電極;藉由使該金屬氮化物層之一部分氧化而形成一用作一可變電阻材料之金屬氧化物層;及在該金屬氧化物層上形成一上部電極。
根據本發明之另一態樣,提供一種用於製造一電阻式記憶體裝置之方法,該方法包括:在一基板之上形成一下部電極;藉由將一氧氣供應至一沈積該下部電極之腔室中而在該下部電極上形成一可變電阻材料層;及在該可變電阻材料層上形成一上部電極。
根據本發明之又一態樣,提供一種用於製造一電阻式記憶體裝置之方法,該方法包括:在一基板之上形成一下部電極,其中該下部電極包括一在一選擇性氧化製程中被抑制氧化之材料;在該下部電極上形成一材料層,其中該材料層在該選擇性氧化製程中傾向於被氧化;藉由經由該選擇性氧化製程選擇性地使該材料層氧化而形成一可變電阻材料層;及在該可變電阻材料層上形成一上部電極。
可藉由以下描述理解本發明之其他目標及優點,且此等目標及優點可藉由描述本發明之實施例而變得顯而易見。
在諸圖中,層及區域之尺寸可能僅為說明性的且可能未精確地展示。全文中相似參考數字指代相似元件。亦應理解,當一層、一薄膜、一區域或一板稱為「在另一者上」時,其可直接在另一者上,或亦可存在一或多個介入層、薄膜、區域或板。
圖3A至圖3C說明根據本發明之第一實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
參看圖3A,用作電阻式記憶體裝置之下部電極的金屬氮化物層31形成於一基板(未圖示)之上,在該基板處形成一特定下伏結構。本文中,金屬氮化物層31可包括氮化鎢(WN)層、氮化鉭(TaN)層、氮化鈦(TiN)層或氮化鉬(MoN)層。此外,金屬氮化物層31係經由沈積製程形成,例如,物理氣相沈積(PVD)製程、化學氣相沈積(CVD)製程或原子層沈積(ALD)製程。
將金屬氮化物層31用作下部電極之原因在於便利於調整待由一後續氧化製程形成之可變電阻材料層的厚度。此將於稍後描述。
參看圖3B,藉由使金屬氮化物層31之一部分氧化而形成用作可變電阻材料層之金屬氧化物層32。該氧化製程可使用氧氣執行。如以上所描述,倘若金屬氮化物層31包括WN層、TaN層、TiN層或MoN層,則金屬氧化物層32可包括氧化鎢(WOx )層、氧化鉭(TaOx )層、氧化鈦(TiOx )層或氧化鉬(MoOx )層,x為正整數。本文中,參考數字31A表示在以上氧化製程中保持不被氧化之金屬氮化物層。
同時,大體而言,可變電阻材料層之厚度在電阻式記憶體裝置中相對較小為較佳的。藉由具有小的厚度,製造電阻式記憶體裝置之過程較容易進行且整合程度得以改良。此外,較容易保護比大小經減小之電晶體之通道電流小的可變電阻材料層開關電流。
同時,在使用諸如Al、Pt、Ru、Ir、Ni、Ti、Co、Cr、W、Cu之金屬或其合金作為下部電極的情況下,可能難以藉由使下部電極之該部分氧化來形成可變電阻材料層。因為該金屬之氧化速率高,所以可能難以精確地調整金屬氧化物層之厚度。詳言之,可能難以將金屬氧化物層之厚度調整為薄而均勻的。
另一方面,當如本發明之第一實施例中使用金屬氮化物層31作為下部電極時,藉由在形成金屬氧化物層32之過程期間歸因於金屬氮化物層31之氧化而使氮化物分解來緩慢地執行氧化。因此,相對較容易更精細地調整金屬氧化物層32之厚度。具體言之,可將金屬氧化物層32之厚度調整至等於或小於100nm之位準。
如圖3C中所說明,上部電極33形成於金屬氧化物層32上。本文中,可藉由金屬或金屬氮化物形成上部電極33。舉例而言,上部電極33可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、鋯(Zr)、鉿(Hf)或其合金。此外,上部電極33可經由PVD製程、CVD製程或ALD製程形成。
圖4、圖5A及圖5B說明根據該根據本發明之第一實施例的用於製造電阻式記憶體裝置之方法所形成的結構。詳言之,其展示藉由一實驗形成之結構,在該實驗中氧化係藉由在沈積TiN層之後在500℃之溫度下供應45標準公升/分鐘(slm)的氧氣歷時30分鐘以藉由執行PVD製程而使下部電極具有大約500之厚度來執行。在此實驗中,TiN層之氧化速率低至8/min。
圖4說明藉由該實驗形成之結構之橫截面圖。
參看圖4,注意,TiO2 層(為可變電阻材料)係藉由均勻地氧化至TiN層之大約一半厚度而形成。亦即,大約250之TiO2 層係均勻地形成於大約250之TiN層上。
圖5A說明藉由該實驗形成之結構之X射線光電子光譜法(XPS)深度分布,且圖5B說明藉由該實驗形成之結構的XPS光譜。
參看圖5A及圖5B,證實TiO2 層係藉由使TiN層氧化而形成。
在使用根據本發明之第一實施例的用於製造電阻式記憶體裝置之方法時,因為可變電阻材料層係藉由使下部電極之一部分氧化而形成,所以與先前技術中不同,不需要沈積可變電阻材料之單獨製程。此外,不需要單獨清潔製程,因為自開始阻礙/避免外來物質於下部電極與可變電阻材料層之界面上的形成。結果,可簡化製造電阻式記憶體裝置之過程且可改良該裝置之特性。此外,因為將具有低氧化速率之金屬氮化物層用作下部電極,所以可形成一薄且均勻之金屬氧化物層。
圖6A至圖6C說明根據本發明之第二實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
參看圖6A,下部電極61形成於一基板(未圖示)之上,在該基板處形成一下伏結構。該下部電極61可包括一金屬氮化物層如WN層、TaN層、TiN層或MoN層,或一金屬層如Al、Pt、Ru、Ir、Ni、Ti、Co、Cr、W、Cu或其合金。可藉由執行一沈積製程來形成下部電極61。較佳地,該沈積製程使用PVD製程。
參看圖6B,藉由將氧氣連續地供應至形成下部電極61之腔室中而使可變電阻材料層62形成於下部電極61上。本文中,若下部電極61係藉由金屬氮化物層形成,則可變電阻材料層62係藉由諸如WON層、TaON層、TiON層或MoON層之金屬氮氧化物層形成。若下部電極61係藉由金屬層形成,則可變電阻材料層62係藉由諸如Al2 O3 層或RuO2 層之金屬氧化物層形成。
詳言之,倘若下部電極61係藉由PVD製程沈積,則當將氧氣連續地供應至形成下部電極61之腔室中時,包括金屬氮氧化物層或金屬氧化物層之可變電阻材料層62係藉由反應性濺鍍形成。
參看圖6C,上部電極63形成於可變電阻材料層62上。上部電極63可包括一金屬或一金屬氮化物。舉例而言,上部電極63可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、Zr、Hf或其合金。此外,上部電極63可經由PVD製程、CVD製程或ALD製程形成。
具體言之,上部電極63藉由與下部電極61之材料相同的材料形成係較佳的。在此情況下,因為可在同一腔室中順序地執行形成下部電極61之過程、形成可變電阻材料層62之過程及形成上部電極63之過程的全部,所以可減少製造時間。
如以上所描述,在使用根據本發明之第二實施例的用於製造電阻式記憶體裝置之方法時,因為可使用形成下部電極之腔室(例如,PVD腔室)來形成可變電阻材料層,所以可減少處理時間及成本。此外,因為自開始阻礙外來物質於下部電極與可變電阻材料層之界面上的形成,所以可能不需要單獨清潔製程。結果,可簡化製造電阻式記憶體裝置之過程且可改良該裝置之特性。此外,在藉由同一材料形成下部電極及上部電極的情況下,處理時間得以最小化,因為可在同一腔室中順序地執行形成下部電極、可變電阻材料層及上部電極之過程。
圖7A至圖7D說明根據本發明之第三實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
參看圖7A,下部電極71形成於一基板(未圖示)之上,在該基板處形成一特定下伏結構。本文中,下部電極71包括一在一選擇性氧化製程中被抑制氧化之材料,例如,諸如W層、TiN層或Mo層之金屬層,或金屬氮化物層。此外,下部電極71可經由諸如PVD製程、CVD製程或ALD製程之沈積製程形成。下文將詳細描述該選擇性氧化製程。
該選擇性氧化製程為藉由在富H2 氧化氣氛(例如,H2 /O2 氣氛或H2 O/H2 氣氛)中誘發一金屬之氧化/去氧化反應而最終抑制該金屬之氧化的過程。在形成包括經堆疊之多晶矽層及金屬層之閘極圖案的過程中,此選擇性氧化製程通常用以防止該金屬層在再氧化閘極之製程中被氧化以在蝕刻該多晶矽層及該金屬層之後恢復蝕刻損失。亦即,當在蝕刻在選擇性氧化製程中被抑制氧化之金屬層(例如,W層)與用以形成該閘極圖案之多晶矽層之堆疊結構之後執行選擇性氧化製程時,金屬層未被氧化而多晶矽層及一矽基板被氧化。
以以上所描述之方式,針對下部電極71使用在選擇性氧化製程中被抑制氧化的金屬氮化物層或金屬層經由該選擇性氧化製程形成一後續可變電阻材料層。稍後將描述此。
參看圖7B,能夠在選擇性氧化製程中被氧化之材料層72形成於下部電極71上。該材料層72可包括一諸如Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cu、Zr或Hf之金屬層,或一金屬氮化物層。此外,材料層72可經由諸如PVD製程、CVD製程或ALD製程之沈積製程形成。
由於以上所描述之製程,形成包括在選擇性氧化製程中被抑制氧化之材料的下部電極71與傾向於被氧化之材料層72的堆疊結構。本文中,在針對兩個層之堆疊結構的選擇性氧化製程中,一個層可能相對地傾向於被氧化且另一層之氧化與該第一層相比可能相對地被抑制。舉例而言,儘管TiN層大體為被抑制氧化之材料,但在選擇性氧化製程中,在W層與TiN層之堆疊結構中,W層之氧化可能被抑制,且與該被抑制之材料相比,TiN層可能傾向於被氧化。
參看圖7C,藉由在下部電極71與材料層72之堆疊結構上執行選擇性氧化製程,形成一可變電阻材料層72A,其由僅藉由使材料層72氧化所形成之金屬氧化物層製成。
如以上所描述,該選擇性氧化製程係在富H2 氧化氣氛中執行。舉例而言,該選擇性氧化製程可以現場蒸汽產生(ISSG)方法在O2 /H2 氣體或電漿氣氛中執行或以水蒸氣產生(WVG)方法在H2 O/H2 氣體或電漿氣氛中執行。倘若選擇性氧化製程係在氣體氣氛中執行,則其較佳在高於800℃之溫度下執行。然而,倘若選擇性氧化製程係在電漿氣氛中執行,則其可在高於400℃之溫度下執行。
參看圖7D,上部電極73形成於可變電阻材料層72A上。上部電極73可包括一金屬或一金屬氮化物。舉例而言,上部電極73可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、Zr、Hf或其合金。此外,上部電極73可經由PVD製程、CVD製程或ALD製程形成。
以以上所描述之方式,在使用根據本發明之第三實施例的用於製造電阻式記憶體裝置之方法時,因為將在選擇性氧化製程中被抑制氧化之材料用作下部電極且可變電阻材料層係藉由選擇性地使下部電極上之金屬氧化而形成,所以該等製程可相對容易地執行。此外,因為可抑制下部電極之異常氧化且由此可控制下部電極與可變電阻材料層之界面的降解,所以可改良裝置之特性。
用於製造電阻式記憶體裝置之發明性方法可改良裝置之特性以及簡化其製造過程。
儘管已關於具體實施例描述本發明,但熟習此項技術者將顯而易見,在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下,可進行各種改變及修改。
11...下部電極
12...可變電阻材料
13...上部電極
21...下部電極
22...可變電阻材料層
23...上部電極
31...金屬氮化物層
31A...金屬氮化物層
32...金屬氧化物層
33...上部電極
61...下部電極
62...可變電阻材料層
63...上部電極
71...下部電極
72...材料層
72A...可變電阻材料層
73...上部電極
A...電晶體
A1...電壓
A2...電壓
A3...特定讀取電壓
B...電阻元件
B1...曲線
B2...曲線
圖1A說明展示習知電阻式記憶體裝置之結構的視圖。
圖1B說明表示圖1A中所描述之電阻式記憶體裝置之電流/電壓特性的曲線圖。
圖2A至圖2C說明用於製造習知電阻式記憶體裝置之方法的橫截面圖。
圖3A至圖3C說明根據本發明之第一實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
圖4說明根據該根據本發明之第一實施例的用於製造電阻式記憶體裝置之方法所形成的結構。
圖5A說明圖4中所描述之結構之X射線光電子光譜法深度分布。
圖5B說明圖4中所描述之結構之XPS光譜。
圖6A至圖6C說明根據本發明之第二實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
圖7A至圖7D說明根據本發明之第三實施例的用於製造電阻式記憶體裝置之方法的橫截面圖。
(無元件符號說明)

Claims (9)

  1. 一種用於製造一電阻式記憶體裝置之方法,該方法包含:在一基板之上形成包括一金屬氮化物層之一下部電極;其中該金屬氮化物層包含選自以下項中之一者:一氮化鉭(TaN)層、一氮化鉬(MoN)層及其一組合;藉由使該金屬氮化物層之一部分氧化而形成用作一可變電阻材料之一金屬氧化物層,其中該金屬氧化物層包含選自以下項中之一者:一氧化鉭(TaOx )層、一氧化鉬(MoOx )層及其一組合,x為一正整數;及在該金屬氧化物層上形成一上部電極,其中該上部電極包括一金屬氮化物層。
  2. 如請求項1之方法,其中該氧化製程係使用一氧氣執行。
  3. 如請求項1之方法,其中在該形成該金屬氧化物層之步驟中,該下部電極之該金屬氮化物層經氧化至該下部電極之該金屬氮化物層之一半厚度。
  4. 如請求項1之方法,其中在該形成該金屬氧化物層之步驟中,經由該氧化步驟以精細地調整該金屬氧化物層之厚度。
  5. 一種用於製造一電阻式記憶體裝置之方法,該方法包含:在一基板之上形成一下部電極,其中該下部電極包含 選自以下項中之一者:一氮化鉭(TaN)層、一氮化鉬(MoN)層及其一組合;藉由將一氧氣供應至沈積該下部電極之一腔室中而在該下部電極上沈積一可變電阻材料層,其中該可變電阻材料層包含選自以下項中之一者:一氮氧化鉭(TaON)層、一氮氧化鉬(MoON)層及其一組合;及在該可變電阻材料層上形成一上部電極,其中該上部電極包括一金屬氮化物層。
  6. 如請求項5之方法,其中形成該下部電極係藉由使用一物理氣相沈積(PVD)方法執行。
  7. 如請求項6之方法,其中形成該可變電阻材料層係藉由經由該氧氣之該供應使用一反應性濺鍍方法執行。
  8. 如請求項5之方法,其中該上部電極係由與該下部電極之材料相同的材料形成。
  9. 如請求項8之方法,其中形成該下部電極、形成該可變電阻材料層及形成該上部電極係在同一腔室中執行。
TW098125563A 2008-12-29 2009-07-29 用以製造電阻式記憶體裝置之方法 TWI491033B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135540A KR101127236B1 (ko) 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW201025591A TW201025591A (en) 2010-07-01
TWI491033B true TWI491033B (zh) 2015-07-01

Family

ID=42285441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098125563A TWI491033B (zh) 2008-12-29 2009-07-29 用以製造電阻式記憶體裝置之方法

Country Status (4)

Country Link
US (1) US8409914B2 (zh)
KR (1) KR101127236B1 (zh)
CN (1) CN101771131B (zh)
TW (1) TWI491033B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010053751A1 (de) * 2010-10-28 2012-05-03 Oerlikon Trading Ag, Trübbach Molybdänmonoxidschichten und deren Herstellung mittels PVD
US20120223299A1 (en) * 2011-03-04 2012-09-06 Jun Liu Metal/oxide one time progammable memory
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8679988B2 (en) 2011-11-22 2014-03-25 Intermolecular, Inc. Plasma processing of metal oxide films for resistive memory device applications
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
TWI483394B (zh) * 2011-12-27 2015-05-01 Ind Tech Res Inst 電阻式隨機存取記憶體及其製作方法
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US8853046B2 (en) * 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
US8791445B2 (en) * 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
KR102193263B1 (ko) * 2012-03-12 2020-12-23 오를리콘 서피스 솔루션스 아크티엔게젤샤프트, 페피콘 개선된 슬라이딩 특성을 지닌 코팅
US8860002B2 (en) * 2012-12-20 2014-10-14 Intermolecular, Inc. Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
US8987133B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
WO2015133073A1 (ja) * 2014-03-07 2015-09-11 日本電気株式会社 スイッチング素子及びスイッチング素子の製造方法
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9876167B2 (en) 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9871198B2 (en) * 2015-08-13 2018-01-16 Macronix International Co., Ltd. Method for manufacturing a resistive random access memory device
TWI585766B (zh) * 2016-03-03 2017-06-01 華邦電子股份有限公司 電極的製造方法及電阻式隨機存取記憶體
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US11929512B2 (en) * 2019-04-30 2024-03-12 The Board Of Trustees Of The Leland Stanford Junior University Oxidized surface layer on transition metal nitrides: active catalysts for the oxygen reduction reaction
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172756A1 (en) * 2000-04-27 2002-11-21 Joo Hyun Song Method for selectively oxidizing a silicon/metal composite film stack
TW200737187A (en) * 2005-12-27 2007-10-01 Sharp Kk Variable resistance element, its fabrication method, and semiconductor storage device using the same
TW200807689A (en) * 2006-04-28 2008-02-01 Sharp Kk Variable resistance element, and its manufacturing method
TW200849566A (en) * 2007-03-30 2008-12-16 Samsung Electronics Co Ltd Storage of non-volatile memory device and method of forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061426B2 (ja) 1991-01-01 2000-07-10 忠弘 大見 Dramメモリセルの製造方法
JP2004266263A (ja) 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100681266B1 (ko) * 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
WO2008126365A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
CN102709471B (zh) 2007-06-29 2014-12-24 桑迪士克3D公司 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
US7947561B2 (en) * 2008-03-14 2011-05-24 Applied Materials, Inc. Methods for oxidation of a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172756A1 (en) * 2000-04-27 2002-11-21 Joo Hyun Song Method for selectively oxidizing a silicon/metal composite film stack
TW200737187A (en) * 2005-12-27 2007-10-01 Sharp Kk Variable resistance element, its fabrication method, and semiconductor storage device using the same
TW200807689A (en) * 2006-04-28 2008-02-01 Sharp Kk Variable resistance element, and its manufacturing method
TW200849566A (en) * 2007-03-30 2008-12-16 Samsung Electronics Co Ltd Storage of non-volatile memory device and method of forming the same

Also Published As

Publication number Publication date
US20100167463A1 (en) 2010-07-01
KR101127236B1 (ko) 2012-03-29
CN101771131B (zh) 2014-06-18
US8409914B2 (en) 2013-04-02
CN101771131A (zh) 2010-07-07
KR20100077569A (ko) 2010-07-08
TW201025591A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
JP5110088B2 (ja) 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置
US8853099B2 (en) Nonvolatile resistive memory element with a metal nitride containing switching layer
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
JPWO2011074243A1 (ja) 抵抗変化型素子及びその製造方法
US9768379B2 (en) Non volatile resistive memory cell and its method of making
US20080185687A1 (en) Memory device and method for fabricating the same
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
TWI508341B (zh) 電阻式隨機存取記憶體及其製造方法
JP5464148B2 (ja) 抵抗変化素子
JP6230203B2 (ja) 抵抗変化素子及びその製造方法
TWI600150B (zh) 記憶體結構及其製造方法
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
TW201901928A (zh) 半導體結構及其形成方法
KR20120027577A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees