JP6230203B2 - 抵抗変化素子及びその製造方法 - Google Patents

抵抗変化素子及びその製造方法 Download PDF

Info

Publication number
JP6230203B2
JP6230203B2 JP2016503967A JP2016503967A JP6230203B2 JP 6230203 B2 JP6230203 B2 JP 6230203B2 JP 2016503967 A JP2016503967 A JP 2016503967A JP 2016503967 A JP2016503967 A JP 2016503967A JP 6230203 B2 JP6230203 B2 JP 6230203B2
Authority
JP
Japan
Prior art keywords
layer
metal oxide
electrode layer
resistance
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016503967A
Other languages
English (en)
Other versions
JPWO2015125449A1 (ja
Inventor
夏樹 福田
夏樹 福田
和紀 福寿
和紀 福寿
有典 宮口
有典 宮口
西岡 浩
浩 西岡
弘綱 鄒
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2015125449A1 publication Critical patent/JPWO2015125449A1/ja
Application granted granted Critical
Publication of JP6230203B2 publication Critical patent/JP6230203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、不揮発性メモリ等として使用される抵抗変化素子及びその製造方法に関する。
半導体メモリには、DRAM(Dynamic Random Access Memory)等の揮発性メモリとフラッシュメモリ等の不揮発性メモリがある。不揮発性メモリとして、NAND型フラッシュメモリが主流であるが、20nm以降のデザインルールでは微細化の限界とされており、さらに微細化が可能なデバイスとして、ReRAM(Resistance RAM)が注目されている。
従来のReRAMは、所望の抵抗値を有する金属酸化物層を上部及び下部白金(Pt)電極層で挟んだ構造であり、上部電極層に電圧を印加し、金属酸化物層の抵抗を変化させることでメモリスイッチングを行う(下記特許文献1参照)。
特開2013−207130号公報
しかしながら、電極層の材料として用いられるPtは高価な金属であるため、抵抗変化素子のコストを下げ生産性を向上させるためには、非貴金属電極材料の開発が必要とされている。
以上のような事情に鑑み、本発明の目的は、低コストな抵抗変化素子及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る抵抗変化素子は、第1の電極層と、第2の電極層と、酸化物半導体層とを具備する。
上記第2の電極層は、炭素材料で形成される。
上記酸化物半導体層は、第1の金属酸化物層と、第2の金属酸化物層とを有する。上記第1の金属酸化物層は、上記第1の電極層と上記第2の電極層との間に形成され、第1の抵抗率を有する。上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極層との間に形成され、上記第1の抵抗率とは異なる第2の抵抗率を有する。
本発明の一実施形態に係る抵抗変化素子の構成を示す概略側断面図である。 実験において作製した抵抗変化素子の電流−電圧特性を示す図である。 実験において作製した抵抗変化素子の電流−電圧特性を示す図である。 本発明の一実施形態に係る抵抗変化素子の電流−電圧特性を示す図である。 本発明の一実施形態に係る抵抗変化素子の電流−電圧特性を示す図である。
本発明の一実施形態に係る抵抗変化素子は、第1の電極層と、第2の電極層と、酸化物半導体層とを具備する。
上記第2の電極層は、炭素材料で形成される。
上記酸化物半導体層は、第1の金属酸化物層と、第2の金属酸化物層とを有する。上記第1の金属酸化物層は、上記第1の電極層と上記第2の電極層との間に形成され、第1の抵抗率を有する。上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極層との間に形成され、上記第1の抵抗率とは異なる第2の抵抗率を有する。
上記抵抗変化素子において、第2の電極層は炭素材料で形成されている。炭素材料はPt等の貴金属と比べて安価であり、これによりコストの低減を図ることができる。
上記炭素材料は、ダイヤモンドライクカーボン(DLC)であってもよい。
DLCは、ダイヤモンドの有するsp混成軌道と、黒鉛(グラファイト)の有するsp混成軌道とを有し非晶質(アモルファス)構造をとっており、耐摩耗性・耐薬品性・耐吸湿性・耐酸素透過性等に優れた炭素材料である。この構成によれば、酸素を透過及び吸収し難い電極層となるため、酸化物半導体層中の酸素の引き抜きを抑制し、酸化物半導体層の低抵抗化を防ぐことが可能となる。これにより、抵抗変化素子のスイッチング特性を向上させることが可能となる。
上記DLCの密度の値は2.3g/cm以上2.6g/cm以下の範囲であってもよい。
DLCは上記の密度範囲で高密度かつ低抵抗率を有するため、第2の電極層の材料に上記の密度範囲のDLCを用いることで、より酸化物半導体層の酸素を吸収し難く導電性に優れた電極層とすることが可能となる。
本発明の一実施形態に係る抵抗変化素子の製造方法は、基板上に第1の電極層を形成することを含む。
上記第1の電極層の上に、第1の抵抗率を有する第1の金属酸化物層が形成される。
上記第1の金属酸化物層の上に、上記第1の抵抗率とは異なる第2の抵抗率を有する第2の金属酸化物層が形成される。
上記第2の金属酸化物層の上に、DLCで構成された第2の電極層が、RFスパッタリング又はパルスDCスパッタリングによって形成される。
この製造方法によれば、電極に貴金属を用いた場合と比べてコストが低く、かつ、良好なスイッチング特性を有する抵抗変化素子を製造することが可能となる。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1は、本発明の一実施形態に係る抵抗変化素子の構成を示す概略断面図である。本実施形態の抵抗変化素子1は、基板2と、下部電極層3(第1の電極層)と、酸化物半導体層4と、上部電極層5(第2の電極層)とを有する。
基板2としては、典型的にはシリコンウェーハ等の半導体基板が用いられるが、これに限られず、ガラス基板等の絶縁性セラミックス基板が用いられてもよい。
酸化物半導体層4は、第1の金属酸化物層41と、第2の金属酸化物層42とを有する。第1の金属酸化物層41及び第2の金属酸化物層42は、それぞれ同種の材料で構成されているが、異種の材料で構成されてもよい。第1の金属酸化物層41及び第2の金属酸化物層42のうち、一方は、化学量論組成に近い酸化物材料(以下「化学量論組成材料」ともいう。)で構成され、他方は、酸素欠損を多数含む酸化物材料(以下「酸素欠損材料」ともいう。)で構成される。本実施形態では、第1の金属酸化物層41が酸素欠損材料で構成され、第2の金属酸化物層42が化学量論組成材料で構成される。
第1の金属酸化物層41は、下部電極層3上に形成され、本実施形態では酸化タンタル(TaO)で形成される。第1の金属酸化物層41に用いられる酸化タンタルは、第2の金属酸化物層42を形成する酸化タンタルよりも酸化度が低く、その抵抗率は、例えば1Ω・cmよりも大きく、1×10Ω・cm以下である。
第1の金属酸化物層41を構成する材料は上記に限られず、例えば、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、酸化チタン(TiO)、酸化アルミニウム(AlO)、酸化ケイ素(SiO)、酸化鉄(FeO)、酸化ニッケル(NiO)、酸化コバルト(CoO)、酸化マンガン(MnO)、酸化錫(SnO)、酸化亜鉛(ZnO)、酸化バナジウム(VO)、酸化タングステン(WO)、酸化銅(CuO)、Pr(Ca,Mn)O、LaAlO、SrTiO、La(Sr,Mn)O等の二元系あるいは三元系以上の酸化物材料が用いられる。
第2の金属酸化物層42は、第1の金属酸化物層41の上に形成され、本実施形態では酸化タンタル(Ta)で形成される。第2の金属酸化物層42に用いられる酸化タンタルは、化学量論組成あるいはそれに近い組成を有し、例えば、1×10(1E+06)Ω・cmより大きい抵抗率を有する。第2の金属酸化物層42を構成する材料はこれに限られず、上述したような二元系あるいは三元系以上の酸化物材料が適用可能である。
第1の金属酸化物層41及び第2の金属酸化物層42は、例えば、酸素との反応性スパッタリング法によって形成することができる。本実施形態では、酸素が導入された真空チャンバにおいて金属(Ta)ターゲットをスパッタすることで、酸化タンタルからなる金属酸化物層41,42を基板2(下部電極層3)上に順次形成する。各金属酸化物層41,42の酸化度は、真空チャンバに導入される酸素の流量(分圧)によって制御される。
抵抗変化素子1の第2の金属酸化物層42は、第1の金属酸化物層41よりも酸化度が高いため、第1の金属酸化物層41よりも高い抵抗率を有する。ここで、上部電極層5に正電圧、下部電極層3に負電圧をそれぞれ加えると、高抵抗である第2の金属酸化物層42中の酸素イオン(O2−)が低抵抗である第1の金属酸化物層41中に拡散し、第2の金属酸化物層42の抵抗が低下する(低抵抗状態)。一方、下部電極層3に正電圧、上部電極層5に負電圧をそれぞれ加えると、第1の金属酸化物層41から第2の金属酸化物層42へ酸素イオンが拡散し、再び第2の金属酸化物層42の酸化度が高まり、抵抗が高くなる(高抵抗状態)。
上述のように、酸化物半導体層4は、下部電極層3と上部電極層5との間の電圧を制御することにより、低抵抗状態と高抵抗状態とを可逆的にスイッチングする。さらに、低抵抗状態及び高抵抗状態は、電圧が印加されていなくても保持されるため、高抵抗状態でデータの書込み、低抵抗状態でデータの読出しというように、抵抗変化素子1は不揮発性メモリ素子として利用可能となる。
従来の抵抗変化素子の上部電極層及び下部電極層には、耐腐食性が高く良導電性を有することからPt等の貴金属が材料に用いられている。しかしながら、Pt等の貴金属は高価であり、またエッチング等の微細加工も難しく大量生産には向いていない。このため、抵抗変化素子のコストを下げ生産性を向上させるためには、非貴金属材料による電極層の開発が必要となる。
図2は、上部電極層にPt、下部電極層にTiNを用いた抵抗変化素子の電流−電圧特性を示す一実験結果であり、横軸は電圧、縦軸は電流を示している。図2に示すように、本発明者らは、代表的な非貴金属電極材料としてバリアメタル等に用いられるTiNを下部電極層として用いたところ、Pt下部電極層と同等のスイッチング特性を確認した。
一方、図3は、上部及び下部電極層にTiNを用いた抵抗変化素子の電流−電圧特性を示す一実験結果である。TiNを上部電極層としてスパッタ法により成膜したところ、窒素プラズマによりTiN上部電極層と酸化物半導体層との界面に、絶縁性の高い膜(TaNO膜)が形成された。この場合、抵抗変化素子として使用するには、図3に示すようにスイッチング動作電圧以上の高い電圧を酸化物半導体層に印加し、絶縁破壊に類似する現象を生じさせるフォーミングと呼ばれる素子初期化処理が必要となる。フォーミングによりフィラメントと呼ばれる電流パスが酸化物半導体層に生成することで、酸化物半導体層のスイッチ動作を発現させるものと考えられている。ところが、フォーミングはフィラメントの大きさや位置を適切に制御することができないため動作電流を低減できず、素子の動作電流が高くなるという問題がある。
さらに、TiN(具体的にはTiN中のTi)は酸化物半導体層中の酸素と反応しやすいため、TiNが酸化物半導体層中の酸素を引き抜き、酸化物半導体層の絶縁性を下げてしまい、素子の低電圧低電流駆動の良好なスイッチングが得られない恐れがある。
そこで本発明者らは、成膜に窒素プラズマを必要とせず、酸化物半導体層中の酸素と反応し難い非貴金属電極材料として、DLCを見出した。
DLCは、耐摩耗性・耐薬品性・耐吸湿性・耐酸素透過性等に優れた炭素材料であり、これらの性質から、例えば、切削工具やペットボトルのコーティング材として用いられている。また、DLCは、ダイヤモンドを構成する炭素の有するsp混成軌道と、グラファイトを構成する炭素の有するsp混成軌道とを有し、アモルファス構造をとっている。これにより、DLCは高密度かつ導電性を有する。
上部電極層5は、炭素材料で構成される。上部電極層5に用いられる炭素材料は、導電性を有するものであれば特に限られず、例えば、グラファイト、DLC等が用いられる。これら炭素材料は、Pt等の貴金属に比べ安価であり、これにより素子のコスト低減を図ることができる。
本実施形態では、上部電極層5はDLCで構成される。これにより、上部電極層5は酸化物半導体層4(主に第2の金属酸化物42)中の酸素を透過及び吸収し難くなり、酸化物半導体層4からの酸素の引き抜きが抑制されるため、酸化物半導体層4の低抵抗化を防ぐことが可能となる。
上部電極層5としてDLC層を形成する方法としては、例えば、スパッタ法やCVD(Chemical Vapor Deposition)法等によって形成することができる。本実施形態では、RFスパッタリング又はパルスDCスパッタリングにより、DLC層が第2の金属酸化物層42上に形成される。上記の各スパッタ法におけるターゲットには、高純度で高密度のグラファイトが用いられる。
DLC層の密度は、温度(20℃〜300℃)、RFバイアス(0W〜300W)によって制御され、その値の範囲は1.0g/cm以上3.0g/cm以下となる。同値が、1.9g/cm以上2.6g/cm以下の範囲では、耐酸素透過性が高く、低抵抗であるため電極として適している。さらに、同値が2.3g/cm以上2.6g/cm以下の範囲では、より耐酸素透過性が高く、より低抵抗となるため電極として好適である。同値が1.0g/cm以上1.9g/cm未満の範囲では、耐酸素透過性が若干低下するが低抵抗であり、電極としての利用が可能である。一方、同値が2.6g/cmよりも高密度の範囲では、耐酸素透過性は高いが抵抗が上昇するため、電極としての利用には適さない。
下部電極層3を構成する材料は、特に限られず、上部電極層5と同種の材料が用いられてもよく、異種の材料が用いられてもよい。本実施形態では、下部電極層3はTiNで構成される。
以上のように、本実施形態に係る抵抗変化素子1によれば、上部電極層5が炭素材料であるDLCにより構成されているため、上部電極層がPt等の貴金属材料で構成されている場合と比べて、コストの低減を図ることができる。さらに、DLCは耐酸素透過性を有する炭素材料であることから、上部電極層5は酸化物半導体層4中の酸素を透過及び吸収し難くなり、酸化物半導体層4中の酸素の引き抜きが抑制されるため、酸化物半導体層4の低抵抗化を防ぐことが可能となる。これにより、抵抗変化素子のスイッチング特性を向上させることが可能となる。
次に、図1に示す抵抗変化素子1の製造方法について説明する。
まず、基板2上に下部電極層3が形成される。下部電極層3は、真空蒸着法、スパッタ法、CVD法、ALD(Atomic Layer Deposition)法などの各種成膜方法を用いて形成することができる。下部電極層3は、粒界がなく、平坦であることが好ましい。
本実施形態では、窒素とアルゴン雰囲気におけるTiターゲットの反応性スパッタ法により、下部電極層3として窒化チタン(TiN)が形成される。厚みは特に限定されず、例えば50nmである。
次に、下部電極層3の上に酸化物半導体層4が形成される。まず、第1の金属酸化物層41として、化学量論組成より酸素量が少ないタンタル酸化物層を例えば真空蒸着法、スパッタ法、CVD法、ALD法などにより作製する。厚みは特に限定されず、例えば20nmである。本実施形態では、酸素との反応性スパッタリングによって、第1の金属酸化物層41が形成される。
続いて、第1の金属酸化物層41の上に第2の金属酸化物層42が形成される。本実施形態では、第2の金属酸化物層42として、化学量論組成あるいはそれに近い酸素組成比のタンタル酸化物層が成膜される。厚みは特に限定されず、例えば10nmである。成膜方法は特に限定されず、例えば、真空蒸着法、スパッタ法、CVD法、ALD法などにより作製する。本実施形態では、酸素との反応性スパッタリングによって、第2の金属酸化物層42が形成される。
次に、酸化物半導体層4の上に上部電極層5が形成される。本実施形態では、上部電極層5としてDLC層が、RFスパッタリング又はパルスDCスパッタリングにより成膜される。
RFスパッタリングの条件は特に限定されず、例えば以下の条件で実施される。
ガス(Ar)流量:50[sccm]
RFパワー:2000[W]
RF周波数:13.56[MHz]
また、パルスDCスパッタリングの条件は特に限定されず、例えば以下の条件で実施される。
ガス(Ar)流量:50[sccm]
パルスDCパワー:2000[W]
パルスDC周波数:20[kHz]
ここで、上記各スパッタ法において成膜温度を20℃〜300℃、RFバイアスを0W〜300Wに制御することで、DLC層の密度の値を1.9g/cm以上2.8g/cm以下の範囲で調整することができる。DLC層の厚みは特に限定されず、例えば50nmである。
抵抗変化素子1は、所定の素子サイズに形成される。各層のパターニングには、リソグラフィ及びドライエッチング技術が用いられてもよいし、リソグラフィ及びウェットエッチング技術が用いられてもよいし、レジストマスク等を介して各層の成膜が行われてもよい。エッチング技術を用いる場合、下部配線層と上部配線層との間の層間絶縁膜に、当該抵抗変化素子1が作り込まれてもよい。
上記製造方法によれば、上部電極層5の成膜に窒素プラズマを用いず、第2の金属酸化物層42中に絶縁性の高い膜が形成されないため、フォーミングに必要な電圧を下げることができるか、もしくはフォーミングが不要となる。これにより、素子の動作電流上昇を防ぐことが可能となる。また、上部電極層5が、酸素を透過及び吸収し難い炭素材料であるDLCで構成されているため、酸化物半導体層4中の酸素の引き抜きが抑制され、酸化物半導体層4の低抵抗化を防ぐことが可能となる。従って、電極層に貴金属を用いた場合と比べてコストが低く、良好なスイッチング特性を有する抵抗変化素子を製造することが可能となる。
<実験例>
上述の抵抗変化素子1の製造方法によって、密度の異なる4枚のDLC膜をスパッタ法により熱酸化膜付きSi基板上に成膜した。実験例1及び実験例2はパルスDCスパッタリングにより成膜し、実験例3及び実験例4はRFスパッタリングにより成膜した。DLC膜の厚みは50nm、パルスDCスパッタリングにおける電源周波数は20kHz、RFスパッタリングにおける電源周波数は13.56MHzとした。その後、成膜した4枚のDLC膜の密度d(g/cm)及び抵抗率ρ(Ω・cm)を測定した。
表1は、実験例において成膜されたDLC膜とその密度及び抵抗率を示す表である。なお、表1に記載の参考例は、密度2.8g/cmのDLC膜の参考値である。
Figure 0006230203
表1に示すように、実験例1ではd=1.9、ρ=0.21、実験例2ではd=2.2、ρ=0.07であり、パルスDCスパッタリングにより成膜されたDLC膜は、高密度かつ低抵抗率となった。また、実験例3ではd=2.4、ρ=0.055、実験例4ではd=2.5、ρ=0.03であり、RFスパッタリングにより成膜されたDLC膜は、より高密度かつ低抵抗率となった。一方、参考例のd=2.8のDLC膜は、ρ=8.00E+06であり、高抵抗率であった。
なお、密度は、X線反射率法(XRR)により求めた。また、抵抗率は、4端子法により測定したシート抵抗値と膜厚の積から求めた。
以上の結果から、DLC膜は、密度の値が1.9g/cm以上2.5g/cm以下の範囲では、耐酸素透過性が高く、低抵抗であるため、抵抗変化素子の電極として適すると考えられる。さらに、同値が2.4g/cm以上2.5g/cm以下の範囲では、より耐酸素透過性が高く、より低抵抗となるため、抵抗変化素子の電極として好適であると考えられる。一方、同値が2.8g/cm以上の高密度のDLC膜は、耐酸素透過性は高いが抵抗が上昇するため、電極としての利用には適さないことがわかった。
図4及び図5は、上述の抵抗変化素子1の製造方法によって得られた抵抗変化素子1a及び抵抗変化素子1bの電流−電圧特性を示す図である。抵抗変化素子1a及び抵抗変化素子1bは、上部電極層5のみ異なる構造となっている。即ち、図4に示す電流−電圧特性を有する抵抗変化素子1aは、パルスDCスパッタリングにより成膜された密度1.9g/cmのDLC層を上部電極層5として有し、図5に示す電流−電圧特性を有する抵抗変化素子1bは、RFスパッタリングにより成膜された密度2.4g/cmのDLC層を上部電極層5として有する。
図4及び図5に示すように、抵抗変化素子1a及び抵抗変化素子1bは良好なスイッチング特性を有することがわかった。特に、抵抗変化素子1bは、OFF電流が低く、また駆動電圧も低いことから、低電圧低電流駆動の良好なスイッチング特性を有することがわかる。この結果から、抵抗変化素子1bは、抵抗変化素子1aと比べてより高密度のDLC層を有することで耐酸素透過性が向上し、第2の金属酸化物層42中の酸素の引き抜きが抑制されるため、酸化物半導体層4の低抵抗化が防止され、良好なスイッチング特性が得られると考えられる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば以上の実施形態では、酸化物半導体層4を構成する第1及び第2の金属酸化物層41,42に関して、第2の金属酸化物層42は第1の金属酸化物層41よりも高抵抗の金属酸化物層で構成されたが、これに代えて、第1の金属酸化物層41が第2の金属酸化物層42よりも高抵抗の金属酸化物層で構成されてもよい。
以上の実施形態では、下部電極層3はTiNで構成されたが、DLCで構成されてもよい。この場合、下部電極層3が酸化物半導体層4中の酸素を透過及び吸収し難くなり、素子の低抵抗化をより防ぐことができる。
以上の実施形態では、上部電極層5全体が炭素材料により構成されたが、上部電極層5の第2の金属酸化物42との界面のみ炭素材料としてもよい。この構成によっても、上述の実施形態と同様の作用効果を得ることができる。この場合、例えば上部電極層5は、炭素材料で形成された薄膜と、当該薄膜上に形成された電極層とから構成されたものとすることができ、電極層には任意の電極材料を用いることができる。
1…抵抗変化素子
2…基板
3…下部電極層(第1の電極層)
4…酸化物半導体層
5…上部電極層(第2の電極層)
41…第1の金属酸化物層
42…第2の金属酸化物層

Claims (2)

  1. 第1の電極層と、
    ダイヤモンドライクカーボンで形成され、前記ダイヤモンドライクカーボンの密度の値が2.3g/cm 以上2.6g/cm 以下の範囲である第2の電極層と、
    前記第1の電極層と前記第2の電極層との間に形成され、第1の抵抗率を有する第1の金属酸化物層と、前記第1の金属酸化物層と前記第2の電極層との間に形成され、前記第1の抵抗率とは異なる第2の抵抗率を有する第2の金属酸化物層とを有する酸化物半導体層と
    を具備する抵抗変化素子。
  2. 基板上に第1の電極層を形成し、
    前記第1の電極層の上に、第1の抵抗率を有する第1の金属酸化物層を形成し、
    前記第1の金属酸化物層の上に、前記第1の抵抗率とは異なる第2の抵抗率を有する第2の金属酸化物層を形成し、
    前記第2の金属酸化物層の上に、ダイヤモンドライクカーボンで構成され、前記ダイヤモンドライクカーボンの密度の値が2.3g/cm 以上2.6g/cm 以下の範囲である第2の電極層をRFスパッタリング又はパルスDCスパッタリングによって形成する
    抵抗変化素子の製造方法。
JP2016503967A 2014-02-24 2015-02-13 抵抗変化素子及びその製造方法 Active JP6230203B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014032520 2014-02-24
JP2014032520 2014-02-24
PCT/JP2015/000680 WO2015125449A1 (ja) 2014-02-24 2015-02-13 抵抗変化素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015125449A1 JPWO2015125449A1 (ja) 2017-03-30
JP6230203B2 true JP6230203B2 (ja) 2017-11-15

Family

ID=53877972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503967A Active JP6230203B2 (ja) 2014-02-24 2015-02-13 抵抗変化素子及びその製造方法

Country Status (6)

Country Link
US (1) US20170012197A1 (ja)
JP (1) JP6230203B2 (ja)
KR (1) KR101815799B1 (ja)
CN (1) CN106030800A (ja)
TW (1) TWI637485B (ja)
WO (1) WO2015125449A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064764B2 (en) * 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6825085B2 (ja) * 2017-04-18 2021-02-03 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
CN113380948A (zh) * 2021-06-10 2021-09-10 西交利物浦大学 具有多级存储功能的突触忆阻器及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991230B2 (ja) * 2004-02-12 2007-10-17 セイコーエプソン株式会社 強誘電体キャパシタ及びその形成方法、ならびに強誘電体メモリ
WO2007119733A1 (ja) * 2006-04-13 2007-10-25 Ulvac, Inc. 抵抗変化素子の製造方法
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
JP2011111648A (ja) * 2009-11-26 2011-06-09 Dainippon Printing Co Ltd 導電性基材の製造方法及び製造装置
JP5432423B2 (ja) * 2012-01-23 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP2013207130A (ja) 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法

Also Published As

Publication number Publication date
WO2015125449A1 (ja) 2015-08-27
TW201547006A (zh) 2015-12-16
KR20160104666A (ko) 2016-09-05
KR101815799B1 (ko) 2018-01-05
US20170012197A1 (en) 2017-01-12
CN106030800A (zh) 2016-10-12
JPWO2015125449A1 (ja) 2017-03-30
TWI637485B (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP2018536998A (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US8350244B2 (en) Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device
US9281477B2 (en) Resistance change element and method for producing the same
CN104810476A (zh) 非挥发性阻变存储器件及其制备方法
JP6544555B2 (ja) 抵抗変化型素子の製造方法
JP6230203B2 (ja) 抵抗変化素子及びその製造方法
US9735201B2 (en) Memory device
KR20170107453A (ko) 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이
JP5412012B1 (ja) 抵抗変化型不揮発性記憶素子とその製造方法
TWI600150B (zh) 記憶體結構及其製造方法
TWI775833B (zh) 電阻變化元件的製造方法
JP2013207131A (ja) 抵抗変化素子及びその製造方法
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6230203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250