TWI775833B - 電阻變化元件的製造方法 - Google Patents

電阻變化元件的製造方法 Download PDF

Info

Publication number
TWI775833B
TWI775833B TW107112406A TW107112406A TWI775833B TW I775833 B TWI775833 B TW I775833B TW 107112406 A TW107112406 A TW 107112406A TW 107112406 A TW107112406 A TW 107112406A TW I775833 B TWI775833 B TW I775833B
Authority
TW
Taiwan
Prior art keywords
electrode layer
metal oxide
layer
oxide layer
forming
Prior art date
Application number
TW107112406A
Other languages
English (en)
Other versions
TW201842554A (zh
Inventor
宮口有典
神保武人
真仁田峻
太田俊平
安炯祐
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201842554A publication Critical patent/TW201842554A/zh
Application granted granted Critical
Publication of TWI775833B publication Critical patent/TWI775833B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本發明製造低成本且電氣特性優異之電阻變化元件。
電阻變化元件的製造方法係包括於基板上形成第一氮化鈦電極層。於上述第一氮化鈦電極層之上形成具有第一電阻率之第一金屬氧化物層。於上述第一金屬氧化物層之上形成具有與上述第一電阻率不同的第二電阻率之第二金屬氧化物層。一邊對上述基板施加偏壓電壓,一邊藉由濺鍍法於上述第二金屬氧化物層之上形成第二氮化鈦電極層。

Description

電阻變化元件的製造方法
本發明係關於一種電阻變化元件的製造方法及電阻變化元件。
半導體記憶體中,有DRAM(Dynamic Random Access Memory;動態隨機存取記憶體)等揮發性記憶體與快閃記憶體等非揮發性記憶體。作為非揮發性記憶體,NAND(Not and;反及)型快閃記憶體為主流,但於20nm以下之設計規範中被視為微細化之極限,作為可進一步實現微細化之裝置,ReRAM(Resistance RAM;阻抗隨機存取記憶體)受到關注。
先前之ReRAM為利用上部鉑(Pt)電極層及下部鉑電極層夾持具有所需電阻值之金屬氧化物層的構造,藉由對上部電極層施加電壓使金屬氧化物層之電阻變化而進行記憶體切換(例如參照專利文獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1:日本特開2013-207130號公報。
然而,用作電極層之材料之Pt係昂貴之金屬,故為了降低電阻變化元件之成本而提高生產性,需要開發出低成本且電氣特性優異之電極材料。
鑒於以上此類之情況,本發明之目的在於提供一種低成本且電氣特性優異之電阻變化元件的製造方法及電阻變化元件。
為了達成上述目的,本發明之一形態的電阻變化元件的製造方法係包括於基板上形成第一氮化鈦電極層。於上述第一氮化鈦電極層之上形成具有第一電阻率之第一金屬氧化物層。於上述第一金屬氧化物層之上形成具有與上述第一電阻率不同的第二電阻率之第二金屬氧化物層。一邊對上述基板施加偏壓電壓,一邊藉由濺鍍法於上述第二金屬氧化物層之上形成第二氮化鈦電極層。
根據此種電阻變化元件的製造方法,一邊對上述基板施加偏壓電壓,一邊於上述第二金屬氧化物層之上形成高 密度之第二氮化鈦電極層,故而形成低成本且電氣特性優異之電阻變化元件。
於上述電阻變化元件的製造方法中,形成上述第二氮化鈦電極層之步驟亦可包括對上述基板施加0.03W/cm2以上至0.62W/cm2以下之偏壓電力。
根據此種電阻變化元件的製造方法,一邊對上述基板施加0.03W/cm2以上至0.62W/cm2以下之偏壓電壓,一邊於上述第二金屬氧化物層之上形成高密度之第二氮化鈦電極層,故而形成低成本且電氣特性優異之電阻變化元件。
於上述電阻變化元件的製造方法中,亦可包括以3nm以上至11nm以下之膜厚形成上述第二金屬氧化物層之步驟。
根據此種電阻變化元件的製造方法,上述第二金屬氧化物層係以3nm以上至11nm以下之膜厚而形成,故而形成低成本且電氣特性優異之電阻變化元件。
於上述電阻變化元件的製造方法中,形成上述第二氮化鈦電極層之步驟亦可包括使用稀有氣體與氮氣之混合氣體作為濺鍍氣體,且上述氮氣相對於上述混合氣體之總流量的流量為10%以上至100%以下。
根據此種電阻變化元件的製造方法,可一邊對上述基板施加偏壓電壓,一邊將上述氮氣相對於上述混合氣體之 總流量的流量調整為10%以上至100%以下,於上述第二金屬氧化物層之上形成高密度之第二氮化鈦電極層,故而形成低成本且電氣特性優異之電阻變化元件。
於上述電阻變化元件的製造方法中,形成上述第二氮化鈦電極層之步驟亦可包括將上述基板之溫度調整為20℃以上至320℃以下。
根據此種電阻變化元件的製造方法,一邊對上述基板施加偏壓電壓,一邊將上述基板之溫度調整為20℃以上至320℃以下,故而於上述第二金屬氧化物層之上形成高密度之第二氮化鈦電極層,因此形成低成本且電氣特性優異之電阻變化元件。
於上述電阻變化元件的製造方法中,亦可將上述混合氣體之壓力調整為0.1Pa以上至1Pa以下。
根據此種電阻變化元件的製造方法,一邊對上述基板施加偏壓電壓,一邊將上述混合氣體之壓力調整為0.1Pa以上至1Pa以下,於上述第二金屬氧化物層之上形成高密度之第二氮化鈦電極層,故而形成低成本且電氣特性優異之電阻變化元件。
為了達成上述目的,本發明之一形態之電阻變化元件係具備第一氮化鈦電極層、第二氮化鈦電極層以及氧化物半導體層。上述氧化物半導體層係設置於上述第一氮化鈦 電極層與上述第二氮化鈦電極層之間。上述氧化物半導體層含有具有第一電阻率之第一金屬氧化物層、及具有與上述第一電阻率不同的第二電阻率之第二金屬氧化物層。上述第二金屬氧化物層係設置於上述第一金屬氧化物層與上述第二氮化鈦電極層之間。上述第二氮化鈦電極層具有4.8g/cm3以上至5.5g/cm3以下之密度。
根據此種電阻變化元件的製造方法,於上述第二金屬氧化物層之上形成高密度之第二氮化鈦電極層,故而形成低成本且電氣特性優異之電阻變化元件。
如以上所述,根據本發明,提供一種低成本且電氣特性優異之電阻變化元件的製造方法及電阻變化元件。
1:電阻變化元件
2:基板
3:下部電極層
4:氧化物半導體層
5:上部電極層
41:第一金屬氧化物層
42:第二金屬氧化物層
圖1為顯示本實施形態之電阻變化元件之構成的概略剖面圖。
圖2為於比較例之電阻變化元件中將TiN用於上部電極層及下部電極層之情形時的電流-電壓特性之曲線圖。
圖3為本實施形態之電阻變化元件之電流-電壓特性之曲線圖。
圖4為顯示RF(Radio Frequency;射頻)偏壓電力與氮化鈦電極層之密度之關係的曲線圖。
圖5為顯示氮氣流量相對於混合氣體流量之比率與氮 化鈦電極層之密度之關係的曲線圖。
圖6為顯示基板溫度與氮化鈦電極層之密度之關係的曲線圖。
以下,一邊參照圖式一邊說明本發明之實施形態。各圖式中有時導入XYZ軸坐標。
圖1為顯示本實施形態之電阻變化元件之構成的概略剖面圖。
圖1所示之電阻變化元件1具備基板2、下部電極層3(第一氮化鈦電極層)、氧化物半導體層4及上部電極層5(第二氮化鈦電極層)。
作為基板2,典型而言可使用矽晶圓等半導體基板,但不限於此,亦可使用玻璃基板等絕緣性陶瓷基板。
氧化物半導體層4係設置於下部電極層3與上部電極層5之間。氧化物半導體層4含有第一金屬氧化物層41及第二金屬氧化物層42。第一金屬氧化物層41及第二金屬氧化物層42係分別由同種材料所構成,但亦可由不同種材料所構成。第一金屬氧化物層41之電阻率(第一電阻率)與第二金屬氧化物層42之電阻率(第二電阻率)不同。
第一金屬氧化物層41及第二金屬氧化物層42中,一者係由接近化學計量組成之氧化物材料(以下亦稱為「化學計量組成材料」)所構成,另一者係由大量包含氧缺損之氧化物材料(以下亦稱為「氧缺損材料」)所構成。本實施形態中,第一金屬氧化物層41係由氧缺損材料所構成,第二金屬氧化物層42係由化學計量組成材料所構成。
第一金屬氧化物層41係形成於下部電極層3上,且含有鉭(Ta)及氧(O)。例如,第一金屬氧化物層41於本實施形態中係由氧化鉭(TaOx)所形成。第一金屬氧化物層41中所用之氧化鉭係氧化度低於形成第二金屬氧化物層42之氧化鉭,且該第一金屬氧化物層41中所用之氧化鉭之電阻率例如大於1Ω.cm,且為1×106Ω.cm以下。
構成第一金屬氧化物層41之材料不限於上述材料,例如可使用:氧化鋯(ZrOx)、氧化鉿(HfOx)、氧化釔(YOx)、氧化鈦(TiOx)、氧化鋁(AlOx)、氧化矽(SiOx)、氧化鐵(FeOx)、氧化鎳(NiOx)、氧化鈷(CoOx)、氧化錳(MnOx)、氧化錫(SnOx)、氧化鋅(ZnOx)、氧化釩(VOx)、氧化鎢(WOx)、氧化銅(CuOx)、Pr(Ca,Mn)O3、LaAlO3、SrTiO3、La(Sr,Mn)O3等二元系或三元系以上之氧化物材料。
第二金屬氧化物層42係形成於第一金屬氧化物層41 之上,且含有鉭(Ta)及氧(O)。例如,本實施形態中,第二金屬氧化物層42係由氧化鉭(Ta2O5)所形成。第二金屬氧化物層42中所用之氧化鉭具有化學計量組成或接近該化學計量組成之組成,例如具有大於1×106(1E+06)Ω.cm之電阻率。構成第二金屬氧化物層42之材料不限於此,可應用上述般之二元系或三元系以上之氧化物材料。
第一金屬氧化物層41及第二金屬氧化物層42例如可藉由與氧之反應性濺鍍法而形成。本實施形態中,於導入有氧之真空腔室中對金屬(Ta)靶進行濺鍍,藉此於基板2(下部電極層3)上依序形成由氧化鉭所構成之金屬氧化物層41、42。各金屬氧化物層41、42之氧化度係藉由導入至真空腔室之氧之流量(分壓)所控制。
第二金屬氧化物層42係氧化度高於第一金屬氧化物層41,故而第二金屬氧化物層42之電阻率高於第一金屬氧化物層41之電阻率。此處,若對上部電極層5施加負電壓且對下部電極層3施加正電壓,則高電阻(高氧密度)之第二金屬氧化物層42中之氧離子(O2-)擴散至低電阻之第一金屬氧化物層41中,第二金屬氧化物層42之電阻降低。該狀態為低電阻狀態。
另一方面,若自低電阻狀態使施加於下部電極層3與上部電極層5之電壓反轉,對下部電極層3施加負電壓且 對上部電極層5施加正電壓,則氧離子自第一金屬氧化物層41向第二金屬氧化物層42擴散,第二金屬氧化物層42之氧化度再次提高,電阻變高。該狀態為高電阻狀態。
如上述般,氧化物半導體層4藉由控制下部電極層3與上部電極層5之間的電壓,而可逆地切換低電阻狀態與高電阻狀態。進而,低電阻狀態及高電阻狀態即便不施加電壓亦保持,因此電阻變化元件1能以於高電阻狀態下寫入資料且於低電阻狀態下讀出資料之方式用作非揮發性記憶體元件。
對於電阻變化元件之上部電極層及下部電極層,因耐腐蝕性高且具有良好導電性,故有時將Pt等貴金屬用作材料。然而,Pt等貴金屬昂貴,而且難以進行蝕刻等微細加工而不適於大量生產。因此,為了降低電阻變化元件之成本而提高生產性,需要低成本且電氣特性良好之電極層。
另一方面,TiN係與Pt等貴金屬相比廉價。進而,TiN亦可進行蝕刻等微細加工,適於大量生產。然而,因氧化物半導體層4含有氧,故而於使用貴金屬以外之金屬作為電極層之情形時,有時氧化物半導體層4之氧擴散至電極層。
圖2為於比較例之電阻變化元件中將TiN用於上部電 極層及下部電極層之情形時的電流-電壓特性之曲線圖。於圖2中,示出對電阻變化元件進行寫入與刪除時之電流-電壓曲線。
此處,圖2之橫軸顯示對上部電極層5施加之電壓,縱軸顯示於上部電極層5與下部電極層3之間流動之電流值。電流值低意味著氧化物半導體層處於高電阻狀態,電流值高意味著氧化物半導體層處於低電阻狀態。
藉由濺鍍法將TiN成膜作為上部電極層,結果得知,因氮電漿而於TiN上部電極層與氧化物半導體層之界面形成絕緣性高之膜(TiNO膜)。作為形成此種絕緣性高之膜之一個原因,可想到於TiN上部電極層之密度不充分高之情形時,於TiN上部電極層之晶界容易發生氧擴散。此處,於比較例中,於濺鍍中未對基板2施加偏壓電壓之情況下形成TiN上部電極層。
於形成有此種絕緣性高之膜之情形時,為了用作電阻變化元件,需要進行元件初始化處理(成形),亦即對氧化物半導體層施加高的切換動作電壓,產生類似絕緣擊穿之現象。可認為藉由成形而於氧化物半導體層生成被稱為細絲之電流路徑,由此表現出氧化物半導體層之切換動作。
然而,於氧化物半導體層中形成有絕緣性高之膜之情 形時,無法藉由成形而適當控制細絲之大小、位置,故而有時成形電壓變高。進而,藉由高的成形電壓所形成之細絲有變粗之傾向,於成形動作後,有時氧化物半導體層之電阻降低,電阻變化元件之開關比欠佳。例如,於圖2之例中,對初始狀態(高電阻狀態)之氧化物半導體層進行成形時之成形電壓成為約2.5V。
另一方面可認為,若TiN上部電極層之密度變高,則TiN上部電極層之晶界減少或晶界變窄,不易發生自氧化物半導體層向TiN上部電極層之氧擴散。因此,本發明者等人藉由控制TiN上部電極層之密度,而找出了氧化物半導體層中之氧不易擴散至TiN上部電極層中之上部電極層5。
作為形成密度高之TiN上部電極層之方法,例如可列舉:一邊對基板2施加偏壓電壓一邊藉由RF濺鍍法或脈衝DC(Direct Current;直流)濺鍍法而形成之方法。關於各濺鍍法中之靶,可使用鈦(Ti)靶,藉由反應性濺鍍法而於第二金屬氧化物層42上形成TiN上部電極層。作為反應氣體,可列舉氮氣(N2)、或氮氣(N2)與氬氣(Ar)等混合氣體。關於形成TiN上部電極層之方法之詳情,將與後述電阻變化元件1的製造方法一併進行說明。
利用以上方法所形成之TiN上部電極層之密度為 4.8g/cm3以上至5.5g/cm3以下,相對較高。例如,若TiN上部電極層之密度小於4.8g/cm3,則氧容易自第二金屬氧化物層42擴散至TiN上部電極層之晶界,於TiN上部電極層與氧化物半導體層之界面形成絕緣性高之膜(TiNO膜),故而欠佳。
圖3為本實施形態之電阻變化元件之電流-電壓特性之曲線圖。
如圖3所示,與比較例相比,本實施形態之電阻變化元件1係成形電壓得到抑制,成為約1.5V。進而,與比較例相比,本實施形態之電阻變化元件係開關比亦良好。
如此,根據本實施形態之電阻變化元件1,上部電極層5係藉由TiN所構成,故與上部電極層由Pt等貴金屬材料所構成之情形相比,可實現成本之降低。進而,作為上部電極層5之TiN上部電極層之密度高,上部電極層5不易使氧化物半導體層4中之氧透過及不易吸收該氧,氧化物半導體層4中之氧之奪取得到抑制。藉此,可防止氧化物半導體層4之低電阻化。結果,電阻變化元件之切換特性提升。
對電阻變化元件1的製造方法加以說明。
首先,於晶圓狀之基板2上形成下部電極層3(第一氮化鈦電極層)。下部電極層3係於與後述上部電極層5(第二氮化鈦電極層)相同之條件下而形成。下部電極層3之密度例如與上部電極層5之密度相同。藉此,於下部電極層3與氧化物半導體層4之界面亦不易形成TiNO,可獲得良好之電氣特性。上部電極層5之厚度並無特別限定,例如為50nm。
下部電極層3較佳為晶界得到控制並且平坦。藉此,下部電極層3之上層變得更平坦。為了使下部電極層3形成得更平坦,例如一邊將基板2之溫度控制為室溫或室溫附近之溫度,一邊形成下部電極層3。
繼而,於下部電極層3之上形成氧化物半導體層4。
首先,藉由例如真空蒸鍍法、濺鍍法、CVD(Chemical Vapor Deposition;化學氣相沈積)法、ALD(Atomic Layer Deposition;原子層沈積)法等而形成氧量少於化學計量組成之鉭氧化物層作為第一金屬氧化物層41。氧化物半導體層4之厚度並無特別限定,例如為20nm。本實施形態中,藉由與氧之反應性濺鍍而形成第一金屬氧化物層41。
繼而,於第一金屬氧化物層41之上形成第二金屬氧化物層42。於本實施形態中,將氧組成比為化學計量組成或 接近該化學計量組成之鉭氧化物層成膜作為第二金屬氧化物層42。第二金屬氧化物層42之厚度並無特別限定,例如為3nm以上至11nm以下。成膜方法並無特別限定,例如藉由真空蒸鍍法、濺鍍法、CVD法、ALD法等而製作。於本實施形態中,藉由與氧之反應性濺鍍而形成第二金屬氧化物層42。
繼而,於氧化物半導體層4之上形成上部電極層5。本實施形態中,藉由RF濺鍍或脈衝DC濺鍍將TiN上部電極層成膜作為上部電極層5。TiN上部電極層之厚度並無特別限定,例如為50nm。
RF濺鍍之條件並無特別限定,例如係於以下條件下實施。
氣體流量:50[sccm]
鈦靶投入電力:2[W/cm2]
RF頻率:13.56[MHz]
脈衝DC濺鍍之條件並無特別限定,例如係於以下條件下實施。
氣體流量:50[sccm]
鈦靶投入電力:2[W/cm2]
脈衝DC頻率:20[kHz]
於上述各濺鍍法中,使用直徑300mm之矽晶圓作為基板2,將RF偏壓電力控制為0.03W/cm2以上至0.62W/cm2以下,將氮氣流量相對於混合氣體流量之比率控制為10%以上至100%以下,將基板溫度控制為20℃以上至320℃以下,將成膜壓力控制為0.1Pa以上至1Pa以下,由此將TiN上部電極層之密度調整為4.8g/cm3以上至5.5g/cm3以下。藉此,製造具有良好之切換特性之電阻變化元件1。
例如,圖4為顯示RF偏壓電力與氮化鈦電極層之密度之關係的曲線圖。此處,氮氣流量相對於混合氣體流量之比率為26%,基板溫度為20℃,成膜壓力為0.27Pa。
於圖4之例中,若施加20W(0.03W/cm2)作為RF偏壓電力,則氮化鈦電極層之密度成為4.8g/cm3以上。而且,若使RF偏壓電力進一步上升,則氮化鈦電極層之密度逐漸上升,密度成為5.4g/cm3左右。由此,RF偏壓電力較佳為以0.03W/cm2以上至0.62W/cm2以下之範圍進行控制,第二金屬氧化物層較佳為設定為3nm以上至11nm以下之範圍。
另外,圖5為顯示氮氣流量相對於混合氣體流量之比率與氮化鈦電極層之密度之關係的曲線圖。此處,基板溫度為20℃,成膜壓力為0.27Pa。
於圖5之例中,藉由將氮氣流量相對於混合氣體流量之比率控制於10%以上至100%以下,而將氮化鈦電極層之密度調整為4.8g/cm3以上至5.5g/cm3以下。由此,氮氣流量相對於混合氣體流量之比率較佳為控制於10%以上至100%以下。尤其於氮氣流量相對於混合氣體流量之比率為26%時,氮化鈦電極層之密度達到最大。
另外,圖6為顯示基板溫度與氮化鈦電極層之密度之關係的曲線圖。此處,氮氣流量相對於混合氣體流量之比率為26%,成膜壓力為0.27Pa。
於圖6之例中,藉由將基板溫度控制為20℃以上至320℃以下,而將氮化鈦電極層之密度調整為4.8g/cm3以上至5.5g/cm3以下。由此,基板溫度較佳為控制為20℃以上至320℃以下。然而,若基板溫度超過275℃,則有氮化鈦電極層之表面變粗糙之傾向,基板溫度較佳為20℃以上至275℃以下。
表1為顯示第二金屬氧化物層之膜厚、與形成TiN作為上部電極層時之RF偏壓電力之電氣特性相關聯的表。
Figure 107112406-A0305-02-0019-1
Figure 107112406-A0305-02-0020-2
此處,◎表示切換良好且幾乎不需要成形電壓,○表示切換及成形電壓均良好,△表示切換良好,×表示切換不良。
亦即,於第二金屬氧化物層42之膜厚為3nm以上至11nm以下之情形時,若基板偏壓值為0.03W/cm2以上至0.62W/cm2以下,則可獲得切換及成形電壓均良好之特性。進而,於第二金屬氧化物層42之膜厚為5nm以上至11nm以下之情形時,若基板偏壓值為0.43W/cm2以上至0.62W/cm2以下,則可幾乎不需要成形。
關於上述情況,可推測:若TiN上部電極層之密度變高,則TiN上部電極層之晶界減少或晶界變窄,不易發生自氧化物半導體層向TiN上部電極層之氧擴散,並且藉由利用預定之基板偏壓之離子撞擊(ion bombardment)而形成於第二金屬氧化物層42之缺陷來形成細絲,從而不需要成形。
形成於晶圓狀之基板2之電阻變化元件1係形成為預 定之元件尺寸。關於各層之圖案化,可使用微影及乾式蝕刻技術,或亦可使用微影及濕式蝕刻技術,或亦可使用阻劑遮罩等而進行各層之成膜。於使用蝕刻技術之情形時,亦可於下部配線層與上部配線層之間的層間絕緣膜中製作該電阻變化元件1。另外,上部電極層5係高密度地形成,故而於電阻變化元件之製程中,亦可將上部電極層5用於遮罩。
根據上述製造方法,於上部電極層5與第二金屬氧化物層42之界面並未形成絕緣性高之膜,故而可降低成形所需要之電壓,或不需要成形。藉此,可防止元件之動作電流上升。另外,上部電極層5不易使氧透過及不易吸收該氧,故而氧化物半導體層4中之氧之奪取得到抑制,可防止氧化物半導體層4之低電阻化。因此,可製造成本較電極層中使用貴金屬之情形低且具有良好之切換特性之電阻變化元件。
再者,有使用DLC(Diamond Like Carbon;類鑽碳)作為上部電極層5之材料之方法。本實施形態中,藉由使用TiN作為上部電極層5,與DLC相比揚塵得到抑制,而形成電阻更低之上部電極層。
以上,對本發明之實施形態進行了說明,但本發明並非僅限定於上述實施形態,當然可加以各種變更。
1:電阻變化元件
2:基板
3:下部電極層
4:氧化物半導體層
5:上部電極層
41:第一金屬氧化物層
42:第二金屬氧化物層

Claims (5)

  1. 一種電阻變化元件的製造方法,係於基板上形成第一氮化鈦電極層;於前述第一氮化鈦電極層之上形成具有第一電阻率之第一金屬氧化物層;於前述第一金屬氧化物層之上形成具有與前述第一電阻率不同的第二電阻率之第二金屬氧化物層;一邊對前述基板施加0.43W/cm2以上至0.62W/cm2以下之偏壓電力,一邊藉由濺鍍法於前述第二金屬氧化物層之上形成第二氮化鈦電極層。
  2. 如請求項1所記載之電阻變化元件的製造方法,其中形成前述第二金屬氧化物層之步驟係包括以下步驟:以氧化鉭形成前述第二金屬氧化物層且以5nm以上至11nm以下之膜厚形成前述第二金屬氧化物層。
  3. 如請求項1或2所記載之電阻變化元件的製造方法,其中形成前述第二氮化鈦電極層之步驟包括使用稀有氣體與氮氣之混合氣體作為濺鍍氣體,且前述氮氣相對於前述混合氣體之總流量的流量為10%以上至100%以下。
  4. 如請求項1或2所記載之電阻變化元件的製造方法,其中形成前述第二氮化鈦電極層之步驟包括將前述基板之溫度調整為20℃以上至320℃以下。
  5. 如請求項3所記載之電阻變化元件的製造方法,其中包括將前述混合氣體之壓力調整為0.1Pa以上至1Pa 以下。
TW107112406A 2017-04-18 2018-04-11 電阻變化元件的製造方法 TWI775833B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017082101 2017-04-18
JP2017-082101 2017-04-18

Publications (2)

Publication Number Publication Date
TW201842554A TW201842554A (zh) 2018-12-01
TWI775833B true TWI775833B (zh) 2022-09-01

Family

ID=63856699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112406A TWI775833B (zh) 2017-04-18 2018-04-11 電阻變化元件的製造方法

Country Status (5)

Country Link
JP (1) JP6825085B2 (zh)
KR (1) KR102228548B1 (zh)
CN (1) CN110537255A (zh)
TW (1) TWI775833B (zh)
WO (1) WO2018193759A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201241922A (en) * 2010-12-01 2012-10-16 Canon Anelva Corp Nonvolatile memory element and method for manufacturing method same
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
TW201423985A (zh) * 2012-09-05 2014-06-16 Ulvac Inc 可變電阻元件及其製造方法
TW201547006A (zh) * 2014-02-24 2015-12-16 Ulvac Inc 電阻變化元件及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2012059995A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 半導体装置及びその製造方法
JP6180700B2 (ja) * 2011-09-09 2017-08-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP5282176B1 (ja) * 2011-10-12 2013-09-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP2015065240A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 電流制御素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201241922A (en) * 2010-12-01 2012-10-16 Canon Anelva Corp Nonvolatile memory element and method for manufacturing method same
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
TW201423985A (zh) * 2012-09-05 2014-06-16 Ulvac Inc 可變電阻元件及其製造方法
TW201547006A (zh) * 2014-02-24 2015-12-16 Ulvac Inc 電阻變化元件及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 汪宙緯、謝昀阳、鍾震桂 鈦氮化物薄膜之微結構與特性研究 防蝕工程 第三十卷第二期 防蝕工程學會 2016/06 第24~27頁 *

Also Published As

Publication number Publication date
WO2018193759A1 (ja) 2018-10-25
JP6825085B2 (ja) 2021-02-03
JPWO2018193759A1 (ja) 2019-11-07
TW201842554A (zh) 2018-12-01
KR20190137875A (ko) 2019-12-11
CN110537255A (zh) 2019-12-03
KR102228548B1 (ko) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US10985318B2 (en) Memristor device and a method of fabrication thereof
US8350244B2 (en) Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
US9281477B2 (en) Resistance change element and method for producing the same
TW201143081A (en) Memory element and memory device
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
JP6544555B2 (ja) 抵抗変化型素子の製造方法
US20120112153A1 (en) Nonvolatile memory device and method of manufacturing the same
TWI508341B (zh) 電阻式隨機存取記憶體及其製造方法
US20140117305A1 (en) Non-volatile memory element and manufacturing method thereof
KR101815799B1 (ko) 저항 변화 소자 및 그 제조 방법
JP2017034223A (ja) 抵抗変化型メモリ
TWI775833B (zh) 電阻變化元件的製造方法
KR20170107453A (ko) 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
TWI600150B (zh) 記憶體結構及其製造方法
JP2013207131A (ja) 抵抗変化素子及びその製造方法
TWI483394B (zh) 電阻式隨機存取記憶體及其製作方法
Seong et al. Effects of ambient gas pressure on the resistance switching properties of the NiO thin films grown by radio frequency magnetron sputtering

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent