KR20190137875A - 저항 변화 소자의 제조 방법 및 저항 변화 소자 - Google Patents

저항 변화 소자의 제조 방법 및 저항 변화 소자 Download PDF

Info

Publication number
KR20190137875A
KR20190137875A KR1020197033330A KR20197033330A KR20190137875A KR 20190137875 A KR20190137875 A KR 20190137875A KR 1020197033330 A KR1020197033330 A KR 1020197033330A KR 20197033330 A KR20197033330 A KR 20197033330A KR 20190137875 A KR20190137875 A KR 20190137875A
Authority
KR
South Korea
Prior art keywords
electrode layer
metal oxide
layer
titanium nitride
resistance change
Prior art date
Application number
KR1020197033330A
Other languages
English (en)
Other versions
KR102228548B1 (ko
Inventor
유스케 미야구치
타케히토 진보
슌 마니타
? 마니타
슌페이 오타
?페이 오타
형우 안
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20190137875A publication Critical patent/KR20190137875A/ko
Application granted granted Critical
Publication of KR102228548B1 publication Critical patent/KR102228548B1/ko

Links

Images

Classifications

    • H01L45/04—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108—
    • H01L49/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

저비용으로 전기 특성이 우수한 저항 변화 소자의 제조. 저항 변화 소자의 제조 방법은, 기판 상에 제1질화티탄 전극층을 형성하는 것을 포함한다. 상기 제1질화티탄 전극층 상에는, 제1저항률을 가지는 제1금속산화물층이 형성된다. 상기 제1금속산화물층 상에, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속산화물층이 형성된다. 상기 기판에 바이어스 전압을 인가하면서, 상기 제2금속산화물층 상에 제2질화티탄 전극층이 스퍼터링법으로 형성된다.

Description

저항 변화 소자의 제조 방법 및 저항 변화 소자
본 발명은, 저항 변화 소자의 제조 방법 및 저항 변화 소자에 관한 것이다.
반도체 메모리에는, DRAM(Dynamic　Random　Access　Memory) 등의 휘발성 메모리와 플래시메모리 등의 비휘발성 메모리가 있다. 비휘발성 메모리로서 NAND형 플래시메모리가 주류이지만, 20 nm 이하의 디자인 룰에서는 미세화의 한계가 여겨지고 한층 더 미세화할 수 있는 디바이스로서 ReRAM(Resistance　RAM)가 주목받고 있다.
종래의 ReRAM는, 소망한 저항값을 가지는 금속산화물 층을, 상부와 하부 백금(Pt) 전극층 사이에 둔 구조이고, 상부 전극층에 전압을 인가해, 금속산화물 층의 저항을 변화시킴으로써 메모리스위칭을 행한다(예를 들면, 특허문헌 1 참조).
특허문헌 1 : 일본 특허공개 2013－207130호 공보
그렇지만, 전극층의 재료로서 이용되는 Pt는 고가의 금속이기 때문에, 저항 변화 소자의 코스트를 낮추고 생산성을 향상시키기 위해서는, 저비용으로 전기 특성이 우수한 전극 재료의 개발이 필요하게 되고 있다.
이상과 같은 사정을 감안해서, 본 발명의 목적은, 저비용으로 전기 특성이 우수한 저항 변화 소자의 제조 방법 및 저항 변화 소자를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태와 관련되는 저항 변화 소자의 제조 방법은, 기판 상에 제1질화티탄 전극층을 형성하는 것을 포함한다. 상기 제1질화티탄 전극층 상에는, 제1저항률을 가지는 제1금속산화물층이 형성된다. 상기 제1금속산화물층 상에, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속산화물층이 형성된다. 상기 기판에 바이어스 전압을 인가하면서, 상기 제2금속산화물층 상에 제2질화티탄 전극층이 스퍼터링법으로 형성된다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 기판에 바이어스 전압을 인가하면서, 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기의 저항 변화 소자의 제조 방법에서는, 상기 제2질화티탄 전극층을 형성하는 공정은, 상기 기판에 0.03W/㎠ 이상 0.62W/㎠ 이하의 바이어스 전력을 인가하는 것을 포함해도 좋다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 기판에 0.03W/㎠ 이상 0.62W/㎠ 이하의 바이어스 전압을 인가하면서, 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기의 저항 변화 소자의 제조 방법에서는, 상기 제2금속산화물층을 3 nm 이상 11 nm 이하의 막 두께로 형성하는 공정을 포함해도 좋다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 제2금속산화물층이 3 nm 이상 11 nm 이하의 막 두께로 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기의 저항 변화 소자의 제조 방법에서는, 상기 제2질화티탄 전극층을 형성하는 공정은, 스퍼터링 가스로 희가스와 질소 가스의 혼합가스를 이용하고, 상기 혼합가스의 전체 유량에 대한 상기 질소 가스의 유량은, 10% 이상 100% 이하인 것을 포함해도 좋다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 기판에 바이어스 전압을 인가하면서, 상기 혼합가스의 전체 유량에 대한 상기 질소 가스의 유량이 10% 이상 100% 이하로 조정되어 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기의 저항 변화 소자의 제조 방법에서는, 상기 제2질화티탄 전극층을 형성하는 공정은, 상기 기판의 온도를 20℃ 이상 320℃ 이하로 조정하는 것을 포함해도 좋다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 기판에 바이어스 전압을 인가하면서, 상기 기판의 온도가 20℃ 이상 320℃ 이하로 조정되므로, 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기의 저항 변화 소자의 제조 방법에서는, 상기 혼합가스의 압력을 0.1 Pa 이상 1 Pa 이하로 조정해도 좋다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 기판에 바이어스 전압을 인가하면서, 상기 혼합가스의 압력이 0.1 Pa 이상 1 Pa 이하로 조정되어 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태와 관련되는 저항 변화 소자는, 제1질화티탄 전극층과 제2질화티탄 전극층과 산화물 반도체층을 구비한다. 상기 산화물 반도체층은, 상기 제1질화티탄 전극층과 상기 제2질화티탄 전극층의 사이에 설치된다. 상기 산화물 반도체층은, 제1저항률을 가지는 제1금속산화물층과, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속산화물층을 가진다. 상기 제2금속산화물층은, 상기 제1금속산화물층과 상기 제2질화티탄 전극층의 사이에 설치된다. 상기 제2질화티탄 전극층은, 4.8g/㎤ 이상 5.5g/㎤ 이하의 밀도를 가진다.
이러한 저항 변화 소자의 제조 방법에 따르면, 상기 제2금속산화물층 상에 고밀도의 제2질화티탄 전극층이 형성되므로, 저비용으로 전기 특성이 우수한 저항 변화 소자가 형성된다.
이상 서술한 바와 같이, 본 발명에 따르면, 저비용으로 전기 특성이 우수한 저항 변화 소자의 제조 방법 및 저항 변화 소자가 제공된다.
도 1은 본 실시형태와 관련되는 저항 변화 소자의 구성을 나타내는 개략 단면도이다.
도 2는 비교예와 관련되는 저항 변화 소자에서, 상부 전극층 및 하부 전극층에 TiN를 이용한 경우의 전류-전압 특성의 그래프 도면이다.
도 3은 본 실시형태와 관련되는 저항 변화 소자의 전류-전압 특성의 그래프 도면이다.
도 4는 RF 바이어스 전력과 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다.
도 5는 혼합가스 유량에 대한 질소 가스 유량의 비율과 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다.
도 6은 기판 온도와 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다.
도 7은 제2금속산화물층의 막 두께와 상부 전극층으로서 TiN를 형성할 때의 RF 바이어스 전력의 전기 특성의 상관을 나타내는 표 도면이다.
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다. 각 도면에는, XYZ축 좌표가 도입되는 경우가 있다.
도 1은, 본 실시형태와 관련되는 저항 변화 소자의 구성을 나타내는 개략 단면도이다.
도 1에 나타나는 저항 변화 소자(1)는, 기판(2), 하부 전극층(3)(제1질화티탄 전극층), 산화물 반도체층(4), 및 상부 전극층(5)(제2질화티탄 전극층)를 구비한다.
기판(2)으로는, 전형적으로는 실리콘 웨이퍼 등의 반도체 기판이 이용되지만, 이것에 한정되지 않고, 유리 기판 등의 절연성 세라믹스 기판이 이용되어도 좋다.
산화물 반도체층(4)은, 하부 전극층(3)과 상부 전극층(5)의 사이에 설치된다. 산화물 반도체층(4)은, 제1금속산화물층(41)과 제2금속산화물층(42)을 가진다. 제1금속산화물층(41) 및 제2금속산화물층(42)은, 각각 동종의 재료로 구성되어 있지만, 이종의 재료로 구성되어도 좋다. 제1금속산화물층(41)의 저항률(제1저항률)은, 제2금속산화물층(42)의 저항률(제2저항률)과 다르다.
제1금속산화물층(41) 및 제2금속산화물층(42) 가운데, 한쪽은, 화학양론 조성에 가까운 산화물 재료(이하 「화학양론 조성 재료」라고도 한다.)로 구성되고, 다른 한쪽은, 산소 결손을 다수 포함하는 산화물 재료(이하 「산소 결손 재료」라고도 한다.)로 구성된다. 본 실시형태에서는, 제1금속산화물층(41)이 산소 결손 재료로 구성되고 제2금속산화물층(42)이 화학양론 조성 재료로 구성된다.
제1금속산화물층(41)은, 하부 전극층(3) 상에 형성되고 탄탈(Ta) 및 산소(O)를 포함한다. 예를 들면, 제1금속산화물층(41)은, 본 실시형태에서는 산화탄탈(TaOx)로 형성된다. 제1금속산화물층(41)에 이용되는 산화탄탈은, 제2금속산화물층(42)을 형성하는 산화탄탈보다도 산화도가 낮고, 그 저항률은, 예를 들면 1Ω·cm보다 크고, 1×106Ω·cm 이하이다.
제1금속산화물층(41)을 구성하는 재료는 상기에 한정되지 않고, 예를 들면, 산화지르코늄(ZrOx), 산화하프늄(HfOx), 산화이트륨(YOx), 산화티탄(TiOx), 산화알루미늄(AlOx), 산화규소(SiOx), 산화철(FeOx), 산화니켈(NiOx), 산화코발트(CoOx), 산화망간(MnOx), 산화주석(SnOx), 산화아연(ZnOx), 산화바나듐(VOx), 산화텅스텐(WOx), 산화구리(CuOx), Pr(Ca, Mn)O3, LaAlO3, SrTiO3, La(Sr, Mn)O3 등의 2원계 혹은 삼원계 이상의 산화물 재료가 이용된다.
제2금속산화물층(42)은, 제1금속산화물층(41) 상에 형성되어 탄탈(Ta) 및 산소(O)를 포함한다. 예를 들면, 본 실시형태에서는, 제2금속산화물층(42)은, 산화탄탈(Ta2O5)로 형성된다. 제2금속산화물층(42)에 이용되는 산화탄탈은, 화학양론 조성 혹은 이에 가까운 조성을 가지고, 예를 들면, 1×106(1 E＋06)Ω·cm보다 큰 저항률을 가진다. 제2금속산화물층(42)을 구성하는 재료는 이것에 한정되지 않고, 상술한 바와 같은 2원계 혹은 삼원계 이상의 산화물 재료가 적용될 수 있다.
제1금속산화물층(41) 및 제2금속산화물층(42)은, 예를 들면, 산소와의 반응성 스퍼터링법으로 형성할 수 있다. 본 실시형태에서는, 산소가 도입된 진공 챔버에서 금속(Ta) 타겟을 스퍼터함으로써, 산화탄탈로 이루어진 금속 산화물 층(41, 42)을 기판(2)(하부 전극층(3)) 상에 순차 형성한다. 각 금속산화물층(41, 42)의 산화도는, 진공 챔버에 도입되는 산소의 유량(분압)에 의해서 제어된다.
제2금속산화물층(42)은, 제1금속산화물층(41)보다도 산화도가 높기 때문에, 제2금속산화물층(42)의 저항률은, 제1금속산화물층(41)의 저항률보다도 높다. 여기서, 상부 전극층(5)에 음 전압, 하부 전극층(3)에 양 전압을 인가하면, 고저항(고산소 농도)인 제2금속산화물층(42)중의 산소이온(O2－)가 저저항인 제1금속산화물층(41) 중에 확산되고, 제2금속산화물층(42)의 저항이 저하한다. 이 상태가 저저항 상태이다.
한편, 저저항 상태로부터, 하부 전극층(3)과 상부 전극층(5)에 인가한 전압을 반전시키고, 하부 전극층(3)에 음 전압, 상부 전극층(5)에 양 전압을 인가하면, 제1금속산화물층(41)으로부터 제2금속산화물층(42)으로 산소 이온이 확산되고, 다시 제2금속산화물층(42)의 산화도가 높아져, 저항이 높아진다. 이 상태가 고저항 상태이다.
상술한 바와 같이, 산화물 반도체층(4)은, 하부 전극층(3)과 상부 전극층(5)의 사이의 전압을 제어함으로써, 저저항 상태와 고저항 상태를 가역적으로 스위칭한다. 또한 저저항 상태 및 고저항 상태는, 전압이 인가되어 있지 않아도 유지되기 때문에, 고저항 상태에서 데이터의 쓰기, 저저항 상태에서 데이터의 읽기와 같이, 저항 변화 소자(1)는 비휘발성 메모리 소자로서 이용할 수 있게 된다.
저항 변화 소자의 상부 전극층 및 하부 전극층에는, 내부식성이 높고 양호한 도전성을 가지는 점에서 Pt 등의 귀금속이 재료에 이용되는 경우가 있다. 그렇지만, Pt 등의 귀금속은 고가이고, 또한 에칭 등의 미세 가공도 어려워 대량 생산에 적합하지 않다. 이 때문에, 저항 변화 소자의 코스트를 낮추고 생산성을 향상시키기 위해서는, 저비용으로 전기 특성이 양호한 전극층이 필요하다.
한편, TiN는, Pt 등의 귀금속에 비해 염가이다. 또한 TiN는, 에칭 등의 미세 가공도 할 수 있어 대량 생산에 적합하다. 그렇지만, 산화물 반도체층(4)은, 산소를 포함하기 때문에, 전극층으로서 귀금속 이외의 금속을 이용한 경우, 전극층에 산화물 반도체층(4)의 산소가 확산하는 경우가 있다.
도 2는, 비교예와 관련되는 저항 변화 소자에서, 상부 전극층 및 하부 전극층에 TiN를 이용한 경우의 전류-전압 특성의 그래프 도면이다. 도 2에는, 저항 변화 소자에 쓰고 지울 경우의 전류-전압 곡선이 나타나 있다.
여기서, 도 2의 횡축은, 상부 전극층(5)에 인가되는 전압이 나타나 있고, 종축은, 상부 전극층(5)과 하부 전극층(3)의 사이에 흐르는 전류 값이 나타나 있다. 전류 값이 낮은 것은, 산화물 반도체층이 고저항 상태에 있는 것을 의미해, 전류 값이 높은 것은, 산화물 반도체층이 저저항 상태에 있는 것을 의미한다.
TiN를 상부 전극층으로서 스퍼터링법에 따라 성막했는데, 질소 플라즈마에 의해 TiN 상부 전극층과 산화물 반도체층의 계면에, 절연성이 높은 막(TiNO막)이 형성되는 것을 알 수 있다. 이러한 절연성이 높은 막이 형성되는 요인의 하나로서, TiN 상부 전극층의 밀도가 충분히 높지 않은 경우에, TiN 상부 전극층의 입계(粒界)에 산소 확산이 일어나기 쉽게 된다고 생각된다. 여기서, 비교예에서는, 스퍼터링중에 기판(2)에 바이어스 전압을 인가하지 않고, TiN 상부 전극층을 형성한다.
이러한 절연성이 높은 막이 형성된 경우, 저항 변화 소자로서 사용하려면, 높은 스위칭 동작 전압을 산화물 반도체층에 인가해, 절연파괴와 유사한 현상을 일으키는 소자 초기화 처리(포밍)가 필요하다. 포밍에 의해 필라멘트로 불리는 전류 패스가 산화물 반도체층에 생성되는 것으로, 산화물 반도체층의 스위치 동작을 발현시키는 것이라고 생각되고 있다.
그러나, 절연성이 높은 막이 산화물 반도체층 중에 형성된 경우, 포밍에 의해서 필라멘트의 크기, 위치를 적절히 제어할 수 없게 되기 때문에, 포밍 전압이 높아지는 경우가 있다. 또한 높은 포밍 전압에 의해서 형성된 필라멘트는 굵어지는 경향이 있어, 포밍 동작 후, 산화물 반도체층의 저항이 낮아져, 저항 변화 소자의 온·오프비가 양호하게 되지 않는 경우가 있다. 예를 들면, 도 2의 예에서는, 초기 상태(고저항 상태)의 산화물 반도체층에 포밍을 행한 경우의 포밍 전압이 약 2.5 V가 되어 있다.
한편, TiN 상부 전극층의 밀도가 높아지면, TiN 상부 전극층의 입계가 감소하거나 또는 입계가 좁아져, 산화물 반도체층으로부터 TiN 상부 전극층에의 산소 확산이 일어나기 어려워진다고 생각된다. 여기서 본 발명자들은, TiN 상부 전극층의 밀도를 제어함으로써, 산화물 반도체층 중의 산소가 TiN 상부 전극층 중에 확산되기 어려운 상부 전극층(5)을 찾아냈다.
밀도가 높은 TiN 상부 전극층을 형성하는 방법으로서는, 예를 들면, 기판(2)에 바이어스 전압을 인가하면서, RF 스퍼터링법 또는 펄스 DC 스퍼터링법으로 형성하는 방법을 들 수 있다. 각 스퍼터링법에서의 타겟으로는, 티탄(Ti) 타겟이 이용되고, 반응성 스퍼터링법에 따라, 제2금속산화물층(42) 상에 TiN 상부 전극층이 형성된다. 반응 가스로서는, 질소(N2), 또는 질소(N2)와 아르곤(Ar) 등의 혼합가스를 들 수 있다. TiN 상부 전극층을 형성하는 방법의 상세에 대해서는, 후술하는 저항 변화 소자(1)의 제조 방법과 함께 설명한다.
이상의 방법에서 형성된 TiN 상부 전극층의 밀도는, 4.8g/㎤ 이상 5.5g/㎤ 이하로 비교적 높아진다. 예를 들면, TiN 상부 전극층의 밀도가 4.8g/㎤보다도 작아지면, TiN 상부 전극층의 입계에 제2금속산화물층(42)으로부터 산소가 확산되기 쉬워져, TiN 상부 전극층과 산화물 반도체층의 계면에, 절연성이 높은 막(TiNO막)이 형성되므로 바람직하지 않다.
도 3은, 본 실시형태와 관련되는 저항 변화 소자의 전류-전압 특성의 그래프 도면이다.
도 3에 나타낸 바와 같이, 본 실시형태와 관련되는 저항 변화 소자(1)에서는, 포밍 전압이 비교예에 비해 억제되어 약 1.5 V가 되어 있다. 또한 본 실시형태와 관련되는 저항 변화 소자에서는, 온·오프비도 비교예에 비해 양호하게 되어 있다.
이와 같이, 본 실시형태와 관련되는 저항 변화 소자(1)에 따르면, 상부 전극층(5)이 TiN에 의해 구성되어 있기 때문에, 상부 전극층이 Pt 등의 귀금속 재료로 구성되어 있는 경우와 비교해서, 코스트의 저감을 도모할 수 있다. 또한 상부 전극층(5)인 TiN 상부 전극층의 밀도는 높고, 상부 전극층(5)은 산화물 반도체층(4)중의 산소를 투과 및 흡수하기 어려워져, 산화물 반도체층(4) 중의 산소의 추출이 억제된다. 이것에 의해, 산화물 반도체층(4)의 저저항화를 막을 수 있게 된다. 이 결과, 저항 변화 소자의 스위칭 특성이 향상한다.
저항 변화 소자(1)의 제조 방법에 대해 설명한다.
우선, 웨이퍼상(狀)의 기판(2) 상에 하부 전극층(3)(제1질화티탄 전극층)이 형성된다. 하부 전극층(3)은, 후술하는 상부 전극층(5)(제2질화티탄 전극층)과 같은 조건에서 형성된다. 하부 전극층(3)의 밀도는, 예를 들면, 상부 전극층(5)의 밀도와 같다. 이것에 의해, 하부 전극층(3)과 산화물 반도체층(4)의 계면에도 TiNO가 형성되기 어려워져, 양호한 전기 특성이 얻어진다. 상부 전극층(5)의 두께는, 특별히 한정되지 않고, 예를 들면 50 nm이다.
하부 전극층(3)에서는, 입계가 제어되는 것과 함께, 평탄하다는 것이 바람직하다. 이것에 의해, 하부 전극층(3)의 상층이 보다 평탄하게 된다. 하부 전극층(3)을 보다 평탄하게 형성하려면, 예를 들면, 기판(2)의 온도를 실온 또는 실온 근방의 온도로 제어하면서, 하부 전극층(3)을 형성한다.
다음에, 하부 전극층(3) 상에 산화물 반도체층(4)이 형성된다.
우선, 제1금속산화물층(41)으로서 화학양론 조성보다 산소량이 적은 탄탈산화물 층이 예를 들면 진공증착법, 스퍼터법, CVD법, ALD법 등에 의해 형성된다. 산화물 반도체층(4)의 두께는, 특별히 한정되지 않고, 예를 들면 20 nm이다. 본 실시형태에서는, 산소와의 반응성 스퍼터링에 따라 제1금속산화물층(41)이 형성된다.
계속해서, 제1금속산화물층(41) 상에 제2금속산화물층(42)이 형성된다. 본 실시형태에서는, 제2금속산화물층(42)으로서 화학양론 조성 혹은 이에 가까운 산소 조성비의 탄탈산화물 층이 성막된다. 제2금속산화물층(42)의 두께는, 특별히 한정되지 않고, 예를 들면 3 nm 이상 11 nm 이하이다. 성막 방법은, 특별히 한정되지 않고, 예를 들면, 진공증착법, 스퍼터법, CVD법, ALD법 등에 따라 제작한다. 본 실시형태에서는, 산소와의 반응성 스퍼터링에 따라 제2금속산화물층(42)이 형성된다.
다음에, 산화물 반도체층(4) 상으로 상부 전극층(5)이 형성된다. 본 실시형태에서는, 상부 전극층(5)으로서 TiN 상부 전극층이 RF 스퍼터링 또는 펄스 DC 스퍼터링에 의해 성막된다. TiN 상부 전극층의 두께는 특별히 한정되지 않고, 예를 들면 50 nm이다.
RF 스퍼터링의 조건은, 특별히 한정되지 않고, 예를 들면, 이하의 조건에서 실시된다.
가스 유량：50[sccm]
티탄 타겟 투입 전력：2[W/㎠]
RF 주파수：13.56[MHz]
펄스 DC 스퍼터링의 조건은, 특별히 한정되지 않고, 예를 들면, 이하의 조건에서 실시된다.
가스 유량：50[sccm]
티탄 타겟 투입 전력：2[W/㎠]
펄스 DC 주파수：20[kHz]
상기 각 스퍼터법에서, 기판(2)으로서 직경 300 mm의 실리콘 웨이퍼를 이용하고 RF 바이어스 전력을 0.03W/㎠ 이상 0.62W/㎠ 이하, 혼합가스 유량에 대한 질소 가스 유량의 비율을 10% 이상 100% 이하, 기판 온도를 20℃ 이상 320℃ 이하, 성막 압력을 0.1 Pa 이상 1 Pa 이하로 제어함으로써, TiN 상부 전극층의 밀도가 4.8g/㎤ 이상 5.5g/㎤ 이하로 조정된다. 이것에 의해, 양호한 스위칭 특성을 가지는 저항 변화 소자(1)가 제조된다.
예를 들면, 도 4는, RF 바이어스 전력과 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다. 여기서, 혼합가스 유량에 대한 질소 가스 유량의 비율은 26%이고, 기판 온도는 20℃이고, 성막 압력은 0.27 Pa이다.
도 4의 예에서는, RF 바이어스 전력으로서 20 W(0.03W/㎠) 인가하면, 질화티탄 전극층의 밀도가 4.8g/㎤ 이상이 된다. 그리고, RF 바이어스 전력을 한층 더 상승시키면, 질화티탄 전극층의 밀도가 서서히 상승해, 밀도가 5.4g/㎤ 정도가 된다. 이것에 의해, RF 바이어스 전력은, 0.03W/㎠ 이상 0.62W/㎠ 이하의 범위에서 제어하는 것이 바람직하고, 제2금속산화물층은 3 nm 이상 11 nm 이하의 범위로 설정하는 것이 바람직하다.
또한, 도 5는, 혼합가스 유량에 대한 질소 가스 유량의 비율과 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다. 여기서, 기판 온도는 20℃이고, 성막 압력은 0.27 Pa이다.
도 5의 예에서는, 혼합가스 유량에 대한 질소 가스 유량의 비율을 10% 이상 100% 이하로 제어함으로써, 질화티탄 전극층의 밀도가 4.8g/㎤ 이상 5.5g/㎤ 이하로 조정되어 있다. 이것에 의해, 혼합가스 유량에 대한 질소 가스 유량의 비율은, 10% 이상 100% 이하로 제어하는 것이 바람직하다. 특히, 혼합가스 유량에 대한 질소 가스 유량의 비율이 26%로, 질화티탄 전극층의 밀도가 극대가 되어 있다.
또한, 도 6은, 기판 온도와 질화티탄 전극층의 밀도의 관계를 나타내는 그래프 도면이다. 여기서, 혼합가스 유량에 대한 질소 가스 유량의 비율은 26%이고, 성막 압력은 0.27 Pa이다.
도 6의 예에서는, 기판 온도를 20℃ 이상 320℃ 이하로 제어함으로써, 질화티탄 전극층의 밀도가 4.8g/㎤ 이상 5.5g/㎤ 이하로 조정된다. 이것에 의해, 기판 온도는 20℃ 이상 320℃ 이하로 제어하는 것이 바람직하다. 단, 기판 온도가 275℃를 초과하면, 질화티탄 전극층의 표면이 거칠어지는 경향이 있어, 기판 온도는, 20℃ 이상 275℃ 이하인 것이 바람직하다.
도 7은, 제2금속산화물층의 막 두께와 상부 전극층으로서 TiN를 형성할 때의 RF 바이어스 전력의 전기 특성의 상관을 나타내는 표 도면이다.
여기서, ◎는 스위칭이 양호하고 포밍 전압이 거의 불필요한 것, ○은 스위칭 및 포밍 전압 모두 양호한 것, △는 스위칭이 양호한 것, Х는 스위칭이 불량인 것을 나타낸다.
즉, 제2금속산화물층(42)의 막 두께가 3 nm 이상 11 nm 이하인 경우에, 기판 바이어스치가 0.03W/㎠ 이상 0.62W/㎠ 이하이면, 스위칭 및 포밍 전압 모두 양호한 특성을 얻을 수 있었다. 또한 제2금속산화물층(42)의 막 두께가 5 nm 이상 11 nm 이하인 경우에, 기판 바이어스치가 0.43W/㎠ 이상 0.62W/㎠ 이하이면, 거의 포밍을 불필요로 할 수 있었다.
이것은, TiN 상부 전극층의 밀도가 높아지면, TiN 상부 전극층의 입계가 감소하거나 또는 입계가 좁아져, 산화물 반도체층으로부터 TiN 상부 전극층에의 산소 확산이 일어나기 어려워지는 것과 함께, 소정의 기판 바이어스에 의한 이온 봄바드먼트(ion bombardment)에 의해 제2금속산화물층(42)에 생성된 결함에 의해서 필라멘트가 형성되어 포밍이 불필요하게 된 것이 추측된다.
웨이퍼상의 기판(2)에 형성된 저항 변화 소자(1)는, 소정의 소자 사이즈에 형성된다. 각층의 패터닝에는, 리소그래피 및 드라이 에칭 기술이 이용되어도 좋고, 리소그래피 및 웨트 에칭 기술이 이용되어도 좋고, 레지스트 마스크 등을 통해 각층의 성막을 행해도 좋다. 에칭 기술을 이용하는 경우, 하부 배선층과 상부 배선층의 사이의 층간 절연막에, 상기 저항 변화 소자(1)가 제작되어도 좋다. 또한, 상부 전극층(5)은, 고밀도로 형성되어 있기 때문에, 저항 변화 소자의 제조 프로세스에서는, 상부 전극층(5)을 마스크에도 적용할 수 있다.
상기 제조 방법에 따르면, 상부 전극층(5)과 제2금속산화물층(42)의 계면에 절연성이 높은 막이 형성되지 않기 때문에, 포밍에 필요한 전압을 낮출 수 있거나, 혹은 포밍이 불필요해진다. 이것에 의해, 소자의 동작전류 상승을 막을 수 있게 된다. 또한, 상부 전극층(5)이, 산소를 투과 및 흡수하기 어렵기 때문에, 산화물 반도체층(4) 중의 산소의 추출이 억제되어 산화물 반도체층(4)의 저저항화를 막을 수 있게 된다. 따라서, 전극층에 귀금속을 이용한 경우와 비교해서 코스트가 낮고, 양호한 스위칭 특성을 가지는 저항 변화 소자를 제조할 수 있게 된다.
또한 상부 전극층(5)의 재료로서 DLC(다이아몬드상 탄소)를 이용하는 방법이 있다. 본 실시형태에서는, 상부 전극층(5)으로서 TiN를 이용함으로써, DLC에 비해, 발진(發塵)이 억제되어 한층 더 저저항의 상부 전극층이 형성된다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상술의 실시형태에만 한정되는 것은 아니고 여러 가지 변경할 수 있는 것은 물론이다.
1:저항 변화 소자
2:기판
3:하부 전극층
4:산화물 반도체층
41:제1금속산화물층
42:제2금속산화물층
5:상부 전극

Claims (7)

  1. 기판 상에 제1질화티탄 전극층을 형성하고,
    상기 제1질화티탄 전극층 상에, 제1저항률을 가지는 제1금속산화물층을 형성하고,
    상기 제1금속산화물층 상에, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속산화물층을 형성하고, 상기 기판에 바이어스 전압을 인가하면서, 상기 제2금속산화물층 상에 제2질화티탄 전극층을 스퍼터링법으로 형성하는, 저항 변화 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제2질화티탄 전극층을 형성하는 공정은, 상기 기판에 0.03W/㎠ 이상 0.62W/㎠ 이하의 바이어스 전력을 인가하는 것을 포함하는, 저항 변화 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2질화티탄 전극층을 형성하는 공정은, 상기 제2금속산화물층을 3 nm 이상 11 nm 이하의 막 두께로 형성하는 공정을 포함하는, 저항 변화 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2질화티탄 전극층을 형성하는 공정은, 스퍼터링 가스로 희가스와 질소 가스의 혼합가스를 이용하고, 상기 혼합가스의 전체 유량에 대한 상기 질소 가스의 유량은, 10% 이상 100% 이하인 것을 포함하는, 저항 변화 소자의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2질화티탄 전극층을 형성하는 공정은, 상기 기판의 온도를 20℃ 이상 320℃ 이하로 조정하는 것을 포함하는, 저항 변화 소자의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 혼합가스의 압력을 0.1 Pa 이상 1 Pa 이하로 조정하는 것을 포함하는, 저항 변화 소자의 제조 방법.
  7. 제1질화티탄 전극층,
    제2질화티탄 전극층, 및
    상기 제1질화티탄 전극층과 상기 제2질화티탄 전극층의 사이에 설치되고 제1저항률을 가지는 제1금속산화물층과, 상기 제1금속산화물층과 상기 제2질화티탄 전극층의 사이에 설치되고 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속산화물층을 가지는 산화물 반도체층,
    을 구비하고,
    상기 제2질화티탄 전극층은, 4.8g/㎤ 이상 5.5g/㎤ 이하의 밀도를 가지는, 저항 변화 소자.
KR1020197033330A 2017-04-18 2018-03-14 저항 변화 소자의 제조 방법 및 저항 변화 소자 KR102228548B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-082101 2017-04-18
JP2017082101 2017-04-18
PCT/JP2018/009978 WO2018193759A1 (ja) 2017-04-18 2018-03-14 抵抗変化素子の製造方法及び抵抗変化素子

Publications (2)

Publication Number Publication Date
KR20190137875A true KR20190137875A (ko) 2019-12-11
KR102228548B1 KR102228548B1 (ko) 2021-03-16

Family

ID=63856699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033330A KR102228548B1 (ko) 2017-04-18 2018-03-14 저항 변화 소자의 제조 방법 및 저항 변화 소자

Country Status (5)

Country Link
JP (1) JP6825085B2 (ko)
KR (1) KR102228548B1 (ko)
CN (1) CN110537255A (ko)
TW (1) TWI775833B (ko)
WO (1) WO2018193759A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2013058691A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2013207130A (ja) 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
JP2015065240A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 電流制御素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2012059995A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 半導体装置及びその製造方法
JP5282176B1 (ja) * 2011-10-12 2013-09-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
CN103907187B (zh) * 2012-09-05 2016-04-13 株式会社爱发科 电阻转变元件及其制作方法
WO2015125449A1 (ja) * 2014-02-24 2015-08-27 株式会社アルバック 抵抗変化素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2013058691A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2013207130A (ja) 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
JP2015065240A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 電流制御素子およびその製造方法

Also Published As

Publication number Publication date
TWI775833B (zh) 2022-09-01
WO2018193759A1 (ja) 2018-10-25
JP6825085B2 (ja) 2021-02-03
JPWO2018193759A1 (ja) 2019-11-07
TW201842554A (zh) 2018-12-01
CN110537255A (zh) 2019-12-03
KR102228548B1 (ko) 2021-03-16

Similar Documents

Publication Publication Date Title
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
US8350244B2 (en) Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device
US8927331B2 (en) Method of manufacturing nonvolatile memory device
AU2016361453B2 (en) A memristor device and a method of fabrication thereof
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US9281477B2 (en) Resistance change element and method for producing the same
US8822972B2 (en) Non-volatile memory element and manufacturing method thereof
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR101815799B1 (ko) 저항 변화 소자 및 그 제조 방법
US9831426B2 (en) CBRAM device and manufacturing method thereof
KR102228548B1 (ko) 저항 변화 소자의 제조 방법 및 저항 변화 소자
CN112909159A (zh) 电阻式随机存取存储器
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
KR20170107453A (ko) 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이
JP2013207131A (ja) 抵抗変化素子及びその製造方法
KR102072091B1 (ko) 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
KR20140047946A (ko) 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant