JP2013207130A - 抵抗変化素子及びその製造方法 - Google Patents
抵抗変化素子及びその製造方法 Download PDFInfo
- Publication number
- JP2013207130A JP2013207130A JP2012075482A JP2012075482A JP2013207130A JP 2013207130 A JP2013207130 A JP 2013207130A JP 2012075482 A JP2012075482 A JP 2012075482A JP 2012075482 A JP2012075482 A JP 2012075482A JP 2013207130 A JP2013207130 A JP 2013207130A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- oxide layer
- layer
- resistivity
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】所望の抵抗率を有する金属酸化物層を備えた抵抗変化素子及びその製造方法を提供する。
【解決手段】本発明の一実施形態に係る抵抗変化素子の製造方法は、第1の電極層の上にペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで第1の金属酸化物層を形成し、前記第1の金属酸化物層の上に二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層を形成し、前記第2の金属酸化物層の上に第2の電極層を形成する。これにより所望の抵抗率を有する第1の金属酸化物層と第2の金属酸化物層とを備えた抵抗変化素子を容易に製造することができる。
【選択図】図6
【解決手段】本発明の一実施形態に係る抵抗変化素子の製造方法は、第1の電極層の上にペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで第1の金属酸化物層を形成し、前記第1の金属酸化物層の上に二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層を形成し、前記第2の金属酸化物層の上に第2の電極層を形成する。これにより所望の抵抗率を有する第1の金属酸化物層と第2の金属酸化物層とを備えた抵抗変化素子を容易に製造することができる。
【選択図】図6
Description
本発明は、不揮発性メモリ等として使用される抵抗変化素子及びその製造方法に関する。
半導体メモリには、DRAM(Dynamic Random Access Memory)などの揮発性メモリとフラッシュメモリなどの不揮発性メモリがある。不揮発性メモリとして、NAND型のフラッシュメモリ等が知られているが、さらに微細化が可能なデバイスとして、ReRAM(Resistance RAM)が注目されている。
ReRAMは、電圧によって抵抗値が変化する可変抵抗体を抵抗素子として利用する。この可変抵抗体は、典型的には金属酸化物層で構成され、例えば、酸化度すなわち抵抗率が異なる2層の金属酸化物層が上下の電極層で挟み込まれた構造が知られている(下記特許文献1参照)。
酸化度が異なる酸化物の層構造を形成する方法として、金属からなるターゲットを酸素雰囲気の下でスパッタする、いわゆる反応性スパッタによって金属酸化物を形成する方法が知られている。例えば下記特許文献1には、金属からなるターゲットをスパッタしつつ酸素の供給量を調整することで、酸素濃度の高い遷移金属酸化物層と酸素濃度の低い遷移金属酸化物層とを順次積層する方法が記載されている。
しかしながら、酸素の流量変化に対する金属酸化物層の抵抗率変化が大きいため、酸化ガスの供給量によって金属酸化物層の抵抗率を制御することは容易ではなく、所望の抵抗率を有する金属酸化物層を形成するのは困難であった。さらに、ターゲット表面やシールド(防着板)表面における導入酸素の吸着等により、ウェーハ面内やウェーハ間で抵抗率の分布が発生しやすく、その分布をコントロールするのも困難であった。このため、所望の抵抗率を有する金属酸化物層を精度よく形成することができなかった。
以上のような事情に鑑み、本発明の目的は、所望の抵抗率を有する金属酸化物層を備えた抵抗変化素子及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る抵抗変化素子の製造方法は、第1の電極層の上に、ペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで第1の金属酸化物層を形成することを含む。
上記第1の金属酸化物層の上に、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層が形成される。
上記第2の金属酸化物層の上に第2の電極層が形成される。
上記第1の金属酸化物層の上に、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層が形成される。
上記第2の金属酸化物層の上に第2の電極層が形成される。
本発明の一形態に係る抵抗変化素子は、第1の電極層と、第2の電極層と、ペロブスカイト構造の第1の金属酸化物層と、二元系の第2の金属酸化物層とを具備する。
上記第1の金属酸化物層は、上記第1の電極と上記第2の電極との間に形成され、第1の抵抗率を有する。
上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極との間に形成され、上記第1の抵抗率よりも大きい第2の抵抗率を有する。
上記第1の金属酸化物層は、上記第1の電極と上記第2の電極との間に形成され、第1の抵抗率を有する。
上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極との間に形成され、上記第1の抵抗率よりも大きい第2の抵抗率を有する。
本発明の一実施形態に係る抵抗変化素子の製造方法は、第1の電極層の上に、ペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで第1の金属酸化物層を形成することを含む。
上記第1の金属酸化物層の上に、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層が形成される。
上記第2の金属酸化物層の上に第2の電極層が形成される。
上記第1の金属酸化物層の上に、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層が形成される。
上記第2の金属酸化物層の上に第2の電極層が形成される。
ペロブスカイト構造の金属酸化物の抵抗率は、二元系の金属酸化物の抵抗率よりも低く、例えば、ペロブスカイト構造の金属酸化物の抵抗率は1〜106Ωcm、二元系の金属酸化物の抵抗率は106Ωcm超の抵抗率を有する。したがって、第1の電極と第2の電極との間に、ペロブスカイト構造の金属酸化物で形成された第1の金属酸化物層と二元系の金属酸化物で形成された第2の金属酸化物層とを積層することにより、相互に異なる抵抗率を有する2層の金属酸化物層を備えた抵抗変化素子が構成される。
上記製造方法においては、第1の金属酸化物層は、ペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで形成され、第2の金属酸化物層は、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで形成される。スパッタ法によって形成された金属酸化物層は、スパッタされるターゲット材料とほぼ同等の抵抗率を有するため、ターゲット材の抵抗率を調整することで所望の抵抗率を有する金属酸化物層を容易に形成することができる。したがって上記製造方法によれば、所望の抵抗率を有する第1の金属酸化物層と第2の金属酸化物層とを備えた抵抗変化素子を容易に製造することができる。
ペロブスカイト構造の金属酸化物としては、例えば、Pr(Ca,Mn)O3、LaAlO3、La(Sr,Mn)O3等が挙げられる。一方、二元系金属酸化物としては、酸化タンタル(TaOx)、酸化ジルコニウム(ZnOx)、酸化ハフニウム(HfOx)、酸化チタン(TiOx)、酸化ケイ素(SiOx)、酸化鉄(FeOx)、酸化ニッケル(NiOx)、酸化コバルト(CoOx)、酸化マンガン(MnOx)、酸化錫(SnOx)、酸化亜鉛(ZnOx)、酸化バナジウム(VOx)、酸化タングステン(WOx)、酸化銅(CuOx)等が挙げられる。
上記製造方法の一実施形態においては、上記第1の金属酸化物層は、上記第1のターゲットを希ガスでスパッタすることで形成される。希ガスとしては、典型的にはアルゴン(Ar)であるが、勿論これに限られず、キセノン(Xe)等の他の希ガスであってもよい。スパッタガスに希ガス単体を用いることで、第1のターゲットとほぼ同等の抵抗率を有する金属酸化物層を形成することができる。また、酸素等の反応性ガスを使用しないため、基板面内において金属酸化物層の抵抗率を均一化することができる。第2の金属酸化物層についても同様に、第2のターゲットを希ガスでスパッタすることで第2の金属酸化物層を形成することができる。
第1のターゲットと第2のターゲットとは、同一のスパッタ装置に組み込まれてもよいし、別々のスパッタ装置に組み込まれてもよい。スパッタ方式も特に限定されず、例えば高周波(RF)スパッタ法が適用可能である。スパッタ電力、成膜圧力等も特に限定されず、製品特性に応じて適宜設定可能である。
一方、本発明の一形態に係る抵抗変化素子は、第1の電極層と、第2の電極層と、ペロブスカイト構造の第1の金属酸化物層と、二元系の第2の金属酸化物層とを具備する。
上記第1の金属酸化物層は、上記第1の電極と上記第2の電極との間に形成され、第1の抵抗率を有する。
上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極との間に形成され、上記第1の抵抗率よりも大きい第2の抵抗率を有する。
上記第1の金属酸化物層は、上記第1の電極と上記第2の電極との間に形成され、第1の抵抗率を有する。
上記第2の金属酸化物層は、上記第1の金属酸化物層と上記第2の電極との間に形成され、上記第1の抵抗率よりも大きい第2の抵抗率を有する。
上記第1の金属酸化物層は、例えば、ペロブスカイト構造を有する金属酸化物で形成されたターゲットをスパッタすることで形成される。スパッタ法によって形成された金属酸化物層は、スパッタされるターゲット材料とほぼ同等の抵抗率を有するため、ターゲット材の抵抗率を調整することで所望の抵抗率を有する金属酸化物層を容易に形成することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
[抵抗変化素子の構成]
図1は、本発明の一実施形態に係る抵抗変化素子を示す概略断面図である。本実施形態の抵抗変化素子1は、基板2と、下部電極層3と、酸化物半導体層4と、上部電極層5とを有する。
図1は、本発明の一実施形態に係る抵抗変化素子を示す概略断面図である。本実施形態の抵抗変化素子1は、基板2と、下部電極層3と、酸化物半導体層4と、上部電極層5とを有する。
基板2は、例えばシリコン基板で構成されるが、これに限られず、ガラス基板等で構成されてもよい。
下部電極層3及び上部電極層5は、いずれも金属膜で構成される。金属膜としては、例えばPt、Ta、Hf、Zr、Ti、Al、Fe、Co、Mn、Sn、Zn、Cr、V、Wなどの遷移金属、あるいはこれらの合金(例えば、TaSi、WSi、TiSi等のシリコン合金、TaN、WN、TiN、TiAlN等の窒素化合物、TaC等の炭素化合物)が挙げられる。
下部電極層3と上部電極層5は、同種の金属膜で構成されてもよいし、異種の金属膜で構成されてもよい。本実施形態では、下部電極層3及び上部電極層5は、いずれもPt膜で構成される。
酸化物半導体層4は、第1の金属酸化物層41と、第2の金属酸化物層42とを有する。本実施形態において、第1の金属酸化物層41は、ペロブスカイト構造の金属酸化物(第1の金属酸化物)で形成され、第2の金属酸化物層42は、二元系の金属酸化物(第2の金属酸化物)で形成される。第1の金属酸化物層41及び第2の金属酸化物層42の厚みは特に限定されず、例えば、それぞれ0.5〜10nm及び5〜100nmである。
ペロブスカイト構造の金属酸化物としては、例えば、Pr(Ca,Mn)O3、LaAlO3、La(Sr,Mn)O3等が挙げられる。一方、二元系の金属酸化物としては、酸化タンタル(TaOx)、酸化ジルコニウム(ZnOx)、酸化ハフニウム(HfOx)、酸化チタン(TiOx)、酸化ケイ素(SiOx)、酸化鉄(FeOx)、酸化ニッケル(NiOx)、酸化コバルト(CoOx)、酸化マンガン(MnOx)、酸化錫(SnOx)、酸化亜鉛(ZnOx)、酸化バナジウム(VOx)、酸化タングステン(WOx)、酸化銅(CuOx)等が挙げられる。本実施形態では、第1の金属酸化物層41は、Pr(Ca,Mn)O3で形成され、第2の金属酸化物層42は、酸化タンタル(TaOx)で形成される。
ペロブスカイト構造の金属酸化物の抵抗率は、二元系の金属酸化物の抵抗率よりも低く、例えば、ペロブスカイト構造の金属酸化物の抵抗率は1〜106Ωcm、二元系の金属酸化物の抵抗率は106Ωcm超の抵抗率を有する。したがって、下部電極層3と上部電極層5との間に、ペロブスカイト構造の金属酸化物で形成された第1の金属酸化物層41と二元系の金属酸化物で形成された第2の金属酸化物層42とを積層することにより、抵抗率が相互に異なる2層の金属酸化物層を備えた酸化物半導体層4が得られる。
ここで、酸化物半導体層を構成する2層の金属酸化物層の抵抗率を異ならせる方法として、各々の酸化物半導体層の酸化度を異ならせる方法が知られている。典型的には、一方の金属酸化物層は、化学量論組成に近い高抵抗層で構成され、他方の金属酸化物層は、酸素欠損を多く含む低抵抗層で構成される。抵抗変化素子は、高抵抗層中の酸素が低抵抗層中に拡散し、高抵抗層が低抵抗化することで、メモリスイッチング動作が実現される。
例えば図2(A)に示すように、上記酸化物半導体層が所定厚み(例えば15nm)を超える高抵抗層からなる単層構造では、素子は高電圧での動作で不可逆なダメージを受け、スイッチングしない。次に、図2(B)に示すように当該高抵抗層を所定厚み以下で成膜した素子では、スイッチングはするがダメージが完全に減らず、動作時に大きい電流を流す。これらに対して図2(C)のように、所定厚み以下の高抵抗層の上に低抵抗層が積層された二層構造の酸化物半導体層を有する抵抗変化素子においては、低電圧かつ低電流のスイッチングが可能となる。良好なスイッチング特性を得るには、酸化物半導体層の酸素量のコントロールが極めて重要なことが分かる。
金属酸化物層の成膜方法としては、メタルターゲットをAr(アルゴン)と酸素との混合ガスでスパッタする反応性スパッタリングが一般的である。この場合、成膜される金属酸化物材料の酸化度は、スパッタチャンバ内に導入される酸素の流量で制御される。その酸化物の抵抗率は、図3に示すような酸素流量依存性を示す。106(1.E+06)Ωcmを超える領域は上記高抵抗層に相当し、1Ωcm以上106Ωcm以下の領域は上記低抵抗層に相当する。1Ωcm以上で、抵抗率は酸素流量と共に急激に増加することがわかる。
またターゲット表面の酸化やシールド(防着板)表面に付着した膜による酸素のゲッタ効果によりチャンバ内における酸素濃度に分布が生じるため、これが原因でウェーハ面内やウェーハ間で均一な抵抗率を有する金属酸化物層を形成することは、実際には非常に困難である。例えば図4及び図5に、酸素との反応性スパッタリングによって成膜された金属酸化物の抵抗率分布を示す。図4はウェーハ面内の抵抗率分布を、図5はウェーハ間の抵抗率分布をそれぞれ示している。図4に示すようにウェーハ中央部と周縁部との間において抵抗率に差が生じている理由は、処理室内において酸素濃度を均一化することができないことによる。また図5に示すように、ウェーハの処理枚数の増加に伴って抵抗率が上昇し所定枚数で抵抗率が律速する。その理由は、処理枚数が多くなるに伴い、防着板やターゲットに吸着される酸素量が減少し、スパッタ粒子との反応に寄与する酸素が相対的に多くなるためである。
そこで本実施形態では、酸化ガスを用いずにターゲット中の酸素量をコントロールしたセラミックターゲットをArでスパッタすることで、金属酸化物層の抵抗率を制御するようにしている。すなわち本実施形態では、第1の金属酸化物層41は、ペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで形成され、第2の金属酸化物層42は、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで形成される。
図6は、金属酸化物ターゲットの抵抗率と、当該ターゲットをスパッタすることで成膜された金属酸化物層(スパッタ膜)の抵抗率との関係を示している。図6に示すようにターゲットの抵抗率はほぼ膜に反映されることから、所定のターゲットを選択することで、あるいは、ターゲットの抵抗率を調整することで、成膜される酸化物層の抵抗率をコントロールすることができる。第1のターゲットT1及び第2のターゲットT2は、典型的には、焼結法で作製されたセラミックターゲットで構成されるが、溶湯を鋳造したインゴットターゲットで構成されてもよい。
また図6に示すように、ターゲットとしてAl2O3やHfO2などの二元系金属酸化物材料を使用することで、106Ωcm超の抵抗率を有する金属酸化物層を成膜でき、ターゲットとしてPr(Ca,Mn)O3やLaAlO3などのペロブスカイト系酸化物材料を使用することで、106Ωcm以下の抵抗率を有する金属酸化物層を成膜できることがわかる。
以上のように、スパッタ法によって形成された金属酸化物層は、スパッタされるターゲット材料とほぼ同等の抵抗率を有するため、ターゲット材の抵抗率を調整することで所望の抵抗率を有する金属酸化物層を容易かつ安定に形成することができる。
また、ターゲットのスパッタに際して酸素等の酸化性ガスが不要となるため、ウェーハ面内及びウェーハ間において金属酸化物層の抵抗率の均一化を図ることができる。例えば図7に金属酸化物層41の抵抗率の面内分布を、図8に金属酸化物層41のウェーハ間の面内分布をそれぞれ示す。図7及び図8に示すように、ウェーハ面内の抵抗率分布は±3.0%に、ウェーハ間における抵抗率分布は±2.0%に改善された。
[抵抗変化素子の製造装置]
図9は、本発明の一実施形態に係る抵抗変化素子の製造装置を示す概略断面図である。本実施形態において上記製造装置は、スパッタ装置で構成される。
図9は、本発明の一実施形態に係る抵抗変化素子の製造装置を示す概略断面図である。本実施形態において上記製造装置は、スパッタ装置で構成される。
スパッタ装置10は、真空チャンバ11を有する。真空チャンバ11は内部に処理室Cを画成しており、図示しない真空排気手段を介して処理室Cを所定の真空度(例えば、1×10−4Pa未満)にまで減圧可能とされている。また、処理室Cの内部にArガスを導入するためのガス導入配管19が真空チャンバ11に設けられている。
処理室Cには基板支持台14が設置されている。基板支持台14の内部には静電チャック用電極141が適宜配置されている。これにより、ウェーハWを基板支持台14の表面に密着させることができる。基板支持台14は、台座15の上に設置される。台座15は、その下面中心部に回転軸15Lが取り付けられており、モータ等の駆動源(図示せず)を介して回転可能に構成されている。これにより、ウェーハW(基板2に相当)をその中心のまわりに自転させる基板回転機構が構成されている。回転軸15Lは、軸受機構や磁性流体シール等のシール機構151を介して真空チャンバ11に取り付けられている。また、基板支持台14の周囲には防着板17が設置されており、スパッタされたスパッタ粒子の真空チャンバ11内壁への付着を抑制する。
処理室Cには更に、第1のスパッタカソード12Aと、第2のスパッタカソード12Bとが設置されている。第1のスパッタカソード12A及び第2のスパッタカソード12Bは、スパッタ粒子がウェーハWの法線方向に対して斜め方向から入射するように、各々所定角度傾斜して真空チャンバ11の上部に取り付けられている。第1のスパッタカソード12A及び第2のスパッタカソード12Bには、第1のターゲットT1及び第2のターゲットT2がそれぞれ設置されている。また図示を省略するが、スパッタカソード12A,12Bには、ターゲットT1,T2を冷却可能に支持するバッキングプレートや、ターゲットT1,T2の表面に磁場を形成する磁気回路等が設置されている。
第1のターゲットT1は、第1の金属酸化物層41を成膜するためのターゲット材料であり、本実施形態ではペロブスカイト構造の金属酸化物(例えば、Pr(Ca,Mn)O3)で形成される。一方、第2のターゲットT2は、第2の金属酸化物層42を成膜するためのターゲット材料であり、本実施形態では二元系金属酸化物(例えば、TaOx)で形成される。第1のターゲットT1及び第2のターゲットT2は、真空チャンバ11外部に設置されたRF電源18A,18Bにそれぞれ接続される。RF電源18A,18Bは、例えば、周波数13.56MHz、電力500Wである。
スパッタ装置10は、下部電極層3及び上部電極層5を成膜するための第3のスパッタカソードをさらに備えていてもよい。第3のスパッタカソードは、下部電極層3及び上部電極層5と同種の金属材料(例えば、Pt)で形成された第3のターゲットを有する。上記第3のターゲットは、例えばDC電源の負極に接続される。
スパッタ装置10は、シャッタ機構16を備える。シャッタ機構16は、例えば、複数枚の遮蔽板161と、これら遮蔽板161を個々に回転させる回動軸162とを有する。各遮蔽板161は、例えば、全てのスパッタカソードを覆うことができる大きさの傘状の金属板からなり、各スパッタカソードの対応部位に予め開口が形成されている。そして、回動軸162を駆動させて161の回転位置を適宜調整することにより、開口させる任意の1つ又は2つ以上のスパッタターゲットを選択できるようにする。なお、遮蔽板161の数は図示の例に限られない。
スパッタ装置10は、コントローラ13(制御ユニット)をさらに備える。コントローラ13は、典型的にはコンピュータで構成されており、スパッタ装置10の全体の動作、すなわち上記真空排気手段、ガス流量、静電チャック用電極141、RF電源18A,18B、シャッタ機構16の動作等を制御する。
[抵抗変化素子の製造方法]
次に、本実施形態の抵抗変化素子1の製造方法を説明する。
次に、本実施形態の抵抗変化素子1の製造方法を説明する。
まず、基板2の上に、下部電極層3が形成される。下部電極層3の形成方法としては、例えば蒸着法、スパッタ法、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法等の各種成膜法が採用される。下部電極層3は、図9に示したスパッタ装置10を用いて成膜されてもよい。この場合、上記第3のターゲットをスパッタすることで下部電極層3が成膜される。下部電極層3の厚みは特に限定されず、例えば50nmである。
次に、下部電極層3の上に、第1の金属酸化物層41が形成される。第1の金属酸化物層41は、図9に示したスパッタ装置10によって成膜される。この場合、第1のターゲットT1に所定のRF電力を印加することで処理室Cに導入されたArのプラズマを形成し、当該プラズマ中のイオンで第1のターゲットT1をスパッタすることで、第1の金属酸化物層41が成膜される。このときの処理室Cの圧力は、例えば0.01〜5Paとされる。
続いて、第1の金属酸化物層41の上に、第2の金属酸化物層42が形成される。第2の金属酸化物層42は、図9に示したスパッタ装置10によって成膜される。この場合、第2のターゲットT2に所定のRF電力を印加することで、処理室Cに導入されたArのプラズマを形成し、当該プラズマ中のイオンで第2のターゲットT2をスパッタすることで、第2の金属酸化物層42が成膜される。このときの処理室Cの圧力は、例えば0.01〜5Paとされる。
以上のようにして酸化物半導体層4が形成される。次に、第2の金属酸化物層42の上に、上部電極層5が形成される。上部電極層5は、下部電極層3と同様の方法で成膜される。上部電極層5の厚みは特に限定されず、例えば50nmである。
その後、必要に応じて各層がパターニングされる。パターニングには、リソグラフィ及びドライエッチング技術が用いられてもよいし、リソグラフィ及びウェットエッチング技術が用いられてもよいし、レジストマスクを用いて各層の成膜が行われてもよい。
以上のように本実施形態の抵抗変化素子の製造方法によれば、予め抵抗率が調整されたターゲットをスパッタすることで目的とする抵抗率を有する金属酸化膜を形成するようにしているので、所望の抵抗率を有する第1の金属酸化物層と第2の金属酸化物層とを備えた抵抗変化素子を容易に製造することができる。
また本実施形態によれば、低抵抗層としての第1の金属酸化物層41の成膜にペロブスカイト構造の金属酸化物ターゲットを、高抵抗層としての第2の金属酸化物層42の成膜に二元系金属酸化物ターゲットをそれぞれ使用するため、ターゲットの組成を選択するだけで目的とする抵抗率を有する金属酸化物層を安定に成膜することができる。
さらに本実施形態によれば、金属酸化物層41,42の成膜に際して、酸素等の酸化ガスを用いた反応性スパッタを採用していないため、ウェーハ面内及びウェーハ間において抵抗率の均一性を維持することができる。これにより、ウェーハ面内及びウェーハ間の抵抗率のバラツキに起因する素子のスイッチング動作不良、動作電流のバラツキを阻止し、初期の動作特性を有する抵抗変化阻止を安定に製造することが可能となる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施形態では、下部電極層3の上に第1の金属酸化物層41及び第2の金属酸化物層42を順に積層したが、これに代えて、下部電極層3の上に第2の金属酸化物層42及び第1の金属酸化物層41を順に積層してもよい。
また以上の実施形態では、第1の金属酸化物層41及び第2の金属酸化物層42の成膜に際して、それぞれ単一のターゲットT1,T2をスパッタしたが、これに限られない。例えば同種又は異種の複数の酸化物ターゲットを同時にスパッタすることで、各々の金属酸化物層を成膜するようにしてもよい。
1…抵抗変化素子
2…基板
3…下部電極層
4…酸化物半導体層
5…上部電極層
10…スパッタ装置
12A…第1のスパッタカソード
12B…第2のスパッタカソード
41…第1の金属酸化物層
42…第2の金属酸化物層
T1…第1のターゲット
T2…第2のターゲット
2…基板
3…下部電極層
4…酸化物半導体層
5…上部電極層
10…スパッタ装置
12A…第1のスパッタカソード
12B…第2のスパッタカソード
41…第1の金属酸化物層
42…第2の金属酸化物層
T1…第1のターゲット
T2…第2のターゲット
Claims (6)
- 第1の電極層の上に、ペロブスカイト構造の第1の金属酸化物で形成された第1のターゲットをスパッタすることで第1の金属酸化物層を形成し、
前記第1の金属酸化物層の上に、二元系の第2の金属酸化物で形成された第2のターゲットをスパッタすることで第2の金属酸化物層を形成し、
前記第2の金属酸化物層の上に第2の電極層を形成する
抵抗変化素子の製造方法。 - 請求項1に記載の抵抗変化素子の製造方法であって、
前記第1の金属酸化物層は、前記第1のターゲットを希ガスでスパッタすることで形成される
抵抗変化素子の製造方法。 - 請求項1に記載の抵抗変化素子の製造方法であって、
前記第1の金属酸化物は、Pr(Ca,Mn)O3、LaAlO3、La(Sr,Mn)O3のいずれかである
抵抗変化素子の製造方法。 - 第1の電極層と、
第2の電極層と、
前記第1の電極と前記第2の電極との間に形成され、第1の抵抗率を有するペロブスカイト構造の第1の金属酸化物層と、
前記第1の金属酸化物層と前記第2の電極との間に形成され、前記第1の抵抗率よりも大きい第2の抵抗率を有する二元系の第2の金属酸化物層と
を具備する抵抗変化素子。 - 請求項4に記載の抵抗変化素子であって、
前記第1の抵抗率は、1〜106Ωcm以下であり、
前記第2の抵抗率は、106Ωcm超である
抵抗変化素子。 - 請求項5に記載の抵抗変化素子であって、
前記第1の金属酸化物層は、Pr(Ca,Mn)O3、LaAlO3、La(Sr,Mn)O3のいずれかで形成される
抵抗変化素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012075482A JP2013207130A (ja) | 2012-03-29 | 2012-03-29 | 抵抗変化素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012075482A JP2013207130A (ja) | 2012-03-29 | 2012-03-29 | 抵抗変化素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013207130A true JP2013207130A (ja) | 2013-10-07 |
Family
ID=49525912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012075482A Pending JP2013207130A (ja) | 2012-03-29 | 2012-03-29 | 抵抗変化素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013207130A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160104666A (ko) | 2014-02-24 | 2016-09-05 | 가부시키가이샤 아루박 | 저항 변화 소자 및 그 제조 방법 |
WO2018193759A1 (ja) * | 2017-04-18 | 2018-10-25 | 株式会社アルバック | 抵抗変化素子の製造方法及び抵抗変化素子 |
JP2019201193A (ja) * | 2018-05-10 | 2019-11-21 | 株式会社アルバック | 抵抗体膜の製造方法及び抵抗体膜 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050151277A1 (en) * | 2004-01-14 | 2005-07-14 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
WO2007055071A1 (ja) * | 2005-11-11 | 2007-05-18 | Sharp Kabushiki Kaisha | 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法 |
JP2008098537A (ja) * | 2006-10-16 | 2008-04-24 | Fujitsu Ltd | 抵抗変化型素子 |
JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
-
2012
- 2012-03-29 JP JP2012075482A patent/JP2013207130A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050151277A1 (en) * | 2004-01-14 | 2005-07-14 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
JP2005203463A (ja) * | 2004-01-14 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置 |
WO2007055071A1 (ja) * | 2005-11-11 | 2007-05-18 | Sharp Kabushiki Kaisha | 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法 |
JP2007134603A (ja) * | 2005-11-11 | 2007-05-31 | Sharp Corp | 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法 |
JP2008098537A (ja) * | 2006-10-16 | 2008-04-24 | Fujitsu Ltd | 抵抗変化型素子 |
US20090218565A1 (en) * | 2006-10-16 | 2009-09-03 | Fujitsu Limited | Resistance variable element |
JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160104666A (ko) | 2014-02-24 | 2016-09-05 | 가부시키가이샤 아루박 | 저항 변화 소자 및 그 제조 방법 |
WO2018193759A1 (ja) * | 2017-04-18 | 2018-10-25 | 株式会社アルバック | 抵抗変化素子の製造方法及び抵抗変化素子 |
JPWO2018193759A1 (ja) * | 2017-04-18 | 2019-11-07 | 株式会社アルバック | 抵抗変化素子の製造方法及び抵抗変化素子 |
CN110537255A (zh) * | 2017-04-18 | 2019-12-03 | 株式会社爱发科 | 电阻变化元件的制造方法及电阻变化元件 |
KR20190137875A (ko) | 2017-04-18 | 2019-12-11 | 가부시키가이샤 아루박 | 저항 변화 소자의 제조 방법 및 저항 변화 소자 |
KR102228548B1 (ko) * | 2017-04-18 | 2021-03-16 | 가부시키가이샤 아루박 | 저항 변화 소자의 제조 방법 및 저항 변화 소자 |
TWI775833B (zh) * | 2017-04-18 | 2022-09-01 | 日商愛發科股份有限公司 | 電阻變化元件的製造方法 |
JP2019201193A (ja) * | 2018-05-10 | 2019-11-21 | 株式会社アルバック | 抵抗体膜の製造方法及び抵抗体膜 |
JP7120857B2 (ja) | 2018-05-10 | 2022-08-17 | 株式会社アルバック | 抵抗体膜の製造方法及び抵抗体膜 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI756401B (zh) | 用於在介電質濺射期間減少工件中的缺陷的電漿腔室靶材 | |
JP5390715B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
JP5390631B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
JP5499220B2 (ja) | 抵抗変化素子の製造方法およびその製造装置 | |
JP2013207130A (ja) | 抵抗変化素子及びその製造方法 | |
WO2019183210A1 (en) | Resistance-area (ra) control in layers deposited in physical vapor deposition chamber | |
JP5705689B2 (ja) | 相変化メモリの形成方法、及び相変化メモリの形成装置 | |
JP5785660B2 (ja) | 成膜方法および成膜装置 | |
KR101252126B1 (ko) | 금속막을 내장하는 단계를 포함하는 전자부품 제조방법 | |
JP2012219330A (ja) | 相変化メモリの形成装置、及び相変化メモリの形成方法 | |
Kim et al. | Voltage‐Tunable Ultra‐Steep Slope Atomic Switch with Selectivity over 1010 | |
US8907315B2 (en) | Memory cells and methods of forming memory cells | |
Liu et al. | The effect of plasma deposition on the electrical characteristics of Pt/HfOx/TiN RRAM device | |
JP6230184B2 (ja) | 成膜装置、成膜方法及び金属酸化物薄膜の製造方法 | |
JP6825085B2 (ja) | 抵抗変化素子の製造方法及び抵抗変化素子 | |
US10910557B2 (en) | Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device | |
JP2016037617A (ja) | スパッタリングターゲット並びにそれを用いたpvd膜の製造方法およびpvd膜中の不純物濃度の制御方法 | |
JP2005113272A (ja) | 薄膜製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |