JP5390631B2 - 不揮発性記憶素子およびその製造方法 - Google Patents

不揮発性記憶素子およびその製造方法 Download PDF

Info

Publication number
JP5390631B2
JP5390631B2 JP2011538324A JP2011538324A JP5390631B2 JP 5390631 B2 JP5390631 B2 JP 5390631B2 JP 2011538324 A JP2011538324 A JP 2011538324A JP 2011538324 A JP2011538324 A JP 2011538324A JP 5390631 B2 JP5390631 B2 JP 5390631B2
Authority
JP
Japan
Prior art keywords
electrode
nonvolatile memory
memory element
nitride layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011538324A
Other languages
English (en)
Other versions
JPWO2011052354A1 (ja
Inventor
隆史 中川
恩美 金
裕一 大谷
尚武 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2011538324A priority Critical patent/JP5390631B2/ja
Publication of JPWO2011052354A1 publication Critical patent/JPWO2011052354A1/ja
Application granted granted Critical
Publication of JP5390631B2 publication Critical patent/JP5390631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、不揮発性記憶素子およびその製造方法に関し、特に抵抗変化型の不揮発性記憶素子およびその製造方法に関する技術である。
現在主流であるフローテイングゲートを用いたフラッシュメモリは、メモリセルの微細化に従い、隣接するセル同士のフローテイングゲート間の容量結合による干渉によってしきい値電圧(Vth)変動が生じるという課題がある。そこで、微細化に適した構成のメモリとして、抵抗変化を生じる層を電極で挟んだ抵抗変化型の不揮発性記憶素子の開発が進められている。この抵抗変化型の不揮発性素子は、抵抗層の電気抵抗を電気的刺激によって2値以上に切り替えられることを特徴としており、素子構造上および動作上の単純さから、微細化や低コスト化が可能である不揮発性素子として期待されている。
印加される電圧によって抵抗が変化する層(抵抗変化層)としては、遷移金属から形成される郡から選択される元素の酸化物があり、ニッケル酸化物(NiO)、バナジウム酸化物(V)、亜鉛酸化物(ZnO)、ニオブ酸化物(Nb)、チタン酸化物(TiO)、タングステン酸化物(WO)、コバルト酸化物(CoO)、タンタル酸化物(Ta)などがある。また、抵抗変化層としては、Ni、Ti、Ta、Hf、Nb、Zn、W、Co等からなる化学量論的組成からずれた組成を有する金属酸化物がある。
抵抗変化の動作原理は不明であるが、抵抗変化層に電圧を印加することにより、抵抗変化層中にフィラメントと称される電流経路が形成され、このフィラメントと上下電極間の接続状態により素子の抵抗が変化するという原理や、電極と抵抗変化層の界面における酸素原子の移動により抵抗変化層の抵抗が変化するという原理が報告されている。
図12は、特許文献1を参照し、従来の抵抗変化型の不揮発性記憶素子(ReRAM:ResistiveRandom Access Memory)の断面構造を示す概略図である。一般的なReRAMの抵抗変化素子(メモリ素子)610は、層間絶縁膜611上に形成された下部電極612と上部電極614の間に、抵抗変化膜(たとえば遷移金属酸化物膜)613を挟み込んだ平行平板型積層構造をしている。上部電極614と下部電極612の間に電圧を印加すると、抵抗変化膜613の電気抵抗が変化して、2つの異なる抵抗状態(リセット状態、セット状態)をとる。なお、特許文献2には、上部電極614としてPt、下部電極612として、Ru、Ti、Al、Ta、Cu、WおよびNiから選ばれる少なくとも1種の元素を含む材料を用いることが記載されている。
抵抗変化素子610の動作メカニズムは、まず2つの抵抗状態間を電気的に遷移可能にするための初期動作として、フォーミング電圧を印加する。フォーミング電圧の印加によって、抵抗変化膜613に電流パスとなるフィラメントが形成され得る状態にする。その後、動作電圧(セット電圧及びリセット電圧)の印加によって、該フィラメントの発生状態を変化させて、セット/リセット動作、即ち、書込みと消去を実行する。抵抗変化素子610の動作領域の面積が大きいほどフィラメント数も増加するが、フィラメント数が増加するとリセット電流の制御にばらつきが生じ、その結果、メモリとしての動作もばらつく。高密度化の要請からだけではなく、安定した信頼性の高い動作を実現するには、抵抗変化素子610の動作面積は小さい方が望ましい。しかし、上述のように、従来の構造では、フォトリソグラフィ技術の加工精度によって微細化が制限される。
また、非特許文献1には、上下電極としてPtを用い、抵抗変化層がNiOからなる不揮発性記憶装置が提案されており、Ni酸化物中にフィラメントと称される電流経路が形成され、抵抗が変化すると述べられている。また、非特許文献2には、上下電極としてPtを用い、抵抗変化層がTaOxからなる不揮発性記憶装置が提案されており、Pt電極とTaOxの界面層における酸素原子の移動により抵抗が変化すると述べられている。
また、電極材料としてエッチング加工が容易な窒化チタン電極を用いた抵抗変化素子に関する技術が注目されている。非特許文献3には下部電極としてPtを用い、抵抗変化層としてHfOxやHfAlOxを用い、上部電極としてTiNからなる不揮発性記憶装置が提案されており、抵抗変化層としてHfAlOxを用いることにより、動作電圧のバラツキが抑制できると述べられている。また、非特許文献4には、TiN/Ti/HfO2/TiN積層構造を酸素アニールによりTiN/TiOx/HfOx/TiNからなる積層構造を作製することで、抵抗変化動作が実現できると述べられている。
特開2009−141275号公報 特許第3919205号公報
APPLIEDPHYSICS LETTERS 86,093509(2005) Internationalelectron devices meeting technical digest,2008,P293〜P296 Symposiumon VLSI technology digest of technical papers,2009.p30〜P31 Internationalelectron devices meeting technical digest,2008,P297〜P300
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。第1に非特許文献1のように抵抗変化素子の電極としてPt電極を用いる技術は、電極の酸化により素子特性の動作不安定性を抑制する点では効果的であるが、電極加工プロセスにおけるエッチングが困難であることや材料コストの低減が困難であるという課題がある。第2に非特許文献4に記載の方法において、電極材料としてTiN電極を用いる技術は、エッチングの容易性や材料コストの低減に効果的であるが、TiNの酸化による素子特性の劣化が懸念され、また、TiN電極の最適な形態の範囲に関して何も述べられていないという課題がある。第3に、特許文献2に記載のように、上部電極材料としてPt、下部電極材料としてTiを用いる技術は、上部電極を構成するPt電極の可能性が困難であることや下部電極材料の酸化による素子特性の劣化が懸念されるという課題がある。
本発明は、上記従来の課題に対してなされたものであり、その目的とするところは、可変抵抗層を有する不揮発性半導体装置において、素子の電気特性の劣化の発生を低減し、電極加工が容易で低コスト化が可能な不揮発性記憶素子、ならびにその製造方法を提供することにある。
上記の目的を達成すべく成された本発明の構成は以下の通りである。
即ち、本発明は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含む不揮発性記憶素子において、前記第1の電極と前記第2の電極の少なくともどちらか一方の電極が、少なくともTiとNを含有する金属窒化物層を含む電極であって、前記金属窒化物層の少なくとも前記可変抵抗層と接する部分のTiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層からなることを特徴とする。
また、本発明は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含む不揮発性記憶素子の製造方法であって、前記第1の電極と前記第2の電極の少なくともどちらか一方の電極が、少なくともTiとNを含有する金属窒化物層を含む電極であって、前記金属窒化物層の少なくとも前記可変抵抗層と接する部分のTiとNのモル比率(N/Ti比)が1.1以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配向性Xが1.2<Xの範囲である金属窒化物層を形成する工程を含むことを特徴とする。
本発明によれば、TiNの膜組成、膜密度、結晶配向性を制御することで、抵抗変化型不揮発半導体素子に適した電極を実現することができる。
本発明の実施形態に係る素子構造の断面を示す図である。 本発明の実施形態に係る窒化チタン膜の形成工程に用いられる処理装置の概略を示す図である。 本発明の実施形態に係る窒化チタン膜の膜組成と膜密度および実効仕事関数の関係を示す図である。 本発明の実施形態に係る窒化チタン膜のXRD回折スペクトルを示す図である。 本発明の実施形態に係る窒化チタン膜のXRD回折スペクトルにおけるピーク強度比と膜組成の関係を示す図である。 本発明の実施形態に係る窒化チタン膜のSEMによる観測像を示す図である。 本発明の実施例1に係る素子の断面構造を示す図である。 本発明の実施例1に係る素子の電流電圧特性を示す図である。 本発明の実施例1に係る素子のエンデュランス特性を示す図である。 図2記載の処理装置を制御する制御装置400の模式図である。 図10記載の制御機構400の内部構成を示した図である。 従来の抵抗変化型の不揮発性記憶素子(ReRAM:Resistive RandomAccess Memory)の断面構造を示す概略図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明者らは、可変抵抗層と、第1および第2の電極としてTiとNを含有する金属窒化物層からなる電極を有する抵抗変化型不揮発性半導体装置において、抵抗変化に適した窒化チタン膜構造を鋭意検討した結果、金属窒化物層の少なくとも可変抵抗層と接する部分のTiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配性Xが1.1<Xの範囲に設定された窒化チタン膜を適用することにより、高い抵抗変化比を有する抵抗変化型の不揮発性半導体装置を実現できることを発見した。ここで、本発明において、「結晶配向性」とは、TiとNを含有する金属窒化物層のX線回折スペクトルにおける(200)ピーク強度と(111)ピーク強度の比(C(200)/C(111))をいう。
本発明の一実施形態における抵抗変化素子に適した窒化チタン膜の形態について、図1の抵抗変化素子を例に取り説明する。図1に示すように、表面にシリコン酸化膜を有する下地基板1上に第1の電極である窒化チタン膜2と、窒化チタン膜2上に可変抵抗層3と、可変抵抗層3上に第2の電極である窒化チタン膜4が形成されている。
図2に、本発明の一実施形態における第1の電極を構成する窒化チタン膜の形成工程に用いられる処理装置の概略を示す。
成膜処理室100はヒータ101によって所定の温度に加熱できるようになっている。被処理基板102は、基板支持台103に組み込まれた、サセプタ104を介して、ヒータ105によって所定の温度に加熱できるようになっている。基板支持台103は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室内には、ターゲット106が被処理基板102を望む位置に設置されている。ターゲット106は、Cu等の金属から出来ているバックプレート107を介してターゲットホルダー108に設置されている。なお、ターゲット106とバックプレート107を組み合わせたターゲット組立体の外形を一つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。Cu等の金属製のターゲットホルダー108には、スパッタ放電用電力を印加する直流電源110が接続されており、絶縁体109により接地電位の成膜処理室100の壁から絶縁されている。スパッタ面から見たターゲット106の背後には、マグネトロンスパッタリングを実現するためのマグネット111が配設されている。マグネット111は、マグネットホルダー112に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット111は回転している。ターゲット106は、基板102に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット106のスパッタ面の中心点は、基板102の中心点の法線に対して所定の寸法ずれた位置にある。ターゲット106と処理基板102の間には、遮蔽板116が配置され、電力が供給されたターゲット106から放出されるスパッタ粒子による処理基板102上への成膜を制御している。
ターゲットとして、例えば、Tiの金属ターゲット106を用いることができる。窒化チタン膜の堆積は、金属ターゲット106に、それぞれ直流電源110より、ターゲットホルダー108およびバックプレート107を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源201から、バルブ202、マスフローコントローラ203、バルブ204を介してターゲット付近から処理室100に導入される。また、窒素からなる反応性ガスは、窒素ガス源205から、バルブ206、マスフローコントローラ207、バルブ208を介して処理室100内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ117を介して、排気ポンプ118によって排気される。
本発明の一実施形態における窒化チタンの堆積は、スパッタリングガスとしてアルゴン、反応性ガスとして窒素を用いる。基板温度は、27℃〜600℃、ターゲットパワーは50W〜1000W、スパッタガス圧は0.2Pa〜1.0Pa、Ar流量は0sccm(standard cc/min)〜100sccm、窒素ガス流量は0sccm〜100sccm、の範囲で適宜決定することができる。ここでは、基板温度30℃、Tiのターゲットパワー750W、スパッタガス圧0.2Paとしアルゴンガス流量を0sccm〜20sccm、窒素ガス流量を2sccm〜50sccmの範囲で変化させて堆積した。窒化チタン膜中のTi元素とN元素のモル比率および結晶配向性をスパッタリング時に導入するアルゴンと窒素の混合比率により調整することができる。尚、本明細書中における「モル比率」とは、物質量の基本単位であるモル数の比率をいう。Ti元素とN元素のモル比率は、例えば、X線光電子分光法により物質内にある固有の電子の結合エネルギー、電子のエネルギー準位と電子の強度分布から測定することができる。
次に、第1の電極2の形成工程に用いる成膜装置と同様の成膜装置にて可変抵抗層3を形成する。可変抵抗層3として用いられる材料としては、遷移金属から形成される群から選択される1つ又は2つ以上の元素を含む酸化物があり、例えば、ニッケル酸化物(NiO)、バナジウム酸化物(V)、亜鉛酸化物(ZnO)、ニオブ酸化物(Nb)、チタン酸化物(TiO)、タングステン酸化物(WO)、コバルト酸化物(CoO)、タンタル酸化物(Ta)などが挙げられる。また、可変抵抗層3として用いられる材料としては、例えば、Ni、Ti、Ta、Hf、Nb、Zn、W、Co等からなる化学量論的組成からずれた組成を有する金属酸化物が挙げられる。また、HfとAlを含有した金属酸化物が挙げられる。ここでは、Hfの金属ターゲットとAlの金属ターゲットを用い、HfとAlを含有した金属層を堆積した。
次に、堆積したHfとAlを含有した金属膜に酸素雰囲気中300℃〜600℃の範囲でアニール処理を施すことにより金属酸化物からなる可変抵抗層を形成する。酸素雰囲気中でのアニール処理は、金属膜を酸化させるため300℃以上が好ましい。また、第1の電極を構成する窒化チタン膜の酸化による素子特性の低下を抑制するため600℃以下が好ましい。600℃以上のアニール処理では、窒化チタン膜が酸化され、抵抗変化が生じなくなる。
次に、第2の電極4として窒化チタン膜を第1の電極2の形成工程と同様の方法により堆積する。
次に、リソグラフィー技術とRIE(Reactive Ion Etching)技術を用いてTiN膜を所望の大きさに加工し素子を形成する。堆積した窒化チタン膜の組成は、X線光電子分光(XPS:X−rayPhotoelectron Spectroscopy)法により分析した。また、窒化チタン膜の結晶配向性はX線回折(XRD:X−ray Diffraction)法により分析した。また、膜密度はX線反射率(X−RayReflect meter)法により分析した。また、作製した素子の抵抗変化特性をI−V測定により評価した。
図3に、本発明の一実施形態における窒化チタン膜の窒素NとチタンTiの膜組成(N/Ti比:図中の●に対応)および窒化チタン膜の酸素OとチタンTiの膜組成(O/Ti比:図中の□に対応)と膜密度の関係を示す。本実施形態において作製した抵抗変化素子のスイッチング特性を評価した結果、図中に示される膜密度が4.7g/cc以上であり、かつ膜組成N/Ti比が1.15以上の領域において抵抗変化によるスイッチング動作が得られることを確認した。一方、膜密度が4.7g/ccより小さく、かつ膜組成N/Ti比が1.15より小さい領域では、抵抗変化によるスイッチング動作が得られなかった。これは、図3中に示される膜組成O/Ti比が、膜密度が4.7g/ccより小さくかつ膜組成N/Ti比が小さい領域では、増加することに起因していると考えられる。即ち、可変抵抗変化層中の酸素がある程度窒化チタン膜中に移動すると、電圧印加による抵抗変化が生じなくなることを示唆している。
次に、図3中に示される条件A(アルゴンガス流量10sccm、窒素ガス流量10sccm)、条件B(アルゴンガス流量0sccm、窒素ガス流量50sccm)および条件C(アルゴンガス流量13.5sccm、窒素ガス流量6sccm)にて堆積した窒化チタン膜のXRDスペクトルを図4に示す。図4中のC(111)、C(200)およびC(220)はそれぞれ窒化チタン膜の結晶面、(111)面、(200)面、(220)面を表している。図に示されるように、本発明の一実施形態における抵抗変化動作が得られる窒化チタン膜は、(200)面の結晶配向性が高い結晶構造を有している。
図5に、本発明の一実施形態における窒化チタン膜の膜組成(N/Ti比)と図4に示されるXRDスペクトルにおける(111)面と(200)面のピーク強度比C(200)/C(111)との関係を示す。図5に示されるように、本発明の一実施形態における抵抗変化動作が得られる膜組成N/Ti比が1.15以上の窒化チタン膜は、ピーク強度比(結晶配向性)が1.2以上を有している。ここで、ピーク強度比(結晶配向性)が1.2以上と高い窒化チタン膜のモフォロジーをSEM(scanning electron microscope)による断面および表面観測により評価した。図6に、条件Aにより堆積した窒化チタン膜のSEMによる観測像を示す。図6に示されるように、本発明の一実施形態における窒化チタン膜は、20nm以下のグレインサイズの柱状構造を有し、表面平坦性に優れていることが確認できる。このグレインサイズが小さく、かつ表面平坦性に優れていることにより、結晶粒界に起因したリーク電流が抑制され、抵抗変化素子に必要な高い抵抗変化比が得られると考えられる。また、グレインサイズが小さく緻密な結晶構造を有していることが、膜密度の向上につながっていると考えられる。
以上の結果より、本発明の一実施形態における窒化チタン膜は、抵抗変化動作を得るため窒化チタン膜内のTiとNのモル比率は1.15以上であることが好ましく、更に膜密度は4.7g/cc以上が好ましい。また、金属窒化物層の結晶配向性を表すXRDスペクトルにおけるC(220)/C(111)ピーク強度比Xは、1.2以上であることが好ましい。
また、本発明の一実施形態における窒化チタン膜の堆積工程は、可変抵抗層3へのプラズマダメージによる素子特性の悪化を抑制し、かつ組成および結晶配向成を制御するため、図2に示されるような、ターゲット106が基板102に対して斜め上方のオフセット位置に設置された真空容器100内において、窒素からなる反応性ガスと不活性ガス(例えば、アルゴン)の混合雰囲気下においてTiターゲット106をマグネトロンスパッタする工程であり、金属窒化物層のTiとNのモル比率が1.15以上であり、かつ結晶配向性X1が1.2<Xの範囲を満たすように窒素ガスと不活性ガスの混合比率を設定することが好ましい。
また、上記説明では、可変抵抗層3としてHfとAlを含有する素子について述べたが、これに限定されるものではなく、本発明の効果は、可変抵抗層3としてNi、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つを含む金属酸化物を用いても得られる。
また、可変抵抗層3の形成工程として、Hfターゲット106にAlターゲット106を用いてHfとAlの金属膜を含む積層膜を形成した後、酸素雰囲気中で300℃〜600℃のアニール処理を実施する方法を用いてもよい。
また、可変抵抗層3の形成工程として、Hfターゲット106とAlターゲット106のコスパッタリングを用いてHfとAlを含有する金属膜を堆積した後、酸素雰囲気中で300℃〜600℃のアニール処理を実施する方法を用いてもよい。
また、可変抵抗層3の形成工程として、Hfターゲット106とAlターゲット106を酸素からなる反応性ガスと不活性ガスの混合雰囲気下においてマグネトロンスパッタする工程を用いてもよい。
また、可変抵抗層3の形成工程として、Ni、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属膜およびその積層膜を堆積した後、酸素雰囲気中で300℃〜600℃のアニール処理を行ってもよい。
また、可変抵抗層3の形成工程として、Ni、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属ターゲットを酸素からなる反応性ガスと不活性ガスの混合雰囲気下においてマグネトロンスパッタする工程を用いてもよい。
なお、上記の説明では、第1の電極および第2の電極として窒化チタン膜を有する抵抗変化素子の構造について述べたが、これに限定されるものではなく、少なくともどちらか一方の電極に本発明の条件を満たす窒化チタン膜が含まれていれば、十分にその効果を得ることができる。その場合、一方の電極としては、Pt、Ru、W、Irのいずれかの金属を含む電極を選択することができる。
次に、本実施形態の第1の電極2又は第2の電極4の材料である窒化チタン膜の形成工程に使用する図2記載の処理装置を制御するための制御装置400について説明する。図10は、図2記載の処理装置を制御する制御装置400の模式図である。バルブ202、204、206、208はそれぞれ制御用入出力ポート500、501、502、503を介して制御装置400によって開閉制御ができる。また、マスフローコントローラ203、207はそれぞれ制御用入出力ポート504、505を介して制御装置400によって流量の調節ができる。また、コンダクタンスバルブ117は、制御用入出力ポート506を介して制御装置400によって開度の調節ができる。また、ヒータ105は、入出力ポート507を介して制御装置400によって温度の調節ができる。また、基板支持台103の回転状態は、入出力ポート508を介して制御装置400によって回転数の調節ができる。また、直流電源110は、入出力ポート509を介して制御装置400によって周波数ならびに供給電力が調節できる。
本発明の一実施形態においては、制御機構400により、金属窒化物層の少なくとも可変抵抗層3と接する部分のTiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上になるように、スパッタリング成膜時に導入するアルゴンガスと窒素ガスの混合比率を制御している。
図11は、制御機構400の内部構成を示した図である。制御機構400は、入力部401、プログラム及びデータを有する記憶部402、プロセッサ403及び出力部404を備え、基本的にはコンピュータ構成であり、図2記載の処理装置を制御している。
また、記憶部402内には、コンピューターに、第1の電極と第2の電極との形成行程を制御させる指令を出すプログラムと、第1の電極と第2の電極との間に可変抵抗層の形成工程を制御させる指令を出すプログラムとが格納されている。
なお、記憶部402内の具体的なプログラムは、第1の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配向性Xが1.2<Xの範囲である金属窒化物層を形成する工程と、HfとAlを含有する金属膜を形成する工程と、前記金属膜を300℃以上600℃以下の酸素雰囲気中で熱処理により金属酸化物からなる可変抵抗層を形成する工程と、前記第2の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配向性Xが1.2<Xの範囲である金属窒化物層を形成する工程とを実施する個々のプログラムより構成されている。
本発明の第1の実施例を、図面を参照しながら詳細に説明する。
図7は、実施例1に関わる素子構造の断面の概略である。表面に膜厚100nmのシリコン酸化膜を有するシリコン基板11に、図2に示す処理装置において、Ti金属ターゲットを用いてアルゴンガス流量10sccmと窒素ガス流量10sccmにてTiとNのモル比率が1.15以上であり、かつ結晶配向性X1が1.2<Xの範囲を有する窒化チタン膜12を20nm堆積した。その後、窒素雰囲気中で500℃、10minのアニール処理と酸素雰囲気中で500℃、30minのアニール処理を行い、HfとAlを含有する金属酸化物からなる可変抵抗層13を形成した。
次に、可変抵抗層13の上に窒化チタン膜12と同様の方法で窒化チタン膜14を堆積した。次に、リソグラフィー技術とRIE(Reactive Ion Etching)技術を用いてTiN膜を所望の大きさに加工した。
堆積した窒化チタン膜の組成は、X線光電子分光(XPS:X−rayPhotoelectron Spectroscopy)法により分析した。また、窒化チタン膜の結晶配向性はX線回折(XRD:X−rayDiffraction)法により分析した。また、膜密度はX線反射率(X−Ray Reflect meter)法により分析した。また、作製した素子の抵抗変化動作は、I−V測定により評価した。
図8に、作製した抵抗変化素子のI−V特性を示す。I−V特性は、素子の窒化チタン膜12を接地し、窒化チタン膜14にそれぞれ、0V→−2V(図中の○のデータに対応)、−2V→0V(図中の△のデータに対応)、0V→2.5V(図中の□のデータに対応)、2.5V→0V(図中の菱形のデータに対応)の電圧を印加して測定した。図8に示されるように、窒化チタン膜14に0V→−2Vの範囲で電圧を印加するとV=−1.9Vにおいて、高抵抗状態から低抵抗状態に変化(Set動作)する状態(セット状態)による電流値の増加が確認できる。次に、窒化チタン膜14に0V→2.5Vの範囲で電圧を印加するとV=2.2Vにおいて低抵抗状態から高抵抗状態に変化(Reset動作)する状態(リセット状態)による電流値の減少が確認できる。このように、本発明の一実施形態の窒化チタン膜を有する抵抗変化素子において、低抵抗状態と高抵抗状態におけるOn/0ff比が103以上の値を有する抵抗変化素子が形成できることが示される。
図9に、作製した抵抗変化素子に、正負のパルス(+3Vを0.1sec、−2.5Vを0.1sec印加するパルス、図9参照)を交互に連続して印加し、抵抗変化現象の耐久性(エンデュランス特性)を評価した結果を示す。図9には、パルスの印加回数が200回までの測定結果が示されている。図に示されるように、高抵抗状態と低抵抗状態は印加パルスに対応して変化し、200回のパルスを印加しても高抵抗状態の値(1MΩ)と低抵抗状態の値(300Ω)が維持されていることが確認できる。このように、本発明の一実施形態の窒化チタン膜を有する抵抗変化素子において、パルスによる連続動作においても素子の劣化に伴う抵抗値の変化は確認できなかった。尚、図9は、200回のパルスを印加した後に、抵抗変化現象が見られなくなったことを意味しているのではなく、この後も素子は安定して抵抗変化を示した。
また、上記実施例では、可変抵抗層3の形成方法としてHfとAlの金属積層膜を用いる場合を述べたが、可変抵抗層3の形成工程としてHfターゲット106とAlターゲット106のコスパッタリングを用いてHfとAlを含有する金属膜を堆積した後、酸素雰囲気中で300℃〜600℃のアニール処理を実施する方法を用いても上記実施例と同様の効果が得られることを確認した。また、可変抵抗層3の形成工程として、Hfターゲット106とAlターゲット106を酸素からなる反応性ガスと不活性ガスの混合雰囲気下においてマグネトロンスパッタする工程を用いても上記実施例と同様の効果が得られることを確認した。
また、上記実施例では、可変抵抗層3材料としてHfとAlを含有する金属酸化物を用いる場合を述べたが、可変抵抗層3としてNi、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属酸化物膜およびその積層膜を用いても上記実施例と同様の効果が得られることを確認した。
また、可変抵抗層3の形成工程としてNi、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属膜およびその積層膜を堆積した後、酸素雰囲気中で300℃〜600℃のアニール処理を行っても同様の効果が得られる抵抗変化素子が形成できることを確認した。また、可変抵抗層3の形成工程としてNi、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属ターゲットを酸素からなる反応性ガスと不活性ガスの混合雰囲気下においてマグネトロンスパッタする工程を用いても上記実施例と同様の効果が得られることを確認した。

Claims (18)

  1. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含む不揮発性記憶素子において、
    前記第1の電極と前記第2の電極の少なくともどちらか一方の電極が、少なくともTiとNを含有する金属窒化物層を含む電極であり、
    前記金属窒化物層の少なくとも前記可変抵抗層と接する部分のTiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上であることを特徴とする不揮発性記憶素子。
  2. 前記金属窒化物層の少なくとも前記可変抵抗層と接する部分の結晶配向性Xが1.2<Xの範囲を有していることを特徴とする請求項1に記載の不揮発性記憶素子。
  3. 前記可変抵抗層がNi、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つから選択される金属酸化物を含むことを特徴とする請求項1に記載の不揮発性記憶素子。
  4. 前記可変抵抗層がHfとAlを含有する金属酸化物であることを特徴とする請求項1に記載の不揮発性記憶素子。
  5. 前記2つの異なる抵抗状態が、低抵抗から高抵抗に変化するリセット状態と高抵抗から低抵抗に変化するセット状態であることを特徴とする請求項1記載の不揮発性記憶素子。
  6. 前記不揮発性記憶素子が抵抗変化型メモリーであることを特徴とする請求項1に記載の不揮発性記憶素子。
  7. 前記抵抗変化型メモリーがReRAMであることを特徴とする請求項6記載の不揮発性記憶素子。
  8. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含む不揮発性記憶素子の製造方法であって、
    前記第1の電極と前記第2の電極の少なくともどちらか一方の電極が、少なくともTiとNを含有する金属窒化物層を含む電極であり、
    前記金属窒化物層の少なくとも前記可変抵抗層と接する部分のTiとNのモル比率(N/Ti比)が1.1以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配向性Xが1.2<Xの範囲である金属窒化物層を形成する工程を含むことを特徴とする不揮発性記憶素子の製造方法。
  9. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含み、かつ前記第1の電極と前記第2の電極が、少なくともTiとNを含有する金属窒化物層を含む電極である不揮発性記憶素子の製造方法であって、
    前記第1の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、
    前記可変抵抗層として、Ni、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つを含む酸化物を形成する工程と、
    前記第2の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、を含むことを特徴とする不揮発性記憶素子の製造方法。
  10. 前記第1電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であり、前記第2電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であることを特徴とする請求項9記載の不揮発性記憶素子の製造方法。
  11. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含み、かつ前記第1の電極と前記第2の電極が、少なくともTiとNを含有する金属窒化物層を含む電極である不揮発性記憶素子の製造方法であって、
    前記第1の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、
    Ni、Ti、Ta、Hf、Zr、V、Zn、Nb、WまたはCoの少なくとも一つからなる金属膜を形成する工程と、
    前記金属膜を300℃以上600℃以下の酸素雰囲気中で熱処理により金属酸化物からなる可変抵抗層を形成する工程と、
    前記第2の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、を含むことを特徴とする不揮発性記憶装置の製造方法。
  12. 前記第1の電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であり、前記第2の電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であることを特徴とする請求項11記載の不揮発性記憶装置の製造方法。
  13. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極との間に挟持された、2つの異なる抵抗状態に抵抗値が変化する可変抵抗層とを含み、かつ前記第1の電極と前記第2の電極が、少なくともTiとNを含有する金属窒化物層を含む電極である不揮発性記憶素子の製造方法であって、
    前記第1の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、
    HfとAlを含有する金属膜を形成する工程と、
    前記金属膜を300℃以上600℃以下の酸素雰囲気中で熱処理により金属酸化物からなる可変抵抗層を形成する工程と、
    前記第2の電極として、TiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上である金属窒化物層を形成する工程と、を含むことを特徴とする不揮発性記憶素子の製造方法。
  14. 前記第1の電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であり、前記第2の電極の金属窒化物層の結晶配向性Xが1.2<Xの範囲であることを特徴とする請求項13記載の不揮発性記憶素子の製造方法。
  15. 前記金属窒化物層を形成する工程が、
    真空容器内で、窒素からなる反応性ガスと不活性ガスの混合雰囲気下においてTiターゲットをマグネトロンスパッタする工程であり、少なくとも前記可変抵抗層と接する領域の金属窒化物層を形成する工程では、金属窒化物層のTiとNのモル比率(N/Ti比)が1.15以上であり、かつ膜密度が4.7g/cc以上であり、かつ結晶配向性Xが1.2<Xの範囲を満たすように反応性ガスと不活性ガスの混合比を設定することを特徴とする請求項8に記載の不揮発性記憶素子の製造方法。
  16. 前記2つの異なる抵抗状態が、低抵抗から高抵抗に変化するリセット状態と高抵抗から低抵抗に変化するセット状態であることを特徴とする請求項8に記載の不揮発性記憶素子の製造方法。
  17. 前記不揮発性記憶素子が抵抗変化型メモリーであることを特徴とする請求項8に記載の不揮発性記憶素子の製造方法。
  18. 前記抵抗変化型メモリーがReRAMである事を特徴とする請求項17記載の不揮発性記憶素子の製造方法。
JP2011538324A 2009-10-27 2010-10-06 不揮発性記憶素子およびその製造方法 Active JP5390631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011538324A JP5390631B2 (ja) 2009-10-27 2010-10-06 不揮発性記憶素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009246134 2009-10-27
JP2009246134 2009-10-27
JP2011538324A JP5390631B2 (ja) 2009-10-27 2010-10-06 不揮発性記憶素子およびその製造方法
PCT/JP2010/067561 WO2011052354A1 (ja) 2009-10-27 2010-10-06 不揮発性記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011052354A1 JPWO2011052354A1 (ja) 2013-03-21
JP5390631B2 true JP5390631B2 (ja) 2014-01-15

Family

ID=43921781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538324A Active JP5390631B2 (ja) 2009-10-27 2010-10-06 不揮発性記憶素子およびその製造方法

Country Status (4)

Country Link
US (1) US8324608B2 (ja)
JP (1) JP5390631B2 (ja)
KR (1) KR101347233B1 (ja)
WO (1) WO2011052354A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
DE112012005736T5 (de) 2012-01-24 2014-10-16 Canon Anelva Corporation Herstellungsverfahren für elektrisches Bauteil und Elektrodenaufbau
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
JP6705231B2 (ja) * 2016-03-16 2020-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6825085B2 (ja) * 2017-04-18 2021-02-03 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
CN107910441A (zh) * 2017-11-29 2018-04-13 中国地质大学(武汉) 200取向TiN电极及其在制备阻变式存储器上的应用
CN108550695A (zh) * 2018-03-26 2018-09-18 中国地质大学(武汉) 一种双向限流的新型rram器件及其制作方法
JP2022101060A (ja) * 2020-12-24 2022-07-06 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291272A (ja) * 1993-03-31 1994-10-18 Olympus Optical Co Ltd 強誘電体素子
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP2009141275A (ja) * 2007-12-10 2009-06-25 Fujitsu Ltd 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
WO2009104789A1 (ja) * 2008-02-22 2009-08-27 キヤノンアネルバ株式会社 抵抗変化素子の製造法
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258202A (ja) * 2002-02-28 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
WO2006028117A1 (ja) 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
US7456420B2 (en) * 2006-03-07 2008-11-25 International Business Machines Corporation Electrode for phase change memory device and method
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
JP4792132B2 (ja) 2009-02-27 2011-10-12 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291272A (ja) * 1993-03-31 1994-10-18 Olympus Optical Co Ltd 強誘電体素子
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP2009141275A (ja) * 2007-12-10 2009-06-25 Fujitsu Ltd 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
WO2009104789A1 (ja) * 2008-02-22 2009-08-27 キヤノンアネルバ株式会社 抵抗変化素子の製造法
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120248397A1 (en) 2012-10-04
KR101347233B1 (ko) 2014-01-07
WO2011052354A1 (ja) 2011-05-05
US8324608B2 (en) 2012-12-04
JPWO2011052354A1 (ja) 2013-03-21
KR20120069779A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5390631B2 (ja) 不揮発性記憶素子およびその製造方法
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
TWI529988B (zh) 具有摻雜物來源之憶阻器結構
TW201025591A (en) Method for fabricating resistive memory device
TW201143081A (en) Memory element and memory device
Kang et al. NiO-based resistive memory devices with highly improved uniformity boosted by ionic liquid pre-treatment
JP2018538701A (ja) メモリスタ素子およびその製造の方法
JP2018538701A5 (ja)
US20080185687A1 (en) Memory device and method for fabricating the same
KR20100113300A (ko) 저항성 메모리 장치 및 그 제조방법
TW202012669A (zh) 摻雜過渡金屬氧化物之物理氣相沉積及其非揮發性記憶體應用的後沉積處理
TW201310659A (zh) 電阻變化元件及其製造方法
JP5669422B2 (ja) 不揮発性記憶素子およびその製造方法
JP5499220B2 (ja) 抵抗変化素子の製造方法およびその製造装置
TWI637485B (zh) 電阻變化元件及其製造方法
WO2022116257A1 (zh) 阻变存储器及其制备方法
KR100785509B1 (ko) ReRAM 소자 및 그 제조 방법
JP2013207130A (ja) 抵抗変化素子及びその製造方法
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
Park et al. Resistance switching characteristics of HfO2 film with electrode for resistance change random access memory
US20150056373A1 (en) Deposition method and deposition apparatus
JP6230184B2 (ja) 成膜装置、成膜方法及び金属酸化物薄膜の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131010

R150 Certificate of patent or registration of utility model

Ref document number: 5390631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250