JP2003258202A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003258202A JP2003258202A JP2002053066A JP2002053066A JP2003258202A JP 2003258202 A JP2003258202 A JP 2003258202A JP 2002053066 A JP2002053066 A JP 2002053066A JP 2002053066 A JP2002053066 A JP 2002053066A JP 2003258202 A JP2003258202 A JP 2003258202A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- ferroelectric
- manufacturing
- ferroelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
(57)【要約】
【課題】 分極反転電荷量が大きく、低電圧で分極反転
が可能で、しかも絶縁破壊耐圧の高い強誘電体膜を備え
る強誘電体キャパシタを備える半導体装置の製造方法を
提供する。 【解決手段】 基板表面の絶縁膜上に下部電極を形成す
る工程（S101,S201)と、下部電極上に強誘電体膜を４５
０℃以下、あるいは当該強誘電体膜のキュリー温度以下
の温度で形成する工程(S102,S202) と、強誘電体膜上に
上部電極を形成する工程(S103,S203) と、上部電極を形
成した後に成膜温度よりも高温あるいはキュリー温度よ
りも高温で熱処理する工程(S104,S204) を含む。特定の
結晶配向を有する強誘電体膜が成膜でき、成膜温度ある
いはキュリー温度よりも高温で熱処理して一旦常誘電相
とする処理を行うことにより、結晶構造を変えることな
く強誘電相へ相転移され、各ドメインの自発分極方位が
揃った強誘電体膜を得ることができる。
が可能で、しかも絶縁破壊耐圧の高い強誘電体膜を備え
る強誘電体キャパシタを備える半導体装置の製造方法を
提供する。 【解決手段】 基板表面の絶縁膜上に下部電極を形成す
る工程（S101,S201)と、下部電極上に強誘電体膜を４５
０℃以下、あるいは当該強誘電体膜のキュリー温度以下
の温度で形成する工程(S102,S202) と、強誘電体膜上に
上部電極を形成する工程(S103,S203) と、上部電極を形
成した後に成膜温度よりも高温あるいはキュリー温度よ
りも高温で熱処理する工程(S104,S204) を含む。特定の
結晶配向を有する強誘電体膜が成膜でき、成膜温度ある
いはキュリー温度よりも高温で熱処理して一旦常誘電相
とする処理を行うことにより、結晶構造を変えることな
く強誘電相へ相転移され、各ドメインの自発分極方位が
揃った強誘電体膜を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に強誘電体膜を有するキャパシタ（容量）
を備える半導体記憶装置等の半導体装置に適用して好適
な製造方法に関するものである。
法に関し、特に強誘電体膜を有するキャパシタ（容量）
を備える半導体記憶装置等の半導体装置に適用して好適
な製造方法に関するものである。
【０００２】
【従来の技術】近年の半導体装置、特にトランジスタと
キャパシタとを備える半導体記憶装置において、キャパ
シタの誘電体膜に強誘電体膜を使用したものが提案され
ている。従来、この種の強誘電体膜を備えるキャパシタ
の製造方法では、半導体基板の表面の絶縁膜上に下部電
極を形成した後、その上に強誘電体膜を形成し、さらに
その上に上部電極を形成した後、これら上部電極、強誘
電体膜、下部電極を所要のパターンに形成する工程がと
られている。また、この製造方法において、強誘電体膜
の製造方法としては、大きく分けて二つの方法がとられ
ており、第１は比較的高温で直接結晶化しない強誘電体
膜を形成する方法であり、第２は比較的低温で常誘電体
膜（非結晶あるいは強誘電体性を発現しない結晶構造の
誘電体膜）を形成し、その後に熱処理を行って当該常誘
電体膜の結晶性を強誘電体膜に転移させる方法である。
キャパシタとを備える半導体記憶装置において、キャパ
シタの誘電体膜に強誘電体膜を使用したものが提案され
ている。従来、この種の強誘電体膜を備えるキャパシタ
の製造方法では、半導体基板の表面の絶縁膜上に下部電
極を形成した後、その上に強誘電体膜を形成し、さらに
その上に上部電極を形成した後、これら上部電極、強誘
電体膜、下部電極を所要のパターンに形成する工程がと
られている。また、この製造方法において、強誘電体膜
の製造方法としては、大きく分けて二つの方法がとられ
ており、第１は比較的高温で直接結晶化しない強誘電体
膜を形成する方法であり、第２は比較的低温で常誘電体
膜（非結晶あるいは強誘電体性を発現しない結晶構造の
誘電体膜）を形成し、その後に熱処理を行って当該常誘
電体膜の結晶性を強誘電体膜に転移させる方法である。
【０００３】例えば、特開平１０−１７３１４０号公報
に記載の技術（第１の従来技術）は、Ｉｒ（イリジウ
ム）の下部電極上にＰｂＴｉＯ３ 層を形成し、この上
に反応性スパッタリング法によってＰＺＴ（チタン酸ジ
ルコン酸鉛：Ｐｂ（Ｚｒ1-x Ｔｉx ）Ｏ3 ）膜を形成す
る。このとき、ＰＺＴ膜を６００〜７００℃の高温で形
成し、下層のＰｂＴｉＯ3 が結晶核となることで、ＰＺ
Ｔ膜は強誘電体膜として形成される。その上にＩｒの上
部電極を形成する。この公報では、ＰＺＴ膜の形成後に
酸素中での高温の熱処理を行っているが、これはスパッ
タリング時の酸素欠陥を補償するものと記載されてい
る。したがって、この第１の従来技術は前記第１の直接
強誘電体膜を形成する方法に相当するものであると考え
られる。
に記載の技術（第１の従来技術）は、Ｉｒ（イリジウ
ム）の下部電極上にＰｂＴｉＯ３ 層を形成し、この上
に反応性スパッタリング法によってＰＺＴ（チタン酸ジ
ルコン酸鉛：Ｐｂ（Ｚｒ1-x Ｔｉx ）Ｏ3 ）膜を形成す
る。このとき、ＰＺＴ膜を６００〜７００℃の高温で形
成し、下層のＰｂＴｉＯ3 が結晶核となることで、ＰＺ
Ｔ膜は強誘電体膜として形成される。その上にＩｒの上
部電極を形成する。この公報では、ＰＺＴ膜の形成後に
酸素中での高温の熱処理を行っているが、これはスパッ
タリング時の酸素欠陥を補償するものと記載されてい
る。したがって、この第１の従来技術は前記第１の直接
強誘電体膜を形成する方法に相当するものであると考え
られる。
【０００４】また、特開２００−２２３６６２号公報に
記載の技術（第２の従来技術）は、Ｐｔ（白金）／Ｔｉ
（チタン）／ＩｒＯ2 （酸化イリジウム）の積層下部電
極上にＰＺＴ層を形成し、さらにＡｕ（金）等の上部電
極を形成した後に、酸素雰囲気中で７００℃で１分間の
熱処理によりＰＺＴ膜の結晶化アニールを行ない、この
結晶化アニールによりＰＺＴ膜からなる強誘電体膜を形
成している。なお、この公報ではＰＺＴ層の結晶構造に
ついて明確な記載はないが、ＰＺＴ膜を形成した後に結
晶化アニールを行っていることから推測すると、最初に
形成したＰＺＴ膜は非晶質あるいは強誘電性を発現しな
い結晶構造の層であると推測される。したがって、この
第２の従来技術は前記第２の常誘電体膜を形成し、その
後に強誘電体膜に転移させる方法に相当するものである
と考えられる。
記載の技術（第２の従来技術）は、Ｐｔ（白金）／Ｔｉ
（チタン）／ＩｒＯ2 （酸化イリジウム）の積層下部電
極上にＰＺＴ層を形成し、さらにＡｕ（金）等の上部電
極を形成した後に、酸素雰囲気中で７００℃で１分間の
熱処理によりＰＺＴ膜の結晶化アニールを行ない、この
結晶化アニールによりＰＺＴ膜からなる強誘電体膜を形
成している。なお、この公報ではＰＺＴ層の結晶構造に
ついて明確な記載はないが、ＰＺＴ膜を形成した後に結
晶化アニールを行っていることから推測すると、最初に
形成したＰＺＴ膜は非晶質あるいは強誘電性を発現しな
い結晶構造の層であると推測される。したがって、この
第２の従来技術は前記第２の常誘電体膜を形成し、その
後に強誘電体膜に転移させる方法に相当するものである
と考えられる。
【０００５】
【発明が解決しようとする課題】このように、第１の従
来技術では、ＰＺＴ膜の原子とイオンの拡散を促進し、
ＰＺＴ膜の成膜時に所望の結晶構造を形成して強誘電膜
を形成している。この場合、良質な結晶を得るためには
熱エネルギによる拡散を促進することが必要であり、そ
のためには６００℃以上の高温での成膜が必要になる。
しかしながら、このような高温での熱処理は、前工程で
形成されている素子や配線の熱劣化を生じる要因となる
ため、このような高温での成膜技術を実際の半導体装置
の製造工程に適用することは困難である。さらに、成膜
温度が高いほど強誘電体膜を構成する結晶のグレインサ
イズが大きくなり、それに従い膜の凹凸が大きくなり、
リーク電流の増加や絶縁耐圧の低下を引き起こす。ま
た、可及的に低い温度で強誘電体膜を製造することも不
可能ではないが、原子やイオンの拡散が不十分で結晶性
が悪く、良質な強誘電体膜を得ることは困難である。さ
らに、上部電極を形成した後に熱処理を行わないと、上
部電極形成時に強誘電体膜との境界面に形成される空間
電荷や結晶欠陥により不活性なドメイン（自発分極方向
が同じ方向に揃った領域）が含まれたり、外部電界に対
するドメインの応答が不均一になり、残留分極値の低下
やスイッチング時間の増加を引き起こす要因となる。加
えて、上部電極形成後の熱処理を行わないと、強誘電体
膜成長時に表面に形成される構造欠陥や上部電極形成時
に強誘電体膜表面に導入される構造欠陥が回復、減少せ
ず、絶縁破壊耐圧の低下を引き起こす要因になる。
来技術では、ＰＺＴ膜の原子とイオンの拡散を促進し、
ＰＺＴ膜の成膜時に所望の結晶構造を形成して強誘電膜
を形成している。この場合、良質な結晶を得るためには
熱エネルギによる拡散を促進することが必要であり、そ
のためには６００℃以上の高温での成膜が必要になる。
しかしながら、このような高温での熱処理は、前工程で
形成されている素子や配線の熱劣化を生じる要因となる
ため、このような高温での成膜技術を実際の半導体装置
の製造工程に適用することは困難である。さらに、成膜
温度が高いほど強誘電体膜を構成する結晶のグレインサ
イズが大きくなり、それに従い膜の凹凸が大きくなり、
リーク電流の増加や絶縁耐圧の低下を引き起こす。ま
た、可及的に低い温度で強誘電体膜を製造することも不
可能ではないが、原子やイオンの拡散が不十分で結晶性
が悪く、良質な強誘電体膜を得ることは困難である。さ
らに、上部電極を形成した後に熱処理を行わないと、上
部電極形成時に強誘電体膜との境界面に形成される空間
電荷や結晶欠陥により不活性なドメイン（自発分極方向
が同じ方向に揃った領域）が含まれたり、外部電界に対
するドメインの応答が不均一になり、残留分極値の低下
やスイッチング時間の増加を引き起こす要因となる。加
えて、上部電極形成後の熱処理を行わないと、強誘電体
膜成長時に表面に形成される構造欠陥や上部電極形成時
に強誘電体膜表面に導入される構造欠陥が回復、減少せ
ず、絶縁破壊耐圧の低下を引き起こす要因になる。
【０００６】一方、第２の従来技術では、非晶質膜や常
誘電体膜を成膜した後に、結晶性を転移するための熱処
理が必要であり、その際の温度に６００℃以上の高温が
要求されるため、第１の従来技術の場合と同様に、素子
や配線への熱劣化を生じる要因となり、実際の半導体装
置の製造工程に適用することは困難になる。また、熱処
理をより低い温度で行うことも可能であるが、欠陥が多
く強誘電性が低い膜質しか得られない。また、強誘電結
晶相に転移させる際の核生成、核成長の制御が困難であ
り、結晶配向性が劣り、ドメインの自発分極方位を揃え
ることが不可能で分極特性の良い成膜が困難である。さ
らに、上部電極を形成した後に熱処理を行う必要がある
ことも第１の従来技術と同様であり、これにより不活性
なドメインが含まれたり、外部電界に対するドメインの
応答が不均一になり、残留分極値の低下や絶縁破壊耐圧
の低下を引き起こす要因になる。
誘電体膜を成膜した後に、結晶性を転移するための熱処
理が必要であり、その際の温度に６００℃以上の高温が
要求されるため、第１の従来技術の場合と同様に、素子
や配線への熱劣化を生じる要因となり、実際の半導体装
置の製造工程に適用することは困難になる。また、熱処
理をより低い温度で行うことも可能であるが、欠陥が多
く強誘電性が低い膜質しか得られない。また、強誘電結
晶相に転移させる際の核生成、核成長の制御が困難であ
り、結晶配向性が劣り、ドメインの自発分極方位を揃え
ることが不可能で分極特性の良い成膜が困難である。さ
らに、上部電極を形成した後に熱処理を行う必要がある
ことも第１の従来技術と同様であり、これにより不活性
なドメインが含まれたり、外部電界に対するドメインの
応答が不均一になり、残留分極値の低下や絶縁破壊耐圧
の低下を引き起こす要因になる。
【０００７】したがって、従来の強誘電体膜ないしキャ
パシタの製造技術では、強誘電体膜の分極反転電荷量が
小さく、近年の半導体装置において要求されている低電
圧で駆動される半導体装置にこのような製造技術による
キャパシタを適用したときには、当該低電圧での強誘電
体膜の分極反転が困難になり、所望する特性、すなわち
所望とするキャパシタ容量を得ることが難しいという問
題が生じる。
パシタの製造技術では、強誘電体膜の分極反転電荷量が
小さく、近年の半導体装置において要求されている低電
圧で駆動される半導体装置にこのような製造技術による
キャパシタを適用したときには、当該低電圧での強誘電
体膜の分極反転が困難になり、所望する特性、すなわち
所望とするキャパシタ容量を得ることが難しいという問
題が生じる。
【０００８】本発明の目的は、分極反転電荷量が大き
く、低電圧で分極反転が可能で、しかも絶縁破壊耐圧の
高い強誘電体膜で構成されるキャパシタを備える半導体
装置の製造方法を提供するものである。
く、低電圧で分極反転が可能で、しかも絶縁破壊耐圧の
高い強誘電体膜で構成されるキャパシタを備える半導体
装置の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】本発明の第１の製造方法
は、図１（ａ）のフローチャートを参照すると、半導体
基板等の基板表面の絶縁膜上に下部電極を形成する工程
（Ｓ１０１）と、前記下部電極上に４５０℃以下で強誘
電体膜を形成する工程（Ｓ１０２）と、前記強誘電体膜
上に上部電極を形成する工程（Ｓ１０３）と、前記上部
電極を形成した後に前記強誘電体膜の形成温度よりも高
い温度で熱処理する工程（Ｓ１０４）とを含んでおり、
これにより下部電極、強誘電体膜、上部電極からなるキ
ャパシタを形成する工程を含むことを特徴とする。
は、図１（ａ）のフローチャートを参照すると、半導体
基板等の基板表面の絶縁膜上に下部電極を形成する工程
（Ｓ１０１）と、前記下部電極上に４５０℃以下で強誘
電体膜を形成する工程（Ｓ１０２）と、前記強誘電体膜
上に上部電極を形成する工程（Ｓ１０３）と、前記上部
電極を形成した後に前記強誘電体膜の形成温度よりも高
い温度で熱処理する工程（Ｓ１０４）とを含んでおり、
これにより下部電極、強誘電体膜、上部電極からなるキ
ャパシタを形成する工程を含むことを特徴とする。
【００１０】また、本発明の第２の製造方法は、図１
（ｂ）のフローチャートを参照すると、半導体基板等の
基板表面の絶縁膜上に下部電極を形成する工程（Ｓ２０
１）と、前記下部電極上に強誘電体膜を当該強誘電体膜
のキュリー温度以下の温度で形成する工程（Ｓ２０２）
と、前記強誘電体膜上に上部電極を形成する工程（Ｓ２
０３）と、前記上部電極を形成した後に前記キュリー温
度よりも高い温度で熱処理する工程（Ｓ２０４）とを含
んでいる。
（ｂ）のフローチャートを参照すると、半導体基板等の
基板表面の絶縁膜上に下部電極を形成する工程（Ｓ２０
１）と、前記下部電極上に強誘電体膜を当該強誘電体膜
のキュリー温度以下の温度で形成する工程（Ｓ２０２）
と、前記強誘電体膜上に上部電極を形成する工程（Ｓ２
０３）と、前記上部電極を形成した後に前記キュリー温
度よりも高い温度で熱処理する工程（Ｓ２０４）とを含
んでいる。
【００１１】ここで、本発明の第１及び第２の製造方法
においては、上部電極を形成した後に、当該上部電極な
いしは強誘電体膜及び下部電極を所要のパターンに形成
した後に前記熱処理を行ってもよい。あるいは、上部電
極を所要のパターンに形成し、さらに少なくとも上部電
極を覆うカバー膜を形成した後に前記熱処理を行っても
よい。
においては、上部電極を形成した後に、当該上部電極な
いしは強誘電体膜及び下部電極を所要のパターンに形成
した後に前記熱処理を行ってもよい。あるいは、上部電
極を所要のパターンに形成し、さらに少なくとも上部電
極を覆うカバー膜を形成した後に前記熱処理を行っても
よい。
【００１２】前記本発明の第１及び第２の製造方法で
は、強誘電体膜の形成する工程（Ｓ１０２，Ｓ２０２）
において有機金属材料ガスを用いたＭＯＣＶＤ法（有機
金属気相分解結晶成長法）で形成することが好ましい。
この場合、低圧条件下でのＭＯＣＶＤ法を行うことによ
り、低温でより結晶配向性の高い強誘電体膜を形成する
ことが可能となる。特に、第１の製造方法では、特開２
０００−５８５２６公報にも記載されているように、Ｍ
ＯＣＶＤ時での圧力を１３３０ｍＰａよりも高圧にする
と、有機金属材料ガスの分子と酸素ガスの分子が基板表
面に到達する前に多数回の衝突を繰り返してしまい、組
成の制御されていない微結晶が形成される。前記圧力以
下にすると結晶構造を崩す要因となる微結晶の生成を実
質的に抑えることができ、低温でもより結晶配向性が高
い強誘電体膜を形成することが可能になる。
は、強誘電体膜の形成する工程（Ｓ１０２，Ｓ２０２）
において有機金属材料ガスを用いたＭＯＣＶＤ法（有機
金属気相分解結晶成長法）で形成することが好ましい。
この場合、低圧条件下でのＭＯＣＶＤ法を行うことによ
り、低温でより結晶配向性の高い強誘電体膜を形成する
ことが可能となる。特に、第１の製造方法では、特開２
０００−５８５２６公報にも記載されているように、Ｍ
ＯＣＶＤ時での圧力を１３３０ｍＰａよりも高圧にする
と、有機金属材料ガスの分子と酸素ガスの分子が基板表
面に到達する前に多数回の衝突を繰り返してしまい、組
成の制御されていない微結晶が形成される。前記圧力以
下にすると結晶構造を崩す要因となる微結晶の生成を実
質的に抑えることができ、低温でもより結晶配向性が高
い強誘電体膜を形成することが可能になる。
【００１３】本発明の第１及び第２の製造方法によれ
ば、図２に模式図を示すように、強誘電体膜を４５０℃
以下で形成した場合、あるいはキュリー温度Ｔｃ以下で
形成した場合には、強誘電体膜は表面エネルギが小さな
特定の結晶面で構成されるように成長し、結果的に、特
定の結晶配向を有する強誘電体膜が得られる。図２
（ａ）に示すように、このような強誘電体膜の強誘電性
ドメインは結晶配向性によって自発分極方位は限定され
るが、限定される中で様々な方位をとる。この状態の強
誘電体膜を成膜温度の上限である４５０℃より高い温
度、あるいはキュリー温度Ｔｃよりも高い温度に上げる
と、図２（ｂ）のように、常誘電相に相転移、あるいは
ほぼそれに近い状態へ変化するために自発分極は消失す
るが、この相転移では原子とイオンの拡散は伴わず、自
発分極歪を除けば基本的な結晶構造は変わらない。冷却
時、薄膜の温度が低下し、特にキュリー温度Ｔｃ以下に
なると、図２（ｃ）のように、常誘電相は強誘電相へ相
転移する。その際に発生する各強誘電性ドメインの構造
や自発分極の向きは、熱処理前の状態には関係なく冷却
時の熱応力や空間電荷が作る内部電界などで決まる。こ
の内部電界や熱応力は、ＭＩＭ（金属−絶縁体−金属）
構造を形成した後であれば、強誘電体薄膜内でほぼ均一
にかかるために、一様な歪や内部電界を反映し、各ドメ
インの自発分極方位が揃う。強誘電体薄膜中のドメイン
の自発分極方式が揃うと、外部電界に対する非対称性が
無くなり分極反転が一様に起こる。また、熱処理により
ドメインの一部を止めていた内部電界が減少するため
に、不活性なドメインが熱処理前より減少する。このよ
うな、反転の対称性向上や不活性ドメインの減少が実効
的な反転電荷量の増加をもたらす。さらに、内部電界の
減少は抗電圧を減少させることになる。また、電極が接
した状態で熱処理を行うことで、強誘電体と電極の界面
での構造欠陥が減少し、絶縁破壊耐圧の向上も実現され
る。
ば、図２に模式図を示すように、強誘電体膜を４５０℃
以下で形成した場合、あるいはキュリー温度Ｔｃ以下で
形成した場合には、強誘電体膜は表面エネルギが小さな
特定の結晶面で構成されるように成長し、結果的に、特
定の結晶配向を有する強誘電体膜が得られる。図２
（ａ）に示すように、このような強誘電体膜の強誘電性
ドメインは結晶配向性によって自発分極方位は限定され
るが、限定される中で様々な方位をとる。この状態の強
誘電体膜を成膜温度の上限である４５０℃より高い温
度、あるいはキュリー温度Ｔｃよりも高い温度に上げる
と、図２（ｂ）のように、常誘電相に相転移、あるいは
ほぼそれに近い状態へ変化するために自発分極は消失す
るが、この相転移では原子とイオンの拡散は伴わず、自
発分極歪を除けば基本的な結晶構造は変わらない。冷却
時、薄膜の温度が低下し、特にキュリー温度Ｔｃ以下に
なると、図２（ｃ）のように、常誘電相は強誘電相へ相
転移する。その際に発生する各強誘電性ドメインの構造
や自発分極の向きは、熱処理前の状態には関係なく冷却
時の熱応力や空間電荷が作る内部電界などで決まる。こ
の内部電界や熱応力は、ＭＩＭ（金属−絶縁体−金属）
構造を形成した後であれば、強誘電体薄膜内でほぼ均一
にかかるために、一様な歪や内部電界を反映し、各ドメ
インの自発分極方位が揃う。強誘電体薄膜中のドメイン
の自発分極方式が揃うと、外部電界に対する非対称性が
無くなり分極反転が一様に起こる。また、熱処理により
ドメインの一部を止めていた内部電界が減少するため
に、不活性なドメインが熱処理前より減少する。このよ
うな、反転の対称性向上や不活性ドメインの減少が実効
的な反転電荷量の増加をもたらす。さらに、内部電界の
減少は抗電圧を減少させることになる。また、電極が接
した状態で熱処理を行うことで、強誘電体と電極の界面
での構造欠陥が減少し、絶縁破壊耐圧の向上も実現され
る。
【００１４】また、本発明の第１及び第２の製造方法に
おいては、強誘電体膜の形成工程において下部電極の表
面に初期核を形成する工程を含み、この初期核上に初期
核の形成工程と異なる成膜条件で強誘電体膜を形成して
もよい。この場合、下部電極上にＰｂあるいはＢｉ有機
金属原料ガスを単独又は酸化ガスと共に供給する工程を
含み、その後に初期核の形成又は強誘電体膜の形成を行
うことが好ましい。また、初期核の形成を３００℃〜４
５０℃の温度で行い、強誘電体膜の形成をそれ以上の温
度で行うことが好ましい。このように、Ｐｂ或いはＢｉ
有機金属原料ガスを供給することで、当該原料ガスが下
部電極上で分解し、構成元素の前駆体が吸着する。その
ため、強誘電体膜の成膜時に特定元素（ＰｂやＢｉ）が
電極原料と合金化して下部電極界面でこれら元素が欠乏
するような状況が生じる場合でも、これら元素の欠乏を
防止し、好適な初期核の成膜が可能になる。また、初期
核の成膜を低温で行うことで、成長する結晶粒の大きさ
が小さく、凹凸の少ない平坦な強誘電体膜の形成が可能
になる。
おいては、強誘電体膜の形成工程において下部電極の表
面に初期核を形成する工程を含み、この初期核上に初期
核の形成工程と異なる成膜条件で強誘電体膜を形成して
もよい。この場合、下部電極上にＰｂあるいはＢｉ有機
金属原料ガスを単独又は酸化ガスと共に供給する工程を
含み、その後に初期核の形成又は強誘電体膜の形成を行
うことが好ましい。また、初期核の形成を３００℃〜４
５０℃の温度で行い、強誘電体膜の形成をそれ以上の温
度で行うことが好ましい。このように、Ｐｂ或いはＢｉ
有機金属原料ガスを供給することで、当該原料ガスが下
部電極上で分解し、構成元素の前駆体が吸着する。その
ため、強誘電体膜の成膜時に特定元素（ＰｂやＢｉ）が
電極原料と合金化して下部電極界面でこれら元素が欠乏
するような状況が生じる場合でも、これら元素の欠乏を
防止し、好適な初期核の成膜が可能になる。また、初期
核の成膜を低温で行うことで、成長する結晶粒の大きさ
が小さく、凹凸の少ない平坦な強誘電体膜の形成が可能
になる。
【００１５】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。この実施形態では、ＭＯＳトランジ
スタで構成されるＳＲＡＭに強誘電体キャパシタを接続
した、いわゆるシャドーＲＡＭに適用した例である。シ
ャドーＲＡＭは、例えば、図３に回路図を示すように、
それぞれ従属接続した一対のＮチャネルＭＯＳトランジ
スタＱ０，Ｑ１とＰチャネルＭＯＳトランジスタＱ２，
Ｑ３とが電源ＶＣＣとＧＮＤとの間に接続されるととも
に、両対がたすき掛け接続され、これらの接続ノードＮ
０，Ｎ１にそれぞれＮチャネルＭＯＳトランジスタＱ
４，Ｑ５が接続されこれらトランジスタにワード線Ｗ
Ｌ、ビット線ＢＬＮ，ＢＬＴが接続される。また、前記
接続ノードＮ０，Ｎ１には強誘電体キャパシタＦ０，Ｆ
１が接続され、さらにプレート線ＰＬが接続されたもの
である。このシャドーＲＡＭの詳細な動作の説明は省略
するが、接続ノードＮ０，Ｎ１の電位を強誘電体キャパ
シタＦ０，Ｆ１に記憶させることで、不揮発性記憶素子
として機能させるものである。
参照して説明する。この実施形態では、ＭＯＳトランジ
スタで構成されるＳＲＡＭに強誘電体キャパシタを接続
した、いわゆるシャドーＲＡＭに適用した例である。シ
ャドーＲＡＭは、例えば、図３に回路図を示すように、
それぞれ従属接続した一対のＮチャネルＭＯＳトランジ
スタＱ０，Ｑ１とＰチャネルＭＯＳトランジスタＱ２，
Ｑ３とが電源ＶＣＣとＧＮＤとの間に接続されるととも
に、両対がたすき掛け接続され、これらの接続ノードＮ
０，Ｎ１にそれぞれＮチャネルＭＯＳトランジスタＱ
４，Ｑ５が接続されこれらトランジスタにワード線Ｗ
Ｌ、ビット線ＢＬＮ，ＢＬＴが接続される。また、前記
接続ノードＮ０，Ｎ１には強誘電体キャパシタＦ０，Ｆ
１が接続され、さらにプレート線ＰＬが接続されたもの
である。このシャドーＲＡＭの詳細な動作の説明は省略
するが、接続ノードＮ０，Ｎ１の電位を強誘電体キャパ
シタＦ０，Ｆ１に記憶させることで、不揮発性記憶素子
として機能させるものである。
【００１６】図４は前記シャドーＲＡＭの概略断面図で
ある。シリコン基板１０１の表面上にはゲート電極（ワ
ード線）１０２が形成され、またシリコン基板１０１の
主面にソース・ドレイン領域１０３が形成されて前記Ｐ
チャネル及びＮチャネルの各ＭＯＳトランジスタＱ０〜
Ｑ５が形成される。前記ＭＯＳトランジスタを覆うよう
にシリコン酸化膜の第１層間絶縁膜１１１が形成され、
かつこの第１層間絶縁膜１１１に前記ＭＯＳトランジス
タのソース・ドレイン領域１０３に電気接続するための
コンタクトホールが開口され、このコンタクトホール内
にタングステン等の導電材料を埋設してコンタクトプラ
グ１２１が形成される。そして、前記第１層間絶縁膜１
１１上に第１配線層１３１、第２層間絶縁膜１１２、第
２配線層１３２、第３層間絶縁膜１１３を順次積層した
多層配線構造が形成され、前記第１配線層１３１でビッ
ト線ＢＬ，ＢＬＴが、前記第２配線層１３２で電源ＶＣ
Ｃ線及びＧＮＤ線が形成される。前記第１配線層１３１
は前記コンタクトプラグ１２１により前記ＭＯＳトラン
ジスタに電気接続される。また、前記電源ＶＣＣ線及び
ＧＮＤ線の第２配線層１３２は前記第２層間絶縁膜１１
２及び第１層間絶縁膜１１１にそれぞれ形成したコンタ
クトプラグ１２２，１２１を介して前記ＭＯＳトランジ
スタに電気接続される。さらに、前記最上層の第３層間
絶縁膜１１３上にＭＩＭ構造の強誘電体キャパシタ１４
０（Ｆ０，Ｆ１）が形成され、前記第３層間絶縁膜１１
３及び第２層間絶縁膜１１２に形成されたコンタクトプ
ラグ１２３及び１２２により第１配線層１３１における
前記接続ノードＮ０，Ｎ１に接続される。
ある。シリコン基板１０１の表面上にはゲート電極（ワ
ード線）１０２が形成され、またシリコン基板１０１の
主面にソース・ドレイン領域１０３が形成されて前記Ｐ
チャネル及びＮチャネルの各ＭＯＳトランジスタＱ０〜
Ｑ５が形成される。前記ＭＯＳトランジスタを覆うよう
にシリコン酸化膜の第１層間絶縁膜１１１が形成され、
かつこの第１層間絶縁膜１１１に前記ＭＯＳトランジス
タのソース・ドレイン領域１０３に電気接続するための
コンタクトホールが開口され、このコンタクトホール内
にタングステン等の導電材料を埋設してコンタクトプラ
グ１２１が形成される。そして、前記第１層間絶縁膜１
１１上に第１配線層１３１、第２層間絶縁膜１１２、第
２配線層１３２、第３層間絶縁膜１１３を順次積層した
多層配線構造が形成され、前記第１配線層１３１でビッ
ト線ＢＬ，ＢＬＴが、前記第２配線層１３２で電源ＶＣ
Ｃ線及びＧＮＤ線が形成される。前記第１配線層１３１
は前記コンタクトプラグ１２１により前記ＭＯＳトラン
ジスタに電気接続される。また、前記電源ＶＣＣ線及び
ＧＮＤ線の第２配線層１３２は前記第２層間絶縁膜１１
２及び第１層間絶縁膜１１１にそれぞれ形成したコンタ
クトプラグ１２２，１２１を介して前記ＭＯＳトランジ
スタに電気接続される。さらに、前記最上層の第３層間
絶縁膜１１３上にＭＩＭ構造の強誘電体キャパシタ１４
０（Ｆ０，Ｆ１）が形成され、前記第３層間絶縁膜１１
３及び第２層間絶縁膜１１２に形成されたコンタクトプ
ラグ１２３及び１２２により第１配線層１３１における
前記接続ノードＮ０，Ｎ１に接続される。
【００１７】図５は前記ＭＩＭ構造の強誘電体キャパシ
タ１４０の製造方法を工程順に示す断面図である。先
ず、図５（ａ）のように、シリコン酸化膜等からなる前
記第３層間絶縁膜１１３上に下部電極１４１を形成す
る。この下部電極１４１の形成に際しては、スパッタ法
によりＴｉＮ／Ｔｉ膜１４１ａを密着層として前記第３
層間絶縁膜１１３上に形成し、引き続きスパッタ法によ
りＰｔ膜１４１ｂを１００ｎｍの膜厚に成膜し、これに
よりＰｔ／ＴｉＮ／Ｔｉ積層構造の下部電極１４１を形
成する。なお、Ｐｔ膜の代わりにＲｕ膜を形成してもよ
い。
タ１４０の製造方法を工程順に示す断面図である。先
ず、図５（ａ）のように、シリコン酸化膜等からなる前
記第３層間絶縁膜１１３上に下部電極１４１を形成す
る。この下部電極１４１の形成に際しては、スパッタ法
によりＴｉＮ／Ｔｉ膜１４１ａを密着層として前記第３
層間絶縁膜１１３上に形成し、引き続きスパッタ法によ
りＰｔ膜１４１ｂを１００ｎｍの膜厚に成膜し、これに
よりＰｔ／ＴｉＮ／Ｔｉ積層構造の下部電極１４１を形
成する。なお、Ｐｔ膜の代わりにＲｕ膜を形成してもよ
い。
【００１８】次いで、図５（ｂ）のように、前記下部電
極１４１上に強誘電体膜としてのＰＺＴ膜１４２を形成
する。このＰＺＴ膜１４２の成膜に際して本発明の第１
の製造方法を適用すると、Ｐｂ（ＤＰＭ）2 ，Ｚｒ（Ｏ
ｔＢｕ）4 ，Ｔｉ（ＯｉＰｒ）4 を原料ガスとし、ＮＯ
2 を酸化剤として用いたＭＯＣＶＤ法（有機金属気相分
解結晶成長法）によってＰＺＴ膜１４２を成膜する。こ
のＰＺＴ膜の成膜に際しては、先ず、前記下部電極１４
１までを成膜した基板を３３０℃に加熱し、Ｐｂ（ＤＰ
Ｍ）2 ，Ｔｉ（ＯｉＰｒ）4 ，ＮＯ2 をそれぞれ、０．
２ＳＣＣＭ，０．２５ＳＣＣＭ，３．０ＳＣＣＭの流量
で同時に３０秒供給して前記下部電極１４１の表面に極
薄いＰｂＴｉＯ3 膜である初期核１４２ａを形成する。
その後、基板を４３０℃まで昇温し、さらに成長後に得
られるＰＺＴ膜の組成がＰｂ（Ｚｒ0.33Ｔｉ0.67）Ｏ3
となるように原料ガスの供給量を、例えば、Ｐｂ（ＤＰ
Ｍ）2 ，Ｚｒ（ＯｔＢｕ）4 ，Ｔｉ（ＯｉＰｒ）4 ，Ｎ
Ｏ2 をそれぞれ０．２５ＳＣＣＭ，０．２２５ＳＣＣ
Ｍ，０．２ＳＣＣＭ，３．０ＳＣＣＭのように変更し、
膜厚２５０ｎｍのＰＺＴ膜１４２ｂを形成する。ＭＯＣ
ＶＤ成長中の圧力は６６５ｍＰａとした。これにより、
初期核はＰＺＴ膜の成長中にＰＺＴ膜と一体化し、最終
的にはＰＺＴ単相で、かつ００１／１００配向をしたＰ
ＺＴ膜１４２が得られる。
極１４１上に強誘電体膜としてのＰＺＴ膜１４２を形成
する。このＰＺＴ膜１４２の成膜に際して本発明の第１
の製造方法を適用すると、Ｐｂ（ＤＰＭ）2 ，Ｚｒ（Ｏ
ｔＢｕ）4 ，Ｔｉ（ＯｉＰｒ）4 を原料ガスとし、ＮＯ
2 を酸化剤として用いたＭＯＣＶＤ法（有機金属気相分
解結晶成長法）によってＰＺＴ膜１４２を成膜する。こ
のＰＺＴ膜の成膜に際しては、先ず、前記下部電極１４
１までを成膜した基板を３３０℃に加熱し、Ｐｂ（ＤＰ
Ｍ）2 ，Ｔｉ（ＯｉＰｒ）4 ，ＮＯ2 をそれぞれ、０．
２ＳＣＣＭ，０．２５ＳＣＣＭ，３．０ＳＣＣＭの流量
で同時に３０秒供給して前記下部電極１４１の表面に極
薄いＰｂＴｉＯ3 膜である初期核１４２ａを形成する。
その後、基板を４３０℃まで昇温し、さらに成長後に得
られるＰＺＴ膜の組成がＰｂ（Ｚｒ0.33Ｔｉ0.67）Ｏ3
となるように原料ガスの供給量を、例えば、Ｐｂ（ＤＰ
Ｍ）2 ，Ｚｒ（ＯｔＢｕ）4 ，Ｔｉ（ＯｉＰｒ）4 ，Ｎ
Ｏ2 をそれぞれ０．２５ＳＣＣＭ，０．２２５ＳＣＣ
Ｍ，０．２ＳＣＣＭ，３．０ＳＣＣＭのように変更し、
膜厚２５０ｎｍのＰＺＴ膜１４２ｂを形成する。ＭＯＣ
ＶＤ成長中の圧力は６６５ｍＰａとした。これにより、
初期核はＰＺＴ膜の成長中にＰＺＴ膜と一体化し、最終
的にはＰＺＴ単相で、かつ００１／１００配向をしたＰ
ＺＴ膜１４２が得られる。
【００１９】ここで、図６は前記ＰＺＴ膜１４２につい
てＸ線回析により得られるＸＲＤパターンであり、下部
電極１４１を構成するＴｉＮとＰｔの各配向面のピーク
と共に、ＰＺＴ膜１４２のＰＺＴ００１／１００配向の
ピークが表れていることが確認できる。なお、同図には
ＰＺＴ００１／１００の倍数の配向であるＰＺＴ００２
／２００配向のピークが表れている。
てＸ線回析により得られるＸＲＤパターンであり、下部
電極１４１を構成するＴｉＮとＰｔの各配向面のピーク
と共に、ＰＺＴ膜１４２のＰＺＴ００１／１００配向の
ピークが表れていることが確認できる。なお、同図には
ＰＺＴ００１／１００の倍数の配向であるＰＺＴ００２
／２００配向のピークが表れている。
【００２０】図７は成膜温度を変化させたときのＸ線回
折スペクトルより求めたＰＺＴ膜１４２の結晶中の基板
に対して垂直方向の結晶軸が１００である結晶の比率の
変化を示したものであり、前述のように強誘電体膜であ
るＰＺＴ膜１４２を４５０℃以下の温度で成膜を行うこ
とにより、ほぼ全ての結晶が００１／１００配向をし
た、配向性の高い膜が得られていることが判る。
折スペクトルより求めたＰＺＴ膜１４２の結晶中の基板
に対して垂直方向の結晶軸が１００である結晶の比率の
変化を示したものであり、前述のように強誘電体膜であ
るＰＺＴ膜１４２を４５０℃以下の温度で成膜を行うこ
とにより、ほぼ全ての結晶が００１／１００配向をし
た、配向性の高い膜が得られていることが判る。
【００２１】また、前記ＰＺＴ膜１４２の成膜をＭＯＣ
ＶＤ法により行う際の圧力を１３３０ｍＰａ以下の圧力
とすることで、原料ガス分子と酸素ガス分子が基板に到
達する前に反応して生成する結晶構造を崩す微結晶の成
長を抑制することができ、低温で結晶配向性が高いＰＺ
Ｔ膜１４２の成膜が可能になる。図８は成膜温度を４０
０℃としたときの圧力を変化させてＸ線回折スペクトル
に表れた結晶の１００配向のピークの高さの変化を示し
たものであり、圧力を１３３０ｍＰａより高い圧力では
ピーク高さが急激に減少して行くことが判る。
ＶＤ法により行う際の圧力を１３３０ｍＰａ以下の圧力
とすることで、原料ガス分子と酸素ガス分子が基板に到
達する前に反応して生成する結晶構造を崩す微結晶の成
長を抑制することができ、低温で結晶配向性が高いＰＺ
Ｔ膜１４２の成膜が可能になる。図８は成膜温度を４０
０℃としたときの圧力を変化させてＸ線回折スペクトル
に表れた結晶の１００配向のピークの高さの変化を示し
たものであり、圧力を１３３０ｍＰａより高い圧力では
ピーク高さが急激に減少して行くことが判る。
【００２２】さらに、前述のように初期核１４２ａを形
成し、その後に初期核１４２ａと一体化させるＰＺＴ膜
１４２ｂを形成する工程を採用する場合に、それぞれの
工程における成膜条件を相違させることにより、より好
ましいＰＺＴ膜１４２の成膜が可能になる。すなわち、
強誘電体膜の成膜初期に原料ガスが下部電極１４１上で
分解し、構成元素の前駆体が吸着する。その際、特定の
元素、特にＰｂやＢｉは下部電極１４１の材料と合金化
し易く、下部電極１４１の界面付近でこれら元素が欠乏
し、強誘電特性が劣る薄膜が成長されてしまう。したが
って、前述のように成膜初期にこれらの元素を多く供給
する原料ガスの供給量でしかも低温の３３０℃で初期核
１４２ａを形成し、その後、基板を４３０℃まで昇温
し、かつ原料ガスの供給量をＰＺＴ膜を成膜する際の適
正な原料供給量に変更してＰＺＴ膜１４２ｂを形成する
ことでこのような問題が解消され、強誘電特性が改善さ
れる。
成し、その後に初期核１４２ａと一体化させるＰＺＴ膜
１４２ｂを形成する工程を採用する場合に、それぞれの
工程における成膜条件を相違させることにより、より好
ましいＰＺＴ膜１４２の成膜が可能になる。すなわち、
強誘電体膜の成膜初期に原料ガスが下部電極１４１上で
分解し、構成元素の前駆体が吸着する。その際、特定の
元素、特にＰｂやＢｉは下部電極１４１の材料と合金化
し易く、下部電極１４１の界面付近でこれら元素が欠乏
し、強誘電特性が劣る薄膜が成長されてしまう。したが
って、前述のように成膜初期にこれらの元素を多く供給
する原料ガスの供給量でしかも低温の３３０℃で初期核
１４２ａを形成し、その後、基板を４３０℃まで昇温
し、かつ原料ガスの供給量をＰＺＴ膜を成膜する際の適
正な原料供給量に変更してＰＺＴ膜１４２ｂを形成する
ことでこのような問題が解消され、強誘電特性が改善さ
れる。
【００２３】ここで、初期核１４２ａの成膜温度は、結
晶核が生成する温度で下限温度が制限される。初期核の
結晶化が可能な温度は３００℃以上であり、３３０℃以
上であれば核して用いるのにより好ましい結晶性のもの
が得られる。一方、成膜温度の上限はＰＺＴ膜１４２ｂ
の成長温度である４５０℃以下である。なぜならば、初
期核の上に成長されるＰＺＴ膜の配向性は初期核の結晶
配向の影響を受けるので、初期核自体を単一の結晶配向
しなければならないためである。このように、初期核１
４２ａの成膜温度を低温とすることにより、成長する結
晶粒の大きさが小さく、凹凸が少ない平坦な強誘電体膜
の形成が可能になり、後工程においてＭＩＭ構造の強誘
電体キャパシタ１４０を形成した場合に、結晶粒間の特
性ばらつきに起因する特性の不均一性が改善され、一層
のキャパシタの微細化に有利になる。
晶核が生成する温度で下限温度が制限される。初期核の
結晶化が可能な温度は３００℃以上であり、３３０℃以
上であれば核して用いるのにより好ましい結晶性のもの
が得られる。一方、成膜温度の上限はＰＺＴ膜１４２ｂ
の成長温度である４５０℃以下である。なぜならば、初
期核の上に成長されるＰＺＴ膜の配向性は初期核の結晶
配向の影響を受けるので、初期核自体を単一の結晶配向
しなければならないためである。このように、初期核１
４２ａの成膜温度を低温とすることにより、成長する結
晶粒の大きさが小さく、凹凸が少ない平坦な強誘電体膜
の形成が可能になり、後工程においてＭＩＭ構造の強誘
電体キャパシタ１４０を形成した場合に、結晶粒間の特
性ばらつきに起因する特性の不均一性が改善され、一層
のキャパシタの微細化に有利になる。
【００２４】また、前記初期核１４２ａの成膜工程にお
いて、初期核１４２ａの成長前にＰｂ又はＢｉ有機金属
原料ガスを単独又は酸化ガスと共に下部電極１４１の表
面に接触させる工程を備えてもよい。このようにするこ
とで、初期核１４２ａの成長前に下部電極１４１の表面
を平坦化することが可能になり、絶縁性に優れた強誘電
体膜を成膜することが可能になる。
いて、初期核１４２ａの成長前にＰｂ又はＢｉ有機金属
原料ガスを単独又は酸化ガスと共に下部電極１４１の表
面に接触させる工程を備えてもよい。このようにするこ
とで、初期核１４２ａの成長前に下部電極１４１の表面
を平坦化することが可能になり、絶縁性に優れた強誘電
体膜を成膜することが可能になる。
【００２５】以上のようにＰＺＴ膜１４２を形成した
後、図５（ｃ）のように、前記ＰＺＴ膜１４２上に上部
電極１４３となるＩｒＯ2 をスパッタ法により１００ｎ
ｍの膜厚に形成する。しかる後、酸素中で４７０℃、３
０分の熱処理を行った。この熱処理の温度は前述のよう
にＰＺＴ膜１４２の成膜温度４５０℃より高いため、図
２（ｂ）に示したような常誘電体あるいはほぼそれに近
い状態となる。この相転移では原子とイオンの拡散は伴
わず、自発分極歪を除けば基本的な結晶構造は変わらな
い。
後、図５（ｃ）のように、前記ＰＺＴ膜１４２上に上部
電極１４３となるＩｒＯ2 をスパッタ法により１００ｎ
ｍの膜厚に形成する。しかる後、酸素中で４７０℃、３
０分の熱処理を行った。この熱処理の温度は前述のよう
にＰＺＴ膜１４２の成膜温度４５０℃より高いため、図
２（ｂ）に示したような常誘電体あるいはほぼそれに近
い状態となる。この相転移では原子とイオンの拡散は伴
わず、自発分極歪を除けば基本的な結晶構造は変わらな
い。
【００２６】その後、熱処理を終了して常温にまで冷却
すると、ＰＺＴ膜１４２の温度が成膜時の温度以下にな
り、図２（ｃ）に示したように、常誘電相は強誘電相へ
相転移する。この際に発生する各強誘電性ドメインの構
造や自発分極の向きは、熱処理前の状態には関係なく冷
却時の熱応力や空間電荷が作る内部電界などで決まる。
ここではＰＺＴ膜は金属の下部電極と上部電極との間に
挟まれた状態にあるため、この内部電界や熱応力はＰＺ
Ｔ膜内でほぼ均一にかかるために、一様な歪や内部電界
を反映し、各ドメインの自発分極方位が揃うことにな
る。このようにＰＺＴ膜中のドメインの自発分極方位が
揃うと、外部電界に対する非対称性が無くなり分極反転
が一様に起こる。また、前記熱処理によりドメインの一
部を止めていた内部電界が減少するために、不活性なド
メインが熱処理前より減少する。このような、反転の対
称性向上や不活性ドメインの減少が実効的な反転電荷量
の増加をもたらすことになる。
すると、ＰＺＴ膜１４２の温度が成膜時の温度以下にな
り、図２（ｃ）に示したように、常誘電相は強誘電相へ
相転移する。この際に発生する各強誘電性ドメインの構
造や自発分極の向きは、熱処理前の状態には関係なく冷
却時の熱応力や空間電荷が作る内部電界などで決まる。
ここではＰＺＴ膜は金属の下部電極と上部電極との間に
挟まれた状態にあるため、この内部電界や熱応力はＰＺ
Ｔ膜内でほぼ均一にかかるために、一様な歪や内部電界
を反映し、各ドメインの自発分極方位が揃うことにな
る。このようにＰＺＴ膜中のドメインの自発分極方位が
揃うと、外部電界に対する非対称性が無くなり分極反転
が一様に起こる。また、前記熱処理によりドメインの一
部を止めていた内部電界が減少するために、不活性なド
メインが熱処理前より減少する。このような、反転の対
称性向上や不活性ドメインの減少が実効的な反転電荷量
の増加をもたらすことになる。
【００２７】しかる後、図５（ｄ）のように、フォトリ
ソグラフィ技術により所望のレジストパターンを形成
し、それをマスクにドライエッチングを行い、図４に示
したコンタクトプラグ１２３上の領域を２μｍ角の矩形
をした島状に残すように前記上部電極１４３、ＰＺＴ膜
１４２及び下部電極１４１を順次エッチングし、ＭＩＭ
構造の強誘電体キャパシタ１４０が形成される。
ソグラフィ技術により所望のレジストパターンを形成
し、それをマスクにドライエッチングを行い、図４に示
したコンタクトプラグ１２３上の領域を２μｍ角の矩形
をした島状に残すように前記上部電極１４３、ＰＺＴ膜
１４２及び下部電極１４１を順次エッチングし、ＭＩＭ
構造の強誘電体キャパシタ１４０が形成される。
【００２８】さらに、図４に示したように、前記強誘電
体キャパシタ１４０を第４層間絶縁膜１１４で覆い、こ
の第４層間絶縁膜１１４に前記上部電極１４３につなが
るコンタクトプラグ１２４を形成するとともに、前記第
４層間絶縁膜１１４上にＴｉＮ／Ａｌ／ＴｉＮの積層膜
をスパッタ法により形成し、かつ所要のパターンに形成
して前記コンタクトプラグ１２４を通して前記上部電極
１４３に電気接続するプレート線１３３（ＰＬ）が形成
される。さらにその上にパッシベーション膜１１５を形
成する。これにより、図３に示した回路における強誘電
体キャパシタＦ０，Ｆ１を備えるシャドーＲＡＭが形成
されることになり、特に強誘電体キャパシタＦ０，Ｆ１
では絶縁耐圧が高く、実効的な分極反転電荷量を増大す
ることが可能になる。
体キャパシタ１４０を第４層間絶縁膜１１４で覆い、こ
の第４層間絶縁膜１１４に前記上部電極１４３につなが
るコンタクトプラグ１２４を形成するとともに、前記第
４層間絶縁膜１１４上にＴｉＮ／Ａｌ／ＴｉＮの積層膜
をスパッタ法により形成し、かつ所要のパターンに形成
して前記コンタクトプラグ１２４を通して前記上部電極
１４３に電気接続するプレート線１３３（ＰＬ）が形成
される。さらにその上にパッシベーション膜１１５を形
成する。これにより、図３に示した回路における強誘電
体キャパシタＦ０，Ｆ１を備えるシャドーＲＡＭが形成
されることになり、特に強誘電体キャパシタＦ０，Ｆ１
では絶縁耐圧が高く、実効的な分極反転電荷量を増大す
ることが可能になる。
【００２９】前記強誘電体膜としてのＰＺＴ膜１４２を
形成するための本発明の第２の製造方法は、前記第１の
製造方法と同様に下部電極１４１を形成した後に、第１
の製造方法と同じ組成のＰＺＴ膜１４２を４３０℃で形
成する。ここで形成するＰＺＴ膜１４２の状態図は図９
に示す通りであり、ＡＴ：正方晶反強誘電体相、ＰＣ：
立方晶常誘電体相、ＦＴ：正方晶強誘電体相、ＦＲ（Ｈ
Ｔ）：菱面晶強誘電体相（高温相）、ＦＲ（ＬＴ）：菱
面晶強誘電体相（低温相）、ＡＲ：菱面晶反強誘電体相
に転移する。特に、ＰＣは分極による歪がない構造（自
発分極が無い常誘電体）、ＦＴは縦ないしは横に歪んだ
方向が分極の向きに対応する構造、ＦＲは対角線方向に
歪んだ構造が分極の向きに対応する構造となる。この図
９において、ＰＣとＦＴ及びＦＲとの境界線ＫはＰＺＴ
が強誘電体相と常誘電体相の境界であり、すなわちキュ
リー温度Ｔｃである。
形成するための本発明の第２の製造方法は、前記第１の
製造方法と同様に下部電極１４１を形成した後に、第１
の製造方法と同じ組成のＰＺＴ膜１４２を４３０℃で形
成する。ここで形成するＰＺＴ膜１４２の状態図は図９
に示す通りであり、ＡＴ：正方晶反強誘電体相、ＰＣ：
立方晶常誘電体相、ＦＴ：正方晶強誘電体相、ＦＲ（Ｈ
Ｔ）：菱面晶強誘電体相（高温相）、ＦＲ（ＬＴ）：菱
面晶強誘電体相（低温相）、ＡＲ：菱面晶反強誘電体相
に転移する。特に、ＰＣは分極による歪がない構造（自
発分極が無い常誘電体）、ＦＴは縦ないしは横に歪んだ
方向が分極の向きに対応する構造、ＦＲは対角線方向に
歪んだ構造が分極の向きに対応する構造となる。この図
９において、ＰＣとＦＴ及びＦＲとの境界線ＫはＰＺＴ
が強誘電体相と常誘電体相の境界であり、すなわちキュ
リー温度Ｔｃである。
【００３０】この図９のＰＺＴの状態図に基づけば、前
述した図５（ｂ）の工程で形成するＰＺＴ膜１４２の組
成はＰｂ（Ｚｒ0.33Ｔｉ0.67）Ｏ3 であるので、同図に
矢印線で示すように、当該ＰＺＴ膜１４２の常誘電体性
と強誘電体性との結晶転移の境界Ｋによって示される温
度であるキュリー温度Ｔｃは約４４０℃となる。そのた
め、第１の製造方法とほぼ同様にして４３０℃で形成す
るＰＺＴ膜１４２は、キュリー温度Ｔｃ以下の温度で成
膜したことになり、この結果、形成されるＰＺＴ膜１４
２は、図２（ａ）に示したように表面エネルギが小さく
なるような特定の結晶配向を有しており、その強誘電性
ドメインは結晶配向性によって自発分極方位は限定され
るが、限定される中で様々な方位をとり、残留分極値が
低くなることは前述の通りである。
述した図５（ｂ）の工程で形成するＰＺＴ膜１４２の組
成はＰｂ（Ｚｒ0.33Ｔｉ0.67）Ｏ3 であるので、同図に
矢印線で示すように、当該ＰＺＴ膜１４２の常誘電体性
と強誘電体性との結晶転移の境界Ｋによって示される温
度であるキュリー温度Ｔｃは約４４０℃となる。そのた
め、第１の製造方法とほぼ同様にして４３０℃で形成す
るＰＺＴ膜１４２は、キュリー温度Ｔｃ以下の温度で成
膜したことになり、この結果、形成されるＰＺＴ膜１４
２は、図２（ａ）に示したように表面エネルギが小さく
なるような特定の結晶配向を有しており、その強誘電性
ドメインは結晶配向性によって自発分極方位は限定され
るが、限定される中で様々な方位をとり、残留分極値が
低くなることは前述の通りである。
【００３１】次いで、図５（ｃ）のように、前記ＰＺＴ
膜１４２上に上部電極１４３となるＩｒＯ2 をスパッタ
法により１００ｎｍの膜厚に形成する。しかる後、酸素
中で４７０℃、３０分の熱処理を行った。この熱処理の
温度は前述のようにＰＺＴ膜１４２の成膜温度の上限と
してのキュリー温度Ｔｃである４４０℃よりも高温であ
るため、図２（ｂ）に示したように常誘電相に相転移す
るために自発分極は消失するが、この相転移では原子と
イオンの拡散は伴わず、自発分極歪を除けば基本的な結
晶構造は変わらない。
膜１４２上に上部電極１４３となるＩｒＯ2 をスパッタ
法により１００ｎｍの膜厚に形成する。しかる後、酸素
中で４７０℃、３０分の熱処理を行った。この熱処理の
温度は前述のようにＰＺＴ膜１４２の成膜温度の上限と
してのキュリー温度Ｔｃである４４０℃よりも高温であ
るため、図２（ｂ）に示したように常誘電相に相転移す
るために自発分極は消失するが、この相転移では原子と
イオンの拡散は伴わず、自発分極歪を除けば基本的な結
晶構造は変わらない。
【００３２】その後、熱処理を終了して常温にまで冷却
すると、ＰＺＴ膜１４２の温度がキュリー温度Ｔｃ以下
になり、図２（ｃ）に示したように、常誘電相は強誘電
相へ相転移する。この際に発生する各強誘電性ドメイン
の構造や自発分極の向きは、熱処理前の状態には関係な
く冷却時の熱応力や空間電荷が作る内部電界などで決ま
る。ここではＰＺＴ膜は金属の下部電極と上部電極との
間に挟まれた状態にあるため、この内部電界や熱応力は
ＰＺＴ膜内でほぼ均一にかかるために、一様な歪や内部
電界を反映し、各ドメインの自発分極方位が揃うことに
なる。このようにＰＺＴ膜中のドメインの自発分極方式
が揃うと、外部電界に対する非対称性が無くなり分極反
転が一様に起こる。また、前記熱処理によりドメインの
一部を止めていた内部電界が減少するために、不活性な
ドメインが熱処理前より減少する。このような、反転の
対称性向上や不活性ドメインの減少が実効的な反転電荷
量の増加をもたらすことになる。
すると、ＰＺＴ膜１４２の温度がキュリー温度Ｔｃ以下
になり、図２（ｃ）に示したように、常誘電相は強誘電
相へ相転移する。この際に発生する各強誘電性ドメイン
の構造や自発分極の向きは、熱処理前の状態には関係な
く冷却時の熱応力や空間電荷が作る内部電界などで決ま
る。ここではＰＺＴ膜は金属の下部電極と上部電極との
間に挟まれた状態にあるため、この内部電界や熱応力は
ＰＺＴ膜内でほぼ均一にかかるために、一様な歪や内部
電界を反映し、各ドメインの自発分極方位が揃うことに
なる。このようにＰＺＴ膜中のドメインの自発分極方式
が揃うと、外部電界に対する非対称性が無くなり分極反
転が一様に起こる。また、前記熱処理によりドメインの
一部を止めていた内部電界が減少するために、不活性な
ドメインが熱処理前より減少する。このような、反転の
対称性向上や不活性ドメインの減少が実効的な反転電荷
量の増加をもたらすことになる。
【００３３】図１０はＰＺＴ膜１４２における残留分極
の熱処理温度依存性を示す図であり、熱処理温度がキュ
リー温度Ｔｃ（４４０℃）以下の場合には残留分極は低
いものであるが、キュリー温度Ｔｃよりも高くすること
により残留分極が増大されることが判る。
の熱処理温度依存性を示す図であり、熱処理温度がキュ
リー温度Ｔｃ（４４０℃）以下の場合には残留分極は低
いものであるが、キュリー温度Ｔｃよりも高くすること
により残留分極が増大されることが判る。
【００３４】さらに、ＰＺＴ膜１４２における内部電界
の減少はその方向以外の抗電圧を減少させることにな
る。また、下部電極１４１及び上部電極１４３が接した
状態で熱処理を行うことで、ＰＺＴ膜と各電極の界面で
の構造欠陥が減少し、絶縁破壊耐圧の向上も実現される
ことになる。図１１は前記熱処理温度がキュリー温度Ｔ
ｃ以下の場合（同図（ａ））とキュリー温度Ｔｃよりも
高い温度の場合（同図（ｂ））におけるＰＺＴ膜１４２
でのリーク電流特性を示しており、キュリー温度以下の
場合には＋８Ｖ以上で絶縁破壊が生じているのに対し、
キュリー温度よりも高い温度の場合には＋８Ｖ以上では
多少のリーク電流は存在するものの絶縁破壊が生じてい
ないことが判る。
の減少はその方向以外の抗電圧を減少させることにな
る。また、下部電極１４１及び上部電極１４３が接した
状態で熱処理を行うことで、ＰＺＴ膜と各電極の界面で
の構造欠陥が減少し、絶縁破壊耐圧の向上も実現される
ことになる。図１１は前記熱処理温度がキュリー温度Ｔ
ｃ以下の場合（同図（ａ））とキュリー温度Ｔｃよりも
高い温度の場合（同図（ｂ））におけるＰＺＴ膜１４２
でのリーク電流特性を示しており、キュリー温度以下の
場合には＋８Ｖ以上で絶縁破壊が生じているのに対し、
キュリー温度よりも高い温度の場合には＋８Ｖ以上では
多少のリーク電流は存在するものの絶縁破壊が生じてい
ないことが判る。
【００３５】しかる後、図５（ｄ）に示したように、フ
ォトリソグラフィ技術により所望のレジストパターンを
形成し、それをマスクにドライエッチングを行い、図４
に示した上部電極１４３、ＰＺＴ膜１４２及び下部電極
１４１を順次エッチングし、ＭＩＭ構造の強誘電体キャ
パシタ１４０が形成される。さらに、前記第１の製造方
法と同様の工程を行うことで、図３に示した回路におけ
る強誘電体キャパシタＦ０，Ｆ１を備えるシャドーＲＡ
Ｍが形成されることになり、特に強誘電体キャパシタＦ
０，Ｆ１では絶縁耐圧が高く、実効的な分極反転電荷量
を増大することが可能になる。
ォトリソグラフィ技術により所望のレジストパターンを
形成し、それをマスクにドライエッチングを行い、図４
に示した上部電極１４３、ＰＺＴ膜１４２及び下部電極
１４１を順次エッチングし、ＭＩＭ構造の強誘電体キャ
パシタ１４０が形成される。さらに、前記第１の製造方
法と同様の工程を行うことで、図３に示した回路におけ
る強誘電体キャパシタＦ０，Ｆ１を備えるシャドーＲＡ
Ｍが形成されることになり、特に強誘電体キャパシタＦ
０，Ｆ１では絶縁耐圧が高く、実効的な分極反転電荷量
を増大することが可能になる。
【００３６】なお、前記第１及び第２の製造方法では、
強誘電体キャパシタ１４０の上部電極１４３を形成した
直後に４５０℃以上、あるいはキュリー温度よりも高い
温度での熱処理を行っているが、この熱処理として次の
形態での熱処理を行うことも可能である。例えば、キュ
リー温度以下での成膜後にキュリー温度よりも高い温度
での熱処理を行う例をとると、第１は図１２（ａ）の工
程図に示すように、下部電極の形成工程（Ｓ２０１）、
ＰＺＴ膜の形成工程（Ｓ２０２）を経て、上部電極を形
成する工程（Ｓ２０３）の後、上部電極１４３、ＰＺＴ
膜１４２、下部電極１４１を所要のパターン、ここでは
矩形の島状に形成する工程（Ｓ２０５）を行い、この工
程により当該パターンの強誘電体キャパシタ１４０を形
成した後に熱処理の工程（Ｓ２０４）を行ってもよい。
また、第２は図１２（ｂ）の工程図に示すように、上部
電極を形成する工程（Ｓ２０３）の後、上部電極１４
３、ＰＺＴ膜１４２、下部電極１４１を所要のパターン
にエッチング形成して強誘電体キャパシタを所要のパタ
ーンに形成した工程（Ｓ２０５）の後、さらに当該強誘
電体キャパシタを覆う第４層間絶縁膜１１４を形成した
工程（Ｓ２０６）の後に熱処理の工程（Ｓ２０４）を行
ってもよい。第１の製造方法の場合には、工程Ｓ２０
２，Ｓ２０４をそれぞれ、「４５０℃以下で強誘電体膜
成膜」，「成膜時よりも高温で熱処理」と読み変えれば
よい。
強誘電体キャパシタ１４０の上部電極１４３を形成した
直後に４５０℃以上、あるいはキュリー温度よりも高い
温度での熱処理を行っているが、この熱処理として次の
形態での熱処理を行うことも可能である。例えば、キュ
リー温度以下での成膜後にキュリー温度よりも高い温度
での熱処理を行う例をとると、第１は図１２（ａ）の工
程図に示すように、下部電極の形成工程（Ｓ２０１）、
ＰＺＴ膜の形成工程（Ｓ２０２）を経て、上部電極を形
成する工程（Ｓ２０３）の後、上部電極１４３、ＰＺＴ
膜１４２、下部電極１４１を所要のパターン、ここでは
矩形の島状に形成する工程（Ｓ２０５）を行い、この工
程により当該パターンの強誘電体キャパシタ１４０を形
成した後に熱処理の工程（Ｓ２０４）を行ってもよい。
また、第２は図１２（ｂ）の工程図に示すように、上部
電極を形成する工程（Ｓ２０３）の後、上部電極１４
３、ＰＺＴ膜１４２、下部電極１４１を所要のパターン
にエッチング形成して強誘電体キャパシタを所要のパタ
ーンに形成した工程（Ｓ２０５）の後、さらに当該強誘
電体キャパシタを覆う第４層間絶縁膜１１４を形成した
工程（Ｓ２０６）の後に熱処理の工程（Ｓ２０４）を行
ってもよい。第１の製造方法の場合には、工程Ｓ２０
２，Ｓ２０４をそれぞれ、「４５０℃以下で強誘電体膜
成膜」，「成膜時よりも高温で熱処理」と読み変えれば
よい。
【００３７】また、図示は省略するが、さらに上層の配
線を形成した後に熱処理を行ってもよい。このように強
誘電体キャパシタを形成した後の任意の工程時に熱処理
を行うことで、強誘電体キャパシタを形成した後の工程
時に要求される種々の熱処理と同時に本発明にかかる熱
処理を行うことが可能になり、熱処理工程を削減する上
で有利になる。
線を形成した後に熱処理を行ってもよい。このように強
誘電体キャパシタを形成した後の任意の工程時に熱処理
を行うことで、強誘電体キャパシタを形成した後の工程
時に要求される種々の熱処理と同時に本発明にかかる熱
処理を行うことが可能になり、熱処理工程を削減する上
で有利になる。
【００３８】また、上部電極形成後の熱処理は、ＲＴＡ
（高速熱アニール）法によって行うようにしてもよい。
例えば、前記実施形態では４７０℃、３０分の熱処理を
行っているが、これに代えて５５０℃、３０秒のＲＴＡ
法により熱処理を行うようにしてもよい。このようにＲ
ＴＡ法の熱処理を行うことで、ＭＯＳトランジスタやそ
の他の配線層に対する熱によるダメージを緩和する一方
で、強誘電体キャパシタにおけるパルスヒステリシスを
改善することができる。図１３はその一例であり、同図
（ａ）はＲＴＡ法を適用しない場合、同図（ｂ）はＲＴ
Ａ法を適用して熱処理をした場合の各反転、非反転の分
極値を示すものであり、ＲＴＡ法では反転時と非反転時
の分極値の差が大きく、分極電荷反転量が増大し、しか
も反転特性の対称性のよい強誘電体キャパシタが得られ
ることが判る。
（高速熱アニール）法によって行うようにしてもよい。
例えば、前記実施形態では４７０℃、３０分の熱処理を
行っているが、これに代えて５５０℃、３０秒のＲＴＡ
法により熱処理を行うようにしてもよい。このようにＲ
ＴＡ法の熱処理を行うことで、ＭＯＳトランジスタやそ
の他の配線層に対する熱によるダメージを緩和する一方
で、強誘電体キャパシタにおけるパルスヒステリシスを
改善することができる。図１３はその一例であり、同図
（ａ）はＲＴＡ法を適用しない場合、同図（ｂ）はＲＴ
Ａ法を適用して熱処理をした場合の各反転、非反転の分
極値を示すものであり、ＲＴＡ法では反転時と非反転時
の分極値の差が大きく、分極電荷反転量が増大し、しか
も反転特性の対称性のよい強誘電体キャパシタが得られ
ることが判る。
【００３９】ここで、本発明における強誘電体膜の成膜
に際しては前記実施形態のＭＯＣＶＤ以外の成膜方法、
例えばＣＶＤ法、スパッタ法等を採用することも可能で
あるが、ＭＯＣＶＤ法を用いると他の成膜方法と比較し
て４５０℃以下、又はキュリー温度以下での配向性がよ
り良好なものとなる点で有利である。
に際しては前記実施形態のＭＯＣＶＤ以外の成膜方法、
例えばＣＶＤ法、スパッタ法等を採用することも可能で
あるが、ＭＯＣＶＤ法を用いると他の成膜方法と比較し
て４５０℃以下、又はキュリー温度以下での配向性がよ
り良好なものとなる点で有利である。
【００４０】なお、本発明における強誘電体膜は、前記
したＰＺＴ膜に限られるものではなく、化学式ＡＢＯ3
で表される強誘電体を主たる成分とするものであれば同
様に適用できる。ここで、ＡはＢａ，Ｓｒ，Ｐｂ，Ｃ
ａ，Ｌａ，Ｌｉ，Ｋのうち少なくとも１種以上、ＢはＺ
ｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍｎ，Ｆｅ，Ｚｎ，Ｗの
うち少なくとも１種以上である。このような強誘電体
は、ペロブスカイト型結晶構造の強誘電体膜として知ら
れたものである。
したＰＺＴ膜に限られるものではなく、化学式ＡＢＯ3
で表される強誘電体を主たる成分とするものであれば同
様に適用できる。ここで、ＡはＢａ，Ｓｒ，Ｐｂ，Ｃ
ａ，Ｌａ，Ｌｉ，Ｋのうち少なくとも１種以上、ＢはＺ
ｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｍｎ，Ｆｅ，Ｚｎ，Ｗの
うち少なくとも１種以上である。このような強誘電体
は、ペロブスカイト型結晶構造の強誘電体膜として知ら
れたものである。
【００４１】あるいは、化学式Ｂｉ2 Ｏ2 （Ａm-1 Ｂm
Ｏ3m+1）で表される強誘電体を主たる成分とするもので
あってもよい。ここで、ｍ＝１，２，３，４，５、Ａは
Ｂａ，Ｓｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉのうち少なくとも１
種以上、ＢはＮｂ，Ｔａ，Ｔｉ，Ｗのうち少なくとも１
種以上である。例えば、チタン酸ビスマスが適用可能で
ある。
Ｏ3m+1）で表される強誘電体を主たる成分とするもので
あってもよい。ここで、ｍ＝１，２，３，４，５、Ａは
Ｂａ，Ｓｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉのうち少なくとも１
種以上、ＢはＮｂ，Ｔａ，Ｔｉ，Ｗのうち少なくとも１
種以上である。例えば、チタン酸ビスマスが適用可能で
ある。
【００４２】また、前記強誘電体膜とでキャパシタを形
成するための下部電極及び上部電極としては、前記Ｐｔ
以外に、Ｒｕ，Ｉｒあるいはこれらの酸化物を主たる構
成成分とする材料を適用することも可能である。これら
材料を使用することで、より低い温度で強誘電体膜の結
晶成長が可能になる点で有利になる。特に、Ｒｕ，Ｉｒ
あるいはこれらの酸化物を上下電極として構成したキャ
パシタをメモリに用いた場合には、データ書換回数（寿
命）が延びることが知られている。また、Ｒｕやその酸
化物は化学的なドライエッチングが可能であるため、半
導体装置を高集積化する上で極めて有利なものとなる。
成するための下部電極及び上部電極としては、前記Ｐｔ
以外に、Ｒｕ，Ｉｒあるいはこれらの酸化物を主たる構
成成分とする材料を適用することも可能である。これら
材料を使用することで、より低い温度で強誘電体膜の結
晶成長が可能になる点で有利になる。特に、Ｒｕ，Ｉｒ
あるいはこれらの酸化物を上下電極として構成したキャ
パシタをメモリに用いた場合には、データ書換回数（寿
命）が延びることが知られている。また、Ｒｕやその酸
化物は化学的なドライエッチングが可能であるため、半
導体装置を高集積化する上で極めて有利なものとなる。
【００４３】なお、本発明は、前記実施形態のシャドー
ＲＡＭに用いられる強誘電体キャパシタを製造する方法
に限られるものではなく、強誘電体膜を誘電体とするＭ
ＩＭ構造のキャパシタであれば本発明を同様に適用でき
ることは言うまでもない。例えば、図１４（ａ）に回路
図を示すように１つのトランジスタＱ１１と１つの強誘
電体キャパシタＦ１１がワード線ＷＬ、ビット線ＢＬ、
プレート線ＰＬにそれぞれ接続された構成の所謂１Ｔ１
ＣのＦｅＲＡＭ（不揮発性強誘電体メモリ）の製造に適
用することが可能である。同様に図１４（ｂ）に回路図
を示すように、２つのトランジスタＱ２０，Ｑ２１と２
つの強誘電体キャパシタＦ２０，Ｆ２１がワード線Ｗ
Ｌ、ビット線ＢＬＮ，ＢＬＴ、プレート線ＰＬにそれぞ
れ接続された構成の所謂２Ｔ２ＣのＦｅＲＡＭの製造に
適用することも可能である。
ＲＡＭに用いられる強誘電体キャパシタを製造する方法
に限られるものではなく、強誘電体膜を誘電体とするＭ
ＩＭ構造のキャパシタであれば本発明を同様に適用でき
ることは言うまでもない。例えば、図１４（ａ）に回路
図を示すように１つのトランジスタＱ１１と１つの強誘
電体キャパシタＦ１１がワード線ＷＬ、ビット線ＢＬ、
プレート線ＰＬにそれぞれ接続された構成の所謂１Ｔ１
ＣのＦｅＲＡＭ（不揮発性強誘電体メモリ）の製造に適
用することが可能である。同様に図１４（ｂ）に回路図
を示すように、２つのトランジスタＱ２０，Ｑ２１と２
つの強誘電体キャパシタＦ２０，Ｆ２１がワード線Ｗ
Ｌ、ビット線ＢＬＮ，ＢＬＴ、プレート線ＰＬにそれぞ
れ接続された構成の所謂２Ｔ２ＣのＦｅＲＡＭの製造に
適用することも可能である。
【００４４】例えば、２Ｔ２ＣのＤＲＡＭの構造を図１
５の概略断面図に示す。なお、図４と等価な部分には同
一符号を付してある。シリコン基板１０１の表面上には
ゲート電極（ワード線）１０２が形成され、またシリコ
ン基板１０１の主面にソース・ドレイン領域１０３が形
成されて２つのＭＯＳトランジスタＱ２０，Ｑ２１が形
成される。前記ＭＯＳトランジスタＱ２０，２１を覆う
ようにシリコン酸化膜の第１層間絶縁膜１１１が形成さ
れ、かつこの第１層間絶縁膜１１１に前記ＭＯＳトラン
ジスタＱ２０，Ｑ２１のソース領域１０３に電気接続す
るためのコンタクトホールが開口され、このコンタクト
ホール内にタングステン等の導電材料を埋設してコンタ
クトプラグ１２１が形成される。そして、前記第１層間
絶縁膜１１１上に第１配線層１３１、第２層間絶縁膜１
１２、第２配線層１３２、第３層間絶縁膜１１３を順次
積層した多層配線構造が形成され、前記第１配線層１３
１でビット線ＢＬ，ＢＬＴが、前記第２配線層１３２で
電源ＶＣＣ線及びＧＮＤ線が形成される。前記第１配線
層１３１は前記コンタクトプラグ１２１により前記ＭＯ
Ｓトランジスタに電気接続される。また、前記電源ＶＣ
Ｃ線及びＧＮＤ線の第２配線層１３２は前記第２層間絶
縁膜１１２及び第１層間絶縁膜１１１にそれぞれ形成し
たコンタクトプラグ１２２，１２１を介して前記ＭＯＳ
トランジスタに電気接続される。さらに、前記最上層の
第３層間絶縁膜１１３上にＭＩＭ構造の強誘電体キャパ
シタ１４０（Ｆ２０，Ｆ２１）が形成され、下部電極１
４１は前記第３層間絶縁膜１１３及び第２層間絶縁膜１
１２に形成されたコンタクトプラグ１２３及び１２２に
より前記ソース領域１０３に接続される。また、強誘電
体キャパシタ１４０は第４層間絶縁膜１１４で覆われ、
この第４層間絶縁膜１１４に設けたコンタクトプラグ１
２４により第４層間絶縁膜１１４上に形成したプレート
線１３３に強誘電体キャパシタの上部電極１４３が接続
される。
５の概略断面図に示す。なお、図４と等価な部分には同
一符号を付してある。シリコン基板１０１の表面上には
ゲート電極（ワード線）１０２が形成され、またシリコ
ン基板１０１の主面にソース・ドレイン領域１０３が形
成されて２つのＭＯＳトランジスタＱ２０，Ｑ２１が形
成される。前記ＭＯＳトランジスタＱ２０，２１を覆う
ようにシリコン酸化膜の第１層間絶縁膜１１１が形成さ
れ、かつこの第１層間絶縁膜１１１に前記ＭＯＳトラン
ジスタＱ２０，Ｑ２１のソース領域１０３に電気接続す
るためのコンタクトホールが開口され、このコンタクト
ホール内にタングステン等の導電材料を埋設してコンタ
クトプラグ１２１が形成される。そして、前記第１層間
絶縁膜１１１上に第１配線層１３１、第２層間絶縁膜１
１２、第２配線層１３２、第３層間絶縁膜１１３を順次
積層した多層配線構造が形成され、前記第１配線層１３
１でビット線ＢＬ，ＢＬＴが、前記第２配線層１３２で
電源ＶＣＣ線及びＧＮＤ線が形成される。前記第１配線
層１３１は前記コンタクトプラグ１２１により前記ＭＯ
Ｓトランジスタに電気接続される。また、前記電源ＶＣ
Ｃ線及びＧＮＤ線の第２配線層１３２は前記第２層間絶
縁膜１１２及び第１層間絶縁膜１１１にそれぞれ形成し
たコンタクトプラグ１２２，１２１を介して前記ＭＯＳ
トランジスタに電気接続される。さらに、前記最上層の
第３層間絶縁膜１１３上にＭＩＭ構造の強誘電体キャパ
シタ１４０（Ｆ２０，Ｆ２１）が形成され、下部電極１
４１は前記第３層間絶縁膜１１３及び第２層間絶縁膜１
１２に形成されたコンタクトプラグ１２３及び１２２に
より前記ソース領域１０３に接続される。また、強誘電
体キャパシタ１４０は第４層間絶縁膜１１４で覆われ、
この第４層間絶縁膜１１４に設けたコンタクトプラグ１
２４により第４層間絶縁膜１１４上に形成したプレート
線１３３に強誘電体キャパシタの上部電極１４３が接続
される。
【００４５】
【発明の効果】以上説明したように本発明は、下部電極
上に強誘電体膜を４５０℃以下の温度、あるいはキュリ
ー温度以下の温度で成膜した上で、その上に上部電極を
形成し、しかる上で成膜温度よりも高い温度あるいはキ
ュリー温度より高い温度で熱処理してＭＩＭ構造の強誘
電体キャパシタを形成しているので、成膜した強誘電体
膜は特定の結晶配向を有し、この強誘電体膜を成膜温度
よりも高い温度あるいはキュリー温度よりも高い温度に
温度を上げて一旦常誘電相あるいはほぼそれに近い状態
とする処理を行うことにより、最終的に得られる強誘電
体膜は成膜時の基本的な結晶構造を変えることなく強誘
電相へ相転移されるため、一様な歪や内部電界を反映
し、各ドメインの自発分極方位が揃った強誘電体膜を得
ることができる。これにより、外部電界に対する非対称
性が無くなり分極反転が一様に起こるとともに、内部電
界が減少して不活性なドメインが熱処理前より減少し、
反転電荷量を増加し、かつ絶縁破壊耐圧の高い強誘電体
キャパシタを得ることが可能になる。
上に強誘電体膜を４５０℃以下の温度、あるいはキュリ
ー温度以下の温度で成膜した上で、その上に上部電極を
形成し、しかる上で成膜温度よりも高い温度あるいはキ
ュリー温度より高い温度で熱処理してＭＩＭ構造の強誘
電体キャパシタを形成しているので、成膜した強誘電体
膜は特定の結晶配向を有し、この強誘電体膜を成膜温度
よりも高い温度あるいはキュリー温度よりも高い温度に
温度を上げて一旦常誘電相あるいはほぼそれに近い状態
とする処理を行うことにより、最終的に得られる強誘電
体膜は成膜時の基本的な結晶構造を変えることなく強誘
電相へ相転移されるため、一様な歪や内部電界を反映
し、各ドメインの自発分極方位が揃った強誘電体膜を得
ることができる。これにより、外部電界に対する非対称
性が無くなり分極反転が一様に起こるとともに、内部電
界が減少して不活性なドメインが熱処理前より減少し、
反転電荷量を増加し、かつ絶縁破壊耐圧の高い強誘電体
キャパシタを得ることが可能になる。
【図１】本発明の製造方法の工程を示すフローチャート
である。
である。
【図２】本発明における強誘電体膜の結晶構造と分極方
向を模式的に示す図である。
向を模式的に示す図である。
【図３】強誘電体キャパシタを備えるシャドーＲＡＭの
一例の回路図である。
一例の回路図である。
【図４】図３のシャドーＲＡＭの概略構成を示す断面図
である。
である。
【図５】強誘電体キャパシタの製造工程を示す要部の断
面図である。
面図である。
【図６】本発明方法で成膜したＰＺＴ膜のＸ線回折図で
ある。
ある。
【図７】成膜温度と結晶の配向方向との相関を示す図で
ある。
ある。
【図８】成膜圧力と結晶の配向ピーク高さの相関を示す
図である。
図である。
【図９】ＰＺＴ膜の状態図である。
【図１０】熱処理温度と残留分極との相関を示す図であ
る。
る。
【図１１】熱処理温度とリーク電流との相関を示す図で
ある。
ある。
【図１２】本発明の製造方法の変形工程を示すフローチ
ャートである。
ャートである。
【図１３】ＲＴＡと反転効果との相関を示す図である。
【図１４】本発明が適用されるＦｅＲＡＭの回路図であ
る。
る。
【図１５】２Ｔ２ＣのＦｅＲＡＭの構造を示す断面図で
ある。
ある。
１０１ シリコン基板
１０２ ゲート電極
１０３ ソース・ドレイン領域
１１１〜１１５ 層間絶縁膜
１２１〜１２４ コンタクトプラグ
１３１〜１３３ 配線層
１４０ 強誘電体キャパシタ
１４１ 下部電極
１４２ 強誘電体膜（ＰＺＴ膜）
１４３ 上部電極
Ｑ０〜Ｑ５ ＭＯＳトランジスタ
Ｎ０，Ｎ１ 接続ノード
ＷＬ ワード線
ＢＬＮ，ＢＬＴ ビット線
Ｆ０，Ｆ１ 強誘電体キャパシタ
ＰＬ プレート線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年２月４日（２００３．２．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】また、特開２０００−２２３６６２号公報
に記載の技術（第２の従来技術）は、Ｐｔ（白金）／Ｔ
ｉ（チタン）／ＩｒＯ2 （酸化イリジウム）の積層下部
電極上にＰＺＴ層を形成し、さらにＡｕ（金）等の上部
電極を形成した後に、酸素雰囲気中で７００℃で１分間
の熱処理によりＰＺＴ膜の結晶化アニールを行ない、こ
の結晶化アニールによりＰＺＴ膜からなる強誘電体膜を
形成している。なお、この公報ではＰＺＴ層の結晶構造
について明確な記載はないが、ＰＺＴ膜を形成した後に
結晶化アニールを行っていることから推測すると、最初
に形成したＰＺＴ膜は非晶質あるいは強誘電性を発現し
ない結晶構造の層であると推測される。したがって、こ
の第２の従来技術は前記第２の常誘電体膜を形成し、そ
の後に強誘電体膜に転移させる方法に相当するものであ
ると考えられる。
に記載の技術（第２の従来技術）は、Ｐｔ（白金）／Ｔ
ｉ（チタン）／ＩｒＯ2 （酸化イリジウム）の積層下部
電極上にＰＺＴ層を形成し、さらにＡｕ（金）等の上部
電極を形成した後に、酸素雰囲気中で７００℃で１分間
の熱処理によりＰＺＴ膜の結晶化アニールを行ない、こ
の結晶化アニールによりＰＺＴ膜からなる強誘電体膜を
形成している。なお、この公報ではＰＺＴ層の結晶構造
について明確な記載はないが、ＰＺＴ膜を形成した後に
結晶化アニールを行っていることから推測すると、最初
に形成したＰＺＴ膜は非晶質あるいは強誘電性を発現し
ない結晶構造の層であると推測される。したがって、こ
の第２の従来技術は前記第２の常誘電体膜を形成し、そ
の後に強誘電体膜に転移させる方法に相当するものであ
ると考えられる。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K030 AA11 BA01 BA18 BA42 DA09
JA09 JA10 LA19
5F058 BA11 BC03 BF06 BH03 BJ10
5F083 BS27 FR01 FR02 FR03 JA13
JA15 JA36 JA38 JA39 JA40
JA43 MA06 MA16 MA18 MA19
PR21 PR33 PR34
Claims (15)
- 【請求項１】 下部電極を形成する工程と、前記下部電
極上に強誘電体膜を当該強誘電体膜のキュリー温度以下
の温度で形成する工程と、前記強誘電体膜上に上部電極
を形成する工程と、前記上部電極を形成した後に前記キ
ュリー温度よりも高い温度で熱処理する工程を含んで前
記下部電極、強誘電体膜、上部電極からなるキャパシタ
を形成する工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 下部電極を形成する工程と、前記下部電
極上に４５０℃以下でペロブスカイト構造に結晶化した
強誘電体膜を形成する工程と、前記強誘電体膜上に上部
電極を形成する工程と、前記上部電極を形成した後に前
記強誘電体膜の形成温度よりも高い温度で熱処理する工
程を含んで前記下部電極、強誘電体膜、上部電極からな
るキャパシタを形成する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項３】 前記強誘電体膜の形成工程が有機金属材
料ガスを用いた気相成長法（ＭＯＣＶＤ法）であること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記強誘電体膜の形成工程が有機金属材
料ガスを用いた気相成長法（ＭＯＣＶＤ法）であり、成
長時の圧力が１３３０ｍＰａ（ミリパスカル）以下であ
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項５】 前記強誘電体膜の形成工程では前記下部
電極の表面に初期核を形成する工程を含み、前記初期核
上に前記初期核の形成工程と異なる成膜条件で前記強誘
電体膜を形成することを特徴とする請求項１ないし４の
いずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記強誘電体膜の形成工程では前記下部
電極上にＰｂあるいはＢｉ有機金属原料ガスを単独又は
酸化ガスと共に供給する工程を含み、その後に前記初期
核の形成又は前記強誘電体膜の形成を行うことを特徴と
する請求項１ないし５のいずれかに記載の半導体装置の
製造方法。 - 【請求項７】 前記初期核を３５０℃〜４５０℃の温度
で形成し、前記強誘電体膜をそれ以上の温度で行うこと
を特徴とする請求項５又は６に記載の半導体装置の製造
方法。 - 【請求項８】 前記上部電極を形成した後に、前記上部
電極ないしは前記強誘電体膜及び下部電極を所要のパタ
ーンに形成する工程を含み、このパターンを形成する工
程の前に前記熱処理の工程を行うことを特徴とする請求
項１ないし７のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】 前記上部電極を形成した後に、前記上部
電極ないしは前記強誘電体膜及び下部電極を所要のパタ
ーンに形成する工程を含み、このパターンを形成する工
程の後に前記熱処理の工程を行うことを特徴とする請求
項１ないし７のいずれかに記載の半導体装置の製造方
法。 - 【請求項１０】 前記上部電極を所要のパターンに形成
した後に、少なくとも前記上部電極を覆うカバー膜を形
成する工程を含み、このカバー膜の形成工程の後に前記
熱処理の工程を行うことを特徴とする請求項１ないし７
のいずれかに記載の半導体装置の製造方法。 - 【請求項１１】 前記熱処理をＲＴＡ法（急速加熱アニ
ール法）で行うことを特徴とする請求項１ないし１０の
いずれかに記載の半導体装置の製造方法。 - 【請求項１２】 前記強誘電体膜が、化学式ＡＢＯ3
〔ＡはＢａ，Ｓｒ，Ｐｂ，Ｃａ，Ｌａ，Ｌｉ，Ｋのうち
少なくとも１種以上、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍ
ｇ，Ｍｎ，Ｆｅ，Ｚｎ，Ｗのうち少なくとも１種以上〕
で表される強誘電体を主たる成分とすることを特徴とす
る請求項１ないし１１のいずれかに記載の半導体装置の
製造方法。 - 【請求項１３】 前記強誘電体膜が化学式Ｂｉ2 Ｏ2
（Ａm-1 Ｂm Ｏ3m+1）〔ｍ＝１，２，３，４，５、Ａは
Ｂａ，Ｓｒ，Ｐｂ，Ｃａ，Ｋ，Ｂｉのうち少なくとも１
種以上、ＢはＮｂ，Ｔａ，Ｔｉ，Ｗのうち少なくとも１
種以上〕で表される強誘電体を主たる成分とすることを
特徴とする請求項１ないし１１のいずれかに記載の半導
体装置の製造方法。 - 【請求項１４】 前記初期核がチタン酸鉛あるいはチタ
ン酸ビスマスであることを特徴とする請求項１ないし１
３のいずれかに記載の半導体装置の製造方法。 - 【請求項１５】 前記下部電極及び上部電極がＲｕ，Ｉ
ｒあるいはこれらの酸化物、ないしはＰｔを主たる構成
成分とする材料であることを特徴とする請求項１ないし
１４のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053066A JP2003258202A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
| EP03004466A EP1341219A2 (en) | 2002-02-28 | 2003-02-27 | Method of fabricating semiconductor device |
| US10/373,861 US20030162394A1 (en) | 2002-02-28 | 2003-02-27 | Method of fabricating semiconductor device |
| CN03106682A CN1447416A (zh) | 2002-02-28 | 2003-02-28 | 半导体器件的制造方法 |
| KR10-2003-0012880A KR20030071586A (ko) | 2002-02-28 | 2003-02-28 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053066A JP2003258202A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258202A true JP2003258202A (ja) | 2003-09-12 |
Family
ID=27678542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053066A Pending JP2003258202A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030162394A1 (ja) |
| EP (1) | EP1341219A2 (ja) |
| JP (1) | JP2003258202A (ja) |
| KR (1) | KR20030071586A (ja) |
| CN (1) | CN1447416A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165128A (ja) * | 2004-12-03 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012256858A (ja) * | 2011-04-22 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶素子及び記憶装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3849783B2 (ja) * | 2003-03-27 | 2006-11-22 | セイコーエプソン株式会社 | 強誘電体層の製造方法 |
| US20050145908A1 (en) * | 2003-12-30 | 2005-07-07 | Moise Theodore S.Iv | High polarization ferroelectric capacitors for integrated circuits |
| KR20100079081A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 엠아이엠 커패시터 및 그의 제조 방법 |
| US8350444B2 (en) | 2009-05-14 | 2013-01-08 | The Neothermal Energy Company | Method and apparatus for conversion of heat to electrical energy using polarizable materials and an internally generated poling field |
| US8946538B2 (en) | 2009-05-14 | 2015-02-03 | The Neothermal Energy Company | Method and apparatus for generating electricity by thermally cycling an electrically polarizable material using heat from condensers |
| US9166139B2 (en) | 2009-05-14 | 2015-10-20 | The Neothermal Energy Company | Method for thermally cycling an object including a polarizable material |
| US8344585B2 (en) | 2009-05-14 | 2013-01-01 | The Neothermal Energy Company | Method and apparatus for conversion of heat to electrical energy using a new thermodynamic cycle |
| US8035274B2 (en) * | 2009-05-14 | 2011-10-11 | The Neothermal Energy Company | Apparatus and method for ferroelectric conversion of heat to electrical energy |
| WO2011052354A1 (ja) * | 2009-10-27 | 2011-05-05 | キヤノンアネルバ株式会社 | 不揮発性記憶素子およびその製造方法 |
| EP2622729B1 (en) | 2010-09-29 | 2018-10-10 | The Neothermal Energy Company | Method and apparatus for generating electricity by thermally cycling an electrically polarizable material using heat from various sources and a vehicle comprising the apparatus |
| JP5828570B2 (ja) * | 2012-06-05 | 2015-12-09 | 国立研究開発法人産業技術総合研究所 | 半導体強誘電体記憶トランジスタおよびその製造方法 |
| CN103578929B (zh) * | 2013-10-30 | 2016-06-08 | 东华大学 | 一种计算机用Al/Zn0.83Li0.17O/p-Si MFS结构信息存储电容器的制备方法 |
| CN106575622B (zh) | 2014-09-09 | 2018-12-04 | 沙特基础全球技术有限公司 | 使用两步温度处理来制造薄膜铁电装置的方法 |
| JP2017034527A (ja) * | 2015-08-04 | 2017-02-09 | セイコーエプソン株式会社 | 圧電素子、プローブ、超音波測定装置、電子機器、分極処理方法、及び、初期化装置 |
| CN107326443B (zh) * | 2017-06-05 | 2019-10-11 | 西安交通大学 | 一种非线性光学材料弛豫铁电单晶单畴化的方法 |
| US10741678B2 (en) * | 2017-10-30 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20230186979A1 (en) * | 2021-12-13 | 2023-06-15 | Ncku Research And Development Foundation | Recognition system and sram cell thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| JP3891603B2 (ja) * | 1995-12-27 | 2007-03-14 | シャープ株式会社 | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 |
| JPH09232532A (ja) * | 1996-02-22 | 1997-09-05 | Toshiba Corp | 強誘電体メモリの製造方法 |
| JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JPH11274415A (ja) * | 1998-01-08 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 容量素子の製造方法および半導体装置の製造方法 |
| JP2000091531A (ja) * | 1998-09-11 | 2000-03-31 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| KR100474589B1 (ko) * | 1998-12-29 | 2005-06-21 | 주식회사 하이닉스반도체 | 캐패시터제조방법 |
| JP2001139313A (ja) * | 1999-11-11 | 2001-05-22 | Nec Corp | 酸化物膜の製造方法と強誘電体メモリの製造方法 |
| KR20010061172A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 강유전체 캐패시터 제조 방법 |
| JP2001217397A (ja) * | 2000-02-02 | 2001-08-10 | Nec Corp | 半導体装置とその製造方法 |
| JP4573009B2 (ja) * | 2000-08-09 | 2010-11-04 | 日本電気株式会社 | 金属酸化物誘電体膜の気相成長方法 |
-
2002
- 2002-02-28 JP JP2002053066A patent/JP2003258202A/ja active Pending
-
2003
- 2003-02-27 EP EP03004466A patent/EP1341219A2/en not_active Withdrawn
- 2003-02-27 US US10/373,861 patent/US20030162394A1/en not_active Abandoned
- 2003-02-28 CN CN03106682A patent/CN1447416A/zh active Pending
- 2003-02-28 KR KR10-2003-0012880A patent/KR20030071586A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165128A (ja) * | 2004-12-03 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7892916B2 (en) | 2004-12-03 | 2011-02-22 | Fujitsu Semiconductor Limited | Semiconductor device and fabricating method thereof |
| JP2012256858A (ja) * | 2011-04-22 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶素子及び記憶装置 |
| US10079053B2 (en) | 2011-04-22 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030071586A (ko) | 2003-09-03 |
| EP1341219A2 (en) | 2003-09-03 |
| US20030162394A1 (en) | 2003-08-28 |
| CN1447416A (zh) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP2003258202A (ja) | 半導体装置の製造方法 | |
| KR100737636B1 (ko) | 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치 | |
| JP2004214569A (ja) | 強誘電体キャパシタ及びその製造方法、並びに半導体装置 | |
| US6922351B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
| JP2000208725A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPWO2007116442A1 (ja) | 半導体装置及びその製造方法 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| EP0747938A2 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| JP2002151656A (ja) | 半導体装置及びその製造方法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US7074624B2 (en) | Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory | |
| JP3641142B2 (ja) | 強誘電体メモリ | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JP2009105223A (ja) | 半導体装置及びその製造方法 | |
| JP2001139313A (ja) | 酸化物膜の製造方法と強誘電体メモリの製造方法 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2004207628A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3722272B2 (ja) | 強誘電体メモリ素子 | |
| JP2010157748A (ja) | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| JP2002110935A (ja) | 薄膜キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |