JP3849783B2 - 強誘電体層の製造方法 - Google Patents
強誘電体層の製造方法 Download PDFInfo
- Publication number
- JP3849783B2 JP3849783B2 JP2003088219A JP2003088219A JP3849783B2 JP 3849783 B2 JP3849783 B2 JP 3849783B2 JP 2003088219 A JP2003088219 A JP 2003088219A JP 2003088219 A JP2003088219 A JP 2003088219A JP 3849783 B2 JP3849783 B2 JP 3849783B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- ferroelectric layer
- layer
- space charge
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 230000007547 defect Effects 0.000 claims description 35
- 239000013078 crystal Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 238000002425 crystallisation Methods 0.000 claims description 9
- 230000008025 crystallization Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 25
- 239000002994 raw material Substances 0.000 description 18
- 239000007788 liquid Substances 0.000 description 16
- 238000000576 coating method Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000010287 polarization Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011734 sodium Substances 0.000 description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体層の製造方法に関し、特に、非破壊読出しに適した強誘電体層の製造方法に関する。
【０００２】
【背景技術】
現在、ＩＣメモリとして強誘電体メモリが提案されている。強誘電体メモリは、強誘電体層を１対の電極で挟んで構成されるメモリである。強誘電体膜は、図１の実線に示すようなヒステリシス特性を有し、自発分極によりデータを保持するものである。強誘電体メモリの動作方法の一例を以下に説明する。
【０００３】
たとえば、正の残留分極値（図１のＡ）を”１”とし、負の残留分極値（図１のＢ）を”０”と定義する。正の読み出し電圧を印加したとき、メモリセルにデータ”０”が書きこまれている場合、負の分極状態から正の分極状態へと反転するが、メモリセルにデータ”１”が書きこまれている場合は分極状態の反転は起こらない。そして、それぞれの状態に対応した電荷量が検出され、”０”もしくは”１”が判別される。上述の動作方法では、読み出し電圧の印加により反転してしまった強誘電体膜を元の分極状態に戻すために、再書込み電圧を印加する必要がある。
【０００４】
近年、他の強誘電体メモリの動作方法として、以下の「非破壊読出し法」が提案されている。「非破壊読出し法」では、図１の実線が示すヒステリシス特性のＡおよびＢにおいて、微小電圧を印加したときのＡおよびＢの傾きの差、すなわちＡおよびＢにおける容量の差を利用して読出しが行われる（参考技術文献１参照）。この方法によれば、読出しの際の電圧印加により一方の分極状態から他方の分極状態へ変化してしまった強誘電体キャパシタを、もとの分極状態へ回復させるための再書込み電圧を印加する必要がない。しかしながら、一般的にヒステリシス特性のＡおよびＢにおける傾きの差は小さい。したがって、この方法による強誘電体メモリの読み出しマージンを上げるためにはヒステリシス特性のＡおよびＢにおける傾きの差、すなわち容量の差をできる限り大きくする必要がある。
【０００５】
【参考技術文献１】
Ｉｎｔｅｇｒａｔｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，２００１，Ｖｏｌ．４０，ｐｐ．４１−４５
【０００６】
【発明が解決しようとする課題】
本発明の目的は、このような非破壊読出し法に適した、ヒステリシス特性のＡおよびＢにおける傾きの差が大きい強誘電体層およびその製造方法を提供することにある。また、本発明の他の目的は、上述の強誘電体層を用いた強誘電体キャパシタならびに強誘電体メモリを提供することにある。
【０００７】
【課題を解決するための手段】
（１）本発明の強誘電体層は、空間電荷を含む強誘電体層であって、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部の少なくとも一方に空間電荷の濃度のピークを有する。そのため、強誘電体層において、その上部もしくは下部の空間電荷の濃度ピークを有する層から、他の層方向への内部バイアス電界が生じさせることができる。その結果、図１の破線のヒステリシス特性に示されるように、電圧軸に対して正もしくは負の方向にシフトしたヒステリシス特性を有する強誘電体層を提供することができる。
【０００８】
本発明の強誘電体層において、前記強誘電体層は、前記上部および前記下部に空間電荷の濃度のピークを有し、前記上部の空間電荷と、前記下部の空間電荷の極性は異なることができる。この態様によれば、強誘電体層は、その上部および下部の層に極性の異なる空間電荷の濃度ピークを有する。そのため、より強度の大きい内部バイアス電界が生じた強誘電体層を得ることができる。その結果、図１の破線のヒステリシス特性に示されるように、電圧軸に対して正もしくは負の方向によりシフトしたヒステリシス特性を有する強誘電体層を提供することができる。
【０００９】
（２）本発明の強誘電体層の製造方法は、空間電荷を含む強誘電体層の製造方法であって、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部の少なくとも一方に結晶欠陥を生じさせることにより形成される。本発明の製造方法によれば、強誘電体層の膜厚方向に対して上部もしくは下部に結晶欠陥を発生させることで、上部もしくは下部に空間電荷の濃度ピークを有する強誘電体層を製造することができる。
【００１０】
さらに、本発明の強誘電体層の製造方法において、前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部に結晶欠陥を生じさせることにより形成され、前記上部の空間電荷と、前記下部の空間電荷の極性は異なることができる。この態様によれば、強誘電体層の膜厚に対して上部および下部に結晶欠陥を意図的に形成することで、強誘電体層の上部および下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１１】
（３）本発明の強誘電体層の製造方法は、結晶欠陥を発生させることにより生じた空間電荷を含む第１強誘電体部を形成し、前記第１強誘電体部の上方に第２強誘電体部を形成すること、を含む。本発明の強誘電体層の製造方法によれば、空間電荷を含む第１強誘電体部と、通常の組成で構成される第２強誘電体部とを積層することで、膜厚方向に対して上部もしくは下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１２】
さらに、本発明の強誘電体層の製造方法において、前記第２強誘電体部の上方に結晶欠陥を発生させることにより生じた空間電荷を含む第３強誘電体部を形成し、
前記第１強誘電体部の空間電荷と、前記第３強誘電体部の空間電荷の極性とは異なることができる。この態様によれば、強誘電体層は、第１〜第３強誘電体部を積層して構成され、第１および第３強誘電体部には、極性の異なる空間電荷が含まれている。そのため、膜厚方向に対して上部および下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１３】
本発明の強誘電体層の製造方法は、さらに下記の態様をとることができる。
【００１４】
（Ａ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、前記強誘電体層の化学両論組成の一部を欠損させることにより形成されることができる。この態様では、たとえば、強誘電体層の組成物のうち所定の組成の割合を低下させた原料液を用いて強誘電体層を形成することにより意図的に結晶欠陥を生じさせることができる。その結果、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１５】
（Ｂ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、酸素分圧を制御した結晶化熱処理を行なうことにより形成されることができる。この態様では、たとえば、強誘電体材料を含む原料液を用いて塗布膜を形成した後に、酸素分圧が制御された結晶化が行なうことにより、強誘電体層に意図的に酸素欠陥を生じさせることができる。その結果、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１６】
（Ｃ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、不純物を導入することにより形成されることができる。そのため、所望の位置に空間電荷を発生させることができ、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１７】
本発明の強誘電体キャパシタは、前述の強誘電体層を含んで構成される。
【００１８】
本発明の強誘電体メモリは、前述の強誘電体キャパシタを含んで構成される。本発明の強誘電体メモリは、意図的に空間電荷を膜厚方向に分布させた強誘電体層を有する強誘電体キャパシタを含んで構成されている。このような強誘電体層は、図１の破線に示すヒステリシス特性のように、電圧軸に対して、正もしくは負の方向にシフトしているため、微小電圧を印加したときのＡ’およびＢ’での傾きの差がより大きくなっている。そのため、本発明の強誘電体メモリでは、”０”もしくは”１”の判別が行ないやすく、信頼性の高い強誘電体メモリを提供することができる。また、読出し時に印加した電圧により強誘電体層の分極が反転させれらることもないため、分極状態を回復するための電圧を再度印加する必要もなく、強誘電体層の劣化を防止することができる。
【００１９】
【発明の実施の形態】
１．強誘電体キャパシタ
第１の実施の形態では、本発明の強誘電体層を有する強誘電体キャパシタＣ１００について図２（Ａ），（Ｂ）を参照しながら説明する。図２（Ａ）は、第１の実施の形態の強誘電体キャパシタＣ１００の断面図を模式的に示す図である。図２（Ｂ）は、強誘電体層の膜厚に対する空間電荷の分布を示す図である。
【００２０】
本実施の形態にかかる強誘電体キャパシタＣ１００は、図２（Ａ）に示すように、基体１０の上に形成されている。ここで、基体１０とは、トランジスタ形成領域などを含んで構成される。強誘電体キャパシタＣ１００は、第１電極（下部電極）２０、強誘電体層３０および第２電極（上部電極）２２が順次積層されて構成されている。強誘電体層３０は、図２（Ｂ）に示すように、膜厚に対して下部の層に、すなわち第１電極２０側の層に、負の空間電荷の濃度のピークを有している。なお、本実施の形態では、強誘電体層３０の下部に負の空間電荷の濃度ピークを有する場合について説明するが、空間電荷の濃度ピークは上部に設けられていてもよく、空間電荷の極性は正でもよい。
【００２１】
上述の強誘電体層３０の具体的な態様の一例として、下記の態様をとることができる。たとえば、強誘電体層３０を第１強誘電体部３２と第２強誘電体部３４とを積層して構成する。そして、第１強誘電体部３２は、第２強誘電体部３４より負の極性の空間電荷が多い膜で形成される。このような態様をとることにより強誘電体層３０は、図２（Ｂ）に示すような空間電荷の濃度ピークを有することとなる。その結果、強誘電体層３０では、膜厚に対して上部から下部の方向に向かう内部バイアス電界を生じさせることができる。
【００２２】
本実施の形態の強誘電体キャパシタＣ１００によれば、強誘電体層３０は、膜厚方向に対して下部（第１電極２０側）に空間電荷の濃度のピークを有している。そのため、強誘電体層３０の上部から下部方向への内部バイアス電界が生じさせることができる。その結果、強誘電体層３０のヒステリシス特性を電圧軸に対してシフトさせることができる。
【００２３】
なお、本実施の形態では、強誘電体層３０は、空間電荷の濃度が異なる２層の強誘電体部を積層することによって得られる場合について説明したが、本発明はこれに限定されない。すなわち、強誘電体層３０の上部もしくは下部に空間電荷の濃度ピークを有しておればよく、たとえば、２層以上の濃度が異なる強誘電体部を積層することができる。
【００２４】
（変形例）
上述の実施の形態では、膜厚方向に対して下部にのみ空間電荷の濃度ピークを有する強誘電体層３０について説明した。変形例では、膜厚方向に対して上部および下部に極性の異なる空間電荷の濃度ピーク有する強誘電体層３０を含む強誘電体キャパシタＣ１１０について図３（Ａ），（Ｂ）を参照しながら説明する。図３（Ａ）は、変形例にかかる強誘電体キャパシタＣ１１０の断面図を模式的に示す図である。図３（Ｂ）は、強誘電体層３０の膜厚に対する空間電荷の分布を示す図である。なお、本変形例では、強誘電体層３０の上部に正の空間電荷、その下部には、負の空間電荷の濃度ピークがある場合について説明するが、これに限定されない。
【００２５】
変形例にかかる強誘電体キャパシタＣ１１０は、図３（Ａ）に示すように、第１電極２０，強誘電体層３０，第２電極２２とが積層して構成されている。強誘電体層３０は、図３（Ｂ）に示すように、膜厚に対して上部および下部に、すなわち、第１電極２０および第２電極２２の側の層に極性の異なる空間電荷の濃度ピークを有する膜が形成されている。このような強誘電体層３０の具体的な態様の一例としては、下記の態様を挙げることができる。たとえば、図３（Ａ）に示すように、強誘電体層３０を第１〜第３強誘電体部３２，３４，３６を積層して構成する。第１強誘電体部３２および第３強誘電体部３６は、第２強誘電体部３４と比して多く空間電荷を含んでいる。また、第１強誘電体部３２と、第３強誘電体部３６とでは、極性の異なる空間電荷が含まれている。このような態様をとることにより、強誘電体層３０は、図３（Ｂ）に示すような空間電荷の濃度ピークを有することとなる。
【００２６】
２．強誘電体キャパシタの製造方法
次に、図２（Ａ）に示す強誘電体キャパシタＣ１００の製造方法について説明する。以下の実施の形態では、強誘電体層３０としてＰＺＴ層を形成する場合について説明する。
【００２７】
（１）まず、基体１０の上に第１電極２０を形成する。第１電極２０の形成方法は、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、ＭＯＣＶＤなどを用いることができる。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。第１電極２０の材質は、特に限定されず、たとえばＩｒ，ＩｒＯｘ，Ｐｔ，Ｒｕ，ＲｕＯｘ，ＳｒＲｕＯｘ，ＬａＳｒＣｏＯｘである。
【００２８】
（２）次に、強誘電体層３０の形成を行なう。まず、第１電極２０の上に第１原料液を用いて溶液塗布法により塗布膜を形成する。第１原料液は、結晶欠陥が生じやすい組成からなる溶液を用いる。すなわち、意図的に結晶欠陥を生じさせることにより空間電荷を多く含む第１強誘電体部３２を形成する。たとえば、本実施の形態では、ＰＺＴに含まれるＰｂの割合が化学量論組成と一致するように調整された原料液を用いる。通常、結晶欠陥のないＰＺＴ層を形成したい場合には、後に行なわれる結晶化のための加熱工程などでＰｂが欠損されるためにＰｂが化学両論組成よりも過剰に含まれている原料液を用いる。しかし、本実施の形態では、化学両論組成分のＰｂが含まれた原料液を用いているため、後に行なわれる結晶化のための加熱工程などでＰｂが欠損され結晶欠陥を意図的に生じさせることができる。ついで、このように調製された塗布膜を仮焼成、結晶化のための加熱を行ない第１強誘電体部３２が形成される。この場合、ＰＺＴの化学式は（Ｐｂ２＋□）（Ｚｒ４＋Ｔｉ４＋）Ｏ３ ２−（□は空位を示す）になり、鉛欠陥は−１価の実効電荷を有することとなる。
【００２９】
（３）次に、第１強誘電体部３２の上に、第２強誘電体部３４を形成する。具体的には、第２原料液を用いて溶液塗布法により第１強誘電体部３２の上に塗布膜を形成する。第２原料液は、本実施の形態では、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調製されたものに、Ｐｂがモル比で１０％過剰となるようにＰｂを添加したものを用いることができる。ついで塗布膜に結晶化のための加熱を行なことにより、第２強誘電体部３４が形成される。このようにして強誘電体層３０が形成される。
【００３０】
（４）次に、第２強誘電体部３４の上に第２電極２２を形成する。第２電極２２は、第１電極２０と同様にして形成することができる。以上の工程により、本実施の形態にかかる強誘電体キャパシタＣ１００が形成される。
【００３１】
本実施の形態の強誘電体キャパシタＣ１００の製造方法によれば、強誘電体層３０は、組成比が異なる原料液を用いて複数回形成されている。たとえば、本実施の形態では、第１原料液は、Ｐｂの含有量が第２原料液のＰｂの含有量に比して少ない原料液を用いている。そのため、第１原料液を用いて形成される第１強誘電体部３２は、第２原料液を用いて形成される第２強誘電体部３４と比して、−１価の負の実効電荷を有する。Ｐｂ欠損が多く発生している膜が形成される。すなわち、その膜厚に対して下部の層（第１電極２０側の層）に負の空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。そのため、強誘電体層３０では、上部から下部方向（第２電極２２側から第１電極２０側方向）の内部バイアス電界が生じさせることができる。その結果、上述の背景技術の欄で述べたような非破壊読出し法に適した強誘電体層３０を提供することができる。
【００３２】
なお、本実施の形態では、欠陥の含まれている層を強誘電体層３０の上部および下部に形成して、意図的に空間電荷の濃度ピークを設ける場合について説明したが、本発明は、これに限定されない。たとえば、欠陥の割合が異なる層を２層以上の複数層形成してもよい。
【００３３】
（変形例）
変形例として図３（Ａ）に示す強誘電体キャパシタＣ１１０の製造方法について説明する。本変形例では、強誘電体層３０の膜厚方向に対して上部および下部に極性の異なる空間電荷の濃度ピークを有する強誘電体層３０を形成する場合について説明する。
【００３４】
まず、上述の実施の形態の工程（１）、（２）、（３）を行ない、第１電極２０、第１および第２強誘電体部３２，３４を形成する。ついで、第２強誘電体部３４の上に第３強誘電体部３６を形成する。第３強誘電体部３６としては、意図的に酸素欠陥を生じさせた膜を形成する。具体的には、まず、上述の製造方法でも用いた第２原料液を用いて、第２強誘電体部３４の上に塗布膜（図示せず）を形成する。ついで、塗布膜を結晶化するために加熱を行なった。この結晶化を行なうときに酸素分圧を下げて行なうことにより、意図的に酸素欠損を生じさせた第３強誘電体部３６を形成することができる。このとき、酸素分圧は、０．０２ＭＰａ以下であることが好ましい。このようにして、強誘電体層３０が形成される。このようにして、強誘電体キャパシタＣ１１０が形成される。この場合、第３強誘電体部３６のＰＺＴの化学式はＰｂ２＋（Ｚｒ４＋Ｔｉ４＋）（Ｏ２−□）３になり、酸素欠陥は＋１価の実効電荷を有することとなる。
【００３５】
その後、上述の実施の形態の工程（４）を行ない、第２電極２２を形成する。
【００３６】
本変形例にかかる製造方法によれば、鉛欠損を意図的に生じさせた第１強誘電体部３２が第１電極２０の側に形成され、酸素欠損を意図的に生じさせた第２強誘電体部３４が第２電極２２の側に形成された強誘電体層３０を形成することができる。すなわち、強誘電体層３０は、その膜厚方向に対して下部の層に負の空間電荷の濃度ピークを有し、上部の層に正の空間電荷の濃度ピークを有することができる。その結果、強誘電体層３０において、上部（第２電極２２側）から下部（第１電極２０側）に内部バイアス電界が生じさせることができ、図１の破線のヒステリシス特性に参照されるように、電圧軸に対して左方向にシフトした強誘電体層３０を有する強誘電体キャパシタを形成することができる。
【００３７】
本実施の形態では、強誘電体層３０としてはＰＺＴを用いる場合について説明したが、他の強誘電体材料でも同様にして強誘電体層３０の膜厚の上部および下部に空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。
【００３８】
また、本実施の形態では、塗布膜の原料液を適宜調整することや、結晶化の酸素分圧を適宜調整することにより、第１強誘電体部３２または第３強誘電体部３６に意図的に鉛欠陥や酸素欠陥などの結晶欠陥を作り出しているが、不純物が混合した原料液を用いる方法によっても、意図的に結晶欠陥を形成することができる。すなわち、第１強誘電体部３２または第３強誘電体部３６に不純物を添加して意図的に結晶欠陥を発生させ、第１強誘電体部３２または第３強誘電体部３６に空間電荷を生じさせる。不純物の添加方法としては、公知のドーピング法を用いることができる。用いることができる不純物については、下記の表１にその一例を示す。
【００３９】
【表１】
たとえば、強誘電体層３０が、ＰＺＴ層である場合、正の実効電荷を生じさせることができる不純物として、ニオブなどの５価の元素を導入する。この場合のＰＺＴの化学式は、Ｐｂ２＋（Ｚｒ４＋Ｔｉ４＋Ｘ５＋）Ｏ２− ３（Ｘ＝Ｎｂ）となり、ニオブは＋１価の実効電荷を有することとなる。また、ランタンなどの３価の元素を導入した場合、ＰＺＴの化学式は（Ｐｂ２＋Ｘ３＋）（Ｚｒ４＋Ｔｉ４＋）Ｏ３ ２−（Ｘ＝Ｌａ）になり、ランタンは＋１価の実効電荷を有することとなる。一方、負の実効電荷を生じさせることができる不純物として、鉄などの３価の元素を導入する。この場合のＰＺＴの化学式は、Ｐｂ２＋（Ｚｒ４＋Ｔｉ４＋Ｘ３＋）Ｏ２− ３（Ｘ＝Ｆｅ）となり、鉄は−１価の実効電荷を有することとなる。また、ナトリウムなどの１価の元素を導入した場合、ＰＺＴの化学式は（Ｐｂ２＋Ｘ１＋）（Ｚｒ４＋Ｔｉ４＋）Ｏ３ ２−（Ｘ＝Ｎａ）になり、ナトリウムは−１価の実効電荷を有することとなる。
【００４０】
たとえば、強誘電体層３０がＳＢＴ層である場合、正の実効電荷を生じさせることができる不純物として、タングステンなどの６価の元素を導入する。この場合のＳＢＴ膜の化学式は、（Ｂｉ２ ３＋Ｏ２ ２−）２＋（Ｓｒ２＋（Ｔａ５＋Ｘ４＋）２Ｏ７ ２−（Ｘ＝Ｎｉ）となり、タングステンは＋１価の実効電荷を有することとなる。また、ランタンなどの３価の元素を導入した場合、ＳＢＴの化学式は（Ｂｉ２ ３＋Ｏ２ ２−）２＋（（Ｓｒ２＋Ｘ３＋）Ｔａ２ ５＋Ｏ７ ２−）２−になり、ランタンは＋１価の一方、負の実効電荷を生じさせることができる不純物として、などの５価の元素を導入する。この場合のＳＢＴ膜の化学式は、（Ｂｉ２ ３＋Ｏ２ ２−）２＋（Ｓｒ２＋（Ｔａ５＋Ｘ４＋）２Ｏ７ ２−（Ｘ＝Ｔｉ）となり、チタンは−１価の実効電荷を有することとなる。また、ナトリウムなどの１価の元素を導入した場合、ＳＢＴの化学式は
（Ｂｉ２ ３＋Ｏ２ ２−）２＋（（Ｓｒ２＋Ｘ１＋）Ｔａ２ ５＋Ｏ７ ２−）２−になり、ナトリウムは−１価の実効電荷を有することとなる。
【００４１】
不純物の添加量は、所望の内部バイアス電界を得られるように適宜調整することができる。だたし、不純物の添加量によっては、強誘電体層３０の全体の電荷のバランスをとるために、意図しない酸素欠損や、鉛欠損が生じてしまうことがある。そのため、添加した不純物の電荷が中和されないような範囲で不純物の添加量を調整することが好ましい。
【００４２】
第２強誘電体部３４は、結晶欠陥が第１強誘電体部３２または第３強誘電体部３６と比して少ない膜であればよく、化学両論的組成に近い組成で形成されていることが好ましい。このようにして強誘電体層３０が形成される。ついで、強誘電体層３０の上に第２電極２２を形成する。第２電極２２は、第１電極２０と同様の材質及び形成方法により形成することができる。
【００４３】
本実施の形態の製造方法によれば、第１強誘電体部３２または第３強誘電体部３６には、不純物を導入して結晶欠陥を引き起こすことにより空間電荷が生じさせられている。そのため、図３（Ｂ）に示すように、強誘電体層３０の下部（第１電極２０側）および上部（第２電極２２側）に空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。その結果、内部バイアス電界が生じた強誘電体層を有する強誘電体キャパシタＣ１１０を形成することができる。
【図面の簡単な説明】
【図１】 強誘電体層のヒステリシス特性を示す図。
【図２】 （Ａ）は本実施の形態にかかる強誘電体キャパシタを模式的に示す断面図であり、（Ｂ）は強誘電体層の空間電荷の分布の様子を示す図。
【図３】 （Ａ）は変形例にかかる強誘電体キャパシタを模式的に示す断面図であり、（Ｂ）は強誘電体層の空間電荷の分布の様子を示す図。
【符号の説明】
１０…基体、 ２０…第１電極、 ２２…第２電極， ３０…強誘電体層， ３２…第１強誘電体部， ３４…第２強誘電体部， ３６…第３強誘電体部， Ｃ１００…強誘電体キャパシタ
【発明の属する技術分野】
本発明は、強誘電体層の製造方法に関し、特に、非破壊読出しに適した強誘電体層の製造方法に関する。
【０００２】
【背景技術】
現在、ＩＣメモリとして強誘電体メモリが提案されている。強誘電体メモリは、強誘電体層を１対の電極で挟んで構成されるメモリである。強誘電体膜は、図１の実線に示すようなヒステリシス特性を有し、自発分極によりデータを保持するものである。強誘電体メモリの動作方法の一例を以下に説明する。
【０００３】
たとえば、正の残留分極値（図１のＡ）を”１”とし、負の残留分極値（図１のＢ）を”０”と定義する。正の読み出し電圧を印加したとき、メモリセルにデータ”０”が書きこまれている場合、負の分極状態から正の分極状態へと反転するが、メモリセルにデータ”１”が書きこまれている場合は分極状態の反転は起こらない。そして、それぞれの状態に対応した電荷量が検出され、”０”もしくは”１”が判別される。上述の動作方法では、読み出し電圧の印加により反転してしまった強誘電体膜を元の分極状態に戻すために、再書込み電圧を印加する必要がある。
【０００４】
近年、他の強誘電体メモリの動作方法として、以下の「非破壊読出し法」が提案されている。「非破壊読出し法」では、図１の実線が示すヒステリシス特性のＡおよびＢにおいて、微小電圧を印加したときのＡおよびＢの傾きの差、すなわちＡおよびＢにおける容量の差を利用して読出しが行われる（参考技術文献１参照）。この方法によれば、読出しの際の電圧印加により一方の分極状態から他方の分極状態へ変化してしまった強誘電体キャパシタを、もとの分極状態へ回復させるための再書込み電圧を印加する必要がない。しかしながら、一般的にヒステリシス特性のＡおよびＢにおける傾きの差は小さい。したがって、この方法による強誘電体メモリの読み出しマージンを上げるためにはヒステリシス特性のＡおよびＢにおける傾きの差、すなわち容量の差をできる限り大きくする必要がある。
【０００５】
【参考技術文献１】
Ｉｎｔｅｇｒａｔｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，２００１，Ｖｏｌ．４０，ｐｐ．４１−４５
【０００６】
【発明が解決しようとする課題】
本発明の目的は、このような非破壊読出し法に適した、ヒステリシス特性のＡおよびＢにおける傾きの差が大きい強誘電体層およびその製造方法を提供することにある。また、本発明の他の目的は、上述の強誘電体層を用いた強誘電体キャパシタならびに強誘電体メモリを提供することにある。
【０００７】
【課題を解決するための手段】
（１）本発明の強誘電体層は、空間電荷を含む強誘電体層であって、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部の少なくとも一方に空間電荷の濃度のピークを有する。そのため、強誘電体層において、その上部もしくは下部の空間電荷の濃度ピークを有する層から、他の層方向への内部バイアス電界が生じさせることができる。その結果、図１の破線のヒステリシス特性に示されるように、電圧軸に対して正もしくは負の方向にシフトしたヒステリシス特性を有する強誘電体層を提供することができる。
【０００８】
本発明の強誘電体層において、前記強誘電体層は、前記上部および前記下部に空間電荷の濃度のピークを有し、前記上部の空間電荷と、前記下部の空間電荷の極性は異なることができる。この態様によれば、強誘電体層は、その上部および下部の層に極性の異なる空間電荷の濃度ピークを有する。そのため、より強度の大きい内部バイアス電界が生じた強誘電体層を得ることができる。その結果、図１の破線のヒステリシス特性に示されるように、電圧軸に対して正もしくは負の方向によりシフトしたヒステリシス特性を有する強誘電体層を提供することができる。
【０００９】
（２）本発明の強誘電体層の製造方法は、空間電荷を含む強誘電体層の製造方法であって、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部の少なくとも一方に結晶欠陥を生じさせることにより形成される。本発明の製造方法によれば、強誘電体層の膜厚方向に対して上部もしくは下部に結晶欠陥を発生させることで、上部もしくは下部に空間電荷の濃度ピークを有する強誘電体層を製造することができる。
【００１０】
さらに、本発明の強誘電体層の製造方法において、前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部に結晶欠陥を生じさせることにより形成され、前記上部の空間電荷と、前記下部の空間電荷の極性は異なることができる。この態様によれば、強誘電体層の膜厚に対して上部および下部に結晶欠陥を意図的に形成することで、強誘電体層の上部および下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１１】
（３）本発明の強誘電体層の製造方法は、結晶欠陥を発生させることにより生じた空間電荷を含む第１強誘電体部を形成し、前記第１強誘電体部の上方に第２強誘電体部を形成すること、を含む。本発明の強誘電体層の製造方法によれば、空間電荷を含む第１強誘電体部と、通常の組成で構成される第２強誘電体部とを積層することで、膜厚方向に対して上部もしくは下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１２】
さらに、本発明の強誘電体層の製造方法において、前記第２強誘電体部の上方に結晶欠陥を発生させることにより生じた空間電荷を含む第３強誘電体部を形成し、
前記第１強誘電体部の空間電荷と、前記第３強誘電体部の空間電荷の極性とは異なることができる。この態様によれば、強誘電体層は、第１〜第３強誘電体部を積層して構成され、第１および第３強誘電体部には、極性の異なる空間電荷が含まれている。そのため、膜厚方向に対して上部および下部に空間電荷の濃度ピークを有する強誘電体層を形成することができる。
【００１３】
本発明の強誘電体層の製造方法は、さらに下記の態様をとることができる。
【００１４】
（Ａ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、前記強誘電体層の化学両論組成の一部を欠損させることにより形成されることができる。この態様では、たとえば、強誘電体層の組成物のうち所定の組成の割合を低下させた原料液を用いて強誘電体層を形成することにより意図的に結晶欠陥を生じさせることができる。その結果、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１５】
（Ｂ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、酸素分圧を制御した結晶化熱処理を行なうことにより形成されることができる。この態様では、たとえば、強誘電体材料を含む原料液を用いて塗布膜を形成した後に、酸素分圧が制御された結晶化が行なうことにより、強誘電体層に意図的に酸素欠陥を生じさせることができる。その結果、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１６】
（Ｃ）本発明の強誘電体層の製造方法において、前記結晶欠陥は、不純物を導入することにより形成されることができる。そのため、所望の位置に空間電荷を発生させることができ、強誘電体層の上部および下部の少なくともいずれか一方に空間電荷の濃度のピークを有する強誘電体層を製造することができる。
【００１７】
本発明の強誘電体キャパシタは、前述の強誘電体層を含んで構成される。
【００１８】
本発明の強誘電体メモリは、前述の強誘電体キャパシタを含んで構成される。本発明の強誘電体メモリは、意図的に空間電荷を膜厚方向に分布させた強誘電体層を有する強誘電体キャパシタを含んで構成されている。このような強誘電体層は、図１の破線に示すヒステリシス特性のように、電圧軸に対して、正もしくは負の方向にシフトしているため、微小電圧を印加したときのＡ’およびＢ’での傾きの差がより大きくなっている。そのため、本発明の強誘電体メモリでは、”０”もしくは”１”の判別が行ないやすく、信頼性の高い強誘電体メモリを提供することができる。また、読出し時に印加した電圧により強誘電体層の分極が反転させれらることもないため、分極状態を回復するための電圧を再度印加する必要もなく、強誘電体層の劣化を防止することができる。
【００１９】
【発明の実施の形態】
１．強誘電体キャパシタ
第１の実施の形態では、本発明の強誘電体層を有する強誘電体キャパシタＣ１００について図２（Ａ），（Ｂ）を参照しながら説明する。図２（Ａ）は、第１の実施の形態の強誘電体キャパシタＣ１００の断面図を模式的に示す図である。図２（Ｂ）は、強誘電体層の膜厚に対する空間電荷の分布を示す図である。
【００２０】
本実施の形態にかかる強誘電体キャパシタＣ１００は、図２（Ａ）に示すように、基体１０の上に形成されている。ここで、基体１０とは、トランジスタ形成領域などを含んで構成される。強誘電体キャパシタＣ１００は、第１電極（下部電極）２０、強誘電体層３０および第２電極（上部電極）２２が順次積層されて構成されている。強誘電体層３０は、図２（Ｂ）に示すように、膜厚に対して下部の層に、すなわち第１電極２０側の層に、負の空間電荷の濃度のピークを有している。なお、本実施の形態では、強誘電体層３０の下部に負の空間電荷の濃度ピークを有する場合について説明するが、空間電荷の濃度ピークは上部に設けられていてもよく、空間電荷の極性は正でもよい。
【００２１】
上述の強誘電体層３０の具体的な態様の一例として、下記の態様をとることができる。たとえば、強誘電体層３０を第１強誘電体部３２と第２強誘電体部３４とを積層して構成する。そして、第１強誘電体部３２は、第２強誘電体部３４より負の極性の空間電荷が多い膜で形成される。このような態様をとることにより強誘電体層３０は、図２（Ｂ）に示すような空間電荷の濃度ピークを有することとなる。その結果、強誘電体層３０では、膜厚に対して上部から下部の方向に向かう内部バイアス電界を生じさせることができる。
【００２２】
本実施の形態の強誘電体キャパシタＣ１００によれば、強誘電体層３０は、膜厚方向に対して下部（第１電極２０側）に空間電荷の濃度のピークを有している。そのため、強誘電体層３０の上部から下部方向への内部バイアス電界が生じさせることができる。その結果、強誘電体層３０のヒステリシス特性を電圧軸に対してシフトさせることができる。
【００２３】
なお、本実施の形態では、強誘電体層３０は、空間電荷の濃度が異なる２層の強誘電体部を積層することによって得られる場合について説明したが、本発明はこれに限定されない。すなわち、強誘電体層３０の上部もしくは下部に空間電荷の濃度ピークを有しておればよく、たとえば、２層以上の濃度が異なる強誘電体部を積層することができる。
【００２４】
（変形例）
上述の実施の形態では、膜厚方向に対して下部にのみ空間電荷の濃度ピークを有する強誘電体層３０について説明した。変形例では、膜厚方向に対して上部および下部に極性の異なる空間電荷の濃度ピーク有する強誘電体層３０を含む強誘電体キャパシタＣ１１０について図３（Ａ），（Ｂ）を参照しながら説明する。図３（Ａ）は、変形例にかかる強誘電体キャパシタＣ１１０の断面図を模式的に示す図である。図３（Ｂ）は、強誘電体層３０の膜厚に対する空間電荷の分布を示す図である。なお、本変形例では、強誘電体層３０の上部に正の空間電荷、その下部には、負の空間電荷の濃度ピークがある場合について説明するが、これに限定されない。
【００２５】
変形例にかかる強誘電体キャパシタＣ１１０は、図３（Ａ）に示すように、第１電極２０，強誘電体層３０，第２電極２２とが積層して構成されている。強誘電体層３０は、図３（Ｂ）に示すように、膜厚に対して上部および下部に、すなわち、第１電極２０および第２電極２２の側の層に極性の異なる空間電荷の濃度ピークを有する膜が形成されている。このような強誘電体層３０の具体的な態様の一例としては、下記の態様を挙げることができる。たとえば、図３（Ａ）に示すように、強誘電体層３０を第１〜第３強誘電体部３２，３４，３６を積層して構成する。第１強誘電体部３２および第３強誘電体部３６は、第２強誘電体部３４と比して多く空間電荷を含んでいる。また、第１強誘電体部３２と、第３強誘電体部３６とでは、極性の異なる空間電荷が含まれている。このような態様をとることにより、強誘電体層３０は、図３（Ｂ）に示すような空間電荷の濃度ピークを有することとなる。
【００２６】
２．強誘電体キャパシタの製造方法
次に、図２（Ａ）に示す強誘電体キャパシタＣ１００の製造方法について説明する。以下の実施の形態では、強誘電体層３０としてＰＺＴ層を形成する場合について説明する。
【００２７】
（１）まず、基体１０の上に第１電極２０を形成する。第１電極２０の形成方法は、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、ＭＯＣＶＤなどを用いることができる。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。第１電極２０の材質は、特に限定されず、たとえばＩｒ，ＩｒＯｘ，Ｐｔ，Ｒｕ，ＲｕＯｘ，ＳｒＲｕＯｘ，ＬａＳｒＣｏＯｘである。
【００２８】
（２）次に、強誘電体層３０の形成を行なう。まず、第１電極２０の上に第１原料液を用いて溶液塗布法により塗布膜を形成する。第１原料液は、結晶欠陥が生じやすい組成からなる溶液を用いる。すなわち、意図的に結晶欠陥を生じさせることにより空間電荷を多く含む第１強誘電体部３２を形成する。たとえば、本実施の形態では、ＰＺＴに含まれるＰｂの割合が化学量論組成と一致するように調整された原料液を用いる。通常、結晶欠陥のないＰＺＴ層を形成したい場合には、後に行なわれる結晶化のための加熱工程などでＰｂが欠損されるためにＰｂが化学両論組成よりも過剰に含まれている原料液を用いる。しかし、本実施の形態では、化学両論組成分のＰｂが含まれた原料液を用いているため、後に行なわれる結晶化のための加熱工程などでＰｂが欠損され結晶欠陥を意図的に生じさせることができる。ついで、このように調製された塗布膜を仮焼成、結晶化のための加熱を行ない第１強誘電体部３２が形成される。この場合、ＰＺＴの化学式は（Ｐｂ２＋□）（Ｚｒ４＋Ｔｉ４＋）Ｏ３ ２−（□は空位を示す）になり、鉛欠陥は−１価の実効電荷を有することとなる。
【００２９】
（３）次に、第１強誘電体部３２の上に、第２強誘電体部３４を形成する。具体的には、第２原料液を用いて溶液塗布法により第１強誘電体部３２の上に塗布膜を形成する。第２原料液は、本実施の形態では、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調製されたものに、Ｐｂがモル比で１０％過剰となるようにＰｂを添加したものを用いることができる。ついで塗布膜に結晶化のための加熱を行なことにより、第２強誘電体部３４が形成される。このようにして強誘電体層３０が形成される。
【００３０】
（４）次に、第２強誘電体部３４の上に第２電極２２を形成する。第２電極２２は、第１電極２０と同様にして形成することができる。以上の工程により、本実施の形態にかかる強誘電体キャパシタＣ１００が形成される。
【００３１】
本実施の形態の強誘電体キャパシタＣ１００の製造方法によれば、強誘電体層３０は、組成比が異なる原料液を用いて複数回形成されている。たとえば、本実施の形態では、第１原料液は、Ｐｂの含有量が第２原料液のＰｂの含有量に比して少ない原料液を用いている。そのため、第１原料液を用いて形成される第１強誘電体部３２は、第２原料液を用いて形成される第２強誘電体部３４と比して、−１価の負の実効電荷を有する。Ｐｂ欠損が多く発生している膜が形成される。すなわち、その膜厚に対して下部の層（第１電極２０側の層）に負の空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。そのため、強誘電体層３０では、上部から下部方向（第２電極２２側から第１電極２０側方向）の内部バイアス電界が生じさせることができる。その結果、上述の背景技術の欄で述べたような非破壊読出し法に適した強誘電体層３０を提供することができる。
【００３２】
なお、本実施の形態では、欠陥の含まれている層を強誘電体層３０の上部および下部に形成して、意図的に空間電荷の濃度ピークを設ける場合について説明したが、本発明は、これに限定されない。たとえば、欠陥の割合が異なる層を２層以上の複数層形成してもよい。
【００３３】
（変形例）
変形例として図３（Ａ）に示す強誘電体キャパシタＣ１１０の製造方法について説明する。本変形例では、強誘電体層３０の膜厚方向に対して上部および下部に極性の異なる空間電荷の濃度ピークを有する強誘電体層３０を形成する場合について説明する。
【００３４】
まず、上述の実施の形態の工程（１）、（２）、（３）を行ない、第１電極２０、第１および第２強誘電体部３２，３４を形成する。ついで、第２強誘電体部３４の上に第３強誘電体部３６を形成する。第３強誘電体部３６としては、意図的に酸素欠陥を生じさせた膜を形成する。具体的には、まず、上述の製造方法でも用いた第２原料液を用いて、第２強誘電体部３４の上に塗布膜（図示せず）を形成する。ついで、塗布膜を結晶化するために加熱を行なった。この結晶化を行なうときに酸素分圧を下げて行なうことにより、意図的に酸素欠損を生じさせた第３強誘電体部３６を形成することができる。このとき、酸素分圧は、０．０２ＭＰａ以下であることが好ましい。このようにして、強誘電体層３０が形成される。このようにして、強誘電体キャパシタＣ１１０が形成される。この場合、第３強誘電体部３６のＰＺＴの化学式はＰｂ２＋（Ｚｒ４＋Ｔｉ４＋）（Ｏ２−□）３になり、酸素欠陥は＋１価の実効電荷を有することとなる。
【００３５】
その後、上述の実施の形態の工程（４）を行ない、第２電極２２を形成する。
【００３６】
本変形例にかかる製造方法によれば、鉛欠損を意図的に生じさせた第１強誘電体部３２が第１電極２０の側に形成され、酸素欠損を意図的に生じさせた第２強誘電体部３４が第２電極２２の側に形成された強誘電体層３０を形成することができる。すなわち、強誘電体層３０は、その膜厚方向に対して下部の層に負の空間電荷の濃度ピークを有し、上部の層に正の空間電荷の濃度ピークを有することができる。その結果、強誘電体層３０において、上部（第２電極２２側）から下部（第１電極２０側）に内部バイアス電界が生じさせることができ、図１の破線のヒステリシス特性に参照されるように、電圧軸に対して左方向にシフトした強誘電体層３０を有する強誘電体キャパシタを形成することができる。
【００３７】
本実施の形態では、強誘電体層３０としてはＰＺＴを用いる場合について説明したが、他の強誘電体材料でも同様にして強誘電体層３０の膜厚の上部および下部に空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。
【００３８】
また、本実施の形態では、塗布膜の原料液を適宜調整することや、結晶化の酸素分圧を適宜調整することにより、第１強誘電体部３２または第３強誘電体部３６に意図的に鉛欠陥や酸素欠陥などの結晶欠陥を作り出しているが、不純物が混合した原料液を用いる方法によっても、意図的に結晶欠陥を形成することができる。すなわち、第１強誘電体部３２または第３強誘電体部３６に不純物を添加して意図的に結晶欠陥を発生させ、第１強誘電体部３２または第３強誘電体部３６に空間電荷を生じさせる。不純物の添加方法としては、公知のドーピング法を用いることができる。用いることができる不純物については、下記の表１にその一例を示す。
【００３９】
【表１】
【００４０】
たとえば、強誘電体層３０がＳＢＴ層である場合、正の実効電荷を生じさせることができる不純物として、タングステンなどの６価の元素を導入する。この場合のＳＢＴ膜の化学式は、（Ｂｉ２ ３＋Ｏ２ ２−）２＋（Ｓｒ２＋（Ｔａ５＋Ｘ４＋）２Ｏ７ ２−（Ｘ＝Ｎｉ）となり、タングステンは＋１価の実効電荷を有することとなる。また、ランタンなどの３価の元素を導入した場合、ＳＢＴの化学式は（Ｂｉ２ ３＋Ｏ２ ２−）２＋（（Ｓｒ２＋Ｘ３＋）Ｔａ２ ５＋Ｏ７ ２−）２−になり、ランタンは＋１価の一方、負の実効電荷を生じさせることができる不純物として、などの５価の元素を導入する。この場合のＳＢＴ膜の化学式は、（Ｂｉ２ ３＋Ｏ２ ２−）２＋（Ｓｒ２＋（Ｔａ５＋Ｘ４＋）２Ｏ７ ２−（Ｘ＝Ｔｉ）となり、チタンは−１価の実効電荷を有することとなる。また、ナトリウムなどの１価の元素を導入した場合、ＳＢＴの化学式は
（Ｂｉ２ ３＋Ｏ２ ２−）２＋（（Ｓｒ２＋Ｘ１＋）Ｔａ２ ５＋Ｏ７ ２−）２−になり、ナトリウムは−１価の実効電荷を有することとなる。
【００４１】
不純物の添加量は、所望の内部バイアス電界を得られるように適宜調整することができる。だたし、不純物の添加量によっては、強誘電体層３０の全体の電荷のバランスをとるために、意図しない酸素欠損や、鉛欠損が生じてしまうことがある。そのため、添加した不純物の電荷が中和されないような範囲で不純物の添加量を調整することが好ましい。
【００４２】
第２強誘電体部３４は、結晶欠陥が第１強誘電体部３２または第３強誘電体部３６と比して少ない膜であればよく、化学両論的組成に近い組成で形成されていることが好ましい。このようにして強誘電体層３０が形成される。ついで、強誘電体層３０の上に第２電極２２を形成する。第２電極２２は、第１電極２０と同様の材質及び形成方法により形成することができる。
【００４３】
本実施の形態の製造方法によれば、第１強誘電体部３２または第３強誘電体部３６には、不純物を導入して結晶欠陥を引き起こすことにより空間電荷が生じさせられている。そのため、図３（Ｂ）に示すように、強誘電体層３０の下部（第１電極２０側）および上部（第２電極２２側）に空間電荷の濃度ピークを有する強誘電体層３０を形成することができる。その結果、内部バイアス電界が生じた強誘電体層を有する強誘電体キャパシタＣ１１０を形成することができる。
【図面の簡単な説明】
【図１】 強誘電体層のヒステリシス特性を示す図。
【図２】 （Ａ）は本実施の形態にかかる強誘電体キャパシタを模式的に示す断面図であり、（Ｂ）は強誘電体層の空間電荷の分布の様子を示す図。
【図３】 （Ａ）は変形例にかかる強誘電体キャパシタを模式的に示す断面図であり、（Ｂ）は強誘電体層の空間電荷の分布の様子を示す図。
【符号の説明】
１０…基体、 ２０…第１電極、 ２２…第２電極， ３０…強誘電体層， ３２…第１強誘電体部， ３４…第２強誘電体部， ３６…第３強誘電体部， Ｃ１００…強誘電体キャパシタ
Claims (7)
- 空間電荷を含む強誘電体層の製造方法であって、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部の少なくとも一方に結晶欠陥を生じさせることにより形成される、強誘電体層の製造方法。 - 請求項１において、
前記空間電荷は、前記強誘電体層の膜厚方向に対して上部および下部に結晶欠陥を生じさせることにより形成され、
前記上部の空間電荷と、前記下部の空間電荷の極性は異なる、強誘電体層の製造方法。 - 結晶欠陥を発生させることにより生じた空間電荷を含む第１強誘電体部を形成し、
前記第１強誘電体部の上方に第２強誘電体部を形成すること、を含む、強誘電体層の製造方法。 - 請求項３において、
さらに、前記第２強誘電体部の上方に結晶欠陥を発生させることにより生じた空間電荷を含む第３強誘電体部を形成し、
前記第１強誘電体部の空間電荷と、前記第３強誘電体部の空間電荷の極性とは異なる、強誘電体層の製造方法。 - 請求項１〜４のいずれかにおいて、
前記結晶欠陥は、前記強誘電体層の化学両論組成を構成する物質の一部を欠損させることにより形成される、強誘電体層の製造方法。 - 請求項１〜５のいずれかにおいて、
前記結晶欠陥は、酸素分圧を制御した結晶化熱処理を行なうことにより形成される、強誘電体層の製造方法。 - 請求項１〜６のいずれかにおいて、
前記結晶欠陥は、不純物を導入することにより形成される、強誘電体層の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088219A JP3849783B2 (ja) | 2003-03-27 | 2003-03-27 | 強誘電体層の製造方法 |
| US10/807,288 US20040256648A1 (en) | 2003-03-27 | 2004-03-24 | Ferroelectric layer, method of manufacturing ferroelectric layer, ferroelectric capacitor, and ferroelectric memory |
| CNA2004100332234A CN1534784A (zh) | 2003-03-27 | 2004-03-26 | 强电介质层及其制法、强电介质电容器及强电介质存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088219A JP3849783B2 (ja) | 2003-03-27 | 2003-03-27 | 強誘電体層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296851A JP2004296851A (ja) | 2004-10-21 |
| JP3849783B2 true JP3849783B2 (ja) | 2006-11-22 |
Family
ID=33402410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088219A Expired - Fee Related JP3849783B2 (ja) | 2003-03-27 | 2003-03-27 | 強誘電体層の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040256648A1 (ja) |
| JP (1) | JP3849783B2 (ja) |
| CN (1) | CN1534784A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257537B2 (ja) * | 2005-06-02 | 2009-04-22 | セイコーエプソン株式会社 | 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法 |
| JP5435206B2 (ja) * | 2009-02-25 | 2014-03-05 | セイコーエプソン株式会社 | 液体噴射ヘッド及び液体噴射装置 |
| JP5381614B2 (ja) * | 2009-10-26 | 2014-01-08 | セイコーエプソン株式会社 | 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス |
| JP5999386B2 (ja) * | 2014-10-28 | 2016-09-28 | セイコーエプソン株式会社 | 圧電素子、液体噴射ヘッドおよび液体噴射装置 |
| DE102019003223A1 (de) * | 2019-05-02 | 2020-11-05 | Namlab Ggmbh | Elektrische Speichervorrichtung mit negativer Kapazität |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3592055B2 (ja) * | 1997-12-18 | 2004-11-24 | 株式会社神戸製鋼所 | 有機発光素子 |
| US6964873B2 (en) * | 1999-10-29 | 2005-11-15 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| US20020001165A1 (en) * | 2000-05-31 | 2002-01-03 | Nec Corporation | Thin film capacitor and method of fabricating the same |
| JP2003258202A (ja) * | 2002-02-28 | 2003-09-12 | Nec Electronics Corp | 半導体装置の製造方法 |
| DE10212962B4 (de) * | 2002-03-22 | 2007-11-29 | Qimonda Ag | Halbleiterspeicherzelle mit Zugriffstransistor auf der Grundlage eines organischen Halbleitermaterials und Halbleiterspeichereinrichtung |
| JP4331442B2 (ja) * | 2002-06-14 | 2009-09-16 | 富士通マイクロエレクトロニクス株式会社 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
-
2003
- 2003-03-27 JP JP2003088219A patent/JP3849783B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-24 US US10/807,288 patent/US20040256648A1/en not_active Abandoned
- 2004-03-26 CN CNA2004100332234A patent/CN1534784A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20040256648A1 (en) | 2004-12-23 |
| JP2004296851A (ja) | 2004-10-21 |
| CN1534784A (zh) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| JP2003282717A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| EP0849780A2 (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| US7031138B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| JP3849783B2 (ja) | 強誘電体層の製造方法 | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP4663216B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2003332539A (ja) | 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 | |
| JP3806127B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| JPH08139292A (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
| TWI233639B (en) | Vapor phase growth method of oxide dielectric film | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP3480767B2 (ja) | 薄膜キャパシタ | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3879308B2 (ja) | キャパシター | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
| JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP2006128718A (ja) | 酸化物誘電体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |