JP4331442B2 - 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ - Google Patents
強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ Download PDFInfo
- Publication number
- JP4331442B2 JP4331442B2 JP2002173777A JP2002173777A JP4331442B2 JP 4331442 B2 JP4331442 B2 JP 4331442B2 JP 2002173777 A JP2002173777 A JP 2002173777A JP 2002173777 A JP2002173777 A JP 2002173777A JP 4331442 B2 JP4331442 B2 JP 4331442B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- ferroelectric capacitor
- heat treatment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 26
- 229910052799 carbon Inorganic materials 0.000 claims description 26
- 230000002829 reductive effect Effects 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 23
- 229910052739 hydrogen Inorganic materials 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000006837 decompression Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 81
- 239000010410 layer Substances 0.000 description 34
- 239000007789 gas Substances 0.000 description 23
- 239000002994 raw material Substances 0.000 description 21
- 229910052741 iridium Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000006200 vaporizer Substances 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- IIEWJVIFRVWJOD-UHFFFAOYSA-N ethylcyclohexane Chemical compound CCC1CCCCC1 IIEWJVIFRVWJOD-UHFFFAOYSA-N 0.000 description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 4
- 229910004356 Ti Raw Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000562 secondary electron spectroscopy Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＣＶＤ法により形成した複合酸化物の結晶薄膜を有する強誘電体キャパシタ及びその製造方法、並びに、該強誘電体キャパシタを有する強誘電体メモリに関する。
【０００２】
【従来の技術】
強誘電体キャパシタの構造は、プレーナー型が一般的であるが、該強誘電体キャパシタの集積度が高まるにつれてスタック型に移行しつつある。該強誘電体キャパシタにおける強誘電体膜については、立体キャパシタ構造を実現可能にする観点から、ステップカバレッジが良好であることと、強誘電体キャパシタを微細化しても高い強誘電性を得る観点から、高密度な結晶であることとが必須となる。このため、従来より、前記強誘電体膜は、ゾル・ゲル法やスパッタ法ではなく、ＭＯＣＶＤ法により形成されてきた。具体的には、Ｐｔ、Ｉｒ等の貴金属やＩｒＯｘ等の導電性酸化物による下部電極上に、ＭＯＣＶＤ法によりＰＺＴによる強誘電体膜を形成し、該強誘電体膜上に上部電極を形成していた。
【０００３】
しかし、この場合、前記強誘電体膜をＭＯＣＶＤ法によりＰＺＴにより形成する場合、ＰＺＴによる強誘電体膜中のＰｂと下部電極材であるＰｔとが反応してＰｔＰｂｘが形成され、表面荒れが引き起こされるため、Ｐｔを下部電極材として使用することができない、また、下部電極材であるＩｒＯｘ等の導電性酸化物がＰＺＴ成膜時に還元されるため、該導電性酸化物も下部電極材として使用することができないという問題がある。
【０００４】
このため、近時、ＭＯＣＶＤ法によりＰＺＴによる強誘電体膜の成膜の際には、下部電極材としてＩｒが使用されるようになってきており、該Ｉｒによる下部電極上に、原料となる有機金属と酸化性ガスと混合して、４００〜７００℃に加熱したウエハに吹き付けることにより、該有機金属を熱分解させて該Ｉｒ上にＰＺＴによる強誘電体膜を成膜している。そして、前記ＰＺＴによる強誘電体膜を形成した後、ＩｒＯｘによる上部電極の成膜を行うことにより、強誘電体キャパシタを製造している。
しかしながら、このようにして得られる強誘電体キャパシタは、疲労特性、インプリント特性に劣るという問題があった。このため、この問題を解消した高品質な強誘電体キャパシタ及びその効率的な製造方法の開発が望まれている。
【０００５】
【発明が解決しようとする課題】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、疲労特性、インプリント特性等に優れた高品質な強誘電体キャパシタ及びその効率的な製造方法、該強誘電体キャパシタを有してなる高品質な強誘電体メモリを提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するために本発明者らが鋭意検討を行った結果、以下の知見を得た。即ち、ＭＯＣＶＤ法によるＰＺＴによる強誘電体膜の成膜においては、原料としてＰｂ（ＤＰＭ）２，Ｚｒ（ＤＰＭ）４，Ｔｉ（ｉＰｒｏ）２（ＤＰＭ）２が用いられている。理想的なＭＯＣＶＤ法においては、これらの原料における金属−プリカーサ間の結合が下部電極（基板表面）近傍で分離し、金属部分だけが強誘電体膜中にとりこまれていく。しかし、現実には、炭素や水素を多く含むプリカーサ部分も強誘電体膜中にとりこまれる場合があり、これにより該強誘電体膜中の不純物濃度が高くなる。該強誘電体膜中に不純物が多い場合には、該強誘電体膜を有する強誘電体メモリに対し、書き換えを繰返し行った際の疲労特性や、長時間データを保持した際のインプリント特性が劣化してしまう。例えば、ＳＩＭＳ(二次電子分光法)による測定では、水素濃度が５×１０２１ａｔｏｍｓ／ｃｍ３、炭素濃度が２×１０１９ａｔｏｍｓ／ｃｍ３という結果であり、このときの繰り返し反転させた際の疲労特性は１×１０７回の反転回数から強誘電体特性の劣化(電荷量の減少)が起こる。該強誘電体膜中における炭素濃度、水素濃度が高い場合には、強誘電体キャパシタに求められる十分な性能が得られない、という知見である。
【０００７】
本発明の強誘電体キャパシタは、下部電極と、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体と、上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により５８０℃にて成膜された後、該成膜の温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理がされて得られ、該強誘電体における、炭素濃度が５×１０１８ｃｍ−３以下であり、水素濃度が３×１０２１ｃｍ−３以下であることを特徴とする。該強誘電体キャパシタにおいては、該強誘電体膜中に取り込まれた炭素量が低いため、疲労特性、インプリント特性に優れる。
本発明の強誘電体メモリは、本発明の強誘電体キャパシタを有することを特徴とする。該強誘電体メモリにおいては、該強誘電体膜中に取り込まれた炭素量及び水素量が低いため、疲労特性、インプリント特性に優れる。
本発明の強誘電体キャパシタの製造方法は、下部電極上に、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体の成膜をＭＯＣＶＤ法により５８０℃にて行った後、該強誘電体に対し、該強誘電体の成膜温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理を行うことにより、該強誘電体における、炭素濃度を５×１０１８ｃｍ−３以下、水素濃度を３×１０２１ｃｍ−３以下とし、該強誘電体上に上部電極を形成することを特徴とする。該強誘電体キャパシタの製造方法においては、前記強誘電体の成膜後に、成膜温度より高温で熱処理を行うことにより、該強誘電体膜中に取り込まれた炭素や水素が気層中に放出される。その結果、該強誘電体膜中の炭素や水素の存在量が低減され、該強誘電体キャパシタの疲労特性、インプリント特性が向上する。
【０００８】
【発明の実施の形態】
本発明の強誘電体キャパシタは、下部電極と、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体と、上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により５８０℃にて成膜された後、該成膜の温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理がされて得られ、該強誘電体における、炭素濃度が５×１０１８ｃｍ−３以下であり、水素濃度が３×１０２１ｃｍ−３以下である。本発明の強誘電体キャパシタは、本発明の強誘電体キャパシタの製造方法により好適に製造することができる。
以下、本発明の強誘電体キャパシタの製造方法の説明を通じて、本発明の強誘電体キャパシタの内容をも明らかにする。
【０００９】
本発明の強誘電体キャパシタの製造方法は、下部電極上に、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体の成膜をＭＯＣＶＤ法により５８０℃にて行った後、該強誘電体に対し、該強誘電体の成膜温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理を行うことにより、該強誘電体における、炭素濃度を５×１０１８ｃｍ−３以下、水素濃度を３×１０２１ｃｍ−３以下とし、該強誘電体上に上部電極を形成する。
【００１０】
前記下部電極としては、Ｉｒを含むものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｉｒによる単層構造であってもよいし、Ｔｉ、Ｓｉ等の基板乃至層上にＩｒによる層を積層してなる積層構造であってもよいが、前記強誘電体（例えばＰＺＴ）の配向性向上等の観点からは積層構造が好ましい。該積層構造の具体例としては、Ｉｒ／Ｔｉ(Ｉｒ１５０ｎｍ／Ｔｉ１０ｎｍ)、などが挙げられる。
前記単層構造の場合の前記Ｉｒによる層の厚み又は前記積層構造における前記Ｉｒによる層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
前記下部電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、スパッタリング法などが好適に挙げられる。
前記下部電極の形成条件としては、特に制限はなく、目的に応じて適宜選択することができる。
【００１１】
前記強誘電体は、ＭＯＣＶＤ法により前記下部電極上に成膜される。
前記強誘電体の組成としては、特に制限はなく、目的に応じて適宜選択することができるが、ＰＺＴ；即ちＰｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）が、他の組成（ＳＢＴ；ＳｒＢｉＴａ２Ｏ９など）に比し成膜温度が低く、バルクトランジスター形成工程における温度の観点からは好ましい。
【００１２】
前記強誘電体の構造としては、特に制限はなく、目的に応じて適宜選択することができ、単層膜であってもよいし、積層膜であってもよい。
前記強誘電体の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
【００１３】
前記ＭＯＣＶＤ法により前記強誘電体による層を形成する際の原料ガス、反応条件等については、形成する該強誘電体の種類等により異なり一概に規定することができないが、前記強誘電体が前記ＰＺＴである場合には、前記原料ガスとして、Ｐｂ原料ガス、Ｚｒ原料ガス、Ｔｉ原料ガスが用いられる。
【００１４】
前記Ｐｂ原料ガスとしては、例えば、Ｐｂ（ＤＰＭ）２などが挙げられる。前記Ｚｒ原料ガスとしては、例えば、Ｚｒ（ｄｍｈｄ）４などが挙げられる。前記Ｔｉ原料ガスとしては、例えば、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２などが挙げられる。
【００１５】
前記Ｐｂ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｚｒ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｔｉ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましい。
【００１６】
前記原料ガスにおける酸素分圧としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）程度であり、３〜７Ｔｏｒｒ（３９９〜９３３Ｐａ）が好ましい。
なお、前記原料ガスの調製方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、該原料ガスの材料物質をＴＨＦ等の溶剤に溶解させて溶液を調製した後、該溶液を気化する方法などが挙げられる。
前記気化は、公知の気化器を用いて行うことができる。
前記気化された後の前記原料ガスは、例えば、酸素ガスと混合されて所定の酸素ガス分圧に調整されてから、前記下部電極上にシャワーヘッド等を用いて吹き付けられる。これにより、前記強誘電体の成膜を行うことができる。
【００１７】
前記反応条件としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、温度としては、形成する前記強誘電体の種類に応じて異なり一概に規定することができないが、ＰＺＴの場合には５８０〜６２０℃程度である。
【００１８】
前記上部電極は、スパッタリング法などにより前記強誘電体上に形成される。
前記スパッタリング法等による前記強誘電体の形成条件としては、特に制限はなく、目的に応じて適宜選択することができる。
前記上部電極としては、Ｉｒ及びＩｒ酸化物の少なくとも一方を含むものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｉｒ及びＩｒ酸化物の少なくとも一方による単層構造であってもよいし、ＳＲＯ等の基板乃至層上にＩｒ及びＩｒ酸化物の少なくとも一方による層を積層してなる積層構造であってもよい。
なお、前記上部電極の材料としては、酸化イリジウムが好適に挙げられる。
前記単層構造の場合の前記Ｉｒ及びＩｒ酸化物の少なくとも一方による層の厚み又は前記積層構造における前記Ｉｒ及びＩｒ酸化物の少なくとも一方による層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
【００１９】
本発明においては、前記下部電極を形成し、該下部電極上に前記強誘電体を形成した後、該強誘電体に対し熱処理（第一の態様の熱処理）を行うこと、あるいは、前記下部電極を形成し、該下部電極上に前記強誘電体を形成し、該強誘電体上に前記上部電極を形成して強誘電体キャパシタを形成した後、該強誘電体キャパシタの全体に対し熱処理（第二の態様の熱処理）を行うこと、が必要である。
なお、前記第二の態様の熱処理を行う場合には、前記上部電極だけをエッチングした状態で該熱処理を行ってもよい。この場合、特に強誘電体キャパシタの面積が小さくなってくると面積に対する周辺長の効果が顕著になってくる点で期待される。
【００２０】
前記熱処理の条件としては、例えば、減圧ＲＴＡ(Rapid thermal anneal)、常圧ＲＴＡ(Rapid thermal anneal)、などが好適に挙げられる。
【００２１】
前記減圧ＲＴＡ(Rapid thermal anneal)を行う場合には、前記強誘電体の成膜温度よりも、４０〜１００℃高温で行うのが好ましく、５０〜９０℃高温で行うのがより好ましく、６０〜８０℃高温で行うのが特に好ましい。
前記減圧ＲＴＡ(Rapid thermal anneal)の条件としては、例えば、０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の条件などが好適に挙げられる。
【００２２】
前記常圧ＲＴＡ(Rapid thermal anneal) を行う場合には、前記強誘電体の成膜温度よりも、７０〜１６０℃高温で行うのが好ましく、８０〜１２０℃高温で行うのがより好ましい。
【００２３】
前記熱処理を行うことにより、前記強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とすることができ、また、前記強誘電体における水素濃度を３×１０２１ｃｍ−３以下とすることができる。
なお、前記強誘電体における炭素濃度は、例えば、ＳＩＭＳ（二次電子分光法）により測定することができ、前記強誘電体における前記水素濃度は、例えば、ＳＩＭＳ（二次電子分光法）により測定することができる。
【００２４】
以上により、本発明の強誘電体キャパシタが得られる。該強誘電体キャパシタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、プレーナー型、スタック型などのいずれであってもよく、前記スタック型の場合には平面型であってもよいし、立体型であってもよい。
【００２５】
本発明の強誘電体キャパシタは、各種分野において好適に使用することができるが、以下の本発明の強誘電体メモリに特に好適に使用することができる。
【００２６】
本発明の強誘電体メモリは、本発明の強誘電体キャパシタを有してなること以外は、特に制限はなく、公知の構成を有することができる。
前記強誘電体メモリの具体例としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＦＲＡＭなどが挙げられる。
【００２７】
ここで、本発明の強誘電体キャパシタを有するＦＲＡＭ（強誘電体メモリ）について、その製造プロセスと共に説明する。
図１に示すように、まずトランジスタ部を作製した後、プラグコンタクト部を開口し、Ｔｉ、ＴｉＮ、Ｗの順に積層し、Ｗ／ＴｉＮ／ＴｉのＣＭＰを行い、プラグを形成する。
次に、図２に示すように、スパッタリング法によりＩｒによる下部電極の層を成膜した後、４００〜７００℃に加熱された該下部電極の層上に、ＭＯＣＶＤ法によりＰＺＴの層を形成させる。即ち、該ＰＺＴの層の形成には、有機金属と酸化性ガスとを混合したものを原料ガスとして用い、これを前記下部電極に吹き付けることにより、前記有機金属を熱分解させて前記下部電極の層上にＰＺＴによる強誘電体の層を形成（積層）させる。ここで前記強誘電体に対し、前記第一の熱処理を行う。続いて、該強誘電体の層上にＩｒＯｘによる上部電極の層を形成（積層）させる。以上により、強誘電体キャパシタ（三層構造）を積層形成する。なお、前記第一の熱処理を行わなかった場合には、ここで前記強誘電体キャパシタに対し、前記第二の熱処理を行う。
【００２８】
その後、図３に示すように、前記強誘電体キャパシタのエッチングを行い、平面構造のスタック型の強誘電体キャパシタを形成する。
次に、図４に示すように、該強誘電体キャパシタの表面に保護膜４（例えばＰＺＴ膜）を形成する。さらに、図５に示すように、保護膜４上に層間絶縁膜５を形成し、これをＣＭＰ工程にて平坦化する。そして、図６に示すように、層間絶縁膜５にプラグコンタクト部を開口させ、ＴｉＮ／Ｔｉ層６、Ｗ層７の順に積層し、これらのＣＭＰを行い、プラグを形成する。その後、図７に示すように、配線層を形成するため、ＴｉＮ／Ｔｉ層８、Ａｌ層９（又はＡｌ−Ｃｕ層）、Ｔｉ／ＴｉＮ層１０の順に成膜を行い、パターニング、エッチングを行う。その後、層間膜形成、ＣＭＰ工程、プラグ部開口、プラグ形成、配線形成、配線パターニング、配線エッチングを順次繰り返すことにより、多層構造とする。
【００２９】
以上により、前記強誘電体キャパシタを有してなる本発明の強誘電体メモリ（ＦＲＡＭ）が得られる。
本発明の強誘電体メモリは、各種半導体装置に特に好適に使用することができる。
【００３０】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
【００３１】
（実施例１）
以下のようにして強誘電体メモリを作製した。
即ち、まずＳｉＯ２膜を形成したＳｉ基板上に、スパッタリング法によりＩｒによる下部電極を積層形成した。ここでのＩｒによる下部電極の厚みは１５０ｎｍとした。
次に、該下部電極上に、ＭＯＣＶＤ法によりＰＺＴを成膜（積層形成）した。具体的には、該ＰＺＴの成膜温度は５８０℃であり、Ｐｂ原料としてＰｂ（ＤＰＭ）２を０．３２ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ｄｍｈｄ）４を０．２ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２を０．２ｍｌ／ｍｉｎ導入し、酸素分圧を５Ｔｏｒｒ（６６６Ｐａ）とした。これらの原料は、テトラヒドロフラン（ＴＨＦ）にモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送した。そして、該気化器の温度を２６０℃として前記溶液（ＴＨＦ及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付けた。ＰＺＴの成膜時間は４２０秒とした。得られたＰＺＴ膜の厚みは１２０ｎｍであり、組成は、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１．１５、Ｚｒ・（Ｚｒ＋Ｔｉ）＝０．４５であった。
【００３２】
ＰＺＴの成膜後に、該ＰＺＴの膜に対して、６５０℃、酸素１Ｔｏｒｒ（１３３Ｐａ）の減圧条件下で１分間の熱処理を行った。
なお、該熱処理の有無による該ＰＺＴの膜中の炭素量及び水素量をＳＩＭＳ分析により比較したところ、図８（炭素濃度比較）及び図９（水素濃度比較）に示すような結果となった。
図８に示すように、ＰＺＴの膜中の残留炭素は、前記熱処理を行った場合には該熱処理を行わなかった場合に比べて５×１０１８ａｔｏｍｓ／ｃｍ３と半分以下に減少していることがわかった。また、図９に示すように、ＰＺＴの膜中の残留水素は、前記熱処理を行った場合には該熱処理を行わなかった場合に比べ３×１０２１ａｔｏｍｓ／ｃｍ３と半分以下となっていることがわかった。なお、プロファイルの形状からは、炭素原子は前記下部電極側と上部側との両側に拡散しているのに対し、水素原子は前記下部電極中には拡散しておらず、表面（上部側）に向かって濃度勾配が見られることが推測された。
【００３３】
次に、前記ＰＺＴの層上に、反応性スパッタリングにより酸化イリジウムを厚みが２００ｎｍ成膜（積層形成）した。以上により本発明の強誘電体キャパシタを形成した。更に、その後、強誘電体メモリの製造プロセスにおける一般工程(加工、層間膜、メタル配線等)を行うことにより、本発明の強誘電体メモリを製造した。
【００３４】
前記強誘電体キャパシタの電気特性を評価した結果を図１０に示した。図１０のグラフにおける縦軸は、強誘電体キャパシタのスイッチング電荷量を示している。なお、図１０には、前記熱処理を行わない従来法の場合、前記熱処理を各種温度条件等で行った場合について、それぞれまとめて示されている。
従来法（図１０中「Ｒｅｆ」）で製造した強誘電体キャパシタの電気特性は、当初２９μＣ／ｃｍ２であった。一方、実施例１（図１０中「６５０」）で形成した前記強誘電体キャパシタ、即ち前記熱処理（減圧ＲＴＡ、６５０℃の条件）を行った強誘電体キャパシタの電気特性は、２３μＣ／ｃｍ２であった。
ところが、２．２×１０９回の繰り返し、書き換えを行った後で比較すると、従来法（図１１中「従来法」）で製造した強誘電体キャパシタの標準スイッチング電荷量は、１０％も減少しているのに対し、実施例１（図１１中「ＬＰ−ＲＴＡ６５０」）で形成した前記強誘電体キャパシタ、即ち前記熱処理（減圧ＲＴＡ、６５０℃の条件）を行った強誘電体キャパシタの標準スイッチング電荷量は、僅かに１．７％減少しているに過ぎなかった（表１参照）。したがって、実施例１の強誘電体キャパシタは、従来法で製造した強誘電体キャパシタに比べて、疲労特性に優れていることがわかった。
【００３５】
図１１には、減圧条件下での熱処理と、得られる強誘電体キャパシタの電気特性との関係を評価した結果のみならず、常圧条件下での熱処理と、得られる強誘電体キャパシタの電気特性との関係を評価した結果も併せて示した。図１１における「ＬＰ」は減圧を意味し、「６５０」等の数値は「６５０℃」等の温度を意味する。
図１１に示す結果によれば、熱処理（減圧ＲＴＡ、６００℃の条件）を行った強誘電体キャパシタの場合には、十分な特性の改善が観られなかった。この理由は、ＰＺＴの膜の成膜温度が５８０℃と略同等の温度で熱処理を行った場合には、水素や炭素がＰＺＴの膜中から十分に放出されなかったためであろうと推測された。また、熱処理（減圧ＲＴＡ、７００℃の条件）や熱処理（減圧ＲＴＡ、７５０℃の条件）を行った強誘電体キャパシタの場合には、疲労特性の結果が悪くなる傾向が観られた。この理由は、これらの熱処理により、Ｐｂの量が減少したための劣化現象であると推測された。なお、この劣化現象は、Ｐｂの量を調整することにより観られなくなった。
また、図１１に示す結果によれば、熱処理（常圧ＲＴＡ）を行った強誘電体キャパシタの場合でも、熱処理（減圧ＲＴＡ）を行った強誘電体キャパシタの場合と、同様の結果が得られることがわかった。なお、その際、疲労特性の改善が観られる温度条件は、減圧条件の場合よりもやや高温側にシフトする傾向が観られた。
【００３６】
次に、図１２に、従来法で製造した強誘電体キャパシタと、実施例１で製造した強誘電体キャパシタとのインプリント特性の比較を行った結果を示した。８８時間後までのシフト量から出したインプリントレートが、従来法で製造した強誘電体キャパシタの場合には−２６％と悪い結果であったのに対し、実施例１で製造した強誘電体キャパシタの場合には−４．４％と比較的良好な結果であり、インプリント特性に改善が観られた。
【００３７】
以上より、実施例１で製造した強誘電体キャパシタ乃至該強誘電体キャパシタを有してなる強誘電体メモリの場合、即ちＭＯＣＶＤ法により強誘電体としてのＰＺＴの成膜後に、所定の熱処理を行った場合には、該ＰＺＴの膜中の炭素量及び水素量を低減させることができ、その結果として、疲労特性及びインプリント特性に優れていることがわかった。
【００３８】
（実施例２）
以下のようにして強誘電体メモリを作製した。
即ち、まずＳｉＯ２膜を形成したＳｉ基板上に、スパッタリング法によりＩｒによる下部電極を積層形成した。ここでのＩｒによる下部電極の厚みは１５０ｎｍとした。
次に、該下部電極上に、ＭＯＣＶＤ法によりＰＺＴを成膜（積層形成）した。具体的には、該ＰＺＴの成膜温度は５８０〜６２０℃であり、Ｐｂ原料としてＰｂ（ＭＥＴＨＤ）２を０．２３ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ＭＥＴＨＤ）４を０．４ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（ＭＰＤ）（ＭＥＴＨＤ）２を０．１７ｍｌ／ｍｉｎ導入し、酸素分圧を２．５Ｔｏｒｒ（３３３Ｐａ）とした。これらの原料は、エチルシクロヘキサンにモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送した。そして、該気化器の温度を２６０℃として前記溶液（エチルシクロヘキサン及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付けた。ＰＺＴの成膜時間は５８０秒とした。得られたＰＺＴ膜の厚みは１２０ｎｍであり、組成は、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１．１５、Ｚｒ・（Ｚｒ＋Ｔｉ）＝０．４４であった。
【００３９】
その後、前記ＰＺＴの層上に、反応性スパッタリングによりＳＲＯ（１００ｎｍ）／ＩｒＯｘ（１００ｎｍ）を成膜（積層形成）した。以上により本発明の強誘電体キャパシタを形成した。該強誘電体キャパシタに対しエッチングを行い、該強誘電体キャパシタに対して、７００℃の条件下で１時間の熱処理を行った。更に、その後、強誘電体メモリの製造プロセスにおける一般工程(加工、層間膜、メタル配線等)を行うことにより、本発明の強誘電体メモリを製造した。
【００４０】
実施例２で製造した強誘電体キャパシタについても実施例１で製造した強誘電体キャパシタと略同様の結果が得られた。実施例２で製造した強誘電体キャパシタ乃至該強誘電体キャパシタを有してなる強誘電体メモリの場合、即ちＭＯＣＶＤ法により強誘電体としてのＰＺＴの成膜後に、所定の熱処理を行った場合には、該ＰＺＴの膜中の炭素量及び水素量を低減させることができ、その結果として、疲労特性及びインプリント特性に優れていることがわかった。
【００４１】
【表１】
表１は、強誘電体としてのＰＺＴを成膜後に、各ＲＴＡ温度による疲労特性（８Ｖで２．２×１０９回の書き換えを繰返した際の減極した％値）を示す。ただし（＊）データは、７．２×１０８回のデータを意味する。
【００４２】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 下部電極と強誘電体と上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により成膜され、炭素濃度が５×１０１８ｃｍ−３以下であることを特徴とする強誘電体キャパシタ。
（付記２） 下部電極がＩｒを含み、上部電極がＩｒ及びＩｒ酸化物の少なくとも一方を含む付記１に記載の強誘電体キャパシタ。
（付記３） 強誘電体における水素濃度が３×１０２１ｃｍ−３以下である付記１に記載の強誘電体キャパシタ。
（付記４） 強誘電体が、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）及びＰｂＴｉＯ３の少なくともいずれかで形成され、単層膜及び積層膜のいずれかである付記１から３のいずれかに記載の強誘電体キャパシタ。
（付記５） 付記１から４のいずれかに記載の強誘電体キャパシタを有することを特徴とする強誘電体メモリ。
（付記６） 下部電極上に強誘電体の成膜を行った後、該強誘電体に対し該成膜の温度以上の温度で熱処理を行うことにより、該強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とし、該強誘電体上に上部電極を形成することを特徴とする強誘電体キャパシタの製造方法。
（付記７） 下部電極上に強誘電体の成膜を行い、該強誘電体上に上部電極を形成した後、これらを前記成膜の温度以上の温度で熱処理を行うことにより、該強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とすることを特徴とする強誘電体キャパシタの製造方法。
（付記８） 熱処理が、強誘電体の成膜温度よりも４０〜１００℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記９） 熱処理が、強誘電体の成膜温度よりも５０〜９０℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１０） 熱処理が、強誘電体の成膜温度よりも６０〜８０℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７記載の強誘電体キャパシタの製造方法。
（付記１１） 減圧ＲＴＡ(Rapid thermal anneal)が０．１〜１０Ｔｏｒｒで行われる付記８から１０のいずれかに記載の強誘電体キャパシタの製造方法。
（付記１２） 熱処理が、強誘電体の成膜温度よりも７０〜１６０℃高温で、常圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１３） 熱処理が、強誘電体の成膜温度よりも８０〜１２０℃高温で、常圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１４） 熱処理後の強誘電体における水素濃度が３×１０２１ｃｍ−３以下である付記６から１３のいずれかに記載の強誘電体キャパシタの製造方法。
【００４３】
【発明の効果】
本発明によると、従来における問題を解決することができ、疲労特性、インプリント特性等に優れた高品質な強誘電体キャパシタ及びその効率的な製造方法、該強誘電体キャパシタを有してなる高品質な強誘電体メモリを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタを形成する前の状態を示す概略説明図である。
【図２】図２は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタを形成した後の状態を示す概略説明図である。
【図３】図３は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタにエッチング処理を行った後の状態を示す概略説明図である。
【図４】図４は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタの表面に保護膜を形成した後の状態を示す概略説明図である。
【図５】図５は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタの表面に形成した保護膜上に層間絶縁膜を形成した後の状態を示す概略説明図である。
【図６】図６は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後の状態を示す概略説明図である。
【図７】図７は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後、更に配線を形成した状態を示す概略説明図である。
【図８】図８は、強誘電体としてのＰＺＴの膜を形成した後における熱処理の有無によるＰＺＴの膜中の炭素濃度を比較したグラフである。
【図９】図９は、強誘電体としてのＰＺＴの膜を形成した後における熱処理の有無によるＰＺＴの膜中の水素炭素濃度を比較したグラフである。
【図１０】図１０は、上部電極を形成した後におけるスイッチング電荷量と、熱処理条件とを比較したグラフである。
【図１１】図１１は、上部電極を形成した後における疲労特性(書き換え回数：１．８Ｖ，２．２×１０９回)と、熱処理条件とを比較したグラフである。
【図１２】図１２は、１．８Ｖ，８８時間後におけるインプリント特性と、熱処理条件とを比較したグラフである。
【符号の説明】
１・・・下部電極
２・・・強誘電体
３・・・上部電極
４・・・保護膜
５・・・層間膜
６・・・ＴｉＮ／Ｔｉ層
７・・・Ｗ層
８・・・ＴｉＮ／Ｔｉ層
９・・・Ａｌ層
１０・・Ｔｉ／ＴｉＮ層
【発明の属する技術分野】
本発明は、ＭＯＣＶＤ法により形成した複合酸化物の結晶薄膜を有する強誘電体キャパシタ及びその製造方法、並びに、該強誘電体キャパシタを有する強誘電体メモリに関する。
【０００２】
【従来の技術】
強誘電体キャパシタの構造は、プレーナー型が一般的であるが、該強誘電体キャパシタの集積度が高まるにつれてスタック型に移行しつつある。該強誘電体キャパシタにおける強誘電体膜については、立体キャパシタ構造を実現可能にする観点から、ステップカバレッジが良好であることと、強誘電体キャパシタを微細化しても高い強誘電性を得る観点から、高密度な結晶であることとが必須となる。このため、従来より、前記強誘電体膜は、ゾル・ゲル法やスパッタ法ではなく、ＭＯＣＶＤ法により形成されてきた。具体的には、Ｐｔ、Ｉｒ等の貴金属やＩｒＯｘ等の導電性酸化物による下部電極上に、ＭＯＣＶＤ法によりＰＺＴによる強誘電体膜を形成し、該強誘電体膜上に上部電極を形成していた。
【０００３】
しかし、この場合、前記強誘電体膜をＭＯＣＶＤ法によりＰＺＴにより形成する場合、ＰＺＴによる強誘電体膜中のＰｂと下部電極材であるＰｔとが反応してＰｔＰｂｘが形成され、表面荒れが引き起こされるため、Ｐｔを下部電極材として使用することができない、また、下部電極材であるＩｒＯｘ等の導電性酸化物がＰＺＴ成膜時に還元されるため、該導電性酸化物も下部電極材として使用することができないという問題がある。
【０００４】
このため、近時、ＭＯＣＶＤ法によりＰＺＴによる強誘電体膜の成膜の際には、下部電極材としてＩｒが使用されるようになってきており、該Ｉｒによる下部電極上に、原料となる有機金属と酸化性ガスと混合して、４００〜７００℃に加熱したウエハに吹き付けることにより、該有機金属を熱分解させて該Ｉｒ上にＰＺＴによる強誘電体膜を成膜している。そして、前記ＰＺＴによる強誘電体膜を形成した後、ＩｒＯｘによる上部電極の成膜を行うことにより、強誘電体キャパシタを製造している。
しかしながら、このようにして得られる強誘電体キャパシタは、疲労特性、インプリント特性に劣るという問題があった。このため、この問題を解消した高品質な強誘電体キャパシタ及びその効率的な製造方法の開発が望まれている。
【０００５】
【発明が解決しようとする課題】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、疲労特性、インプリント特性等に優れた高品質な強誘電体キャパシタ及びその効率的な製造方法、該強誘電体キャパシタを有してなる高品質な強誘電体メモリを提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するために本発明者らが鋭意検討を行った結果、以下の知見を得た。即ち、ＭＯＣＶＤ法によるＰＺＴによる強誘電体膜の成膜においては、原料としてＰｂ（ＤＰＭ）２，Ｚｒ（ＤＰＭ）４，Ｔｉ（ｉＰｒｏ）２（ＤＰＭ）２が用いられている。理想的なＭＯＣＶＤ法においては、これらの原料における金属−プリカーサ間の結合が下部電極（基板表面）近傍で分離し、金属部分だけが強誘電体膜中にとりこまれていく。しかし、現実には、炭素や水素を多く含むプリカーサ部分も強誘電体膜中にとりこまれる場合があり、これにより該強誘電体膜中の不純物濃度が高くなる。該強誘電体膜中に不純物が多い場合には、該強誘電体膜を有する強誘電体メモリに対し、書き換えを繰返し行った際の疲労特性や、長時間データを保持した際のインプリント特性が劣化してしまう。例えば、ＳＩＭＳ(二次電子分光法)による測定では、水素濃度が５×１０２１ａｔｏｍｓ／ｃｍ３、炭素濃度が２×１０１９ａｔｏｍｓ／ｃｍ３という結果であり、このときの繰り返し反転させた際の疲労特性は１×１０７回の反転回数から強誘電体特性の劣化(電荷量の減少)が起こる。該強誘電体膜中における炭素濃度、水素濃度が高い場合には、強誘電体キャパシタに求められる十分な性能が得られない、という知見である。
【０００７】
本発明の強誘電体キャパシタは、下部電極と、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体と、上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により５８０℃にて成膜された後、該成膜の温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理がされて得られ、該強誘電体における、炭素濃度が５×１０１８ｃｍ−３以下であり、水素濃度が３×１０２１ｃｍ−３以下であることを特徴とする。該強誘電体キャパシタにおいては、該強誘電体膜中に取り込まれた炭素量が低いため、疲労特性、インプリント特性に優れる。
本発明の強誘電体メモリは、本発明の強誘電体キャパシタを有することを特徴とする。該強誘電体メモリにおいては、該強誘電体膜中に取り込まれた炭素量及び水素量が低いため、疲労特性、インプリント特性に優れる。
本発明の強誘電体キャパシタの製造方法は、下部電極上に、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体の成膜をＭＯＣＶＤ法により５８０℃にて行った後、該強誘電体に対し、該強誘電体の成膜温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理を行うことにより、該強誘電体における、炭素濃度を５×１０１８ｃｍ−３以下、水素濃度を３×１０２１ｃｍ−３以下とし、該強誘電体上に上部電極を形成することを特徴とする。該強誘電体キャパシタの製造方法においては、前記強誘電体の成膜後に、成膜温度より高温で熱処理を行うことにより、該強誘電体膜中に取り込まれた炭素や水素が気層中に放出される。その結果、該強誘電体膜中の炭素や水素の存在量が低減され、該強誘電体キャパシタの疲労特性、インプリント特性が向上する。
【０００８】
【発明の実施の形態】
本発明の強誘電体キャパシタは、下部電極と、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体と、上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により５８０℃にて成膜された後、該成膜の温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理がされて得られ、該強誘電体における、炭素濃度が５×１０１８ｃｍ−３以下であり、水素濃度が３×１０２１ｃｍ−３以下である。本発明の強誘電体キャパシタは、本発明の強誘電体キャパシタの製造方法により好適に製造することができる。
以下、本発明の強誘電体キャパシタの製造方法の説明を通じて、本発明の強誘電体キャパシタの内容をも明らかにする。
【０００９】
本発明の強誘電体キャパシタの製造方法は、下部電極上に、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体の成膜をＭＯＣＶＤ法により５８０℃にて行った後、該強誘電体に対し、該強誘電体の成膜温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理を行うことにより、該強誘電体における、炭素濃度を５×１０１８ｃｍ−３以下、水素濃度を３×１０２１ｃｍ−３以下とし、該強誘電体上に上部電極を形成する。
【００１０】
前記下部電極としては、Ｉｒを含むものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｉｒによる単層構造であってもよいし、Ｔｉ、Ｓｉ等の基板乃至層上にＩｒによる層を積層してなる積層構造であってもよいが、前記強誘電体（例えばＰＺＴ）の配向性向上等の観点からは積層構造が好ましい。該積層構造の具体例としては、Ｉｒ／Ｔｉ(Ｉｒ１５０ｎｍ／Ｔｉ１０ｎｍ)、などが挙げられる。
前記単層構造の場合の前記Ｉｒによる層の厚み又は前記積層構造における前記Ｉｒによる層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
前記下部電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、スパッタリング法などが好適に挙げられる。
前記下部電極の形成条件としては、特に制限はなく、目的に応じて適宜選択することができる。
【００１１】
前記強誘電体は、ＭＯＣＶＤ法により前記下部電極上に成膜される。
前記強誘電体の組成としては、特に制限はなく、目的に応じて適宜選択することができるが、ＰＺＴ；即ちＰｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）が、他の組成（ＳＢＴ；ＳｒＢｉＴａ２Ｏ９など）に比し成膜温度が低く、バルクトランジスター形成工程における温度の観点からは好ましい。
【００１２】
前記強誘電体の構造としては、特に制限はなく、目的に応じて適宜選択することができ、単層膜であってもよいし、積層膜であってもよい。
前記強誘電体の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
【００１３】
前記ＭＯＣＶＤ法により前記強誘電体による層を形成する際の原料ガス、反応条件等については、形成する該強誘電体の種類等により異なり一概に規定することができないが、前記強誘電体が前記ＰＺＴである場合には、前記原料ガスとして、Ｐｂ原料ガス、Ｚｒ原料ガス、Ｔｉ原料ガスが用いられる。
【００１４】
前記Ｐｂ原料ガスとしては、例えば、Ｐｂ（ＤＰＭ）２などが挙げられる。前記Ｚｒ原料ガスとしては、例えば、Ｚｒ（ｄｍｈｄ）４などが挙げられる。前記Ｔｉ原料ガスとしては、例えば、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２などが挙げられる。
【００１５】
前記Ｐｂ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｚｒ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｔｉ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましい。
【００１６】
前記原料ガスにおける酸素分圧としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）程度であり、３〜７Ｔｏｒｒ（３９９〜９３３Ｐａ）が好ましい。
なお、前記原料ガスの調製方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、該原料ガスの材料物質をＴＨＦ等の溶剤に溶解させて溶液を調製した後、該溶液を気化する方法などが挙げられる。
前記気化は、公知の気化器を用いて行うことができる。
前記気化された後の前記原料ガスは、例えば、酸素ガスと混合されて所定の酸素ガス分圧に調整されてから、前記下部電極上にシャワーヘッド等を用いて吹き付けられる。これにより、前記強誘電体の成膜を行うことができる。
【００１７】
前記反応条件としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、温度としては、形成する前記強誘電体の種類に応じて異なり一概に規定することができないが、ＰＺＴの場合には５８０〜６２０℃程度である。
【００１８】
前記上部電極は、スパッタリング法などにより前記強誘電体上に形成される。
前記スパッタリング法等による前記強誘電体の形成条件としては、特に制限はなく、目的に応じて適宜選択することができる。
前記上部電極としては、Ｉｒ及びＩｒ酸化物の少なくとも一方を含むものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｉｒ及びＩｒ酸化物の少なくとも一方による単層構造であってもよいし、ＳＲＯ等の基板乃至層上にＩｒ及びＩｒ酸化物の少なくとも一方による層を積層してなる積層構造であってもよい。
なお、前記上部電極の材料としては、酸化イリジウムが好適に挙げられる。
前記単層構造の場合の前記Ｉｒ及びＩｒ酸化物の少なくとも一方による層の厚み又は前記積層構造における前記Ｉｒ及びＩｒ酸化物の少なくとも一方による層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
【００１９】
本発明においては、前記下部電極を形成し、該下部電極上に前記強誘電体を形成した後、該強誘電体に対し熱処理（第一の態様の熱処理）を行うこと、あるいは、前記下部電極を形成し、該下部電極上に前記強誘電体を形成し、該強誘電体上に前記上部電極を形成して強誘電体キャパシタを形成した後、該強誘電体キャパシタの全体に対し熱処理（第二の態様の熱処理）を行うこと、が必要である。
なお、前記第二の態様の熱処理を行う場合には、前記上部電極だけをエッチングした状態で該熱処理を行ってもよい。この場合、特に強誘電体キャパシタの面積が小さくなってくると面積に対する周辺長の効果が顕著になってくる点で期待される。
【００２０】
前記熱処理の条件としては、例えば、減圧ＲＴＡ(Rapid thermal anneal)、常圧ＲＴＡ(Rapid thermal anneal)、などが好適に挙げられる。
【００２１】
前記減圧ＲＴＡ(Rapid thermal anneal)を行う場合には、前記強誘電体の成膜温度よりも、４０〜１００℃高温で行うのが好ましく、５０〜９０℃高温で行うのがより好ましく、６０〜８０℃高温で行うのが特に好ましい。
前記減圧ＲＴＡ(Rapid thermal anneal)の条件としては、例えば、０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の条件などが好適に挙げられる。
【００２２】
前記常圧ＲＴＡ(Rapid thermal anneal) を行う場合には、前記強誘電体の成膜温度よりも、７０〜１６０℃高温で行うのが好ましく、８０〜１２０℃高温で行うのがより好ましい。
【００２３】
前記熱処理を行うことにより、前記強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とすることができ、また、前記強誘電体における水素濃度を３×１０２１ｃｍ−３以下とすることができる。
なお、前記強誘電体における炭素濃度は、例えば、ＳＩＭＳ（二次電子分光法）により測定することができ、前記強誘電体における前記水素濃度は、例えば、ＳＩＭＳ（二次電子分光法）により測定することができる。
【００２４】
以上により、本発明の強誘電体キャパシタが得られる。該強誘電体キャパシタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、プレーナー型、スタック型などのいずれであってもよく、前記スタック型の場合には平面型であってもよいし、立体型であってもよい。
【００２５】
本発明の強誘電体キャパシタは、各種分野において好適に使用することができるが、以下の本発明の強誘電体メモリに特に好適に使用することができる。
【００２６】
本発明の強誘電体メモリは、本発明の強誘電体キャパシタを有してなること以外は、特に制限はなく、公知の構成を有することができる。
前記強誘電体メモリの具体例としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＦＲＡＭなどが挙げられる。
【００２７】
ここで、本発明の強誘電体キャパシタを有するＦＲＡＭ（強誘電体メモリ）について、その製造プロセスと共に説明する。
図１に示すように、まずトランジスタ部を作製した後、プラグコンタクト部を開口し、Ｔｉ、ＴｉＮ、Ｗの順に積層し、Ｗ／ＴｉＮ／ＴｉのＣＭＰを行い、プラグを形成する。
次に、図２に示すように、スパッタリング法によりＩｒによる下部電極の層を成膜した後、４００〜７００℃に加熱された該下部電極の層上に、ＭＯＣＶＤ法によりＰＺＴの層を形成させる。即ち、該ＰＺＴの層の形成には、有機金属と酸化性ガスとを混合したものを原料ガスとして用い、これを前記下部電極に吹き付けることにより、前記有機金属を熱分解させて前記下部電極の層上にＰＺＴによる強誘電体の層を形成（積層）させる。ここで前記強誘電体に対し、前記第一の熱処理を行う。続いて、該強誘電体の層上にＩｒＯｘによる上部電極の層を形成（積層）させる。以上により、強誘電体キャパシタ（三層構造）を積層形成する。なお、前記第一の熱処理を行わなかった場合には、ここで前記強誘電体キャパシタに対し、前記第二の熱処理を行う。
【００２８】
その後、図３に示すように、前記強誘電体キャパシタのエッチングを行い、平面構造のスタック型の強誘電体キャパシタを形成する。
次に、図４に示すように、該強誘電体キャパシタの表面に保護膜４（例えばＰＺＴ膜）を形成する。さらに、図５に示すように、保護膜４上に層間絶縁膜５を形成し、これをＣＭＰ工程にて平坦化する。そして、図６に示すように、層間絶縁膜５にプラグコンタクト部を開口させ、ＴｉＮ／Ｔｉ層６、Ｗ層７の順に積層し、これらのＣＭＰを行い、プラグを形成する。その後、図７に示すように、配線層を形成するため、ＴｉＮ／Ｔｉ層８、Ａｌ層９（又はＡｌ−Ｃｕ層）、Ｔｉ／ＴｉＮ層１０の順に成膜を行い、パターニング、エッチングを行う。その後、層間膜形成、ＣＭＰ工程、プラグ部開口、プラグ形成、配線形成、配線パターニング、配線エッチングを順次繰り返すことにより、多層構造とする。
【００２９】
以上により、前記強誘電体キャパシタを有してなる本発明の強誘電体メモリ（ＦＲＡＭ）が得られる。
本発明の強誘電体メモリは、各種半導体装置に特に好適に使用することができる。
【００３０】
【実施例】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
【００３１】
（実施例１）
以下のようにして強誘電体メモリを作製した。
即ち、まずＳｉＯ２膜を形成したＳｉ基板上に、スパッタリング法によりＩｒによる下部電極を積層形成した。ここでのＩｒによる下部電極の厚みは１５０ｎｍとした。
次に、該下部電極上に、ＭＯＣＶＤ法によりＰＺＴを成膜（積層形成）した。具体的には、該ＰＺＴの成膜温度は５８０℃であり、Ｐｂ原料としてＰｂ（ＤＰＭ）２を０．３２ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ｄｍｈｄ）４を０．２ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２を０．２ｍｌ／ｍｉｎ導入し、酸素分圧を５Ｔｏｒｒ（６６６Ｐａ）とした。これらの原料は、テトラヒドロフラン（ＴＨＦ）にモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送した。そして、該気化器の温度を２６０℃として前記溶液（ＴＨＦ及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付けた。ＰＺＴの成膜時間は４２０秒とした。得られたＰＺＴ膜の厚みは１２０ｎｍであり、組成は、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１．１５、Ｚｒ・（Ｚｒ＋Ｔｉ）＝０．４５であった。
【００３２】
ＰＺＴの成膜後に、該ＰＺＴの膜に対して、６５０℃、酸素１Ｔｏｒｒ（１３３Ｐａ）の減圧条件下で１分間の熱処理を行った。
なお、該熱処理の有無による該ＰＺＴの膜中の炭素量及び水素量をＳＩＭＳ分析により比較したところ、図８（炭素濃度比較）及び図９（水素濃度比較）に示すような結果となった。
図８に示すように、ＰＺＴの膜中の残留炭素は、前記熱処理を行った場合には該熱処理を行わなかった場合に比べて５×１０１８ａｔｏｍｓ／ｃｍ３と半分以下に減少していることがわかった。また、図９に示すように、ＰＺＴの膜中の残留水素は、前記熱処理を行った場合には該熱処理を行わなかった場合に比べ３×１０２１ａｔｏｍｓ／ｃｍ３と半分以下となっていることがわかった。なお、プロファイルの形状からは、炭素原子は前記下部電極側と上部側との両側に拡散しているのに対し、水素原子は前記下部電極中には拡散しておらず、表面（上部側）に向かって濃度勾配が見られることが推測された。
【００３３】
次に、前記ＰＺＴの層上に、反応性スパッタリングにより酸化イリジウムを厚みが２００ｎｍ成膜（積層形成）した。以上により本発明の強誘電体キャパシタを形成した。更に、その後、強誘電体メモリの製造プロセスにおける一般工程(加工、層間膜、メタル配線等)を行うことにより、本発明の強誘電体メモリを製造した。
【００３４】
前記強誘電体キャパシタの電気特性を評価した結果を図１０に示した。図１０のグラフにおける縦軸は、強誘電体キャパシタのスイッチング電荷量を示している。なお、図１０には、前記熱処理を行わない従来法の場合、前記熱処理を各種温度条件等で行った場合について、それぞれまとめて示されている。
従来法（図１０中「Ｒｅｆ」）で製造した強誘電体キャパシタの電気特性は、当初２９μＣ／ｃｍ２であった。一方、実施例１（図１０中「６５０」）で形成した前記強誘電体キャパシタ、即ち前記熱処理（減圧ＲＴＡ、６５０℃の条件）を行った強誘電体キャパシタの電気特性は、２３μＣ／ｃｍ２であった。
ところが、２．２×１０９回の繰り返し、書き換えを行った後で比較すると、従来法（図１１中「従来法」）で製造した強誘電体キャパシタの標準スイッチング電荷量は、１０％も減少しているのに対し、実施例１（図１１中「ＬＰ−ＲＴＡ６５０」）で形成した前記強誘電体キャパシタ、即ち前記熱処理（減圧ＲＴＡ、６５０℃の条件）を行った強誘電体キャパシタの標準スイッチング電荷量は、僅かに１．７％減少しているに過ぎなかった（表１参照）。したがって、実施例１の強誘電体キャパシタは、従来法で製造した強誘電体キャパシタに比べて、疲労特性に優れていることがわかった。
【００３５】
図１１には、減圧条件下での熱処理と、得られる強誘電体キャパシタの電気特性との関係を評価した結果のみならず、常圧条件下での熱処理と、得られる強誘電体キャパシタの電気特性との関係を評価した結果も併せて示した。図１１における「ＬＰ」は減圧を意味し、「６５０」等の数値は「６５０℃」等の温度を意味する。
図１１に示す結果によれば、熱処理（減圧ＲＴＡ、６００℃の条件）を行った強誘電体キャパシタの場合には、十分な特性の改善が観られなかった。この理由は、ＰＺＴの膜の成膜温度が５８０℃と略同等の温度で熱処理を行った場合には、水素や炭素がＰＺＴの膜中から十分に放出されなかったためであろうと推測された。また、熱処理（減圧ＲＴＡ、７００℃の条件）や熱処理（減圧ＲＴＡ、７５０℃の条件）を行った強誘電体キャパシタの場合には、疲労特性の結果が悪くなる傾向が観られた。この理由は、これらの熱処理により、Ｐｂの量が減少したための劣化現象であると推測された。なお、この劣化現象は、Ｐｂの量を調整することにより観られなくなった。
また、図１１に示す結果によれば、熱処理（常圧ＲＴＡ）を行った強誘電体キャパシタの場合でも、熱処理（減圧ＲＴＡ）を行った強誘電体キャパシタの場合と、同様の結果が得られることがわかった。なお、その際、疲労特性の改善が観られる温度条件は、減圧条件の場合よりもやや高温側にシフトする傾向が観られた。
【００３６】
次に、図１２に、従来法で製造した強誘電体キャパシタと、実施例１で製造した強誘電体キャパシタとのインプリント特性の比較を行った結果を示した。８８時間後までのシフト量から出したインプリントレートが、従来法で製造した強誘電体キャパシタの場合には−２６％と悪い結果であったのに対し、実施例１で製造した強誘電体キャパシタの場合には−４．４％と比較的良好な結果であり、インプリント特性に改善が観られた。
【００３７】
以上より、実施例１で製造した強誘電体キャパシタ乃至該強誘電体キャパシタを有してなる強誘電体メモリの場合、即ちＭＯＣＶＤ法により強誘電体としてのＰＺＴの成膜後に、所定の熱処理を行った場合には、該ＰＺＴの膜中の炭素量及び水素量を低減させることができ、その結果として、疲労特性及びインプリント特性に優れていることがわかった。
【００３８】
（実施例２）
以下のようにして強誘電体メモリを作製した。
即ち、まずＳｉＯ２膜を形成したＳｉ基板上に、スパッタリング法によりＩｒによる下部電極を積層形成した。ここでのＩｒによる下部電極の厚みは１５０ｎｍとした。
次に、該下部電極上に、ＭＯＣＶＤ法によりＰＺＴを成膜（積層形成）した。具体的には、該ＰＺＴの成膜温度は５８０〜６２０℃であり、Ｐｂ原料としてＰｂ（ＭＥＴＨＤ）２を０．２３ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ＭＥＴＨＤ）４を０．４ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（ＭＰＤ）（ＭＥＴＨＤ）２を０．１７ｍｌ／ｍｉｎ導入し、酸素分圧を２．５Ｔｏｒｒ（３３３Ｐａ）とした。これらの原料は、エチルシクロヘキサンにモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送した。そして、該気化器の温度を２６０℃として前記溶液（エチルシクロヘキサン及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付けた。ＰＺＴの成膜時間は５８０秒とした。得られたＰＺＴ膜の厚みは１２０ｎｍであり、組成は、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１．１５、Ｚｒ・（Ｚｒ＋Ｔｉ）＝０．４４であった。
【００３９】
その後、前記ＰＺＴの層上に、反応性スパッタリングによりＳＲＯ（１００ｎｍ）／ＩｒＯｘ（１００ｎｍ）を成膜（積層形成）した。以上により本発明の強誘電体キャパシタを形成した。該強誘電体キャパシタに対しエッチングを行い、該強誘電体キャパシタに対して、７００℃の条件下で１時間の熱処理を行った。更に、その後、強誘電体メモリの製造プロセスにおける一般工程(加工、層間膜、メタル配線等)を行うことにより、本発明の強誘電体メモリを製造した。
【００４０】
実施例２で製造した強誘電体キャパシタについても実施例１で製造した強誘電体キャパシタと略同様の結果が得られた。実施例２で製造した強誘電体キャパシタ乃至該強誘電体キャパシタを有してなる強誘電体メモリの場合、即ちＭＯＣＶＤ法により強誘電体としてのＰＺＴの成膜後に、所定の熱処理を行った場合には、該ＰＺＴの膜中の炭素量及び水素量を低減させることができ、その結果として、疲労特性及びインプリント特性に優れていることがわかった。
【００４１】
【表１】
【００４２】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 下部電極と強誘電体と上部電極とを有してなり、該強誘電体が、ＭＯＣＶＤ法により成膜され、炭素濃度が５×１０１８ｃｍ−３以下であることを特徴とする強誘電体キャパシタ。
（付記２） 下部電極がＩｒを含み、上部電極がＩｒ及びＩｒ酸化物の少なくとも一方を含む付記１に記載の強誘電体キャパシタ。
（付記３） 強誘電体における水素濃度が３×１０２１ｃｍ−３以下である付記１に記載の強誘電体キャパシタ。
（付記４） 強誘電体が、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）及びＰｂＴｉＯ３の少なくともいずれかで形成され、単層膜及び積層膜のいずれかである付記１から３のいずれかに記載の強誘電体キャパシタ。
（付記５） 付記１から４のいずれかに記載の強誘電体キャパシタを有することを特徴とする強誘電体メモリ。
（付記６） 下部電極上に強誘電体の成膜を行った後、該強誘電体に対し該成膜の温度以上の温度で熱処理を行うことにより、該強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とし、該強誘電体上に上部電極を形成することを特徴とする強誘電体キャパシタの製造方法。
（付記７） 下部電極上に強誘電体の成膜を行い、該強誘電体上に上部電極を形成した後、これらを前記成膜の温度以上の温度で熱処理を行うことにより、該強誘電体における炭素濃度を５×１０１８ｃｍ−３以下とすることを特徴とする強誘電体キャパシタの製造方法。
（付記８） 熱処理が、強誘電体の成膜温度よりも４０〜１００℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記９） 熱処理が、強誘電体の成膜温度よりも５０〜９０℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１０） 熱処理が、強誘電体の成膜温度よりも６０〜８０℃高温で、減圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７記載の強誘電体キャパシタの製造方法。
（付記１１） 減圧ＲＴＡ(Rapid thermal anneal)が０．１〜１０Ｔｏｒｒで行われる付記８から１０のいずれかに記載の強誘電体キャパシタの製造方法。
（付記１２） 熱処理が、強誘電体の成膜温度よりも７０〜１６０℃高温で、常圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１３） 熱処理が、強誘電体の成膜温度よりも８０〜１２０℃高温で、常圧ＲＴＡ(Rapid thermal anneal)により行われる付記６又は７に記載の強誘電体キャパシタの製造方法。
（付記１４） 熱処理後の強誘電体における水素濃度が３×１０２１ｃｍ−３以下である付記６から１３のいずれかに記載の強誘電体キャパシタの製造方法。
【００４３】
【発明の効果】
本発明によると、従来における問題を解決することができ、疲労特性、インプリント特性等に優れた高品質な強誘電体キャパシタ及びその効率的な製造方法、該強誘電体キャパシタを有してなる高品質な強誘電体メモリを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタを形成する前の状態を示す概略説明図である。
【図２】図２は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタを形成した後の状態を示す概略説明図である。
【図３】図３は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタにエッチング処理を行った後の状態を示す概略説明図である。
【図４】図４は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタの表面に保護膜を形成した後の状態を示す概略説明図である。
【図５】図５は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタの表面に形成した保護膜上に層間絶縁膜を形成した後の状態を示す概略説明図である。
【図６】図６は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後の状態を示す概略説明図である。
【図７】図７は、本発明の強誘電体メモリの製造プロセスを説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後、更に配線を形成した状態を示す概略説明図である。
【図８】図８は、強誘電体としてのＰＺＴの膜を形成した後における熱処理の有無によるＰＺＴの膜中の炭素濃度を比較したグラフである。
【図９】図９は、強誘電体としてのＰＺＴの膜を形成した後における熱処理の有無によるＰＺＴの膜中の水素炭素濃度を比較したグラフである。
【図１０】図１０は、上部電極を形成した後におけるスイッチング電荷量と、熱処理条件とを比較したグラフである。
【図１１】図１１は、上部電極を形成した後における疲労特性(書き換え回数：１．８Ｖ，２．２×１０９回)と、熱処理条件とを比較したグラフである。
【図１２】図１２は、１．８Ｖ，８８時間後におけるインプリント特性と、熱処理条件とを比較したグラフである。
【符号の説明】
１・・・下部電極
２・・・強誘電体
３・・・上部電極
４・・・保護膜
５・・・層間膜
６・・・ＴｉＮ／Ｔｉ層
７・・・Ｗ層
８・・・ＴｉＮ／Ｔｉ層
９・・・Ａｌ層
１０・・Ｔｉ／ＴｉＮ層
Claims (5)
- 下部電極と、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体と、上部電極とを有してなり、
該強誘電体が、ＭＯＣＶＤ法により５８０℃にて成膜された後、該成膜の温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理がされて得られ、
該強誘電体における、炭素濃度が５×１０１８ｃｍ−３以下であり、水素濃度が３×１０２１ｃｍ−３以下であることを特徴とする強誘電体キャパシタ。 - 減圧ＲＴＡ(Rapid thermal anneal)における減圧条件が、酸素１Ｔｏｒｒ（１３３Ｐａ）である請求項１に記載の強誘電体キャパシタ。
- 請求項１から２のいずれかに記載の強誘電体キャパシタを有することを特徴とする強誘電体メモリ。
- 下部電極上に、Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３（但し、０＜ｘ≦１）で形成される強誘電体の成膜をＭＯＣＶＤ法により５８０℃にて行った後、
該強誘電体に対し、該強誘電体の成膜温度よりも６０℃〜８０℃高温での減圧ＲＴＡ(Rapid thermal anneal)による熱処理を行うことにより、該強誘電体における、炭素濃度を５×１０１８ｃｍ−３以下、水素濃度を３×１０２１ｃｍ−３以下とし、
該強誘電体上に上部電極を形成することを特徴とする強誘電体キャパシタの製造方法。 - 減圧ＲＴＡ(Rapid thermal anneal)における減圧条件が、酸素１Ｔｏｒｒ（１３３Ｐａ）である請求項４に記載の強誘電体キャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173777A JP4331442B2 (ja) | 2002-06-14 | 2002-06-14 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
| US10/369,720 US6812510B2 (en) | 2002-06-14 | 2003-02-21 | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173777A JP4331442B2 (ja) | 2002-06-14 | 2002-06-14 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022702A JP2004022702A (ja) | 2004-01-22 |
| JP4331442B2 true JP4331442B2 (ja) | 2009-09-16 |
Family
ID=29727938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173777A Expired - Fee Related JP4331442B2 (ja) | 2002-06-14 | 2002-06-14 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6812510B2 (ja) |
| JP (1) | JP4331442B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3849783B2 (ja) * | 2003-03-27 | 2006-11-22 | セイコーエプソン株式会社 | 強誘電体層の製造方法 |
| JP4376761B2 (ja) * | 2004-11-24 | 2009-12-02 | パナソニック株式会社 | 容量素子及び半導体記憶装置 |
| JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4946214B2 (ja) | 2006-06-30 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5549798B2 (ja) * | 2009-09-18 | 2014-07-16 | セイコーエプソン株式会社 | 液体噴射ヘッド、液体噴射装置及び圧電素子 |
| US9147689B1 (en) | 2014-04-16 | 2015-09-29 | Micron Technology, Inc. | Methods of forming ferroelectric capacitors |
| US9876018B2 (en) | 2015-12-03 | 2018-01-23 | Micron Technology, Inc. | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material |
| US20230329002A1 (en) * | 2020-09-06 | 2023-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, capacitor, and manufacturing method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5431958A (en) | 1992-03-09 | 1995-07-11 | Sharp Kabushiki Kaisha | Metalorganic chemical vapor deposition of ferroelectric thin films |
| WO1993021637A1 (en) | 1992-04-13 | 1993-10-28 | Ceram, Inc. | Multilayer electrodes for ferroelectric devices |
| US5661115A (en) * | 1994-11-08 | 1997-08-26 | Micron Technology, Inc. | Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds |
| KR100275726B1 (ko) * | 1997-12-31 | 2000-12-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| KR100474589B1 (ko) * | 1998-12-29 | 2005-06-21 | 주식회사 하이닉스반도체 | 캐패시터제조방법 |
| JP2000232102A (ja) | 1999-02-12 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 誘電体膜の製造方法 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| JP2001284549A (ja) | 2000-03-24 | 2001-10-12 | Samsung Electronics Co Ltd | 強誘電性キャパシタの製造方法 |
| JP2002134396A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法および半導体パターン自動調節装置 |
| US6465348B1 (en) * | 2001-06-06 | 2002-10-15 | United Microelectronics Corp. | Method of fabricating an MOCVD titanium nitride layer utilizing a pulsed plasma treatment to remove impurities |
-
2002
- 2002-06-14 JP JP2002173777A patent/JP4331442B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-21 US US10/369,720 patent/US6812510B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030230773A1 (en) | 2003-12-18 |
| JP2004022702A (ja) | 2004-01-22 |
| US6812510B2 (en) | 2004-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6875667B2 (en) | Method for forming capacitor | |
| US7291530B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| KR100373079B1 (ko) | 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법 | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2010278074A (ja) | 電子装置およびその製造方法 | |
| US7071053B2 (en) | Method of forming capacitor with ruthenium top and bottom electrodes by MOCVD | |
| JP2000236075A (ja) | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 | |
| JP5347381B2 (ja) | 半導体装置の製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP4331442B2 (ja) | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ | |
| JPH1041486A (ja) | 半導体装置の強誘電体膜及びその形成方法 | |
| US20090035877A1 (en) | Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same | |
| WO2002073679A1 (fr) | Procede de croissance en phase vapeur pour film dielectrique a oxyde metallique et film pzt | |
| JP4313797B2 (ja) | 半導体装置の製造方法 | |
| KR20090052455A (ko) | 강유전체 캐패시터 및 이의 제조 방법 | |
| JP2007081410A (ja) | 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ | |
| KR100395507B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP2004023042A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3171246B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP3353835B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH07273216A (ja) | 金属酸化膜の形成方法 | |
| JP2008192914A (ja) | 半導体装置及びその製造方法 | |
| US7198959B2 (en) | Process for fabrication of a ferrocapacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061107 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4331442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |