次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
(1)第1実施形態
図1〜図10は、本実施形態に係る半導体装置の製造途中の断面図である。
この半導体装置は、微細化に有利なスタック型のFeRAMであり、以下のようにして作成される。
最初に、図1(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン(半導体)基板1表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜2とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜2を形成してもよい。
次いで、シリコン基板1の活性領域にp型不純物を導入してpウェル3を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜4となる熱酸化膜を形成する。
続いて、シリコン基板1の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィによりパターニングして二つのゲート電極5を形成する。
pウェル3上には、上記の2つのゲート電極5が間隔をおいて平行に配置され、それらのゲート電極5はワード線の一部を構成する。
次いで、ゲート電極5をマスクにするイオン注入により、ゲート電極5の横のシリコン基板1にn型不純物を導入し、第1、第2ソース/ドレインエクステンション6a、6bを形成する。
その後に、シリコン基板1の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極5の横に絶縁性サイドウォール7を形成する。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール7とゲート電極5をマスクにしながら、シリコン基板1にn型不純物を再びイオン注入することにより、二つのゲート電極5の側方のシリコン基板1の表層に、互いに間隔がおかれた第1、第2ソース/ドレイン領域(第1、第2不純物拡散領域)8a、8bを形成する。
ここまでの工程により、シリコン基板1の活性領域には、ゲート絶縁膜4、ゲート電極5、及び第1、第2ソース/ドレイン領域8a、8bによって構成される第1、第2MOSトランジスタTR1、TR2が形成されたことになる。
次に、シリコン基板1の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板1上に高融点金属シリサイド層9を形成する。その高融点金属シリサイド層9はゲート電極5の表層部分にも形成され、それによりゲート電極5が低抵抗化されることになる。
その後、素子分離絶縁膜2の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
続いて、プラズマCVD法により、シリコン基板1の上側全面に窒化シリコン(SiN)膜を厚さ約80nmに形成し、それをカバー絶縁膜10とする。次いで、このカバー絶縁膜10の上に、TEOSガスを使用するプラズマCVD法により第1層間絶縁膜11として酸化シリコン膜を厚さ約1000nmに形成する。
次いで、第1層間絶縁膜11の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化する。このCMPの結果、第1層間絶縁膜11の厚さは、シリコン基板1の平坦面上で約700nmとなる。
そして、フォトリソグラフィによりカバー絶縁膜10と第1層間絶縁膜11とをパターニングして第1、第2ソース/ドレイン領域8a、8bの上に直径が0.25μmのコンタクトホールを形成する。更に、このコンタクトホール内にグルー膜(密着膜)とタングステン膜とを順に形成した後、第1層間絶縁膜11上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール内にのみ第1、第2導電性プラグ32a、32bとして残す。
これらの第1、第2導電性プラグ32a、32bは、それぞれ第1、第2ソース/ドレイン領域8a、8bと電気的に接続される。
なお、上記のグルー膜は、厚さ約30nmのチタン膜と厚さ約20nmの窒化チタン膜とをこの順に形成してなる。また、CMP前のタングステン膜は、第1層間絶縁膜11上で約300nmの厚さを有する。
ここで、第1、第2導電性プラグ32a、32bは、酸化され易いタングステンを主にして構成され、プロセス中で酸化されるとコンタクト不良を起こす恐れがある。
そこで、各導電性プラグ32a、32bの酸化を防ぐ酸化防止絶縁膜14として、これらのプラグ32a、32bと第1層間絶縁膜11の上にプラズマCVD法により酸窒化シリコン(SiON)膜を厚さ約200nmに形成する。
なお、酸窒化シリコン膜に代えて、窒化シリコン(SiN)膜やアルミナ膜を酸化防止絶縁膜14として形成してもよい。
その後に、TEOSガスを使用するプラズマCVD法により、酸化防止絶縁膜14の上に酸化シリコン膜を厚さ約300nmに形成し、この酸化シリコン膜を下地絶縁膜15とする。
次に、図1(b)に示す断面構造を得るまでの工程について説明する。
まず、下地絶縁膜15と酸化防止絶縁膜14とをパターニングすることにより、第1導電性プラグ32aの上方のこれらの絶縁膜に第1ホール15aを形成する。
次いで、この第1ホール15a内と下地絶縁膜15の上にスパッタ法によりグルー膜35として窒化チタン膜を形成する。
更に、CVD法を用いて、このグルー膜35の上にプラグ用導電膜36としてタングステン膜を形成し、このプラグ用導電膜36で第1ホール15aを完全に埋め込む。
続いて、図1(c)に示すように、第2絶縁膜36の上の余分なグルー膜35とプラグ用導電膜36とをCMP法により研磨して除去する。これにより、グルー膜35とプラグ用導電膜36は、第1導電性プラグ32aと電気的に接続された第3導電性プラグ36aとして第1ホール15a内に残される。
このCMPでは、研磨対象であるグルー膜35とプラグ用導電膜36の研磨速度が下地の下地絶縁膜15よりも速くなるようなスラリ、例えばCabot Microelectronics Corporation製のW2000を使用する。そして、下地絶縁膜15上に研磨残を残さないために、このCMPの研磨量は各膜35、36の合計膜厚よりも厚く設定され、このCMPはオーバー研磨となる。
次に、図2(a)に示すように、酸化シリコンよりなる下地絶縁膜15を窒素含有プラズマ、例えばアンモニア(NH3)プラズマに曝し、下地絶縁膜15の表面の酸素原子にNH基を結合させる。
このアンモニアプラズマ処理では、例えば、シリコン基板1に対して約9mm(350mils)だけ離れた位置に対向電極を有する平行平板型のプラズマ処理装置が使用される。そして、266Pa(2Torr)の圧力下において基板温度を400℃に保持しながら、チャンバ内にアンモニアガスを350sccmの流量で供給し、シリコン基板1側に13.56MHzの高周波電力を100Wのパワーで、また上記の対向電極に350kHzの高周波電力を55Wのパワーで60秒間供給することにより処理が行われる。
続いて、図2(b)に示すように、下地絶縁膜15と第3導電性プラグ36aのそれぞれの上にチタン膜を厚さ約20nmに形成し、このチタン膜を下地導電膜21とする。
この下地導電膜21の成膜条件は特に限定されないが、本実施形態では、シリコン基板1とチタンターゲットとの距離が60mmに設定されたスパッタチャンバを用いて、0.15Paのアルゴン雰囲気中で基板温度を20℃にする。そして、2.6kWのDC電力をチャンバに5秒間供給することにより、チタンよりなる下地導電膜21を形成する。
ここで、アンモニアプラズマ処理(図2(a)参照)を予め行い、下地絶縁膜15の表面の酸素原子にNH基を結合させておいたので、下地絶縁膜15上に堆積したチタン原子は下地絶縁膜15表面の酸素原子に捕獲され難くい。そのため、チタン原子が下地絶縁膜15の表面を自在に移動できるようになり、(002)方向に強く自己組織化したチタンよりなる下地導電膜21を形成することが可能となる。
その後に、下地絶縁膜21に対し、窒素雰囲気中において基板温度を650℃、処理時間を60秒とするRTAを行う。これにより、チタンよりなる下地導電膜21が窒化され、(111)方向に配向した窒化チタンで下地導電膜21が構成されることになる。
次に、図2(c)に示すように、この下地導電膜21の上に導電性酸素バリア膜22として窒化チタンアルミニウム(TiAlN)膜を反応性スパッタ法で100nmの厚さに形成する。
窒化チタンアルミニウムよりなる導電性酸素バリア膜22は、酸素透過防止機能に優れており、その下の第3導電性プラグ36aが酸化してコンタクト不良が発生するのを防止する役割を担う。
この導電性酸素バリア膜22の成膜条件は特に限定されないが、本実施形態では、チタンとアルミニウムとの合金ターゲットを使用し、アルゴンガスと窒素ガスとの混合ガスをスパッタガスとして用いる。そして、アルゴンガスと窒素ガスのそれぞれの流量を40sccm、100sccmにし、253.3Paの圧力下、400℃の基板温度、そして1.0kWのスパッタパワーで導電性酸素バリア膜22を形成する。
次に、図3(a)に示すように、導電性酸素バリア膜22の上に、スパッタ法により第1導電膜23としてイリジウム膜を厚さ約100nmに形成する。そのイリジウム膜は、例えば、圧力が0.11Paのアルゴン雰囲気中で基板温度を500℃にし、スパッタパワーを0.5kWにして形成される。
ここで、既述のように、下地導電膜21を構成する窒化チタン膜が(111)方向に配向しているため、この配向の作用によって下地導電膜21の結晶性は良好になる。
その後に、アルゴン雰囲気中で基板温度を650℃以上にするRTAを第1導電膜23に対して60秒間行う。このRTAにより、第1導電膜23と導電性酸素バリア膜22との密着性が向上すると共に、第1導電膜23の結晶性も改善される。
なお、第1導電膜23はイリジウム膜に限定されない。イリジウムに代えて、プラチナなどの白金族の金属、あるいはPtO、IrOx、SrRuO3等よりなる導電性酸化物で第1導電膜23を構成してもよい。更に、上記の金属あるいは金属酸化物の積層膜を第1導電膜23として形成してもよい。
続いて、図3(b)に示すように、MOCVD法により第1導電膜23の上にペロブスカイト構造のPZT(Lead Zirconate Titanate: PbZrTiO3)膜を形成し、このPZT膜を第1強誘電体膜24bとする。MOCVD法で形成された第1強誘電体膜24bは、成膜の時点で既に結晶化しているため、第1強誘電体膜24bを結晶化させるための結晶化アニールは不要である。
そのMOCVD法は次のようにして行われる。
まず、Pb(DPM)2(化学式Pb(C11H19O2)2))、Zr(dmhd)4(化学式Zr(C9H15O2)4)、及びTi(O−iOr)2(DPM)2(化学式Ti(C3H7O)2(C11H19O2)2)のそれぞれをTHF(Tetra Hydro Furan: C4H8O)溶媒中にいずれも0.3mol/lの濃度で溶解し、Pb、Zr、及びTiの各液体原料を作成する。次いで、これらの液体原料をMOCVD装置の気化器にそれぞれ0.326ml/分、0.200ml/分、および0.200ml/分の流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得る。なお、上記の気化器には、各液体原料と共に、流量が0.474ml/分のTHF溶媒も供給される。
更に、上記の原料ガスをチャンバに供給しながら、チャンバ内の圧力を665Pa(5Torr)にし、基板温度を620℃に維持する。そして、このような状態を620秒間維持することにより、上記したPZT膜が100nmの厚さに形成される。
なお、第1強誘電体膜24bはPZT膜に限定されない。ランタン、カルシウム、ストロンチウム、及びシリコンの少なくとも一つをPZTにドープした材料で第1強誘電体膜24bを構成してもよい。更に、(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15等のBi層状構造化合物で第1強誘電体膜24bを構成してもよい。
また、強誘電体材料に代えて、ジルコニウムや鉛を含む金属酸化物高誘電体材料で第1強誘電体膜24bを形成してもよい。
ところで、上記のようにMOCVD法で第1強誘電体膜24bを形成すると、原料ガスに含まれる有機物が第1強誘電体膜24bにも含有される。
更に、第1強誘電体膜24bを形成した後は、MOCVD装置のチャンバからシリコン基板1を出すが、その際に第1強誘電体膜24bが大気に触れ、大気中の微量の水分や炭素も第1強誘電体膜24bに取り込まれる。
有機物や水分等の不純物は、第1強誘電体膜24bの強誘電体特性、例えば残留分極電荷量を低下させるので、それらを第1強誘電体膜24bから追い出す必要がある。
そこで、次の工程では、図3(c)に示すように、第1強誘電体膜24bに対して酸化性ガス含有雰囲気中でアニールを行い、第1強誘電体膜24b中の不純物を膜外に放出させる。
このアニールの条件は特に限定されないが、本実施形態では、アルゴンガスと酸素との混合雰囲気内において、基板温度を575℃〜650℃、例えば600℃とする常圧RTAでこのアニールを行う。この場合、アルゴンガスと酸素の流量はそれぞれ50sccm、2000sccmに設定され、熱処理時間は30秒〜120秒、例えば60秒に設定される。
また、酸化性ガスは酸素ガスに限定されず、酸素ガス、オゾンガス、及び二酸化窒素(N2O)ガスのいずれかを酸化性ガスとして使用してよい。
このような酸化性ガスを用いることで、第1強誘電体膜24b中の有機物が酸化されて膜外に放出され易くなる。
ここで、アニール時の基板温度(アニール温度)が低すぎると、不純物が第1強誘電体膜24bから放出され難くなり、アニールの効果が低下する。アニールの効果を十分に発揮するには、第1強誘電体膜24bの成膜温度よりも45℃低い温度、より好ましくは25℃低い温度にアニール温度の下限を設定するのが好ましい。
上の例では、第1強誘電体膜24bを620℃の基板温度で形成したので、アニール温度の下限は575℃、より好ましくは595℃となる。
一方、アニール温度が高すぎると、第1強誘電体膜24bを構成するPZTの鉛が抜けてしまい、第1強誘電体膜24bの強誘電体特性、例えば残留分極電荷量が低下してしまう。そのため、アニール温度の上限は、第1強誘電体膜24bの成膜温度よりも30℃高い温度、より好ましくは10℃高い温度に設定するのが好ましい。
620℃の基板温度で第1強誘電体膜24bを形成する本実施形態では、アニール温度の上限は650℃、より好ましくは630℃となる。
また、常圧RTAに代えて減圧RTAでアニールを行ってもよい。減圧RTAでは、アニール雰囲気が減圧されるため、第1強誘電体膜24b中の不純物が膜外に出易くなる。
そのため、減圧RTAを採用する場合には、常圧RTAの場合よりもアニール温度の下限と上限を共に10℃程度低くすることができる。例えば、上の例では、アニール温度の下限を第1強誘電体膜24bの成膜温度よりも55℃低い温度にし、上限を成膜温度よりも20℃高い温度にすることができる。
また、減圧装置の能力の限界から、アニールの圧力は0.1〜100Torrに設定するのが好ましい。
次に、図4(a)に示すように、第1強誘電体膜24bの上に第2強誘電体膜24cとしてスパッタ法でPZT膜形成し、これら第1、第2強誘電体膜24b、24cを強誘電体膜24とする。
なお、図3(c)のアニールを第1強誘電体膜24bに対して行った後は、第1強誘電体膜24bを大気に曝しても、アニールをしない場合と比較して第1強誘電体膜24bに大気中の不純物が取り込まれ難い。従って、大気開放を防ぐ目的でそのアニールと第2強誘電体膜24cとの成膜を同じ装置内で行う必要は無い。但し、アニールをしてから第2強誘電体膜24cを成膜するまでの間に、大気中で第1強誘電体膜24bを長時間放置するのは好ましくなく、第1強誘電体膜24bを形成してから24時間以内に第2強誘電体膜24cを形成するのが望ましい。
また、MOCVD法で形成された第1強誘電体膜24bと異なり、スパッタ法で形成された第2強誘電体膜24cは、成膜の時点で結晶化しておらず、アモルファス状態となっている。
ここで、本願発明者が行った調査結果によると、第2強誘電体膜24bが厚すぎると強誘電体膜24の残留分極電荷量が低下し易いことが明らかになった。残留分極電荷量の低下は、強誘電体キャパシタへの情報の書き込みや読み出しを困難にするので、好ましくない。
そのため、第2強誘電体膜24cの厚さは、第1強誘電体膜24bよりも薄い厚さ、より好ましくは第1強誘電体膜24bの40%の厚さとするのが好ましい。本実施形態の場合、第1強誘電体膜24bの厚さは100nmなので、第2強誘電体膜24cを5〜30nm、例えば20nmの厚さに形成することで、残留分極電荷量の低下を防止できる。
これに対し、特許文献2では、第2強誘電体膜を第1強誘電体膜よりも厚く形成するので、分極電荷量が低下するという問題がある。
なお、第2強誘電体膜24cはPZTに限定されない。
PZTのようにABO3型ペロブスカイト構造(A=Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B=Ti、Zr、Nb、Ta、W、Mn、Fe、Co、及びCrのいずれか一つ)を有する強誘電体材料で第2強誘電体膜24cを構成してもよい。
更に、ランタン、カルシウム、ストロンチウム、及びシリコンの少なくとも一つをPZTにドープした材料で第2強誘電体膜24cを構成してもよい。これらの元素をPZT膜にドープすることで、第2強誘電体膜24cの疲労損失とインプリント特性が改善されると共に、キャパシタへの書き込み電圧や読み出し電圧を低くすることができる。
また、(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15等のBi層状構造化合物で第2強誘電体膜24cを構成してもよい。
また、第2強誘電体膜24cの成膜方法もスパッタ法に限定されない。ゾル・ゲル法やMOCVD法で第2強誘電体膜24cを形成してもよい。MOCVD法を採用する場合、その成膜条件としては、第1強誘電体膜24bと同様の条件が採用され得る。
但し、後述の理由により、第2強誘電体膜24cはアモルファス状態又は微結晶からなる膜であるのが好ましく、アモルファスな第2強誘電体膜24cを成膜できるスパッタ法を採用するのが最も好ましい。
続いて、図4(b)に示すように、シリコン基板1を加熱しながら強誘電体膜24の上に第1酸化金属膜25dとしてスパッタ法で酸化イリジウム(IrOx)膜を厚さ約50nmに形成する。なお、このようにシリコン基板1を加熱するスパッタ法で形成された酸化イリジウム膜は、結晶化のためのプロセスを行わなくても、成膜の時点で既に結晶化している。
その第1酸化金属膜25dの成膜条件は特に限定されない。本実施形態では、基板温度を300℃にすると共に、流量が140sccmの酸素と流量が60sccmのアルゴンガスとの混合ガスをスパッタガスとして用い、更にスパッタパワーを1kW〜2kWとする。
ここで、第1強誘電体膜24bは、第2強誘電体膜24cや第1酸化金属膜25dをスパッタ法で形成した際にスパッタガスによってダメージを受けていると共に、膜中の酸素濃度が欠乏し、その強誘電体特性が劣化している恐れがある。
そこで、上記の第1酸化金属膜25dを形成した後に、アルゴンと酸素との混合雰囲気中でRTAを行うことにより、スパッタにより受けた第1強誘電体膜24bのダメージを回復させると共に、第1強誘電体膜24bの酸素欠損を補償する。
このRTAの条件は特に限定されない。但し、基板温度は、第1強誘電体膜24bに対するアニール(図3(c))におけるよりも高いのが好ましく、650℃以上、より好ましくは700℃〜750℃とするのが好ましい。本実施形態では、基板温度を725℃とする。
また、アニール雰囲気中の酸素の濃度については流量比で0.1〜50%とするのが好ましく、本実施形態ではアルゴンと酸素の流量をそれぞれ2000sccm、20sccmとする。そして、処理時間は60秒とする。
ここで、第1酸化金属膜25dが成膜の時点で結晶化しているため、その結晶粒を反映して第1酸化金属膜25dと第2強誘電体膜24cとの界面には凹凸が形成されているが、このRTAによってその凹凸が平坦化されるという利点も得られる。
更に、第2強誘電体膜24cをアモルファスに形成したので、このRTAによって第1酸化金属膜25dから強誘電体膜24に拡散するイリジウム原子は、第2強誘電体膜24c中に留まるようになり、第1強誘電体膜24bに至り難くなる。その結果、結晶化して優れた強誘電体特性を呈する第1強誘電体膜24の粒界にイリジウムが拡散し難くなるため、そのイリジウムによってリークパスが形成されるのが抑制され、強誘電体キャパシタのリーク電流を効果的に防止することが可能となる。
このような利点は、微結晶からなる膜で第2強誘電体膜24cを構成しても得られる。
次に、基板温度を室温とするスパッタ法を用いて、第1酸化金属膜25dの上に第2酸化金属膜25eとして酸化イリジウム膜を厚さ約100〜300nm、例えば200nmに形成する。その第2酸化金属膜25eは、圧力が0.8Paのアルゴン雰囲気中、スパッタパワーを1.0kWにし、成膜時間を79秒とすることで形成される。
ここで、高い成膜温度で結晶化された第1酸化金属膜25dとは異なり、基板温度を室温とするスパッタ法で形成された第2酸化金属膜25eはアモルファス状態になる。
ところで、上記した酸化イリジウムのスパッタでは、イリジウムターゲットから飛来したイリジウム原子がスパッタ雰囲気中で酸化されることで基板上に酸化イリジウムが堆積する。そのため、堆積した酸化イリジウムの中には、雰囲気中における酸化が不十分なものも含まれ、酸化イリジウム膜全体としては化学量論組成(IrO2)よりも酸素が少ない状態になり易い。
ところが、第2酸化金属膜25eにおいて酸素が不足すると、第2酸化金属膜25eの触媒作用が高まるため、外部の水分が第2酸化金属膜25eに触れて水素が発生するようになる。水素は、強誘電体膜24を還元してその強誘電体特性を劣化させるという問題があるため、FeRAMの製造工程では水素の発生を極力抑える必要がある。
従って、水素の発生を防止するという観点からすると、第2酸化金属膜25eを構成する酸素量は、第1酸化金属膜25dを構成する酸素量よりも多いのが好ましい。
そこで、本実施形態では、第2酸化金属膜25eの成膜時になるべく多くの酸素を供給することで、酸化イリジウムの組成を化学量論組成(IrO2)に近づけ、第2酸化金属膜24eの触媒作用を抑えるようにする。
このような第2酸化金属膜25eと第1酸化金属膜25dにより、図示のように酸化金属膜25bが構成される。
なお、第1、第2酸化金属膜25d、25eの構成材料は酸化イリジウムに限定されない。第1、第2酸化金属膜25d、25eは、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、オスミウム(Os)、及びパラジウム(Pd)のいずれかの酸化物で構成され得る。更に、これらの酸化物を積層して酸化金属膜25bとしてもよい。
続いて、酸化金属膜25bの上に、導電性向上膜25cとしてイリジウム膜をスパッタ法により厚さ約100nmに形成する。そのスパッタ法は、圧力が1Paのアルゴン雰囲気中で行われ、1.0kWのスパッタパワーがスパッタ雰囲気に投入される。
導電性向上膜25cは、その下の酸化金属膜25bと共に第2導電膜25を構成し、酸化金属膜25bだけでは不足しがちな第2導電膜25の導電性を補う役割を担う。更に、導電性向上膜25cは、その材料であるイリジウムが水素に対するバリア性に富むため、外部の水素をブロックして強誘電体膜24の劣化を防止する役割も担う。
なお、イリジウム膜に代えて、プラチナ膜やSrRuO3膜を導電性向上膜25cとして形成してもよい。
この後に、シリコン基板1の背面を洗浄する。
次に、図5(a)に示すように、第2導電膜25の上にスパッタ法により窒化チタン膜を形成し、その窒化チタン膜を第1マスク材料層26とする。
更に、TEOSガスを使用するプラズマCVD法を用いて、第1マスク材料層26の上に第2マスク材料層27として酸化シリコン膜を形成する。
次いで、図5(b)に示すように、第2マスク材料層27を島状にパターニングすることにより第2ハードマスク27aを形成する。
次に、図6(a)に示す断面構造を得るまでの工程について説明する。
まず、第2ハードマスク27aをマスクにして第1マスク材料層26をエッチングすることにより第1ハードマスク26aを形成する。
次いで、第1、第2ハードマスク26a、27aで覆われていない部分の第2導電膜25、強誘電体膜24、及び第1導電膜23をドライエッチングし、下部電極25a、キャパシタ誘電体膜24a、及び上部電極23aで構成されるキャパシタQを形成する。
そのドライエッチングのガスは特に限定されないが、第1導電膜23と第2導電膜25に対するエッチングガスとしてはHBrと酸素との混合ガスが使用され、強誘電体膜24に対するエッチングガスとしては塩素とアルゴンとの混合ガスが使用される。
また、第1導電膜23用のエッチングガスに対して導電性酸素バリア膜22はエッチング耐性を有するので、キャパシタQを形成した後でも下地導電膜21の全面に導電性酸素バリア膜22は残存する。
このようにして形成されたキャパシタQは、導電性酸素バリア膜22、下地導電膜21、及び第3導電性プラグ36aを介して第1導電性プラグ32aと電気的に接続される。
続いて、図6(b)に示すように、過酸化水素(H2O2)、アンモニア、及び水の混合溶液をエッチング液として用い、酸化シリコンよりなる第2ハードマスク27aをウエットエッチングにより除去する。なお、ドライエッチングにより第2ハードマスク27aを除去してもよい。
次に、図7(a)に示す断面構造を得るまでの工程について説明する。
まず、第1ハードマスク26aをマスクとして用いながら、下地導電膜21と導電性酸素バリア膜22とをエッチングし、これらの膜をキャパシタQの下にのみ残す。このエッチングはドライエッチングにより行われ、そのエッチングガスとしては例えばアルゴンと塩素との混合ガスが使用される。
また、このエッチングガスに対し第1ハードマスク26aもエッチングされるため、エッチングの終了時には第1ハードマスク26aは除去され、上部電極25aの上面が露出する。
続いて、図7(b)に示すように、キャパシタQを覆うアルミナ(Al2O3)膜を厚さ約20nmに形成し、そのアルミナ膜を第1キャパシタ保護絶縁膜39とする。第1キャパシタ保護絶縁膜39を構成するアルミナは、水素の透過防止能力に優れているため、外部の水素はこの第1キャパシタ保護絶縁膜39によってブロックされ、水素によるキャパシタ誘電体膜24aの劣化を防止することができる。
ここで、キャパシタ誘電体膜24aは、キャパシタQを形成する際のドライエッチング(図6(b)参照)や、スパッタ法による第1キャパシタ保護絶縁膜39の成膜によってダメージを受けている。
そこで、このダメージからキャパシタ誘電体膜24aを回復させる目的で、図8(a)に示すように、酸素含有雰囲気中においてキャパシタ誘電体膜24aに対して回復アニールを施す。この回復アニールの条件は特に限定されないが、本実施形態では、炉内において基板温度を550℃〜700℃、例えば650℃とし、約60分間行われる。
続いて、図8(b)に示すように、第1キャパシタ保護絶縁膜39の上に、CVD法によりアルミナ膜を厚さ約20nmに形成し、このアルミナ膜を第2キャパシタ保護絶縁膜40とする。
次に、図9(a)に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを反応ガスとするプラズマCVDにより、第2キャパシタ保護絶縁膜40の上に第2層間絶縁膜41として酸化シリコン膜を形成する。その反応ガスには、酸素ガスとヘリウムガスも含まれる。また、第2層間絶縁膜41の膜厚は特に限定されないが、本実施形態では、シリコン基板1の平坦面上での厚さを1500nmとする。
なお、酸化シリコン膜に代えて、絶縁性の無機膜を第2層間絶縁膜41として形成してもよい。
その後に、CMP法により第2層間絶縁膜41の表面を研磨して平坦化する。
更に、第2層間絶縁膜41に対する脱水処理として、第2層間絶縁膜41の表面をN2Oプラズマに曝す。このN2Oプラズマにより、第2層間絶縁膜41内に残留する水分が除去されると共に、第2層間絶縁膜41への水分の再吸収が防止される。
なお、この脱水処理としてN2プラズマ処理を行ってもよい。
続いて、第2層間絶縁膜41の上に、スパッタ法により平坦なアルミナ膜を厚さ約20nm〜30nmに形成し、そのアルミナ膜を第3キャパシタ保護絶縁膜42とする。この第3キャパシタ保護絶縁膜42は、平坦化された第2層間絶縁膜41上に形成されるため優れたカバレッジ特性が要求されず、上記のように安価なスパッタ法で形成される。但し、第3キャパシタ保護絶縁膜42の成膜方法はスパッタ法に限定されず、CVD法であってもよい。
その後に、図9(b)に示すように、TEOSガスを使用するプラズマCVD法を用いて、第3キャパシタ保護絶縁膜42の上に、キャップ絶縁膜43として酸化シリコン膜を300nm程度の厚さに形成する。なお、このキャップ絶縁膜43として、酸窒化シリコン膜又は窒化シリコン膜を形成してもよい。
次に、図10(a)に示す断面構造を得るまでの工程について説明する。
まず、第1〜第3キャパシタ保護絶縁膜39、40、42、第2層間絶縁膜41、キャップ絶縁膜43をパターニングすることにより、上部電極25a上のこれらの膜に第2ホール41aを形成する。
次いで、ここまでの工程でキャパシタ誘電体膜24aが受けたダメージを回復させるため、不図示の炉内にシリコン基板1を入れ、酸素雰囲気中で基板温度を550℃とする回復アニールを約40分間行う。
次に、第2導電性プラグ32bの上の第1〜第3キャパシタ保護絶縁膜39、40、42、第2層間絶縁膜41、キャップ絶縁膜43、下地絶縁膜15、及び酸化防止絶縁膜14をパターニングして、これらの膜に第3ホール41bを形成する。
なお、このパターニングの際、第2ホール41aは、レジストパターンで覆われており、そのレジストパターンによってエッチング雰囲気から保護されている。
ここで、もし、これらのホール41a、41bを同時に形成しようとすると、深い第3ホール41bが開口されるまで第2ホール41a内の上部電極25aが長時間にわたってエッチング雰囲気に曝され、キャパシタ誘電体膜24aが劣化するという問題が発生する。
本実施形態では、上記のように深さの異なる第2、第3ホール41a、41bを別々に形成するので、このような問題を回避することができる。
更に、第2ソース/ドレイン領域8b上の第2導電性プラグ36bは、本工程が終了するまで、酸化防止絶縁膜14によって覆われているので、第2導電性プラグ36bを構成するタングステンが酸化してコンタクト不良を起こすのが防止される。
続いて、キャップ絶縁膜43上と第2、第3ホール41a、41b内に、グルー膜としてスパッタ法によりチタン膜と窒化チタン膜とをこの順に形成する。
なお、窒化チタン膜についてはMOCVD法で形成してもよい。その場合、窒化チタン膜から炭素を除去するため、窒素と水素とをプラズマ化してなる雰囲気中で窒化チタン膜をアニールするのが好ましい。このように水素含有雰囲気中でアニールを行っても、上部電極25aの最上層に形成されたイリジウムよりなる導電性向上膜25c(図4(b)参照)が水素をブロックするので、水素によって酸化金属膜25bが還元されることは無い。
更に、CVD法によりグルー膜の上にタングステン膜を形成し、このタングステン膜で第2、第3ホール41a、41bを完全に埋め込む。
そして、キャップ絶縁膜43上の不要なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第2、第3ホール41a、41b内にのみ第4、第5導電性プラグ47a、47bとして残す。
これらのプラグのうち、第4導電性プラグ47aは、キャパシタQの上部電極25aと電気的に接続される。一方、第5導電性プラグ47bは、第2導電性プラグ32bに電気的に接続され、その第2導電性プラグ32bと共にビット線の一部を構成する。
その後に、図10(b)に示すように、キャップ絶縁膜43と各導電性プラグ47a、47bのそれぞれの上にスパッタ法で金属積層膜を形成し、この金属積層膜をパターニングして金属配線49aとビット線用の導電性パッド49bとを形成する。
その金属積層膜として、厚さ60nmのチタン膜、厚さ30nmの窒化チタン膜、厚さ360nmの銅含有アルミニウム膜、厚さ5nmのチタン膜、及び厚さ70nmの窒化チタン膜をこの順に形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
図11は、この半導体装置のセル領域の拡大平面図であり、先の図10(b)は図11のI−I線に沿う断面図に相当する。
図11に示されるように、キャパシタQは、セル領域においてアレイ状に複数形成される。
上記した本実施形態では、図3(c)に示したように、MOCVD法で形成された第1強誘電体膜24bに対して酸化性ガス含有雰囲気中でアニールを行い、第1強誘電体膜24b中の不純物を膜外に放出した。
このようなアニールによって得られる利点について以下に説明する。
図12は、アニール条件とキャパシタのスイッチング電荷量との関係について調査して得られた図である。
なお、この調査では、第1強誘電体膜24bとして厚さ100nmのPZT膜をMOCVD法で形成した。
また、アニール条件は、(i)アニール無し、(ii)基板温度575℃、酸素濃度100%、処理時間60秒、(iii)基板温度600℃、酸素濃度100%、処理時間60秒、(iv)基板温度625℃、酸素濃度100%、処理時間60秒、及び(v)基板温度600℃、酸素濃度1%、処理時間60秒の5条件である。
更に、それぞれのアニールを行った後に、第2強誘電体膜24cとしてアモルファスなCSPLZT膜を厚さ20nmに形成し、本実施形態に従って金属配線49aまで作成した。
図12の調査では、このような条件に従い、平面形状が50μm×50μmの正方形のキャパシタをシリコン基板1に互いに孤立するように56個作成した。
そして、印加電圧を1.8Vとし、各々のキャパシタのスイッチング電荷量Qswを測定した。なお、各アニール条件における点線は56個のキャパシタのスイッチング電荷量Qswの平均値であり、上端と下端の線はそれぞれQswの最大値と最小値を表す。
図12に示されるように、このようにキャパシタを孤立して形成する場合には、基板温度を575℃〜600℃とする条件においてスイッチング電荷量Qswが僅かに減少した。
一方、基板温度を625℃とする条件ではスイッチング電荷量Qswが高くなった。これは、より高い基板温度でアニールを行うと、第1強誘電体膜24bに含まれる水分や炭素等の不純物がアニールによって膜外に放出されるためであると考えられる。
これに対し、図13は、図12の場合と同一のキャパシタを5152個密集して形成してなるセル領域を56箇所作成し、図12と同じ調査を行って得られたグラフである。そのセル領域には、図11に示したように複数のキャパシタQがアレイ状に形成される。
図13に示されるように、複数のキャパシタQをアレイ状に形成した場合では、基板温度を575℃とする条件でもアニールをしない場合と比較してスイッチング電荷量Qswが上昇し、その上昇傾向は600℃まで続く。
一方、基板温度を625℃とする条件ではスイッチング電荷量Qswが減少する。これは、強誘電性の維持に不可欠な鉛がアニールによって第1強誘電体膜24bから抜けてしまうためと考えられる。これとは逆に、図12のようなキャパシタを孤立して形成する場合に625℃でスイッチング電荷量Qswが上昇したのは、孤立したキャパシタの第1強誘電体膜24bからは鉛が殆ど抜けず、アニールによる不純物除去の効果の方が大きいためと考えられる。
次に、図12と図13のそれぞれのキャパシタのリーク電流密度の調査結果について図14と図15に示す。
図14は、図12のようにキャパシタを孤立して形成した場合における、アニール条件とリーク電流密度との関係を示す図である。なお、アニール条件は図12と同様である。また、同図における「L-CAPF+3V」と「L-CAPF−3V」は、それぞれ下部電極23aを基準にした場合に上部電極25aに+3Vと−3Vの電圧を印加したことを表す。
図14に示されるように、キャパシタを孤立して形成すると、アニールをする場合としない場合とでリーク電流に大きな違いは無い。
一方、図15は、図13のように複数のキャパシタをアレイ状に形成した場合における、アニール条件とリーク電流密度との関係を示す図である。アニール条件は図12と同様である。そして、図中の「L-CAP+3V」と「L-CAP−3V」は、それぞれ下部電極23aを基準にした場合に上部電極25aに+3Vと−3Vの電圧を印加したことを表す。
図15に示すように、アレイ状にキャパシタを形成すると、基板温度を600℃〜625℃とする条件では、アニールをしない場合よりもリーク電流を約0.5桁程度低くすることができる。これは、第1強誘電体膜24bに吸収されていた水分や炭素等の不純物がアニールにより膜外に放出され、第1強誘電体膜24b内のリークパスが低減されたためと考えられる。
また、本願発明者は、上記のようにアレイ状に密集して形成したキャパシタの疲労損失について調査した。
図16は、その疲労損失を算出するための基礎データとなるストレスサイクルとスイッチング電荷量との関係を示すグラフである。ここでは、最高電圧が+4Vで最低電圧が−4Vのパルス状の電圧を上部電極25aに印加した。図16におけるストレスサイクルとは、このように印加したパルスの回数である。また、電圧の基準は下部電極23aの電位である。
図16に示されるように、スイッチング電荷量Qswは、どのアニール条件でもストレスサイクルが106程度において最大値になった後、緩やかに減少する。
なお、この調査では、実使用下よりも高い電圧(4V)で加速実験を行っているので、実際の製品では、スイッチング電荷量Qswの減少の度合いが図16よりも緩やかになり、1010程度のストレスサイクルでも実使用に耐え得るイッチング電荷量Qswを確保することができる。
図17は、図16の結果を基にして得られた2.0×109サイクル後の疲労損失を示すグラフである。なお、疲労損失は次のようにして定義される:
疲労損失=100×(Max(Qsw)−Qsw(1.0×109サイクル後))/Max(Qsw)
なお、Max(Qsw)は図16における各グラフの最大値である。
図17に示すように、いずれのアニール条件でも、アニールを行わない場合と比較して疲労損失を約2%程度減少させることができる。これは、第1強誘電体膜24bに含まれる不純物がアニールによって低減されたためと考えられる。
次に、上記のキャパシタのインプリント特性について説明する。
図18は、インプリント特性を調査して得られたグラフである。
この調査では、インプリント特性としてPos(A-Cap)−Uos(B-Cap)の値を採用した。なお、A-Cap及びB-Capは、隣接する二つのキャパシタ(A-Capacitor, B-Capacitor)を表す。そして、Pos(A-Cap)はOS(Opposite State)読み出し時のA-CapacitorのP-termであり、Uos(B-Cap)はOS読み出し時のB-CapacitorのU-termである。また、強誘電体の残留分極電荷量Prと最大分極量Pmaxを用いると、P-termとU-termはそれぞれPos(A-Cap)=Pmax+Pr、Uos(B-Cap)=Pmax−Prで定義される。なお、最大分極量Pmaxは、キャパシタに書き込み電圧を印加したときのキャパシタ誘電体膜の分極量である。一般的に、Pos(A-Cap)−Uos(B-Cap)は、強誘電体のスイッチング電荷量Qswと略同じである。
また、このインプリント特性は次のようにして測定される。
(i)A-Capacitorを+方向に書き込み、B-Capacitorを−方向に書き込む。これにより、A-Capacitorの残留分極電荷量は+Prとなり、B-Capacitorの残留分極電荷量は−Prとなる。
なお、+4Vと−4Vをそれぞれ「+」、「−」で表すと、A-Capacitorへの書き込みに使用するパルス電圧は、+4Vを四回連続して印加する++++である。また、B-Capacitorへの書き込みには、−4Vを四回連続して印加する−−−−となる。
(ii)A-CapacitorとB-Capacitorとを24時間ベークする。
(iii)A-CapacitorのSS(Same State)の読み出しを行う。この読み出し動作により、A-Capacitorの分極量は+Pr→+Pmax→+Prと変化する。また、読み出された値はUss(A-Cap)に相当する。なお、この読み出しに使用するパルス電圧は++++である。
(iv)B-CapacitorのSSの読み出しを行う。この読み出し動作により、B-Capacitorの分極量は−Pr→−Pmax→+Prと変化する。また、読み出された値はPss(B-Cap)に相当する。これと同時に、++−−で表されるパルス電圧を用い、B-Capacitorに書き込みを行う。これにより、B-Capacitorの分極量は+Pr→−Pmax→−Prと変化する。
(v)A-CapacitorとB-CapacitorにOSの書き込みを行う。これにより、A-Capacitorの分極量は+Prから−Prに変化し、B-Capacitorの分極量は−Prから+Prに変化する。なお、A-Capacitorへの書き込みには−−−−で表されるパルス電圧を使用し、B-Capacitorへの書き込みには++++で表されるパルス電圧を使用する。
(vi)A-CapacitorとB-Capacitorとを90℃で20分間ベークする。
(vii)++−−で表されるパルス電圧を用いてA-CapacitorのOSの読み出しを行う。この読み出し動作により、A-Capacitorの分極量は−Pr→−Pmax→+Prと変化する。また、読み出された値はPos(A-Cap)に相当する。その後、逆パルスをA-Capacitorに印加し、A-Capacitorの分極量を+Prから−Prにする。
(viii)++++で表されるパルス電圧を用いてB-CapacitorのOSの読み出しを行う。この読み出し動作により、B-Capacitorの分極量は+Pr→+Pmax→+Prと変化する。また、読み出された値はUos(B-Cap)に相当する。
(ix)Pos(A-Cap)−Uos(B-Cap)を算出する。
その後、(i)〜(viii)をもう一度繰り返すことになる。そのとき、(ii)でのベーク温度は150℃に設定される。
図18において、横軸のベーキング時間は、二回目のステップ(ii)でのベーキング時間を表す。
そして、Pos(A-Cap)−Uos(B-Cap)の値が大きいほど、キャパシタのインプリント特性が良好でデバイスのマージンが大きくなり、好ましい。
図18によれば、第1強誘電体膜24bに対してアニールをしない場合よりも、本実施形態のようにアニールを行う方がPos(A-Cap)−Uos(B-Cap)の値が大きくなり、インプリント特性が良好になることが理解できる。
図19は、図18でベーキング時間が72時間の場合のPos(A-Cap)−Uos(B-Cap)を対数近似して得られたグラフである。各グラフの値は、OS-Rateと呼ばれ、0に近いほどキャパシタの劣化が少ないことを表す。
図19に示されるように、第1強誘電体膜24bに対してアニールをしない場合と比較して、本実施形態のようにアニールを行うとOS-Rateが約1%以上向上する。
このように、本実施形態によれば、第1強誘電体膜24bに対して酸化性ガス含有雰囲気中でアニールを行うことにより、スイッチング電荷の増加(図13)、リーク電流の低減(図15)、疲労損失の低減(図17)、及びインプリント特性の向上(図18、図19)を同時に図ることが可能になる。
(2)第2実施形態
図20〜図25は、本発明の第2実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
第1実施形態の図1(c)の工程では、グルー膜35とプラグ用導電膜36とをCMP法により研磨することで第3導電性プラグ36aを形成した。
しかしながら、そのCMPで使用されるスラリに対し、グルー膜35とプラグ用導電膜36の研磨速度は下地の下地絶縁膜15よりも速いので、CMPを終了した時点で第3導電性プラグ36aと下地絶縁膜15のそれぞれの上面の高さを合わせるのは難しい。
そのため、実際には、図20(a)に示されるように、上記のCMPの後には下地絶縁膜15にリセス15bが形成され、第3導電膜36aの上面の高さが第2絶縁膜のそれよりも低くなる。そのリセス15bの深さは20〜50nmであり、典型的には50nm程度になる。
ところが、このようなリセス15bが存在すると、下部電極とキャパシタ誘電体膜の配向が乱れ、キャパシタ誘電体膜の強誘電体特性が劣化するという問題が発生する。
この問題を解決するため、本実施形態では以下のような工程を行う。
まず、図20(b)に示すように、下地絶縁膜15に対してアンモニアプラズマ処理を行い、下地絶縁膜15の表面の酸素原子にNH基を結合させる。
このアンモニアプラズマ処理は、例えばシリコン基板1に対して約9mm(350mils)だけ離れた位置に対向電極を有する平行平板型のプラズマ処理装置が使用される。そして、266Pa(2Torr)の圧力下において基板温度を400℃に保持しながら、チャンバ内にアンモニアガスを350sccmの流量で供給し、シリコン基板1側に13.56MHzの高周波電力を100Wのパワーで、また上記の対向電極に350kHzの高周波電力を55Wのパワーで60秒間供給することにより処理が行われる。
次に、図21(a)に示すように、下地絶縁膜15と第3導電性プラグ36aの上に平坦化用導電膜50としてチタン膜を100〜300nm、例えば約100nmに形成し、この平坦化用導電膜50でリセス15bを完全に埋め込む。
この平坦化用導電膜50の成膜条件は特に限定されないが、本実施形態では、シリコン基板1とチタンターゲットとの距離が60mmに設定されたスパッタ装置を用い、圧力が0.15Paのアルゴン雰囲気において、2.6kWのスパッタ用のDCパワーを35秒間印加し、基板温度が20℃の条件下において平坦化用導電膜50を形成する。
また、平坦化用導電膜50を形成する前に、アンモニアプラズマ処理(図20(b))により下地絶縁膜15の表面の酸素原子にNH基を結合させておいたので、下地絶縁膜15上に堆積したチタン原子は酸素原子に捕獲され難くい。その結果、チタン原子が下地絶縁膜15の表面を自在に移動できるようになり、(002)方向に強く自己組織化されたチタンよりなる平坦化用導電膜50を形成することが可能となる。
なお、平坦化用導電膜50はチタン膜に限定されず、タングステン膜、シリコン膜、及び銅膜のいずれかを平坦化用導電膜50として形成してもよい。
その後に、平坦化用導電膜50に対し、窒素雰囲気中で基板温度を650℃とするRTAを行うことで、チタンよりなる平坦化用導電膜50を窒化して、(111)方向に配向した窒化チタンで平坦化用導電膜50を構成する。
ここで、第3導電性プラグ36aの周囲の下地絶縁膜15に既述のように形成されたリセス15bを反映して、上記の平坦化用導電膜50の上面には凹部が形成される。しかし、このような凹部が形成されていると、平坦化用導電膜50の上方に後で形成される強誘電体膜の結晶性が劣化する恐れがある。
そこで、本実施形態では、図21(b)に示すように、CMP法により平坦化用導電膜50の上面を研磨して平坦化し、上記した凹部を除去する。このCMPで使用されるスラリは特に限定されないが、本実施形態ではCabot Microelectronics Corporation製のSSW2000を使用する。
なお、CMP後の平坦化用導電膜50の厚さは、研磨誤差に起因して、シリコン基板の面内や、複数のシリコン基板間でばらつく。そのばらつきを考慮して、本実施形態では、研磨時間を制御することにより、CMP後の平坦化用導電膜50の厚さの目標値を50〜100nm、より好ましくは50nmとする。
ところで、上記のように平坦化用導電膜50に対してCMPを行った後では、平坦化用導電膜50の上面付近の結晶が研磨によって歪んだ状態となっている。しかし、このように結晶に歪が発生している平坦化用導電膜50の上方にキャパシタの下部電極を形成すると、その歪みを下部電極が拾ってしまって下部電極の結晶性が劣化し、ひいてはその上の強誘電体膜の強誘電体特性が劣化することになる。
このような不都合を回避するために、次の工程では、図22(a)に示すように、平坦化用導電膜50の上面をアンモニアプラズマに曝すことで、平坦化用導電膜50の結晶の歪みがその上の膜に伝わらないようにする。
次に、図22(b)に示すように、上記のアンモニアプラズマ処理によって結晶の歪みが解消された平坦化用導電膜50の上に、スパッタ法で導電性密着膜51としてイリジウム膜を形成する。その導電性密着膜51は、上下の膜同士の密着強度を高める膜として機能し、その厚さはなるべく薄く、例えば20nm以下、より好ましくは5nm〜10nmの厚さに形成するのが望ましい。
続いて、第1実施形態で説明した図2(b)〜図4(b)の工程を行うことにより、図23(a)に示すように、下地導電膜21〜第2導電膜25までを積層する。
この工程では、第1実施形態で説明したように、第1強誘電体膜24bと第2強誘電体膜24cで強誘電体膜24を構成する。
そして、MOCVD法で第1強誘電体24bを形成した後に、図3(c)で説明したのと同じ条件を用い、酸化性ガス含有雰囲気中、例えば酸素とアルゴンの混合雰囲気中で第1強誘電体膜24bをアニールし、第1強誘電体膜24b中に含まれる水分や炭素等の不純物を膜外に放出して、第1強誘電体膜24bの強誘電体特性を高める。
続いて、図5(a)、(b)で説明した工程を行うことにより、図23(b)に示すように、第2導電膜25の上に第1マスク材料層26と第2ハードマスク27aとを形成する。
次に、図24(a)に示すように、第2ハードマスク27aをマスクにして第1マスク材料層26をエッチングすることにより第1ハードマスク26aを形成する。
その後、第1、第2ハードマスク26a、27aで覆われていない部分の第2導電膜25、強誘電体膜24、及び第1導電膜23をドライエッチングし、下部電極25a、キャパシタ誘電体膜24a、及び上部電極23aで構成されるキャパシタQを形成する。
そのエッチングでは、第1実施形態と同様に、第1導電膜23と第2導電膜25に対するエッチングガスとしてHBrと酸素との混合ガスを使用し、強誘電体膜24に対するエッチングガスとして塩素とアルゴンとの混合ガスを使用する。
続いて、図24(b)に示すように、過酸化水素、アンモニア、及び水の混合溶液をエッチング液とするウエットエッチングにより、酸化シリコンよりなる第2ハードマスク27aを除去する。なお、ドライエッチングにより第2ハードマスク27aを除去してもよい。
次に、図25(a)に示す断面構造を得るまでの工程について説明する。
まず、第1ハードマスク26aをマスクとして用いながら、導電性酸素バリア膜22、下地導電膜21、導電性密着膜51、及び平坦化用導電膜50をエッチングし、これらの膜をキャパシタQの下にのみ残す。このエッチングはドライエッチングにより行われ、そのエッチングガスとしては例えばアルゴンと塩素との混合ガスが使用される。
また、このエッチングガスに対し第1ハードマスク26aもエッチングされるため、エッチングの終了時には第1ハードマスク26aは除去され、上部電極25aの上面が露出する。
この後は、第1実施形態で説明した図7(b)〜図10(b)の工程を行うことにより、図25(b)に示すような本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、図21(b)を参照して説明したように、CMPにより第3導電性プラグ36aの周囲に発生したリセス15bを平坦化用導電膜50で埋め込み、更にCMPによりその平坦化用導電膜50を平坦化した。
これにより、平坦化導電膜50の上方に形成される下部電極23a(図25(a)参照)の平坦性が良好になり、下部電極23aの配向が良好になる。そして、下部電極23aの配向の作用によりキャパシタ誘電体膜24aの配向も向上し、スイッチング電荷量等のキャパシタ誘電体膜24aの強誘電体特性が高められる。
しかも、第1実施形態と同様に、キャパシタ誘電体膜24aを第1強誘電体膜24bと第2強誘電体膜24cとの二層構造にし、このうちMOCVD法で形成されて結晶性が高い第1強誘電体膜24bに対して酸化性ガス含有雰囲気中でアニールを行うため、キャパシタ誘電体膜24aの強誘電体特性を劣化させる原因となる炭素や水分等の不純物が第1強誘電体膜24bから追い出され、キャパシタ誘電体膜24aの強誘電体特性がより一層向上する。
(3)第3実施形態
図26は、本実施形態に係る半導体装置の断面図である。
本実施形態が第2実施形態と異なる点は、本実施形態では図21(b)のCMP工程において下地絶縁膜15の上面から平坦化用導電膜50を除去し、リセス15b内にのみ平坦化用導電膜50を残す点である。これ以外の点は、本実施形態も第2実施形態も同じである。
本実施形態でも、第1強誘電体膜24bと第2強誘電体膜24cとでキャパシタ誘電体膜24aを形成し、第1強誘電体膜24bに対して酸化性ガス含有雰囲気中、例えば酸素とアルゴンとの混合雰囲気中でアニールをする。
これにより、第1強誘電体膜24b中の炭素や水分等の不純物が除去され、第1実施形態と同様にスイッチング電荷の増加、リーク電流の低減、疲労損失の低減、及びインプリント特性の向上を同時に図ることが可能になる。
(4)第4実施形態
図27〜図33は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
最初に、図27(a)に示す断面構造を得るまでの工程について説明する。
まず、第1実施形態の図1(a)で説明した工程に従い、シリコン基板1の上にカバー絶縁膜10と第1層間絶縁膜11とを形成する。そして、これらの絶縁膜をパターニングすることにより、第1ソース/ドレイン領域8aの上にコンタクトホールを形成する。
更に、このコンタクトホール内にグルー膜とタングステン膜とを順に形成した後、第1層間絶縁膜11上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール内にのみ第1導電性プラグ32aとして残す。
次に、図27(b)に示すように、第1層間絶縁膜11と第1導電性プラグ32aのそれぞれの上にチタン膜を厚さ約20nmに形成し、このチタン膜を下地導電膜21とする。
なお、この下地導電膜21を形成する前に、第1層間絶縁膜11と第1導電性プラグ32aのそれぞれの上面に対しアンモニアプラズマ処理を予め行ってもよい。このアンモニアプラズマ処理を行うことで、第1層間絶縁膜11上に堆積したチタン原子が絶縁膜11表面の酸素原子に捕獲され難くなるので、チタン原子が第1層間絶縁膜11の表面を自在に移動できるようになり、(002)方向に強く自己組織化したチタンよりなる下地導電膜21を形成することが可能となる。
その後に、下地絶縁膜21に対し、窒素雰囲気中において基板温度を650℃、処理時間を60秒とするRTAを行う。これにより、チタンよりなる下地導電膜21が窒化され、(111)方向に配向した窒化チタンで下地導電膜21が構成されることになる。
更に、この下地導電膜21の上に導電性酸素バリア膜22として窒化チタンアルミニウム膜を反応性スパッタ法で100nmの厚さに形成する。
そして、導電性酸素バリア膜22の上に、スパッタ法により第1導電膜23としてイリジウム膜を厚さ約100nmに形成する。
その後に、第1導電膜23の結晶性と密着性を向上させる目的で、アルゴン雰囲気中で基板温度を650℃以上にするRTAを第1導電膜23に対して60秒間行う。
続いて、図27(c)に示すように、MOCVD法により第1導電膜23の上にPZT膜を形成し、このPZT膜を第1強誘電体膜24bとする。
第1強誘電体膜24bはPZT膜に限定されず、熱処理により結晶構造がBi層状構造又はペロブスカイト構造となる膜を第1強誘電体膜24bとして形成してもよい。そのうち、ペロブスカイト構造となる膜としては、ランタン、カルシウム、ストロンチウム、及びシリコンのいずれかを微量ドープしたPZT膜がある。
また、Bi層状構造となる膜としては、(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)膜、SrBi2Ta2O9膜、及びSrBi4Ti4O15膜がある。
次に、図28(a)に示すように、MOCVD法による成膜時や大気に曝されたことで第1強誘電体膜24b内に取り込まれた有機物や水分等の不純物を膜外に追い出すために、酸化性ガス含有雰囲気中において第1強誘電体膜24bに対してアニールを行う。
このアニールの条件は特に限定されないが、本実施形態では、アルゴンガスと酸素との混合雰囲気内において、基板温度を575℃〜650℃、例えば600℃とする常圧RTAでこのアニールを行う。この場合、アルゴンガスと酸素の流量はそれぞれ50sccm、2000sccmに設定され、熱処理時間は30秒〜120秒、例えば60秒に設定される。
更に、このアニールに使用される酸化性ガスは酸素ガスに限定されず、酸素ガス、オゾンガス、及び二酸化窒素ガスのいずれかを酸化性ガスとして使用してよい。
次いで、図28(b)に示すように、第1強誘電体膜24bの上に第2強誘電体膜24cとしてスパッタ法でアモルファス状態のPZT膜を形成し、これら第1、第2強誘電体膜24b、24cを強誘電体膜24とする。
第2強誘電体膜24cはPZT膜に限定されない。第1強誘電体膜24bと同様に、ランタン、カルシウム、ストロンチウム、及びシリコンのいずれかを微量ドープしたPZT膜を第2強誘電体膜24cとして形成してよい。更に、(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15等のBi層状構造を有する材料で第2強誘電体膜24cを構成してもよい。
続いて、図29(a)に示すように、第1実施形態で説明した図4(b)の工程を行うことにより、酸化金属膜25bと導電性向上膜25cとで構成される第2導電膜25を強誘電体膜24の上に形成する。
次に、図29(b)に示すように、スパッタ法で第2導電膜25の上に窒化チタンよりなる第1マスク材料層26を形成する。
そして、TEOSガスを使用するプラズマCVD法を用いて第1マスク材料層36の上に酸化シリコン膜を形成し、その酸化シリコンマスクをパターニングして第2ハードマスク27aを形成する。
続いて、図30(a)に示すように、第2ハードマスク27aをマスクにして第1マスク材料層26をエッチングすることにより第1ハードマスク26aを形成する。
次いで、第1、第2ハードマスク26a、27aで覆われていない部分の第2導電膜25、強誘電体膜24、及び第1導電膜23をドライエッチングし、下部電極25a、キャパシタ誘電体膜24a、及び上部電極23aで構成されるキャパシタQを形成する。
なお、このドライエッチングの条件は、第1実施形態で図6(a)を参照して説明したので省略する。
また、上記のドライエッチングを行っても、導電性酸素バリア膜22はエッチングされずに下地導電膜21の全面に残存する。
次に、図30(b)に示すように、ウエットエッチング又はドライエッチングにより第2ハードマスク27aを除去する。ウエットエッチングの場合は、過酸化水素、アンモニア、及び水の混合溶液がエッチング液として用いられる。
続いて、図31(a)に示す断面構造を得るまでの工程について説明する。
まず、第1ハードマスク26aをマスクにしながら、アルゴンと塩素との混合ガスをエッチングガスとして用い、下地導電膜21と導電性酸素バリア膜22とをドライエッチングし、これらの膜をキャパシタQの下にのみ残す。
なお、このエッチングガスに対し第1ハードマスク26aもエッチングされるため、エッチングの終了時には第1ハードマスク26aは除去され、上部電極25aの上面が露出する。
次に、図31(b)に示すように、水素等の還元性物質からキャパシタQを保護するために、シリコン基板1の上側全面に、第1キャパシタ保護絶縁膜39としてアルミナ膜を厚さ約20nmに形成する。
そして、キャパシタQを形成する際のドライエッチング(図31(a)参照)や、スパッタ法による第1キャパシタ保護絶縁膜39の成膜時にキャパシタ誘電体膜24aが受けたダメージを回復させるため、酸素含有雰囲気中においてキャパシタ誘電体膜24aに対して回復アニールを施す。この回復アニールの条件は、炉内において基板温度を550℃〜700℃、例えば650℃とし、約60分間行われる。
その後に、第1キャパシタ保護絶縁膜39の上に、CVD法によりアルミナ膜を厚さ約20nmに形成し、このアルミナ膜を第2キャパシタ保護絶縁膜40とする。
次いで、図32(a)に示すように、TEOSガスを反応ガスとするプラズマCVDにより、第2キャパシタ保護絶縁膜40の上に第2層間絶縁膜41として酸化シリコン膜を形成する。その反応ガスには、酸素ガスとヘリウムガスも含まれる。また、第2層間絶縁膜41は、シリコン基板1の平坦面上で1500nmの厚さを有する。
なお、酸化シリコン膜に代えて、絶縁性の無機膜を第2層間絶縁膜41として形成してもよい。
その後に、CMP法により第2層間絶縁膜41の表面を研磨して平坦化する。
次に、図32(b)に示す断面構造を得るまでの工程について説明する。
まず、第2層間絶縁膜41の表面をN2Oプラズマに曝すことにより、第2層間絶縁膜41内に残留する水分を除去すると共に、第2層間絶縁膜41への水分の再吸収を防止する。
なお、この脱水処理としてN2プラズマ処理を行ってもよい。
次いで、カバー絶縁膜10、第1、第2層間絶縁膜11、41、及び第1、第2キャパシタ保護絶縁膜39、40をパターニングすることにより、第2ソース/ドレイン領域8bの上のこれらの絶縁膜に第1ホール41cを形成する。
そして、この第1ホール41c内にグルー膜とタングステン膜とを順に形成した後、第2層間絶縁膜41上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第1ホール41c内にのみ第2導電性プラグ54として残す。
その第2導電性プラグ54は、ビット線の一部を構成し、第2ソース/ドレイン領域8bと電気的に接続される。
ところで、第2導電性プラグ54は、酸化され易いタングステンを主にして構成されるため、プロセス中で酸化されるとコンタクト不良を起こし易い。
そこで、第2導電性プラグ54の酸化を防止するため、第2層間絶縁膜41と第2導電性プラグ54のそれぞれの上面に酸窒化シリコン膜を厚さ約100nmに形成し、この酸窒化シリコン膜を酸化防止絶縁膜55とする。
次に、図33(a)に示すように、第1、第2キャパシタ保護絶縁膜39、40、第2層間絶縁膜41、及び酸化防止絶縁膜55をパターニングすることにより、上部電極25aの上のこれらの絶縁膜に第2ホール41dを形成する。
この第2ホール41dを形成した後、ここまでの工程でキャパシタ誘電体膜24aが受けたダメージを回復させるため、酸素含有雰囲気中でアニールを行ってもよい。このようにアニールをしても、第2導電性プラグ54の酸化は酸化防止絶縁膜55によって防止される。
この後に、酸化防止絶縁膜55をエッチバックして除去する。
続いて、図33(b)に示すように、第2層間絶縁膜41と第2導電性プラグ54のそれぞれの上面にスパッタ法で金属積層膜を形成し、この金属積層膜をパターニングして金属配線57aとビット線用の導電性パッド57bとを形成する。
その金属積層膜は、例えば、厚さ60nmのチタン膜、厚さ30nmの窒化チタン膜、厚さ400nmの銅含有アルミニウム膜、厚さ5nmのチタン膜、及び厚さ70nmの窒化チタン膜をこの順に形成してなる。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
上記した本実施形態では、第1実施形態の第3導電性プラグ36aや下地絶縁膜15を形成しないので、第1実施形態と比較して工程の簡略化が図られる。
更に、第2ソース/ドレイン領域8b上でビット線の一部を構成する第2導電性プラグ54が一段しかないので、二段の導電性プラグ32b、47bを形成する第1実施形態よりも簡単な構造となる。
しかも、第1実施形態と同様に、MOCVD法で形成された第1強誘電体膜24bに対して酸化性ガス含有雰囲気中でアニールを行うので、第1強誘電体膜24bの膜中に含まれる水分や有機物等の不純物が除去され、スイッチング電荷量の増加、リーク電流の低減、疲労損失の低減、及びインプリント特性の向上を同時に図ることができる。
(5)第5実施形態
図34〜図40は、本実施形態に係る半導体装置の製造途中の断面図である。
その半導体装置は、プレーナ型のFeRAMであり、以下のようにして作成される。
まず、第1実施形態の図1(a)で説明したように、第1層間絶縁膜11にコンタクトホールを形成し、各コンタクトホールの中に第1、第2導電性プラグ32a、32bを形成することにより、図34(a)に示す断面構造を得る。
その第1、第2導電性プラグ32a、32bは、非常に酸化され易いタングステンを主に構成されているため、プロセス中で酸化されるとコンタクト不良を引き起こす。
そこで、次の工程では、図34(b)に示すように、上記の第1、第2導電性プラグ32a、32bを酸化雰囲気から保護するための酸化防止絶縁膜65として、プラズマCVD法により酸窒化シリコン膜を厚さ約100nmに形成する。更に、この酸化防止絶縁膜65の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約130nmに形成し、それを絶縁性密着膜66とする。
次いで、図34(c)に示すように、後述の強誘電体キャパシタの下部電極の結晶性を高め、最終的にはキャパシタ誘電体膜の結晶性を改善するために、スパッタ法によりアルミナ膜67を厚さ約20nmに形成する。
次に、図35(a)に示す断面構造を得るまでの工程について説明する。
まず、スパッタ法により貴金属膜、例えばイリジウム膜を厚さ約150nmに形成し、それを第1導電膜71とする。
次いで、第1強誘電体膜72bとして、PZT膜をMOCVD法により第1導電膜71上に厚さ約100nmに形成する。MOCVD法で形成された第1強誘電体膜72bは、成膜の時点で既に結晶化しているので、結晶化を目的としたアニールを第1強誘電体膜72bに対して行う必要は無い。
また、その第1強誘電体膜72bの成膜方法としては、MOCVD法の他に、スパッタ法やゾル・ゲル法もある。更に、第1強誘電体膜72bの材料は上記のPZTに限定されず、
(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15等のBi層状構造化合物や、ランタン、カルシウム、ストロンチウム、及びシリコンの少なくとも一つをPZTにドープした材料で第1強誘電体膜72bを構成してもよい。
次に、図35(b)に示すように、MOCVD法による成膜時や、大気に曝されたことによって第1強誘電体膜72b中に取り込まれた水分や炭素等の不純物を除去するため、酸化性ガス含有雰囲気中において第1強誘電体膜72bをアニールする。
そのアニールは、例えば、アルゴンガスと酸素との混合雰囲気内において、基板温度を575℃〜650℃、例えば600℃とする常圧RTAにより行われる。そして、アルゴンガスと酸素の流量はそれぞれ50sccm、2000sccmに設定され、熱処理時間は30秒〜120秒、例えば60秒に設定される。
なお、このアニールでは、酸素ガスに代えて、オゾンガス又は二酸化窒素ガスを酸化性ガスとして使用してもよい。
続いて、図36(a)に示すように、第2強誘電体膜72cとしてスパッタ法によりアモルファス状態のPZT膜を厚さ約20nmに形成し、その第2強誘電体膜72cと第1強誘電体膜72bとを強誘電体膜72とする。
その第2強誘電体膜72cはPZT膜に限定されない。例えば、ABO3型ペロブスカイト構造(A=Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B=Ti、Zr、Nb、Ta、W、Mn、Fe、Co、Crのいずれか一つ)を有する強誘電体材料で第2強誘電体膜72cを構成してもよい。
更に、ランタン、カルシウム、ストロンチウム、及びシリコンの少なくとも一つをPZTにドープした材料で第2強誘電体膜72cを構成してもよい。また、(Bi1-xRx)Ti3O12(Rは希土類元素で0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15等のBi層状構造化合物で第2強誘電体膜72cを構成してもよい。
次いで、図36(b)に示すように、強誘電体膜72の上に、スパッタ法により酸化イリジウム膜を厚さ約250nmに形成し、それを第2導電膜73とする。なお、第2導電膜73は貴金属膜又は酸化貴金属膜で構成さればよく、上記の酸化イリジウム膜に代えて、イリジウム膜やプラチナ膜等の貴金属膜を第2導電膜73として形成してもよい。
次に、図37(a)に示すように、上記した第2導電膜73、強誘電体膜72、及び第1導電膜71をこの順に別々フォトリソグラフィによりパターニングして、上部電極73a、キャパシタ誘電体膜72a、及び下部電極71aを形成し、これらで強誘電体キャパシタQを構成する。なお、第1導電膜71は、下部電極71aのコンタクト領域CRがキャパシタ誘電体膜72aからはみ出るようにパターニングされる。
次に、図37(b)に示す断面構造を得るまでの工程について説明する。
まず、水素等の還元性雰囲気からキャパシタQを保護し、キャパシタ誘電体膜72aの劣化を防止するための第1キャパシタ保護絶縁膜80としてアルミナ膜をシリコン基板10の上側全面に形成する。そのアルミナ膜は、例えばスパッタ法により厚さ約20nmに形成される。
そして、エッチングやスパッタリング等によってここまでの工程でキャパシタ誘電体膜72aが受けたダメージを回復させるため、ファーネス内の酸素100%の雰囲気中で基板温度650℃、処理時間90分の条件で回復アニールを行う。
次に、TEOSガスを反応ガスとするプラズマCVD法により、第1キャパシタ保護絶縁膜80の上に酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2層間絶縁膜81とする。その第2層間絶縁膜81の上面には、キャパシタQの形状を反映した凹凸が形成される。そこで、この凹凸を無くすために、第2層間絶縁膜81の上面をCMP法により研磨して平坦化し、第1キャパシタ保護絶縁膜80の平坦面上での第2層間絶縁膜81の厚さを約1000nmにする。
その後、酸化シリコンよりなる第2層間絶縁膜81の脱水処理として、第2層間絶縁膜81の表面をN2Oプラズマに曝す。このようなN2Oプラズマ処理に代えて、炉の中で第2層間絶縁膜81をアニールして脱水してもよい。
次いで、後の工程で発生する水素や水分からキャパシタQを保護するための第2キャパシタ保護絶縁膜82として、第2層間絶縁膜81の上にアルミナ膜をスパッタ法で厚さ約50nmに形成する。更に、この第2キャパシタ保護絶縁膜82の上に、プラズマCVD法で酸化シリコン膜を厚さ約200nmに形成し、この酸化シリコン膜をキャップ絶縁膜83とする。
次に、図38(a)に示すように、キャップ絶縁膜83の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第1、第2窓85a、85bを備えた第1レジストパターン85を形成する。
更に、平行平板型のプラズマエッチングチャンバを用い、第1、第2窓85a、85bを通じて各絶縁膜80〜83をドライエッチングすることにより、上部電極73aの上に第1ホール81aを形成すると共に、下部電極71aのコンタクト領域CR上に第2ホール81bを形成する。
なお、このドライエッチングのエッチングガスは特に限定されないが、本実施形態ではC4F8、Ar、O2、及びCOの混合ガスを使用する。
その後に、第1レジストパターン85は除去される。
次に、図38(b)に示すように、キャップ絶縁膜83の上にフォトレジストを再び塗布し、それを露光、現像して、第1、第2導電性プラグ32a、32bのそれぞれの上にホール形状の第3、第4窓87a、87bを備えた第2レジストパターン87を形成する。なお、第1、第2ホール81a、81bは、この第2レジストパターン87により覆われる。
そして、第3、第4窓87a、87bを通じて各絶縁膜66、80〜83とアルミナ膜67をエッチングすることにより、各導電性プラグ32a、32bの上に第3、第4ホール81c、81dを形成する。このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとする平行平板プラズマエッチング装置で行われ、酸化防止絶縁膜65がこのエッチングにおけるストッパ膜となり、酸化防止絶縁膜65上でエッチングは停止する。
この後に、第2レジストパターン87は除去される。
次に、図39(a)に示す断面構造を得るまでの工程について説明する。
まず、平行平板プラズマエッチングチャンバ内にシリコン基板1を入れ、エッチングガスとしてCHF3、Ar、及びO2の混合ガスをそのエッチング装置に供給する。これにより、第3、第4ホール81c、81dの下の酸化防止絶縁膜65がエッチング雰囲気に曝されて除去され、これらのホールの下に第1、第2導電性プラグ32a、32bが露出すると共に、第1、第2ホール81a、81b内の異物が除去されて、上部電極73aと下部電極71aの上面が清浄化される。
このように、本実施形態では、キャパシタQ上の浅い第1、第2ホール81a、81bを形成する工程とは別の工程において、第1、第2ソース/ドレイン領域8a、8b上の深い第3、第4ホール81c、81dを形成する。
これに対し、全てのホール81a〜81dを同時に形成することも考えられる。しかし、これでは、深い第3、第4ホール81c、81dに合わせてエッチング時間を設定しなければならず、第3、第4ホール81c、81dよりも浅く短時間で開口する第1ホール81aの下の上部電極73aがエッチング雰囲気に長時間曝されることになる。これでは、上部電極73aの下のキャパシタ誘電体膜72aがエッチング雰囲気によって劣化するので好ましくない。
一方、本実施形態では、上記のように浅い第1、第2ホール81a、81bと深い第3、第4ホール81c、81dとを別々に形成し、第3、第4ホール81c、81dを形成する際には第1、第2ホール81a、81bが第2レジストパターン87で覆われているので、キャパシタ誘電体膜72aが劣化するのを抑制することが可能となる。
更に、第1、第2導電性プラグ32a、32bは、本工程が終了するまで酸化防止絶縁膜65によって覆われているので、各導電性プラグ32a、32bを構成するタングステンが酸化してコンタクト不良を起こすのが防止される。
次に、図39(b)に示す断面構造を得るまでの工程について説明する。
まず、第1〜第4ホール81a〜81dの内面とキャップ絶縁膜83の上面とに、スパッタ法によりグルー膜として窒化チタン膜を厚さ約75nmに形成する。そして、そのグルー膜の表面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気にグルー膜を曝し、グルー膜の上面をスパッタエッチングする。
そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第1〜第4ホール81a〜81dを完全に埋め込む。
その後に、キャップ絶縁膜83の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール81a〜81dの中にのみ残す。第1、第2ホール81a、81b内に残されたこれらの膜は、それぞれ上部電極73aと下部電極71aのコンタクト領域CRに電気的に接続される第3、第4導電性プラグ90a、90bとされる。また、第3、第4ホール81c、81d内に残されたこれらの膜は、第1、第2導電性プラグ32a、32bと電気的に接続される第5、第6導電性プラグ90c、90dとされる。
次に、図40に示す断面構造を得るまでの工程について説明する。
まず、キャップ絶縁膜83と第3〜第6導電性プラグ90a〜90dのそれぞれの上に、厚さが約60nmのチタン膜と厚さが約30nmの窒化チタン膜をこの順にスパッタ法により形成し、これらをバリアメタル層とする。次いで、このバリアメタル層の上に、金属積層膜として、スパッタ法により銅含有アルミニウム膜、チタン膜、及び窒化チタン膜をこの順にそれぞれ厚さ約360nm、5nm、70nmに形成する。
次いで、この金属積層膜の上に、不図示の酸窒化シリコン膜を反射防止膜として形成した後、フォトリソグラフィにより上記の金属積層膜とバリアメタル層とをパターニングして、一層目金属配線92a、92bと導電性パッド92cとを形成する。
続いて、第4絶縁膜93としてプラズマCVD法により酸化シリコン膜を形成した後、CMP法によりその第4絶縁膜93を平坦化する。その後に、フォトリソグラフィにより第4絶縁膜93をパターニングして導電性パッド92cの上にホールを形成し、そのホール内にタングステン膜を主に構成される第7導電性プラグ94を形成する。
この後は、2層目〜5層目金属配線や、これらの金属配線の間に層間絶縁膜を形成する工程に移るが、その詳細については省略する。
以上により、本実施形態に係るプレーナ型のFeRAMの基本構造が完成したことになる。
上記した本実施形態では、第1強誘電体膜72bと第2強誘電体膜72cによりキャパシタ誘電体膜72aを構成する。そして、その第1強誘電体膜72bをMOCVD法で形成し、酸化性ガス含有雰囲気中で第1強誘電体膜72bに対してアニールを行うので、第1実施形態と同様に、成膜時や大気に曝されたときに第1強誘電体膜72cに取り込まれた有機物等の不純物が膜外に追い出される。その結果、キャパシタ誘電体膜72aの膜質が向上し、スイッチング電荷の増加、リーク電流の低減、疲労損失の低減、及びインプリント特性の向上を同時に図ることが可能になる。
以下に、本発明の特徴を付記する。
(付記1) 半導体基板の上方に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜の上に第1導電膜を形成する工程と、
前記第1導電膜の上に、結晶化された第1強誘電体膜を形成する工程と、
前記第1強誘電体膜をアニールする工程と、
前記アニールの後、前記第1強誘電体膜の上に、アモルファス材料又は微結晶材料よりなる第2強誘電体膜を形成する工程と、
前記第2強誘電体膜の上に第2導電膜を形成する工程と、
前記第1導電膜、前記第1強誘電体膜、前記第2強誘電体膜、及び前記第2導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2) 前記第2強誘電体膜の膜厚は、前記第1強誘電体膜の膜厚の40%以下であることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記アニールは、酸化性ガス含有雰囲気中において行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記4) 前記酸化性ガスとして、酸素ガス、オゾンガス、及び二酸化窒素ガスのいずれかを使用することを特徴とする付記3に記載の半導体装置の製造方法。
(付記5) 前記アニールは常圧RTAで行われ、且つ、
前記アニール時の基板温度の下限は、前記第1強誘電体膜の成膜温度よりも45℃低い温度であり、前記基板温度の上限は前記成膜温度よりも30℃高い温度であることを特徴とする付記1に記載の半導体装置の製造方法。
(付記6) 前記アニールは減圧RTAで行われ、且つ、
前記アニール時の基板温度の下限は、前記第1強誘電体膜の成膜温度よりも55℃低い温度であり、前記温度範囲の上限は前記成膜温度よりも20℃高い温度であることを特徴とする付記1に記載の半導体装置の製造方法。
(付記7) 前記結晶化された第1強誘電体膜を形成する工程は、MOCVD法を用いて行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記8) 前記第2強誘電体膜として、アモルファス材料よりなる膜をスパッタ法で形成することを特徴とする付記1に記載の半導体装置の製造方法。
(付記9) 前記第2導電膜を形成する工程は、第1酸化金属膜を形成する工程と、該第1酸化金属膜の上に該第1酸化金属膜よりも酸素量が多い第2酸化金属膜を形成する工程と、該第2酸化金属膜の上に導電性向上膜を形成する工程とを有することを特徴とする付記1に記載の半導体装置の製造方法。
(付記10) 前記第1酸化金属膜を形成する工程の後であって前記第2酸化金属膜を形成する工程の前に、酸素含有雰囲気中において前記第1酸化金属膜をアニールする工程を更に有することを特徴とする付記9に記載の半導体装置の製造方法。
(付記11) 前記第1酸化金属膜を形成する工程において、前記半導体基板を加熱するスパッタ法により結晶化した該第1酸化金属膜を形成し、且つ、
前記第2酸化金属膜を形成する工程において、基板温度を室温とするスパッタ法により該第2酸化金属膜をアモルファス状態に形成することを特徴とする付記9に記載の半導体装置の製造方法。
(付記12) 前記第1酸化金属膜及び前記第2酸化金属膜として、イリジウム、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化物で構成される膜を形成することを特徴とする付記9に記載の半導体装置の製造方法。
(付記13) 前記導電性向上膜として、イリジウム膜、プラチナ膜、及びSrRuO3膜のいずれかを形成することを特徴とする付記9に記載の半導体装置の製造方法。
(付記14) 前記第1強誘電体膜として、ペロブスカイト構造又はBi層状構造を有する強誘電体材料よりなる膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
(付記15) 前記キャパシタを形成する工程において、該キャパシタをアレイ状に複数形成することを特徴とする付記1に記載の半導体装置。
(付記16) 前記半導体基板に第1不純物拡散領域と第2不純物拡散領域とを形成する工程と、
前記第1不純物拡散領域上の前記第1層間絶縁膜に第1ホールを形成する工程と、
前記第1ホール内に第1導電性プラグを形成する工程とを更に有し、
前記キャパシタを形成する工程において、前記第1導電性プラグの上方に該キャパシタを形成し、前記下部電極と前記第1導電性プラグとを電気的に接続することを特徴とする付記1に記載の半導体装置の製造方法。
(付記17) 前記第1層間絶縁膜と前記第1導電性プラグの上に下地絶縁膜を形成する工程と、
前記第1導電性プラグの上の前記下地絶縁膜に第2ホールを形成する工程と、
前記第2ホールに、前記第1導電性プラグと電気的に接続された第2導電性プラグを形成する工程と、
前記下地絶縁膜と前記第2導電性プラグのそれぞれの上に下地導電膜を形成する工程と、
前記下地導電膜の上に導電性酸素バリア膜を形成する工程とを更に有し、
前記第1導電膜を形成する工程において、前記導電性酸素バリア膜の上に該第1導電膜を形成することを特徴とする付記16に記載の半導体装置の製造方法。
(付記18) 前記第2導電性プラグを形成した後に、該第2導電性プラグと前記下地絶縁膜のそれぞれの上に平坦化用導電膜を形成する工程と、
前記平坦化用導電膜を平坦化する工程とを更に有し、
前記下地導電膜を形成する工程において、前記平坦化用導電膜の上に該下地導電膜を形成することを特徴とする付記17に記載の半導体装置の製造方法。
(付記19) 前記第2不純物拡散領域上の前記第1層間絶縁膜に第3ホールを形成する工程と、
前記第3ホール内に第3導電性プラグを形成する工程と、
前記下地絶縁膜を形成する前に、前記第1層間絶縁膜、前記第1導電性プラグ、及び前記第3導電性プラグの上に、前記第2ホールが形成される酸化防止絶縁膜を形成する工程と、
前記キャパシタを形成した後に、該キャパシタを覆う第2層間絶縁膜を形成する工程と、
前記第3ホールの上の前記酸化防止絶縁膜、前記下地絶縁膜、及び前記第2層間絶縁膜に第4ホールを形成する工程と、
前記第4ホールに、前記第3導電性プラグと電気的に接続された第4導電性プラグを形成する工程とを更に有することを特徴とする付記17に記載の半導体装置の製造方法。
(付記20) 前記キャパシタを形成する工程において、前記下部電極のコンタクト領域が前記キャパシタ誘電体膜からはみ出るように前記第1導電膜をパターニングし、
前記キャパシタを覆う第2層間絶縁膜と、
前記コンタクト領域の上の前記第2層間絶縁膜に第1ホールを形成する工程と、
前記上部電極の上の前記第2層間絶縁膜に第2ホールを形成する工程と、
前記第1ホールに、前記下部電極と電気的に接続された第1導電性プラグを形成する工程と、
前記第2ホールに、前記上部電極と電気的に接続された第2導電性プラグを形成する工程とを更に有することを特徴とする付記1に記載の半導体装置の製造方法。
1…シリコン基板、2…素子分離絶縁膜、3…pウェル、4…ゲート絶縁膜、5…ゲート電極、6a、6b…第1、第2ソース/ドレインエクステンション、7…絶縁性サイドウォール、8a、8b…第1、第2ソース/ドレイン領域、10…カバー絶縁膜、11…第1層間絶縁膜、14…酸化防止絶縁膜、15…下地絶縁膜、21…下地導電膜、22…導電性酸素バリア膜、23…第1導電膜、23a…下部電極、24…強誘電体膜、24a…キャパシタ誘電体膜、24b…第1強誘電体膜、24c…第2強誘電体膜、25…第2導電膜、25a…上部電極、25b…酸化金属膜、25c…導電性向上膜、25d…第1酸化金属膜、25e…第2酸化金属膜、26…第1マスク材料層、26a…第1ハードマスク、27…第2マスク材料層、27a…第2ハードマスク、32a、32b…第1、第2導電性プラグ、35…グルー膜、36…プラグ用導電膜、36a…第3導電性プラグ、39…第1キャパシタ保護絶縁膜、40…第2キャパシタ保護絶縁膜、41…第2層間絶縁膜、42…第3キャパシタ保護絶縁膜、43…キャップ絶縁膜、47a、47b…第4、第5導電性プラグ、49a、57a…金属配線、49b、57b…導電性パッド、50…平坦化用導電膜、51…導電性密着膜、54…第2導電性プラグ、55…酸化防止絶縁膜、65…酸化防止絶縁膜、66…絶縁性密着膜、67…アルミナ膜、71…第1導電膜、71a…下部電極、72…強誘電体膜、72a…キャパシタ誘電体膜、72b…第1強誘電体膜、72c…第2強誘電体膜、73…第2導電膜、73a…上部電極、80…第1キャパシタ保護絶縁膜、81…第2層間絶縁膜、81a〜81d…第1〜第4ホール、82…第2キャパシタ保護絶縁膜、83…キャップ絶縁膜、85…第1レジストパターン、85a、85b…第1、第2窓、87…第2レジストパターン、87a、87b…第3、第4窓、90a〜90d…第3〜第6導電性プラグ、92a、92b…一層目金属配線、92c…導電性パッド。