JP2007266023A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007266023A JP2007266023A JP2006084834A JP2006084834A JP2007266023A JP 2007266023 A JP2007266023 A JP 2007266023A JP 2006084834 A JP2006084834 A JP 2006084834A JP 2006084834 A JP2006084834 A JP 2006084834A JP 2007266023 A JP2007266023 A JP 2007266023A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- semiconductor device
- ferroelectric
- ferroelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】キャパシタを形成する際の強誘電体膜のダメージを回復させ、熱処理を原因とする強誘電体膜の組成の変動を抑制する半導体装置、及び半導体装置の製造方法を提供することを課題とする。
【解決手段】半導体装置１であって、シリコン基板上３に下部電極３２、強誘電体膜３３、及び上部電極３４からなるキャパシタ３７と、強誘電体膜３３を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって強誘電体膜３３と上部電極３４とを覆うキャパシタ蒸発防止膜３８と、キャパシタ蒸発防止膜３８を覆うキャパシタ保護膜３９とを有することとした。
【選択図】図２１
【解決手段】半導体装置１であって、シリコン基板上３に下部電極３２、強誘電体膜３３、及び上部電極３４からなるキャパシタ３７と、強誘電体膜３３を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって強誘電体膜３３と上部電極３４とを覆うキャパシタ蒸発防止膜３８と、キャパシタ蒸発防止膜３８を覆うキャパシタ保護膜３９とを有することとした。
【選択図】図２１
Description
本発明は、半導体装置、及び半導体装置の製造方法に関する。特に、強誘電体容量素子からなるキャパシタとメモリセルトランジスタで構成される強誘電体メモリを有する半導体装置、及び半導体装置の製造方法に適用して好適である。
近年、デジタル技術の進展に伴い、大容量のデータを高速に処理又は保存する傾向にある。このため、電子機器に使用される半導体装置の高集積化及び高性能化が要求されている。
そこで、半導体記憶装置に関しては、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の高集積化を実現するため、ＤＲＡＭを構成する容量素子の容量絶縁膜として、従来の珪素酸化物又は珪素窒化物に代えて、強誘電体材料又は高誘電率材料を用いる技術が広く研究開発されている。
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の高集積化を実現するため、ＤＲＡＭを構成する容量素子の容量絶縁膜として、従来の珪素酸化物又は珪素窒化物に代えて、強誘電体材料又は高誘電率材料を用いる技術が広く研究開発されている。
また、より低電圧で且つ高速での書き込み動作及び読み出し動作が可能な不揮発性ＲＡＭを実現するため、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。このような半導体記憶装置は、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とよばれる。
強誘電体メモリは、強誘電体のヒステリシス特性を利用して情報を記憶する。強誘電体メモリには強誘電体キャパシタが備えられている。この強誘電体キャパシタは、強誘電体膜が１対の電極間に容量誘電体膜として挟まれるように構成されている。強誘電体膜は電極間の印加電圧に応じて分極を生じ、印加電圧が取り去されても自発分極を有する。また、印加電圧の極性を反転すれば、自発分極の極性も反転する。従って、この自発分極を検出することにより、情報として読み出すことが可能となる。強誘電体メモリはフラッシュメモリに比べて低電圧で動作可能なため、省電力かつ高速の書き込みが可能である。
ＦｅＲＡＭは、その構造によりプレーナ型とスタック型とに大別される。プレーナ型では、半導体基板に形成されたＭＯＳトランジスタとキャパシタ下部電極とが、キャパシタの上方の金属配線を介して電気的に接続されるため、キャパシタの平面形状が大きくなり易い傾向がある。
これに対し、スタック型のＦｅＲＡＭでは、ＭＯＳトランジスタのソース／ドレイン領域に繋がる導電性プラグの直上にキャパシタの下部電極が形成され、その導電性プラグを介して下部電極とＭＯＳトランジスタとが電気的に接続される。このため、プレーナ型と比較してキャパシタの平面形状を小さくすることが可能であり、今後求められるＦｅＲＡＭの微細化に有利となる。
従って、スタック型のＦｅＲＡＭが有するキャパシタ誘電体膜は、微細化されてもその結晶性が劣化せず、優れた強誘電体特性を呈することが要求される。
一方、キャパシタの上部電極を成膜する時、或いはキャパシタを形成する時には、強誘電体膜が主として高エネルギのスパッタリング粒子による物理的ダメージを受ける。この結果、強誘電体膜の結晶構造の一部が破壊され、容量素子の特性が劣化してしまう。
そこで、このようなキャパシタの特性劣化を回復させるため、次のような処理が従来から行われている。特許文献１では、上部電極膜をパターニングした後、酸素雰囲気中で熱処理を行う。また、強誘電体膜をパターニングした後、酸素雰囲気中で熱処理を再度行う。更に、下部電極をパターニングした後、酸素雰囲気中で熱処理を行う。その後、水素拡散防止膜（例えば、酸化アルミナ、酸化チタン、ＰＬＺＴ、ＰＺＴ）を形成する。そして、上部電極膜及び強誘電体膜をパターニングした後、或いはパターニングによりキャパシタを形成した後、酸素雰囲気中で熱処理を行う。これらの処理により、強誘電体膜の結晶性が回復される。更に、キャパシタを形成した後に、強誘電体膜を水素劣化から保護するために、拡散防止膜としてキャパシタを覆うアルミニウム酸化物膜を形成する。続いて、強誘電体膜のパターニング中及び拡散防止膜の形成中に強誘電体膜が受けたダメージを回復するため、再び酸素雰囲気中で熱処理を行う。その後、層間絶縁膜を形成する。
また、特許文献２、及び特許文献３は高温一括エッチング方法によりキャパシタ側面の残渣物の付着を低減し、キャパシタ特性を良好にする技術が提案されている。
特開２００３−３３２５３６号公報
特開平９−１６２３１１号公報
特開２００２−９４０１６号公報
特許文献１に開示された方法によると、強誘電体キャパシタのダメージを回復させるための熱処理の際に、強誘電体膜の露出部（側面付近）から融点の最も低い元素（Ｐｂ）が抜けて強誘電体膜にピンホールが形成される。換言すると、強誘電体膜（ＰＺＴ膜）にＰｂ欠損が生じてしまうということである。このような欠損は、強誘電体キャパシタのスイッチング特性を低下させる。強誘電体膜の側面付近のＰｂ欠損は、例えばプレーナ型のようなキャパシタであればキャパシタ特性に与える影響は小さい。しかしながら、例えば微細化が要求されるスタック型のキャパシタにおいては強誘電体膜の横幅も狭いため、強誘電体膜の側面付近に発生するＰｂ欠損がキャパシタ特性に与える影響が大きい。従って、近年の半導体装置の高集積化に伴うキャパシタの微細化により、このようなＰｂ欠損を原因とするキャパシタ特性への悪影響が顕在化してきている。また、強誘電体膜のＰｂ欠損する領域の占有率が増加することに伴い、キャパシタの側面をＰｂ量の多いＰＺＴからなるサイドウォール膜で形成しても、Ｐｂ欠損を均一に補償してキャパシタ特性を回復させることが困難となってきている。
本発明では、上記した課題に鑑み、キャパシタを形成する際の強誘電体膜のダメージを回復させ、熱処理を原因とする強誘電体膜の組成の変動を抑制する半導体装置、及び半導体装置の製造方法を提供することを課題とする。
本発明は、上記した課題を解決するために、キャパシタの強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって強誘電体膜と上部電極とを覆うこととした。これにより、強誘電体膜の組成を変動を抑制しながら強誘電体膜のダメージを回復させることが可能となる。
詳細には、半導体装置であって、シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタと、強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって強誘電体膜と上部電極とを覆うキャパシタ蒸発防止膜と、前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜とを有する。
上記の半導体装置においては、強誘電体膜の側面が、強誘電体膜を構成する元素と同一
の元素を含有する膜によって覆われている。よって、強誘電体膜に回復アニールを施しても、強誘電体膜の側面の組成の変動が抑制される。従って、強誘電体膜に十分な回復アニールを施すことにより、強誘電体膜のダメージを十分に回復させることが可能となる。
の元素を含有する膜によって覆われている。よって、強誘電体膜に回復アニールを施しても、強誘電体膜の側面の組成の変動が抑制される。従って、強誘電体膜に十分な回復アニールを施すことにより、強誘電体膜のダメージを十分に回復させることが可能となる。
また、本発明は製造方法の面からも捉えられる。例えば、上記の課題を解決するため、半導体装置の製造方法であって、シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタを形成する工程と、強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって強誘電体膜と上部電極とを覆うキャパシタ蒸発防止膜を形成する工程と、強誘電体膜に回復アニールを施す工程とを有する。
上記の半導体装置の製造方法においては、強誘電体膜の側面が、強誘電体膜を構成する元素と同一の元素を含有する膜によって覆われている。これにより、強誘電体膜に回復アニールを施しても、強誘電体膜の側面の組成の変動が抑制される。従って、強誘電体膜に十分な回復アニールを施すことにより、強誘電体膜のダメージを十分に回復することが可能となる。
また、本発明は、半導体装置の製造方法であって、前記回復アニールは酸素を含有する雰囲気中で行うようにしてもよい。これによれば、強誘電体膜の酸素欠損を補償することが可能となる。
また、本発明は、半導体装置の製造方法であって、前記回復アニールは前記強誘電体膜を５５０〜７００℃にして行うようにしてもよい。これによれば、強誘電体膜のダメージを十分に回復することが可能となる。
また、本発明は、半導体装置の製造方法であって、ＭＯＳトランジスタの上に絶縁膜を形成する工程と、ＭＯＳトランジスタのソース／ドレイン領域と電気的に繋がるプラグを絶縁膜のホール内に形成する工程と、絶縁膜とプラグの上面を窒素含有プラズマに曝す工程と、絶縁膜とプラグの上に下地導電膜を形成する工程と、下地導電膜の上に下地導電密着膜を形成する工程と、下地導電密着膜の上にキャパシタを形成する工程とを有する。
上記の半導体装置の製造方法においては、良好な結晶性を有する下部電極の作用によりキャパシタの強誘電体膜の結晶性を高めることが可能である。従って、残留分極電荷量等のキャパシタ特性を向上させることが可能となる。
本発明によれば、熱処理によってもキャパシタを構成する強誘電体膜の組成がほとんど変動しないため、十分な回復アニールを施すことにより強誘電体膜のダメージを回復させてもキャパシタとしてのスイッチング特性の低下を抑制することが可能となる。
以下、本発明の実施形態を例示的に説明する。以下に示す実施形態は例示であり、本発明はこれらに限定されない。
図１は、本発明の一実施形態（以下、第１実施形態という）に係る半導体装置１（強誘電体メモリ）の製造工程の概略を示すフローチャートである。また、図２から２５は、各製造工程における半導体装置１の構造を示す断面図である。
＜工程１＞図２に示すＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ１を、以下の工程により形成する（Ｓ１０１）。まず、ｎ型又はｐ型のシ
リコン基板３（半導体）の上面にｐ型不純物を導入してｐウェル４を形成する。次に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)用の溝５を形成し、その中
に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜６を形成する。なお、素子分離構造はＳＴＩに限られず、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ）で素子分離絶縁膜６を形成してもよい。これにより、トランジスタの活性領域が画定される。
リコン基板３（半導体）の上面にｐ型不純物を導入してｐウェル４を形成する。次に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)用の溝５を形成し、その中
に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜６を形成する。なお、素子分離構造はＳＴＩに限られず、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ）で素子分離絶縁膜６を形成してもよい。これにより、トランジスタの活性領域が画定される。
次に、半導体装置１の上面を熱酸化することにより、ゲート絶縁膜７となる熱酸化膜を形成する。更に、半導体装置１の上面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィによりパターニングしてゲート電極８を形成する。このゲート電極８は、いわゆるワード線の一部を構成する。次に、半導体装置１の上面に、スパッタ法によりコバルト層等の高融点金属層を形成する。更に、この高融点金属層を加熱してシリコンと反応させることにより高融点金属シリサイド層９を形成し、素子分離絶縁膜の上等で未反応となっている高融点金属層をウエットエッチングして除去する。この高融点金属シリサイド層９は、ゲート電極８の電気的抵抗を減らす作用を有する。
次に、高融点金属シリサイド層９をマスクにして半導体装置１の上面にｎ型不純物をイオン注入することにより、ソース／ドレインエクステンション１０を形成する。更に、半導体装置１の上面に絶縁膜を形成し、その絶縁膜をエッチバックすることによりゲート絶縁膜７、ゲート電極８、高融点シリサイド層８の側面に絶縁性サイドウォール１１を形成する。絶縁膜を形成する手段として、例えばＣＶＤ法によって酸化シリコン膜を形成する方法が考えられる。次に、高融点金属シリサイド層９と絶縁性サイドウォール１１をマスクにしながら、半導体装置１の上面にｎ型不純物を再びイオン注入することにより、ソース／ドレインエクステンション１０の上面にソース／ドレイン領域１２（不純物拡散領域）を形成する。
以上により、シリコン基板３の活性領域に、ゲート絶縁膜７、ゲート電極８、及びソース／ドレインエクステンション１０によって構成されるＭＯＳトランジスタ２が形成される。
＜工程２＞次に、ＷプラグＡ１３を、以下の工程により形成する（Ｓ１０２）。まず、半導体装置１の上面に、プラズマＣＶＤ法によりカバー絶縁膜１４としてＳｉＯＮ膜を厚さ約２００ｎｍに形成する。次に、このカバー絶縁膜１４の上面に、ＴＥＯＳガスを使用するプラズマＣＶＤ法により第１層間絶縁膜１５として酸化シリコン膜を厚さ約１０００ｎｍに形成する。更に、第１層間絶縁膜１５の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨して平坦化する。ＣＭＰ法による研磨により、第１層間絶縁膜１５をシリコン基板３の平坦面から約７００ｎｍの高さにする。
次に、フォトリソグラフィによりカバー絶縁膜１４と第１層間絶縁膜１５をパターニングすることにより、ソース／ドレイン領域１２を露出させる第１コンタクトホール１６を例えば０．２５μｍの径で形成する。更に、厚さが３０ｎｍのＴｉ膜と厚さが２０ｎｍのＴｉＮ膜を積層した密着膜１７（グルー膜）を介してＷ膜（タングステン膜）をＣＶＤ法により充填し、余分なＷ膜をＣＭＰ法により除去する。これにより、ソース／ドレイン領域１２と電気的にコンタクトするＷプラグＡ１３が形成される。このＷプラグＡ１３は、約３００ｎｍの高さを有する。以上により、ＷプラグＡ１３が形成される。
＜工程３＞次に、図３に示すＷプラグＢ１８を以下の工程により形成する（Ｓ１０３）。半導体装置１の上面に、プラズマＣＶＤ法により第１酸化防止膜１９としてＳｉＯＮ膜を、例えば厚さ１３０ｎｍに形成する。次に、第１酸化防止膜１９の上面に、プラズマＣ
ＶＤ法により第２層間絶縁膜２０としてＴＥＯＳ膜を、例えば３００ｎｍに形成する。なお、本実施形態ではＳｉＯＮ膜を用いているが、ＳｉＮ膜やＡｌＯ膜でも良い。
ＶＤ法により第２層間絶縁膜２０としてＴＥＯＳ膜を、例えば３００ｎｍに形成する。なお、本実施形態ではＳｉＯＮ膜を用いているが、ＳｉＮ膜やＡｌＯ膜でも良い。
次に、第１酸化防止膜１９と第２層間絶縁膜２０をパターニングすることにより、ＷプラグＡ１３を露出させる第２コンタクトホール２１を形成する。更に、厚さが３０ｎｍのＴｉ膜と厚さが２０ｎｍのＴｉＮ膜を積層した密着膜２２（グルー膜）を介してＷ膜をＣＶＤ法により充填し、余分なＷ膜をＣＭＰ法により除去する。これにより、ＷプラグＡ１３と電気的に繋がるＷプラグＢ１８が形成される。なお、このＣＭＰでは、研磨対象である密着膜２２とＷプラグＢ１８の研磨速度が、第２層間絶縁膜２０よりも速くなるようなスラリ（研磨液）、例えばＣａｂｏｔ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ社製のＳＥＭＩ−ＳＰＥＲＳＥ（登録商標）Ｗ２０００を使用する。そして、第２層間絶縁膜２０上に研磨残を残さないために、このＣＭＰの研磨量は各膜の合計膜厚よりも厚く設定する。これにより、このＣＭＰはオーバ研磨となる。第２層間絶縁膜２０の上面に研磨痕を残さないようにするのは、その後に形成するキャパシタ３７の下部電極３２を良好に形成するためである。オーバ研磨の結果、図３において示すように、ＷプラグＢ１８の上面は第２層間絶縁膜２０の上面よりも低くなる。すなわち、第２層間絶縁膜２０にリセス（凹部）が形成された状態となる。このリセスの深さは、一般的に２０〜５０ｎｍ程度であり、本実施形態では深さ約５０nm程度になる。以上により、ＷプラグＢ１８が形成される。
＜工程４＞次に、キャパシタ３７を以下の工程により形成する（Ｓ１０４）。まず、第２層間絶縁膜２０とＷプラグＢ１８の上面をアンモニア（ＮＨ３）プラズマにより処理する。このアンモニアプラズマ処理は、例えば、半導体装置１に対して約９ｍｍ（３５０ｍｉｌｓ）離間した位置に対向電極を有する平行平板型のプラズマ処理装置を使い、２６６Ｐａ（２Ｔｏｒｒ）の圧力下、４００℃の半導体装置１温度で保持された処理容器中にアンモニアガスを３５０ｓｃｃｍの流量で供給し、半導体装置１側に１３．５６ＭＨｚの高周波を１００Ｗのパワで、また、半導体装置１に対向する電極側には３５０ｋＨｚの高周波を５５Ｗのパワで、６０秒間供給する。このアンモニアプラズマ処理により、第２層間絶縁膜２０の表面の酸素原子にＮＨ基が結合される。第２層間絶縁膜２０の表面の酸素原子にＮＨ基が結合されることにより、第２層間絶縁膜２０上にＴｉ原子を堆積させても、堆積したＴｉ原子は酸素原子に捕獲されることなく、第２層間絶縁膜２０上を自在に移動することが可能となる。従って、第２層間絶縁膜２０上に、（００２）配向に自己組織化するＴｉ膜を形成することが可能な状態となる。
次に、スパッタ法により、例えば半導体装置１とターゲットとの間の距離を６０ｍｍに配置し、０．１５ＰａのＡｒ雰囲気下、２０℃の半導体装置１温度で２．６ｋＷのスパッタＤＣパワを３５秒間与える。これにより、図４において示すように、強い（００２）配向のＴｉ膜（符号２３に相当）が第２層間絶縁膜２０上に堆積される。配向度の強い（００２）配向Ｔｉ膜をＲＴＡ法により熱処理（窒素雰囲気中６５０℃で６０秒）するとＴｉ膜が窒化され、下地導電膜２３である（１１１）配向のＴｉＮ膜が形成される。この下地導電膜２３は、厚さ１００〜３００ｎｍが好ましく、本実施形態では約１００ｎｍとされる。なお、本実施形態では、結晶性向上のために下地導電膜２３としてＴｉＮ膜を適用しているが、本発明はこれに限定されない。すなわち、ＴｉＡｌＮ膜、タングステン膜、シリコン膜、及び銅膜のいずれかを下地導電膜２３として形成してもよい。
ここで、図４において示すように、下地導電膜２３の上面は、ＷプラグＢ１８の上の部分が上述したリセスの影響により凹部を有する状態となっている。下地導電膜２３に凹部が形成されていると、下地導電膜２３の上にこれから形成される強誘電体膜の結晶性が劣化する可能性が高くなる。よって、本実施形態では、ＣＭＰ法により下地導電膜２３の上面を研磨する。これにより、図５において示すように、下地導電膜２３の上面が平坦化さ
れ、凹部が除去された状態となる。なお、このＣＭＰで使用されるスラリは特に限定されないが、本実施形態では上述したＳＥＭＩ−ＳＰＥＲＳＥ（登録商標）Ｗ２０００を使用する。また、ＣＭＰ後の下地導電膜２３の厚さは研磨誤差により、半導体装置１内や、同時に研磨される複数の半導体装置１間でばらつきが生じる。従って、本実施形態では研磨時間を制御することにより、ＣＭＰ後の下地導電膜２３の厚さを５０〜１００nm、より好ましくは５０nmにする。
れ、凹部が除去された状態となる。なお、このＣＭＰで使用されるスラリは特に限定されないが、本実施形態では上述したＳＥＭＩ−ＳＰＥＲＳＥ（登録商標）Ｗ２０００を使用する。また、ＣＭＰ後の下地導電膜２３の厚さは研磨誤差により、半導体装置１内や、同時に研磨される複数の半導体装置１間でばらつきが生じる。従って、本実施形態では研磨時間を制御することにより、ＣＭＰ後の下地導電膜２３の厚さを５０〜１００nm、より好ましくは５０nmにする。
ところで、上記のように下地導電膜２３に対してＣＭＰを行った後では、下地導電膜２３の上面付近の結晶が研磨によって歪んだ状態となる。しかし、結晶に歪が発生している下地導電膜２３の上方にキャパシタ３７の下部電極３２をそのまま形成すると、その歪みを下部電極３２が拾ってしまう。下部電極３２が歪みを拾うと、下部電極３２の結晶性が劣化し、ひいてはその上に形成される強誘電体膜３３の強誘電体特性までもが劣化することになる。そこで、このような不都合を回避するために、上述と同様のアンモニアプラズマ処理を行う。下地導電膜２３の上面がアンモニアプラズマに曝されることにより、下地導電膜２３の結晶の歪みがその上に形成される膜に伝わらなくなる。このため、この後に形成される下部電極３２の結晶性が良好になることで下部電極３２と強誘電体膜３３との電気的な接合状態が良好になるため、キャパシタのスイッチング特性の向上を図ることが可能となる。
次に、図６おいて示すように、上記のアンモニアプラズマ処理によって結晶の歪みの影響が解消された下地導電膜２３の上に、スパッタ法によりＴｉ膜を厚さ約２０nmに形成する。更に、ＲＴＡ法により熱処理（窒素雰囲気中６５０℃で６０秒）を行う。これにより、下地導電密着膜２４として（１１１）配向のＴｉＮ膜が形成される。下地導電密着膜２４は、自身の配向の作用により、その上に後で形成される膜の配向を高める機能を有するとともに、密着膜としての機能をも有する。なお、下地導電密着膜２４はＴｉＮに限定されない。すなわち、貴金属Ｉｒ、Ｐｔにより、下地導電密着膜２４を厚さ２０ｎｍに形成してもよい。
次に、図７において示すように、スパッタ法により下地導電密着膜２４の上に第１下部電極膜２５としてＴｉＡｌＮ膜を形成する。スパッタリング条件は、Ｔｉ及びＡｌの合金化したターゲット、Ａｒ４０ｓｃｃｍと窒素１０ｓｃｃｍとの混合雰囲気中で２５３．３Ｐａの圧力下、半導体装置１の温度は４００℃、スパッタパワ１．０ｋＷである。これにより、第１下部電極膜２５を１００ｎｍの厚さに形成する。なお、第１下部電極膜２５は酸素バリア膜としての役割をも果たす。第１下部電極膜２５が酸素バリア膜としての役割を果たすことにより、この後に行われる酸素含有雰囲気中での回復アニール等によっても酸素がＷプラグＡ１３やＷプラグＢ１８に酸素が到達しなくなるので、プラグの酸化による電気的なコンタクト不良（接触不良）が発生するのを抑止することができる。
次に、図８において示すように、スパッタ法により第１下部電極膜２５の上に第２下部電極膜２６としてＩｒ膜を形成する。スパッタリング条件は、Ａｒ雰囲気中で０．１１Ｐａの圧力下、半導体装置１の温度は５００℃、スパッタパワ０．５ｋＷである。これにより、第２下部電極膜２６を１００ｎｍの厚さに形成する。なお、Ｉｒ膜の代わりにＰｔなどの白金族の金属、あるいはＰｔＯ、ＩｒＯｘ、ＳｒＲｕＯ３等の導電性酸化物を用いることもできる。さらに、第１下部電極膜２５や第２下部電極膜２６は、これら金属あるいは金属酸化物の積層膜とすることも可能である。
次に、図９において示すように、ＭＯＣＶＤ法により第２下部電極膜２６の上に第１強誘電体膜２７としてＰＺＴ膜を形成する。上記のＭＯＣＶＤ法は、より具体的には、Ｐｂ（ＤＰＭ：鉛を含有した有機物溶媒）２、Ｚｒ（ＤＭＨＤ：ジルコニウムを含有した有機物溶媒）４、およびＴｉ（Ｏ−ｉＯｒ）２（ＤＰＭ）２をＴＨＦ溶媒（有機物溶媒）中に
、いずれも０．３ｍｏｌ／ｌの濃度で溶解し、Ｐｂ、Ｚｒ、及びＴｉの各液体原料を形成する。更に、これらの液体原料を、ＭＯＣＶＤ装置の気化器に、流量が０．４７４ｍｌ／分のＴＨＦ溶媒とともに、それぞれ０．３２６ｍｌ／分、０．２００ｍｌ／分、および０．２００ｍｌ／分の流量で供給し、気化させることにより、Ｐｂ、Ｚｒ、及びＴｉの原料ガスを形成する。更に、ＭＯＣＶＤ装置中に、上述の原料ガス雰囲気中で６６５Ｐａ（５Ｔｏｒｒ）の圧力下、半導体装置１の温度を６２０℃に保持して６２０秒間作用させる。これにより、第１強誘電体膜２７が第２下部電極膜２６の上に厚さ１００ｎｍで形成される。
、いずれも０．３ｍｏｌ／ｌの濃度で溶解し、Ｐｂ、Ｚｒ、及びＴｉの各液体原料を形成する。更に、これらの液体原料を、ＭＯＣＶＤ装置の気化器に、流量が０．４７４ｍｌ／分のＴＨＦ溶媒とともに、それぞれ０．３２６ｍｌ／分、０．２００ｍｌ／分、および０．２００ｍｌ／分の流量で供給し、気化させることにより、Ｐｂ、Ｚｒ、及びＴｉの原料ガスを形成する。更に、ＭＯＣＶＤ装置中に、上述の原料ガス雰囲気中で６６５Ｐａ（５Ｔｏｒｒ）の圧力下、半導体装置１の温度を６２０℃に保持して６２０秒間作用させる。これにより、第１強誘電体膜２７が第２下部電極膜２６の上に厚さ１００ｎｍで形成される。
次に、図１０において示すように、例えばスパッタ法により第１強誘電体膜２７の上に第２強誘電体膜２８を形成する。強誘電体膜は、膜厚が例えば１〜３０ｎｍ、より好ましくは２０ｎｍになるように形成する。なお、ＭＯＣＶＤ法で第２強誘電体膜２８を形成する場合は、鉛（Ｐｂ）供給用の有機ソースとして、Ｐｂ（ＤＰＭ）２（Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２）をＴＨＦ（ＴｅｔｒａＨｙｄｒｏＦｕｒａｎ：Ｃ４Ｈ８Ｏ）液に溶かした材が用いられる。また、ジルコニウム（Ｚｒ）供給用の有機ソースとして、Ｚｒ（ＤＭＨＤ）４（Ｚｒ（（Ｃ９Ｈ１５Ｏ２）４）をＴＨＦ液に溶かした材料が用いられる。チタン（Ｔｉ）供給用の有機ソースとして、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２（Ｔｉ（Ｃ３Ｈ７Ｏ）２（Ｃ１１Ｈ１９Ｏ２）２）をＴＨＦ液に溶かした材料が用いられる。なお、この第２強誘電体膜２８は、この段階においてはアモルファス状態である。
次に、図１１において示すように、第２強誘電体膜２８の上に第１上部電極膜２９を以下により形成する。まず、スパッタ法により第１上部電極膜２９としてＩｒＯｘ膜を第２強誘電体膜２８の上に形成する。このスパッタリングでは、ＩｒＯｘ膜の厚さが５０ｎｍまで成膜された時点で結晶化する。このときの成膜温度を例えば３００℃とし、成膜ガスとしてＡｒ及びＯ２を用い、これらの流量はいずれも１００ｓｃｃｍずつとする。また、スパッタパワは、例えば１ｋＷ〜２ｋＷ程度とする。
また、第１上部電極膜２９を形成する際は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、パラジウム（Ｐｄ）等の貴金属元素を少なくとも一以上含むターゲットを用い、これら貴金属元素の酸化が生じる条件下でスパッタリングすることで形成してもよい。また、これら貴金属元素の酸化膜、例えばＳｒＲｕＯ３膜でもよい。更に、第１上部電極膜２９は２層構造以上の膜で構成してもよい。
次に、半導体装置１をＲＴＡ法で熱処理（熱処理温度６５０〜７５０度であり、より好ましくは７００℃とする。また、熱処理雰囲気は酸素含有量を１〜５０％とする。なお、本実施形態では７２５℃、酸素２０ｓｃｃｍ＋Ａｒ２０００ｓｃｃｍの雰囲気中で６０秒としている。）する。この熱処理は第１強誘電体膜２７やアモルファス状態にある第２強誘電体膜２８を完全に結晶化させると同時に酸素欠損を補償し、かつ第１上部電極膜２９のプラズマダメージも回復させる。また、この熱処理により第２強誘電体膜２８と第１上部電極膜２９との界面がフラットになり、電気的特性が良好となる。
次に、図１２において示すように、第１上部電極膜２９の上に第２上部電極膜３０を以下により形成する。まずスパッタ法により第２上部電極膜３０としてＩｒＯｙ膜を第１上部電極膜２９の上に形成する。ＩｒＯｙ膜の厚さは、例えば１００〜３００ｎｍとなるように形成し、本実施形態では２００ｎｍ（Ａｒ雰囲気中０．８Ｐａの圧力下、１．０ｋＷのスパッタパワで７９秒間堆積）に形成している。
なお、工程劣化を抑えるため、酸化イリジウム膜（ＩｒＯｘ膜、ＩｒＯｙ膜）をＩｒＯ２の化学量論組成（すなわち、ｘ＝ｙ＝２）に近い組成にすると、水素に対して触媒作用
を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制されるため、キャパシタの水素耐性が向上する。なお、第１上部電極膜２９及び第２上部電極膜３０の材料として、ＩｒＯ２の代わりにＩｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ｐｄ、及びこれらの酸化物、またはＳｒＲｕＯ３などの導電性酸化物を用いてもよいし、これらで構成される積層構造としても良い。
を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制されるため、キャパシタの水素耐性が向上する。なお、第１上部電極膜２９及び第２上部電極膜３０の材料として、ＩｒＯ２の代わりにＩｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ｐｄ、及びこれらの酸化物、またはＳｒＲｕＯ３などの導電性酸化物を用いてもよいし、これらで構成される積層構造としても良い。
次に、図１３において示すように、第２上部電極膜３０の上に第３上部電極膜３１（水素バリア膜）としてのＩｒ膜を、スパッタ法（Ａｒ雰囲気中、１Ｐａの圧力下、１．０ｋＷのスパッタパワ）で厚さ１００ｎｍに形成する。なお、水素バリア膜としては、Ｉｒ膜以外にＰｔ膜やＳｒＲｕＯ３膜を使うことも可能である。
次に、図１４において示すように、下地導電膜２３、下地導電密着膜２４、第１下部電極膜２５と第２下部電極膜２６とで構成される下部電極３２、第１強誘電体膜２７と第２強誘電体膜２８とで構成される強誘電体膜３３、第１上部電極膜２９と第２上部電極膜３０と第３上部電極膜３１とで構成される上部電極３４をパターニングする際に、ハードマスクとして用いられる膜を以下により形成する。まず、上部電極３４の上に第１マスク材料層３５として窒化チタン膜をスパッタ法で形成する。次に、第１マスク材料層３５の上に第２マスク材料層３６として酸化シリコン膜をＴＥＯＳガスを使用するＣＶＤ法により形成する。これにより、ハードマスク用の膜が形成される。
次に、図１５において示すように、第２マスク材料層３６を、キャパシタ３７が形成される領域の上のみに残るように島状にパターニングする。次に、第２マスク材料層３６をマスクにして第１マスク材料層３５をエッチングする。これにより、第１マスク材料層３５と第２マスク材料層３６とにより構成されるハードマスクが形成される。
次に、図１６において示すように、ＨＢｒ、Ｏ２、Ａｒ、及びＣ４Ｆ８の混合ガスをエッチングガスとするプラズマエッチングにより、ハードマスクで覆われていない部分をドライエッチングする。これにより、下部電極３２、強誘電体膜３３、及び上部電極３４とから構成されるキャパシタ３７が形成される。なお、このエッチングは第１下部電極膜２５が酸素バリア膜であるため、第２下部電極膜２６までで停止している。従って、エッチングが終了して後も半導体装置１の上面は酸素バリア膜である第１下部電極膜２５により覆われた状態となっている。
次に、図１７において示すように、ドライエッチング又はウエットエッチングにより第２マスク材料層３６を除去する。
次に、図１８において示すように、第１マスク材料層３５、及びキャパシタ３７で覆われていない部分の第１下部電極膜２５（酸素バリア膜）、下地導電密着膜２４、下地導電膜２３をエッチングして除去する。エッチバックとしては、例えば、ダウンフロー型プラズマエッチングチャンバ内に、ＣＦ４ガスとＯ２ガス（流量比５：９５）との混合ガスをエッチングガスとして供給すると共に、チャンバ内の上部電極に周波数２．４５ＧＨｚ、高周波電力（１４００W）、基板温度２００℃の条件で行う。或いは、Ｈ２Ｏ２、ＮＨ２
ＯＨ、及び純水の混合溶液をエッチング液とするウエットエッチングにより上記のエッチバックを行ってもよい。以上により、キャパシタ３７が形成される。
ＯＨ、及び純水の混合溶液をエッチング液とするウエットエッチングにより上記のエッチバックを行ってもよい。以上により、キャパシタ３７が形成される。
次に、図１９において示すように、キャパシタ蒸発防止膜３８としてＰＺＴ膜を半導体装置１の上面にＭＯＣＶＤ法により１〜１００nmの厚さに形成する。具体的には、Ｐｂ（ＤＰＭ）２、Ｚｒ（ＤＭＨＤ）４、及びＴｉ（Ｏ−ｉＯｒ）２（ＤＰＭ）２をＴＨＦ溶媒中に、いずれも０．３ｍｏｌ／ｌの濃度で溶解し、Ｐｂ、Ｚｒ、及びＴｉの各液体原料を生成する。次に、これらの液体原料をＭＯＣＶＤ装置の気化器に、Ｐｂ（０．３２６ｍｌ
／分）、Ｚｒ（０．２００ｍｌ／分）、Ｔｉ（０．２００ｍｌ／分）、及びＴＨＦ溶媒（０．４７４ｍｌ／分）をそれぞれ供給する。これらを気化させることにより、Ｐｂ，ＺｒおよびＴｉの原料ガスが生成される。次に、ＭＯＣＶＤ装置内で、上記生成されたＰｂ、Ｚｒ、及びＴｉの原料ガスを６６５Ｐａ（５Ｔｏｒｒ）の圧力下、半導体装置１温度を６２０℃の状態で６２秒間作用させる。これにより、半導体装置１上にはキャパシタ蒸発防止膜３８であるＰＺＴ膜が厚さ１０ｎｍに形成される。なお、キャパシタ蒸発防止膜３８の形成方法としては、上述したＭＯＣＶＤ法の他、スパッタ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）法でもよい。キャパシタ３７を十分保護することが可能な膜が形成される方法であればよい。キャパシタ蒸発防止膜３８の厚さは１〜１００ｎｍであればよいが、より好ましくは２０〜３０ｎｍである。
／分）、Ｚｒ（０．２００ｍｌ／分）、Ｔｉ（０．２００ｍｌ／分）、及びＴＨＦ溶媒（０．４７４ｍｌ／分）をそれぞれ供給する。これらを気化させることにより、Ｐｂ，ＺｒおよびＴｉの原料ガスが生成される。次に、ＭＯＣＶＤ装置内で、上記生成されたＰｂ、Ｚｒ、及びＴｉの原料ガスを６６５Ｐａ（５Ｔｏｒｒ）の圧力下、半導体装置１温度を６２０℃の状態で６２秒間作用させる。これにより、半導体装置１上にはキャパシタ蒸発防止膜３８であるＰＺＴ膜が厚さ１０ｎｍに形成される。なお、キャパシタ蒸発防止膜３８の形成方法としては、上述したＭＯＣＶＤ法の他、スパッタ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）法でもよい。キャパシタ３７を十分保護することが可能な膜が形成される方法であればよい。キャパシタ蒸発防止膜３８の厚さは１〜１００ｎｍであればよいが、より好ましくは２０〜３０ｎｍである。
次に、強誘電体膜３３がスパッタリングによって受けたダメージを回復させる目的で、図２０において示すように、酸素を含有する雰囲気中で強誘電体膜３３に対して回復アニールを施す。この回復アニールの条件は特に限定されないが、本実施形態では、炉内において半導体装置１の温度を５５０〜７００℃にして行う。より好ましくは、酸素の雰囲気中、半導体装置１の温度を６５０℃にして６０分間アニールを行う。強誘電体膜３３の側面はキャパシタ蒸発防止膜３８によって保護されているため、回復アニールが施されても強誘電体膜３３の組成が蒸発しにくい（換言すれば、Ｐｂ欠損が抑制される）。従って、強誘電体膜３３に回復アニールを施すことにより、強誘電体膜３３の膜組成を均一に維持しつつ、強誘電体膜３３のダメージが回復されることになる。
次に、図２１において示すように、キャパシタ保護膜３９としてＡｌ２Ｏ３膜を半導体装置１の上面にスパッタ法で形成する。Ａｌ２Ｏ３膜は、水素や水分等の還元性物質が透過するのを阻止する機能に優れている。従って、Ａｌ２Ｏ３膜からなるキャパシタ保護膜３９は、外部からキャパシタ３７に侵入しようとする水素を阻止する。キャパシタ３７への水素の侵入が阻止されることにより、キャパシタ３７の一部を構成する強誘電体膜３３への水素の侵入も阻止される。強誘電体膜３３への水素の侵入が阻止されることにより、強誘電体膜３３を構成するＰＺＴが還元性物質（水素）によって還元されないことになる。換言すれば、半導体装置１を水素雰囲気中に曝しても、強誘電体膜３３を構成するＰＺＴの強誘電体特性が劣化しない。なお、スパッタ法でキャパシタ保護膜３９を形成する前に酸素アニール（例えば、半導体装置１の温度３５０℃にて１時間）してもよい。これにより、キャパシタ保護膜３９が剥がれにくくなる。また、キャパシタ保護膜３９はＡｌ２Ｏ３膜のみならず、チタン酸化膜、タンタル酸化膜、ジルコニウム酸化膜、アルミニウム窒化膜、タンタル窒化膜、及びアルミニウム酸窒化膜でもよい。キャパシタ保護膜３９を形成した後、酸素アニールを行うことでスパッタリングにより損傷しているキャパシタ保護膜３９のダメージを回復させる。
次に、図２２において示すように、半導体装置１の上面に第３層間絶縁膜４０を、例えばプラズマＣＶＤ法で形成する。第３層間絶縁膜４０は、例えばシリコン酸化物を厚さ１５００ｎｍに堆積させることで形成する。プラズマＣＶＤ法に用いる原料ガスとしては、例えばＴＥＯＳガスと酸素ガスとヘリウムガスとの混合ガスを用いる。なお、第３層間絶縁膜４０はシリコン酸化物に限られず、例えば絶縁性を有する無機膜等で形成してもよい。第３層間絶縁膜４０を形成した後、第３層間絶縁膜４０の表面を例えばＣＭＰ法により平坦にする。
次に、半導体装置１を熱処理する。熱処理は、Ｎ２ＯガスやＮ２ガス等で構成されるプラズマ雰囲気中において行う。熱処理の結果、第３層間絶縁膜４０に含まれている水分が除去されると共に、第３層間絶縁膜４０の膜質が変化する。膜質が変化することにより、第３層間絶縁膜４０が水分を吸収しにくくなる。
次に、半導体装置１の上面にバリア膜４１を、例えばスパッタ法やＣＶＤ法により形成する。バリア膜４１は、例えば酸化アルミニウム膜を厚さ２０〜１００ｎｍに堆積させることで形成する。バリア膜４１は、第３層間絶縁膜４０が既に平坦化されているので、平坦に形成される。
次に、図２３において示すように、半導体装置１の上面に第４層間絶縁膜４２を、例えばＣＶＤ（プラズマＴＥＯＳガス）法により形成する。第４層間絶縁膜４２は、例えばシリコン酸化膜を厚さ８００〜１０００ｎｍに堆積させることで形成する。なお、第４層間絶縁膜４２はシリコン酸化膜に限られず、ＳｉＯＮ膜やシリコン窒化膜等で形成してもよい。第４層間絶縁膜４２を形成した後、第４層間絶縁膜４２の表面を例えばＣＭＰ法により平坦にする。
＜工程５＞次に、図２４において示すビアプラグ４５を、以下の工程により形成する（Ｓ１０５）。半導体装置１をフォトリソグラフィ法で処理することにより、キャパシタ３７の最上層にあたる第３上部電極膜３１（水素バリア膜）を露出させる第３コンタクトホール４３を形成する。次に、半導体装置１を熱処理（半導体装置１温度５５０℃、酸素雰囲気中）し、第３コンタクトホール４３の形成に伴い強誘電体膜３３に生じた酸素欠損を回復させる。更に、第３コンタクトホール４３内の表面に、密着膜４４としてＴｉＮ膜を単層で形成する。なお、密着膜４４はＴｉ膜をスパッタにより形成し、その上にＭＯＣＶＤ法によりＴｉＮ膜を形成する２層構造としてもよい。この場合、ＴｉＮ膜から炭素除去をするため、窒素と水素のプラズマ混合ガス中で半導体装置１を処理する必要がある。しかしながら、本実施形態では、第３上部電極膜３１が水素バリア膜であるため、炭素除去に伴い上部電極３４が還元される問題は生じない。次に、第３コンタクトホール４３内にＷ膜をＣＶＤ法により充填し、余分なＷ膜をＣＭＰ法により除去する。これにより、キャパシタ３７と電気的にコンタクトするビアプラグ４５が形成される。
＜工程６＞次に、図２５において示す配線４６を、以下の工程により形成する（Ｓ１０６）。膜厚が６０ｎｍのＴｉ膜、膜厚が３０ｎｍのＴｉＮ膜、膜厚が３６０ｎｍのＡｌＣｕ合金膜、膜厚が５ｎｍのＴｉ膜、及び膜厚が７０ｎｍのＴｉＮ膜を、半導体装置１の上面に、例えばスパッタ法により順次形成する。次に、フォトリソグラフィ法により、配線のパターニングを施す。これにより、積層膜からなる配線４６（第１金属配線層）が形成される。更に、図示しない層間絶縁膜、コンタクトプラグ、第２層目以降の配線等を順次形成する。以上により、強誘電体キャパシタである半導体装置１が完成する。
以上のように、本実施形態では、ＣＭＰによって生じた下地導電膜２３の結晶の歪みをアンモニアプラズマ処理によって解消している。歪みの解消された下地導電膜２３の上に下地導電密着膜２４を挟んで下部電極３２を形成しているため、下部電極３２の結晶性が下地導電膜２３の結晶の作用によって良好になる。下部電極３２の結晶性が良好になると、下部電極３２と強誘電体膜３３との電気的な接合状態が良好になるため、キャパシタ３７のスイッチング特性が向上する。また、本実施形態では、強誘電体膜３３の側面はキャパシタ蒸発防止膜３８によって保護されている。よって、強誘電体膜３３のダメージを回復させる目的で回復アニールを施した際、強誘電体膜３３の組成が蒸発しにくい（換言すれば、強誘電体膜３３を構成するＰＺＴのＰｂ欠損が抑制される）。従って、Ｐｂ欠損によってスイッチング特性を低下させることなく、強誘電体膜３３のダメージ回復に必要な回復アニールを十分に施すことが可能となる。これにより、高精細化されたキャパシタ３７を備える半導体装置を高い歩留まりで提供することが可能となる。この製造方法は、高精細化を要求されるスタック型キャパシタの製造においては特に好適である。
以下、上述した第１実施形態の変形例について説明する。図２６は、本発明の一実施形
態（以下、第２実施形態）に係る半導体装置４７（強誘電体メモリ）の断面図である。
態（以下、第２実施形態）に係る半導体装置４７（強誘電体メモリ）の断面図である。
上述した第１実施形態の工程１から２までと同様の工程により、ＷプラグＡ４８を形成する。次に、第１層間絶縁膜５０の上面を、研磨残が残らないようにオーバ研磨する。オーバ研磨の方法は、上述した第１実施形態の工程３における研磨方法と同様である。これにより、ＷプラグＡ４８の上面は第１層間絶縁膜５０の上面よりも低くなる。すなわち、第１層間絶縁膜５０にリセス（凹部）が形成された状態となる。次に、上述した第１実施形態の工程４と同様の工程を行うことによりキャパシタ４９を形成する。そして、配線５１、図示しない層間絶縁膜、コンタクトプラグ、第２層目以降の配線等を順次形成することにより、強誘電体キャパシタである半導体装置４７が完成する。
以上、本実施形態によれば、上述した第１実施形態と同様の効果の他に製造工程の簡略化、及び半導体装置４７の薄型化が可能である。
以下、上述した第１、及び第２実施形態の変形例について説明する。図２７は、本発明の一実施形態（以下、第３実施形態）に係る半導体装置５２（強誘電体メモリ）の断面図である。
上述した第１実施形態の工程１から２までと同様の工程により、ＷプラグＡ５３を形成する。次に、第１層間絶縁膜５４の上面を、研磨残が残らないように研磨する。上述の第１実施形態、及び第２実施形態では、ここでオーバ研磨することにより研磨残が生じないように研磨していた。しかしながら、本実施形態では低圧研磨装置を用いてＣＭＰ法により研磨しているため、ＷプラグＡ５３にリセスが生じない。従って、例えば上述した第１実施形態において示したように、ＷプラグＢ１８と下部電極３２との間を、下地導電膜２３と下地導電密着膜２４との２層構造からなるＴｉＮ膜で挟む必要が無い。すなわち、本実施形態では、第１実施形態で形成したような下地導電膜２３を省略し、単層のＴｉＮ膜を形成すればよい。単層のＴｉＮ膜は、上述した第１実施形態と同様の工程、すなわち、まずアンモニアプラズマ処理を行った後にスパッタ法によりＴｉ膜を形成し、次にＲＴＡ法により熱処理することにより単層のＴｉＮ膜を形成する。次に、上述した第１実施形態と同様の工程により、酸素バリア膜である第１下部電極膜から順次成膜していくことで、キャパシタ５５や配線５６等を形成し、強誘電体キャパシタである半導体装置５２を完成する。
以上、本実施形態によれば、上述した第１実施形態や第２実施形態と同様の効果の他、製造工程の更なる簡略化が可能である。
なお、上述した第１から第３実施形態においては、強誘電体膜３３の形成方法として、スパッタ法を用いている。しかし、強誘電体膜３３の形成方法はスパッタ法に限られず、ＭＯＣＶＤ法、ゾル−ゲル法、有機金属分解（ＭＯＤ）法、ＣＳＤ（Ｃｈｅｍｉｃａｌ Ｓｏｌｕｔｉｏｎ Ｄｅｐｏｓｉｔｉｏｎ）法、化学気相蒸着（ＣＶＤ）法及びエピタキシャル成長法等が挙げられる。また、強誘電体膜３３として、例えば、熱処理により結晶構造がＢｉ層状構造のものやペロブスカイト構造が適用できる。このような構造の膜としては、ＰＺＴ膜の他、Ｌａ、Ｃａ、Ｓｒ、Ｓｉ等を少なくとも一以上微量ドープしたＰＺＴ、ＳＢＴ、ＢＬＴ、及びＢｉ系の層状化合物等、一般的に化学式ＡＢＯ３で表される膜が挙げられる。
〔その他〕
本発明は、以下のように特定することができる。
（付記１）シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタと、前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する
膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜と、前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜とを有する半導体装置。
（付記２）シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタを形成する工程と、前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜を形成する工程と、前記強誘電体膜に回復アニールを施す工程とを有する半導体装置の製造方法。
（付記３）前記回復アニールは酸素を含有する雰囲気中で行う、付記２に記載の半導体装置の製造方法。
（付記４）前記回復アニールは前記強誘電体膜を５５０〜７００℃にして行う、付記２又は３に記載の半導体装置の製造方法。
（付記５）前記強誘電体膜を構成する元素は少なくともＰｂを含有し、前記キャパシタ蒸発防止膜を構成する元素は少なくともＰｂを含有する、付記２から４の何れかに記載の半導体装置の製造方法。
（付記６）前記強誘電体膜は、ペロブスカイト構造の化合物又はＢｉ層状構造の化合物により形成する、付記２から５の何れかに記載の半導体装置の製造方法。
（付記７）前記強誘電体膜は、ゾルーゲル法、スパッタ法、又はＭＯＣＶＤ法により形成される、付記２から６の何れかに記載の半導体装置の製造方法。
（付記８）前記キャパシタ蒸発防止膜を厚さ１〜１００ｎｍに形成する、付記２から７の何れかに記載の半導体装置の製造方法。
（付記９）前記キャパシタ蒸発防止膜をＭＯＣＶＤ法により形成する、付記２から８の何れかに記載の半導体装置の製造方法。
（付記１０）前記キャパシタは、強誘電体膜と上部電極とを一括してパターニングすることにより形成する、付記２から９の何れかに記載の半導体装置の製造方法。
（付記１１）前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜を形成する工程を更に有する、付記２から１０の何れかに記載の半導体装置の製造方法。
（付記１２）前記キャパシタ保護膜は、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル、及び窒素酸化アルミニウムのうちいずれか一により形成する、付記１１に記載の半導体装置の製造方法。
（付記１３）前記上部電極は、貴金属又は貴金属の酸化物により形成する、付記２から１２の何れかに記載の半導体装置の製造方法。
（付記１４）前記下部電極は酸素バリア膜を更に有する、付記２から１３の何れかに記載の半導体装置の製造方法。
（付記１５）前記酸素バリア膜は、ＴｉＡｌＮ膜で構成される、付記１４に記載の半導体装置の製造方法。
（付記１６）前記下部電極は、貴金属又は貴金属の酸化物により形成する、付記２から１５の何れかに記載の半導体装置の製造方法。
（付記１７）前記貴金属は、Ｉｒ、Ｒｕ、Ｐｔ、Ｒｈ、及びＰｄのうち何れか一以上の元素により構成される、付記１３から１６の何れかに記載の半導体装置の製造方法。
（付記１８）ＭＯＳトランジスタの上に絶縁膜を形成する工程と、前記ＭＯＳトランジスタのソース／ドレイン領域と電気的に繋がるプラグを前記絶縁膜のホール内に形成する工程と、前記絶縁膜と前記プラグの上面を窒素含有プラズマに曝す工程と、前記絶縁膜と前記プラグの上に下地導電膜を形成する工程と、前記下地導電膜の上に下地導電密着膜を形成する工程と、前記下地導電密着膜の上にキャパシタを形成する工程とを有する半導体装置の製造方法。
（付記１９）前記下地導電膜の上面を窒素含有プラズマに曝す工程を更に有する、付記１８に記載の半導体装置の製造方法。
（付記２０）前記下地導電密着膜の上面を窒素含有プラズマに曝す工程を更に有する、付記１８又は１９に記載の半導体装置の製造方法。
（付記２１）前記窒素含有プラズマはアンモニアプラズマからなる、付記１８から２０の
何れかに記載の半導体装置の製造方法。
（付記２２）前記下地導電密着膜は、チタン膜を堆積させた後に窒素含有雰囲気中において前記チタン膜を加熱して窒化させることで形成する、付記１８から２１の何れかに記載の半導体装置の製造方法。
〔その他〕
本発明は、以下のように特定することができる。
（付記１）シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタと、前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する
膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜と、前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜とを有する半導体装置。
（付記２）シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタを形成する工程と、前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜を形成する工程と、前記強誘電体膜に回復アニールを施す工程とを有する半導体装置の製造方法。
（付記３）前記回復アニールは酸素を含有する雰囲気中で行う、付記２に記載の半導体装置の製造方法。
（付記４）前記回復アニールは前記強誘電体膜を５５０〜７００℃にして行う、付記２又は３に記載の半導体装置の製造方法。
（付記５）前記強誘電体膜を構成する元素は少なくともＰｂを含有し、前記キャパシタ蒸発防止膜を構成する元素は少なくともＰｂを含有する、付記２から４の何れかに記載の半導体装置の製造方法。
（付記６）前記強誘電体膜は、ペロブスカイト構造の化合物又はＢｉ層状構造の化合物により形成する、付記２から５の何れかに記載の半導体装置の製造方法。
（付記７）前記強誘電体膜は、ゾルーゲル法、スパッタ法、又はＭＯＣＶＤ法により形成される、付記２から６の何れかに記載の半導体装置の製造方法。
（付記８）前記キャパシタ蒸発防止膜を厚さ１〜１００ｎｍに形成する、付記２から７の何れかに記載の半導体装置の製造方法。
（付記９）前記キャパシタ蒸発防止膜をＭＯＣＶＤ法により形成する、付記２から８の何れかに記載の半導体装置の製造方法。
（付記１０）前記キャパシタは、強誘電体膜と上部電極とを一括してパターニングすることにより形成する、付記２から９の何れかに記載の半導体装置の製造方法。
（付記１１）前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜を形成する工程を更に有する、付記２から１０の何れかに記載の半導体装置の製造方法。
（付記１２）前記キャパシタ保護膜は、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル、及び窒素酸化アルミニウムのうちいずれか一により形成する、付記１１に記載の半導体装置の製造方法。
（付記１３）前記上部電極は、貴金属又は貴金属の酸化物により形成する、付記２から１２の何れかに記載の半導体装置の製造方法。
（付記１４）前記下部電極は酸素バリア膜を更に有する、付記２から１３の何れかに記載の半導体装置の製造方法。
（付記１５）前記酸素バリア膜は、ＴｉＡｌＮ膜で構成される、付記１４に記載の半導体装置の製造方法。
（付記１６）前記下部電極は、貴金属又は貴金属の酸化物により形成する、付記２から１５の何れかに記載の半導体装置の製造方法。
（付記１７）前記貴金属は、Ｉｒ、Ｒｕ、Ｐｔ、Ｒｈ、及びＰｄのうち何れか一以上の元素により構成される、付記１３から１６の何れかに記載の半導体装置の製造方法。
（付記１８）ＭＯＳトランジスタの上に絶縁膜を形成する工程と、前記ＭＯＳトランジスタのソース／ドレイン領域と電気的に繋がるプラグを前記絶縁膜のホール内に形成する工程と、前記絶縁膜と前記プラグの上面を窒素含有プラズマに曝す工程と、前記絶縁膜と前記プラグの上に下地導電膜を形成する工程と、前記下地導電膜の上に下地導電密着膜を形成する工程と、前記下地導電密着膜の上にキャパシタを形成する工程とを有する半導体装置の製造方法。
（付記１９）前記下地導電膜の上面を窒素含有プラズマに曝す工程を更に有する、付記１８に記載の半導体装置の製造方法。
（付記２０）前記下地導電密着膜の上面を窒素含有プラズマに曝す工程を更に有する、付記１８又は１９に記載の半導体装置の製造方法。
（付記２１）前記窒素含有プラズマはアンモニアプラズマからなる、付記１８から２０の
何れかに記載の半導体装置の製造方法。
（付記２２）前記下地導電密着膜は、チタン膜を堆積させた後に窒素含有雰囲気中において前記チタン膜を加熱して窒化させることで形成する、付記１８から２１の何れかに記載の半導体装置の製造方法。
１、４７、５２・・・半導体装置
２・・・・・・・・・ＭＯＳトランジスタ
３・・・・・・・・・シリコン基板
４・・・・・・・・・ｐウェル
５・・・・・・・・・溝
６・・・・・・・・・素子分離絶縁膜
７・・・・・・・・・ゲート絶縁膜
８・・・・・・・・・ゲート電極
９・・・・・・・・・高融点金属シリサイド層
１０・・・・・・・・ソース／ドレインエクステンション
１１・・・・・・・・絶縁性サイドウォール
１２・・・・・・・・ソース／ドレイン領域
１３、４８、５３・・ＷプラグＡ
１４・・・・・・・・カバー絶縁膜
１５、５０、５４・・第１層間絶縁膜
１６・・・・・・・・第１コンタクトホール
１７、２２、４４・・密着膜
１８・・・・・・・・ＷプラグＢ
１９・・・・・・・・第１酸化防止膜
２０・・・・・・・・第２層間絶縁膜
２１・・・・・・・・第２コンタクトホール
２３・・・・・・・・下地導電膜
２４・・・・・・・・下地導電密着膜
２５・・・・・・・・第１下部電極膜（酸素バリア膜）
２６・・・・・・・・第２下部電極膜
２７・・・・・・・・第１強誘電体膜
２８・・・・・・・・第２強誘電体膜
２９・・・・・・・・第１上部電極膜
３０・・・・・・・・第２上部電極膜
３１・・・・・・・・第３上部電極膜（水素バリア膜）
３２・・・・・・・・下部電極
３３・・・・・・・・強誘電体
３４・・・・・・・・上部電極
３５・・・・・・・・第１マスク材料層
３６・・・・・・・・第２マスク材料層
３７、４９・・・・・キャパシタ
３８・・・・・・・・キャパシタ蒸発防止膜
３９・・・・・・・・キャパシタ保護膜
４０・・・・・・・・第３層間絶縁膜
４１・・・・・・・・バリア膜
４２・・・・・・・・第４層間絶縁膜
４３・・・・・・・・第３コンタクトホール
４５・・・・・・・・ビアプラグ
４６、５１・・・・・配線
２・・・・・・・・・ＭＯＳトランジスタ
３・・・・・・・・・シリコン基板
４・・・・・・・・・ｐウェル
５・・・・・・・・・溝
６・・・・・・・・・素子分離絶縁膜
７・・・・・・・・・ゲート絶縁膜
８・・・・・・・・・ゲート電極
９・・・・・・・・・高融点金属シリサイド層
１０・・・・・・・・ソース／ドレインエクステンション
１１・・・・・・・・絶縁性サイドウォール
１２・・・・・・・・ソース／ドレイン領域
１３、４８、５３・・ＷプラグＡ
１４・・・・・・・・カバー絶縁膜
１５、５０、５４・・第１層間絶縁膜
１６・・・・・・・・第１コンタクトホール
１７、２２、４４・・密着膜
１８・・・・・・・・ＷプラグＢ
１９・・・・・・・・第１酸化防止膜
２０・・・・・・・・第２層間絶縁膜
２１・・・・・・・・第２コンタクトホール
２３・・・・・・・・下地導電膜
２４・・・・・・・・下地導電密着膜
２５・・・・・・・・第１下部電極膜（酸素バリア膜）
２６・・・・・・・・第２下部電極膜
２７・・・・・・・・第１強誘電体膜
２８・・・・・・・・第２強誘電体膜
２９・・・・・・・・第１上部電極膜
３０・・・・・・・・第２上部電極膜
３１・・・・・・・・第３上部電極膜（水素バリア膜）
３２・・・・・・・・下部電極
３３・・・・・・・・強誘電体
３４・・・・・・・・上部電極
３５・・・・・・・・第１マスク材料層
３６・・・・・・・・第２マスク材料層
３７、４９・・・・・キャパシタ
３８・・・・・・・・キャパシタ蒸発防止膜
３９・・・・・・・・キャパシタ保護膜
４０・・・・・・・・第３層間絶縁膜
４１・・・・・・・・バリア膜
４２・・・・・・・・第４層間絶縁膜
４３・・・・・・・・第３コンタクトホール
４５・・・・・・・・ビアプラグ
４６、５１・・・・・配線
Claims (5)
- シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタと、
前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜と、
前記キャパシタ蒸発防止膜を覆うキャパシタ保護膜とを有する半導体装置。 - シリコン基板上に下部電極、強誘電体膜、及び上部電極からなるキャパシタを形成する工程と、
前記強誘電体膜を構成する元素のうち少なくとも一以上の元素と同一の元素を含有する膜によって前記強誘電体膜と前記上部電極とを覆うキャパシタ蒸発防止膜を形成する工程と、
前記強誘電体膜に回復アニールを施す工程とを有する半導体装置の製造方法。 - 前記回復アニールは酸素を含有する雰囲気中で行う、請求項２に記載の半導体装置の製造方法。
- 前記回復アニールは前記強誘電体膜を５５０〜７００℃にして行う、請求項２又は３に記載の半導体装置の製造方法。
- ＭＯＳトランジスタの上に絶縁膜を形成する工程と、
前記ＭＯＳトランジスタのソース／ドレイン領域と電気的に繋がるプラグを前記絶縁膜のホール内に形成する工程と、
前記絶縁膜と前記プラグの上面を窒素含有プラズマに曝す工程と、
前記絶縁膜と前記プラグの上に下地導電膜を形成する工程と、
前記下地導電膜の上に下地導電密着膜を形成する工程と、
前記下地導電密着膜の上にキャパシタを形成する工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006084834A JP2007266023A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006084834A JP2007266023A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置、及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007266023A true JP2007266023A (ja) | 2007-10-11 |
Family
ID=38638774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006084834A Pending JP2007266023A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007266023A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7927889B2 (en) | 2007-02-19 | 2011-04-19 | Seiko Epson Corporation | Method for manufacturing ferroelectric memory device and ferroelectric memory device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110937A (ja) * | 2000-10-05 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003273332A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004153031A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007250634A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
-
2006
- 2006-03-27 JP JP2006084834A patent/JP2007266023A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110937A (ja) * | 2000-10-05 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003273332A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004153031A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007250634A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7927889B2 (en) | 2007-02-19 | 2011-04-19 | Seiko Epson Corporation | Method for manufacturing ferroelectric memory device and ferroelectric memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5205741B2 (ja) | 半導体装置の製造方法 | |
| JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
| JP5211558B2 (ja) | 半導体装置の製造方法 | |
| US7405121B2 (en) | Semiconductor device with capacitors and its manufacture method | |
| US8778756B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5093236B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5125510B2 (ja) | 半導体装置 | |
| JP4882548B2 (ja) | 半導体装置及びその製造方法 | |
| JP5347381B2 (ja) | 半導体装置の製造方法 | |
| JPWO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
| JP4983172B2 (ja) | 半導体装置及びその製造方法 | |
| JP5211560B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4845624B2 (ja) | 半導体装置とその製造方法 | |
| JP5412754B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4971740B2 (ja) | 半導体装置の製造方法 | |
| JP2007266023A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP5326256B2 (ja) | 半導体装置の製造方法 | |
| JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP2009194339A (ja) | 半導体装置及びその製造方法 | |
| JP5272432B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110126 |