JP4845624B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4845624B2 JP4845624B2 JP2006205010A JP2006205010A JP4845624B2 JP 4845624 B2 JP4845624 B2 JP 4845624B2 JP 2006205010 A JP2006205010 A JP 2006205010A JP 2006205010 A JP2006205010 A JP 2006205010A JP 4845624 B2 JP4845624 B2 JP 4845624B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- ferroelectric
- conductive oxide
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
半導体基板と、
前記半導体基板に形成されたMOSトランジスタと、
前記MOSトランジスタを覆う下部層間絶縁膜と、
前記下部層間絶縁膜上方に形成され、キャパシタ下部電極と、前記キャパシタ下部電極上に形成された酸化物強誘電体膜と、前記酸化物強誘電体膜上に形成されたキャパシタ上部電極と、を含む強誘電体キャパシタと、
少なくとも、前記上部電極と前記酸化物強誘電体膜の露出した表面を覆う、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜と、
前記第1絶縁性キャパシタ保護膜を覆い、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜と、
前記蒸発補償膜を覆う、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜と、
を有し、
上記キャパシタ上部電極は、第1導電性酸化膜、第2導電性酸化膜、第3導電性酸化膜を順次積層したことを特徴とする半導体装置
が提供される。
(a)半導体基板にMOSトランジスタを形成する工程と、
(b)前記MOSトランジスタを覆って、前記半導体基板上に下部層間絶縁膜を形成する工程と、
(c)前記下部層間絶縁膜上方にキャパシタ下部電極膜と、前記キャパシタ下部電極上に酸化物強誘電体のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に、キャパシタ上部電極膜とを積層する工程と、
(d)少なくとも前記キャパシタ上部電極膜をパターニングする工程と、
(e)前記キャパシタ上部電極膜、前記キャパシタ誘電体膜の露出された表面を覆って、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜を形成する工程と、
(f)前記第1絶縁性キャパシタ保護膜を覆って、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜を形成する工程と、
(g)前記工程(f)の後、酸化性雰囲気中で熱処理する工程と、
(h)前記工程(g)の後、前記蒸発補償膜を覆って、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜を形成する工程と、
を有し、
前記工程(c)におけるキャパシタ上部電極膜は、第1導電性酸化膜、第2導電性酸化膜、第3導電性酸化膜を順次積層して形成されることを特徴とする半導体装置の製造方法
が提供される。
・基板表面と対向電極との間隔 約9mm(350mils);
・圧力 266Pa(2Torr);
・基板温度:400℃;
・NH3ガス流量:350sccm;
・基板側電極に供給する13.56MHzのRFパワー 100W;
・対向電極に供給する350kHzのRFパワー 55W;
・処理時間 60秒。
NH3プラズマ処理により、酸化シリコン膜表面の酸素原子にNH基が結合する。
・ターゲット Ti;
・基板とターゲットとの間隔 60mm;
・Arガス圧 0.15Pa;
・基板温度 20℃;
・スパッタパワー 2.6kW;
・成膜時間 35秒。
酸化シリコン膜表面の酸素原子にNH基が結合しているので、表面に付着したTi原子は、酸素原子に捕獲されることなく、表面を自在にマイグレーションすることができる。その結果、層間絶縁膜表面に、六方稠密構造を有し、(002)配向に自己組織化されたTi膜が得られる。
・アニール温度 650℃;
・処理時間 60秒。
このアニールにより、Ti膜が窒化されて、面心立方構造を有し、(111)配向したTiNからなる下地導電膜30が得られる。なお、下地導電膜30の厚さを100nm〜300nmの範囲内としてもよい。この段階では、下地導電膜30の表面には、下地表面の窪み25aを反映して、導電性プラグ25の上方に窪みが発生している。下地導電膜30のCMPを行うことにより、その表面を平坦化する。例えば、スラリとして、Cabot Microelectronics Corporation製のSSW2000を使用する。CMP後の下地導電膜30の厚さを、50nm〜100nm、典型的には約50nmとする。
・アニール温度 650℃;
・処理時間 60秒。
このアニールにより、Ti膜が窒化されて、面心立方構造を有し、(111)配向したTiNからなる結晶性向上膜31が得られる。
・Arガス流量 40sccm;
・N2ガス流量 10sccm;
・圧力 253.3Pa;
・基板温度 400℃;
・スパッタパワー 1.0kW。
・Ar雰囲気圧力 0.11Pa;
・基板温度500℃;
・スパッタパワー 0.5kW。
・温度 650℃;
・処理時間 60秒。
この熱処理により、下部電極の結晶性を向上できる。結晶性の面内分布も向上できる。この熱処理により、酸素バリア膜33の構成元素であるAlと、上部電極36の構成元素であるIrとが反応して、両者の界面に、IrAl合金からなる中間層34が形成される。中間層34は、酸素バリア膜33と上部電極36との密着性を向上させる。なお、熱処理の雰囲気は、Arに代え、他の不活性ガス、例えば窒素やHeを用いてもよい。下部電極としては、Ir、Pt等の白金族の金属、あるいはPtO,IrOx,SrRuO3等の導電性酸化物、またはこれらの積層を用いることができる。下部電極36をPtまたはPtOで形成した場合には、PtAl合金を含む中間層34が形成される。下部電極36をSrRuO3で形成した場合には、RuAl合金を含む中間層34が形成される。
・ターゲット:Ir
・成膜時の基板温度:300℃、
・成膜ガス:Ar+O2、
・流量:[Ar]=140sccm、[O2]=60sccm、
・流量比:[O2]/[Ar]=0.43、
・スパッタリングパワー:1kW〜2kW程度。
・処理温度 725℃;
・雰囲気 O2流量20sccm+Ar流量2000sccm;
・処理時間 60秒。
・ターゲット:Ir
・成膜時の基板温度:20℃、
・成膜ガス:Ar+O2、
・流量:[Ar]=100sccm、[O2]=100sccm、
・流量比:[O2]/[Ar]=1.00、
・スパッタリングパワー:1kW〜2kW程度。
・処理温度:700℃、
・雰囲気:O2流量20sccm+Ar流量2000sccm、
・処理時間:60秒、
この熱処理により、第2導電性酸化膜38bを完全に結晶化させると同時に、第1導電性酸化膜と第2導電性酸化膜の密着性を向上する。
・ターゲット:Ir
・成膜時の基板温度:300℃、
・成膜ガス:Ar+O2、
・流量:[Ar]=160sccm、[O2]=40sccm、
・流量比:[O2]/[Ar]=0.25、
・スパッタリングパワー:1kW〜2kW程度。
・ターゲット:Ir,
・成膜時の基板温度:400℃、
・成膜ガス:Ar,
・流量:[Ar]=100sccm、
・スパッタリングパワー:1kw〜2kw程度。
(付記1)
半導体基板と、
前記半導体基板に形成されたMOSトランジスタと、
前記MOSトランジスタを覆う下部層間絶縁膜と、
前記下部層間絶縁膜上方に形成され、キャパシタ下部電極と、前記キャパシタ下部電極上に形成された酸化物強誘電体膜と、前記酸化物強誘電体膜上に形成されたキャパシタ上部電極と、を含む強誘電体キャパシタと、
少なくとも、前記上部電極と前記酸化物強誘電体膜の露出した表面を覆う、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜と、
前記第1絶縁性キャパシタ保護膜を覆い、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜と、
前記蒸発補償膜を覆う、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜と、
を有する半導体装置。
(付記2)
前記蒸発補償膜は、前記酸化物強誘電体膜の酸素以外の酸素以外の構成元素の内、最も蒸発しやすい元素を含む付記1記載の半導体装置。
(付記3)
前記酸化物強誘電体膜と前記蒸発補償膜とがPbを含む請求項1または2記載の半導体装置。
(付記4)
前記第1及び第2絶縁性キャパシタ保護膜がそれぞれ酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル、酸化窒化アルミニウムからなる群から選択された少なくとも1種で形成されている付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
(a)半導体基板にMOSトランジスタを形成する工程と、
(b)前記MOSトランジスタを覆って、前記半導体基板上に下部層間絶縁膜を形成する工程と、
(c)前記下部層間絶縁膜上方にキャパシタ下部電極膜と、前記キャパシタ下部電極上に酸化物強誘電体のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に、キャパシタ上部電極膜とを積層する工程と、
(d)少なくとも前記キャパシタ上部電極膜をパターニングする工程と、
(e)前記キャパシタ上部電極膜、前記キャパシタ誘電体膜の露出された表面を覆って、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜を形成する工程と、
(f)前記第1絶縁性キャパシタ保護膜を覆って、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜を形成する工程と、
(g)前記工程(f)の後、酸化性雰囲気中で熱処理する工程と、
(h)前記工程(g)の後、前記蒸発補償膜を覆って、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜を形成する工程と、
を有する半導体装置の製造方法。
(付記6)
前記蒸発補償膜は、前記酸化物強誘電体膜の酸素以外の構成元素の内、最も蒸発しやすい元素を含む付記5記載の半導体装置の製造方法。
(付記7)
前記工程(d)が、前記上部電極膜、前記キャパシタ誘電体膜、前記下部電極膜を一括してパターニングし、前記工程(e)、(f)、(h)がパターニングされたキャパシタ誘電体膜の側面を覆って、前記第1絶縁性キャパシタ保護膜、前記蒸発補償膜、前記第2絶縁性キャパシタ保護膜を積層する付記5または6に記載の半導体装置の製造方法。
(付記8)
前記酸化物強誘電体膜と前記蒸発補償膜とがPbを含む請求項5〜7のいずれか1項に記載の半導体装置の製造方法。
(付記9)
前記第1及び第2絶縁性キャパシタ保護膜がそれぞれ酸化アルミニウム、酸化チタン、酸化タンタル、酸化ジルコニウム、窒化アルミニウム、窒化タンタル、酸化窒化アルミニウムからなる群から選択された少なくとも1種で形成されている付記5〜8のいずれか1項に記載の半導体装置の製造方法。
2 素子分離領域
11 酸化窒化シリコン膜
12 酸化シリコン膜
21 酸化防止膜
22 層間絶縁膜
25 導電性プラグ
30 下地導電膜
31 結晶性向上膜
33 酸素バリア(TiAlN)膜
34 中間層
36 下部電極(Ir膜)
37 強誘電体(PZT)膜
38 上部(IrO)電極
45,46 ハードマスク
50,51 保護(AlO)膜
53 蒸発補償膜
55 層間絶縁膜
57 バリア(AlO)膜
58 層間絶縁膜
60,65 導電性プラグ
71,75 配線
Claims (5)
- 半導体基板と、
前記半導体基板に形成されたMOSトランジスタと、
前記MOSトランジスタを覆う下部層間絶縁膜と、
前記下部層間絶縁膜上方に形成され、キャパシタ下部電極と、前記キャパシタ下部電極上に形成された酸化物強誘電体膜と、前記酸化物強誘電体膜上に形成されたキャパシタ上部電極と、を含む強誘電体キャパシタと、
少なくとも、前記上部電極と前記酸化物強誘電体膜の露出した表面を覆う、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜と、
前記第1絶縁性キャパシタ保護膜を覆い、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜と、
前記蒸発補償膜を覆う、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜と、
を有し、
上記キャパシタ上部電極は、第1導電性酸化膜、第2導電性酸化膜、第3導電性酸化膜を順次積層したことを特徴とする半導体装置。 - 前記第3導電性酸化膜の酸素量は、前記第1導電性酸化膜および第2導電性酸化膜の酸化量よりも低いことを特徴とする請求項1記載の半導体装置。
- (a)半導体基板にMOSトランジスタを形成する工程と、
(b)前記MOSトランジスタを覆って、前記半導体基板上に下部層間絶縁膜を形成する工程と、
(c)前記下部層間絶縁膜上方にキャパシタ下部電極膜と、前記キャパシタ下部電極上に酸化物強誘電体のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に、キャパシタ上部電極膜とを積層する工程と、
(d)少なくとも前記キャパシタ上部電極膜をパターニングする工程と、
(e)前記キャパシタ上部電極膜、前記キャパシタ誘電体膜の露出された表面を覆って、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜を形成する工程と、
(f)前記第1絶縁性キャパシタ保護膜を覆って、前記酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜を形成する工程と、
(g)前記工程(f)の後、酸化性雰囲気中で熱処理する工程と、
(h)前記工程(g)の後、前記蒸発補償膜を覆って、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜を形成する工程と、
を有し、
前記工程(c)におけるキャパシタ上部電極膜は、第1導電性酸化膜、第2導電性酸化膜、第3導電性酸化膜を順次積層して形成されることを特徴とする半導体装置の製造方法。 - 前記工程(d)が、前記上部電極膜、前記キャパシタ誘電体膜、前記下部電極膜を一括してパターニングし、前記工程(e)、(f)、(h)がパターニングされたキャパシタ誘電体膜の側面を覆って、前記第1絶縁性キャパシタ保護膜、前記蒸発補償膜、前記第2絶縁性キャパシタ保護膜を積層する請求項3記載の半導体装置の製造方法。
- 前記第3導電性酸化膜の酸素量は、前記第1導電性酸化膜および前記第2導電性酸化膜の酸素量よりも低いことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205010A JP4845624B2 (ja) | 2006-07-27 | 2006-07-27 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205010A JP4845624B2 (ja) | 2006-07-27 | 2006-07-27 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034539A JP2008034539A (ja) | 2008-02-14 |
JP4845624B2 true JP4845624B2 (ja) | 2011-12-28 |
Family
ID=39123669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205010A Expired - Fee Related JP4845624B2 (ja) | 2006-07-27 | 2006-07-27 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845624B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5092461B2 (ja) * | 2007-03-09 | 2012-12-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5568845B2 (ja) * | 2008-07-01 | 2014-08-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP6287278B2 (ja) | 2014-02-03 | 2018-03-07 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP7095289B2 (ja) | 2018-01-29 | 2022-07-05 | 住友金属鉱山株式会社 | イリジウム発熱体、イリジウム発熱体の表面処理方法およびイリジウム製アフターヒーターの製造方法 |
JP7360004B2 (ja) | 2019-02-01 | 2023-10-12 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
WO2005081317A1 (ja) * | 2004-02-19 | 2005-09-01 | Fujitsu Limited | 半導体装置の製造方法 |
JP3793207B2 (ja) * | 2004-03-18 | 2006-07-05 | 株式会社東芝 | 強誘電体記憶装置及びその製造方法 |
-
2006
- 2006-07-27 JP JP2006205010A patent/JP4845624B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008034539A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
US8497537B2 (en) | Semiconductor device with ferro-electric capacitor | |
US7763921B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
US8551836B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008066644A (ja) | 半導体装置及びその製造方法 | |
JP5125510B2 (ja) | 半導体装置 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
JP5412754B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009105223A (ja) | 半導体装置及びその製造方法 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
US7601585B2 (en) | Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film | |
JP2007266023A (ja) | 半導体装置、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4845624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |