JP7360004B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP7360004B2
JP7360004B2 JP2019016606A JP2019016606A JP7360004B2 JP 7360004 B2 JP7360004 B2 JP 7360004B2 JP 2019016606 A JP2019016606 A JP 2019016606A JP 2019016606 A JP2019016606 A JP 2019016606A JP 7360004 B2 JP7360004 B2 JP 7360004B2
Authority
JP
Japan
Prior art keywords
insulating film
film
ferroelectric capacitor
ferroelectric
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019016606A
Other languages
English (en)
Other versions
JP2020126866A (ja
Inventor
陽一 置田
文生 王
一章 高井
Original Assignee
富士通セミコンダクターメモリソリューション株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通セミコンダクターメモリソリューション株式会社 filed Critical 富士通セミコンダクターメモリソリューション株式会社
Priority to JP2019016606A priority Critical patent/JP7360004B2/ja
Priority to US16/733,542 priority patent/US11164936B2/en
Publication of JP2020126866A publication Critical patent/JP2020126866A/ja
Application granted granted Critical
Publication of JP7360004B2 publication Critical patent/JP7360004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
下部電極及び上部電極とそれらの間に介在される強誘電体膜とを含む強誘電体キャパシタを備えた半導体装置が知られている。
強誘電体キャパシタを備えた半導体装置では、強誘電体キャパシタに含まれる強誘電体膜が、それに侵入又は付着する水素や水分等の還元性物質によって還元されると、強誘電体キャパシタの特性が低下し得ることが知られている。強誘電体キャパシタを還元性物質から保護する技術として、例えば、強誘電体キャパシタの表面を酸化アルミニウム膜で覆う技術、強誘電体キャパシタの表面を覆うように酸化シリコン膜と酸化アルミニウム膜とを交互に積層する技術が知られている。このほか、上部電極上に、水素遮断性を有するＴａＳｉＮ等のアモルファス構造のバリア層を設ける技術、上部電極を上下２層構造とし、強誘電体膜との界面に存在する吸着水を上層側電極膜形成前の熱処理で下層側電極膜を通して除去する技術が知られている。
また、強誘電体キャパシタを備えた半導体装置では、強誘電体キャパシタに熱処理が行われる場合、その熱処理によって強誘電体膜の所定元素が蒸発し、強誘電体キャパシタの特性が低下し得ることが知られている。強誘電体膜の所定元素の蒸発による強誘電体キャパシタの特性の低下を抑える技術として、例えば、強誘電体キャパシタの表面を酸化アルミニウム膜で覆う技術、そのような保護膜上に、蒸発する所定元素を補償する蒸発補償膜を設ける技術が知られている。
特開２００９－１０５０８４号公報 特開２００６－３１０６３７号公報 特開平１１－１２６８８３号公報 特開平１０－１２８４４号公報 特開２００８－３４５３９号公報
ところで、強誘電体キャパシタの表面に、回復アニール等の酸素含有雰囲気での熱処理で強誘電体膜の所定元素を実質的に透過させず、酸素、水素及び水分を透過させる厚さの第１保護膜を形成したうえで、当該熱処理を行い、更に第２保護膜を形成する技術がある。この技術では、熱処理の際、第１保護膜を通じて雰囲気中の酸素が強誘電体膜に供給されると共に、第１保護膜によって強誘電体膜からの所定元素の蒸散が抑えられ、更に、第１保護膜を通じて強誘電体膜側から水素及び水分が排出される。熱処理後、第１保護膜を覆うように更に第２保護膜が形成されることで、強誘電体膜から第２保護膜の外側への所定元素の蒸散が抑えられるほか、第２保護膜の外側に形成される層間絶縁膜から強誘電体膜側への水素及び水分の侵入が抑えられる。しかし、この第２保護膜の形成に、水素等の還元性物質が雰囲気中又は原料中に含まれる条件が用いられると、第１保護膜を通じて還元性物質が強誘電体膜に侵入し、それによって強誘電体膜が還元され、強誘電体キャパシタの特性が低下してしまう恐れがある。
１つの側面では、本発明は、強誘電体キャパシタの特性の低下を抑えることを目的とする。
１つの態様では、基板上に強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの表面に、前記強誘電体キャパシタの強誘電体膜に含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、前記熱処理後、前記第１絶縁膜の表面に、非還元性雰囲気で、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、前記第２絶縁膜の表面に、第３絶縁膜を形成する工程とを含む半導体装置の製造方法が提供される。
また、１つの態様では、基板上に強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの表面に、前記強誘電体キャパシタの強誘電体膜に含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、前記熱処理後、非還元性雰囲気で前記第１絶縁膜を変性することによって、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、前記第２絶縁膜の表面に、第３絶縁膜を形成する工程とを含む半導体装置の製造方法が提供される。
また、１つの態様では、上記のような半導体装置の製造方法を用いて形成される半導体装置が提供される。
１つの側面では、強誘電体キャパシタの特性の低下を抑えることが可能になる。
第１の実施の形態に係る半導体装置の形成方法の第１の例について説明する図である。 第１の実施の形態に係る半導体装置の形成方法の第２の例について説明する図である。 第２の実施の形態に係る半導体装置の一例について説明する図である。 第２の実施の形態に係る半導体装置の第１の形成工程について説明する図である。 第２の実施の形態に係る半導体装置の第２の形成工程について説明する図である。 第２の実施の形態に係る半導体装置の第３の形成工程について説明する図である。 第２の実施の形態に係る半導体装置の第４の形成工程について説明する図（その１）である。 第２の実施の形態に係る半導体装置の第４の形成工程について説明する図（その２）である。 第２の実施の形態に係る半導体装置の第５の形成工程について説明する図である。 第２の実施の形態に係る半導体装置の第６の形成工程について説明する図（その１）である。 第２の実施の形態に係る半導体装置の第６の形成工程について説明する図（その２）である。 第２の実施の形態に係る半導体装置の第６の形成工程について説明する図（その３）である。 第２の実施の形態に係る半導体装置の第７の形成工程について説明する図（その１）である。 第２の実施の形態に係る半導体装置の第７の形成工程について説明する図（その２）である。 第２の実施の形態に係る半導体装置の第８の形成工程について説明する図である。 第２の実施の形態に係る半導体装置の第９の形成工程について説明する図である。 第３の実施の形態に係る半導体装置の一例について説明する図である。 第３の実施の形態に係る半導体装置の第１の形成工程について説明する図である。 第３の実施の形態に係る半導体装置の第２の形成工程について説明する図である。 第４の実施の形態に係る半導体装置の一例について説明する図である。 第５の実施の形態に係る電子装置の一例について説明する図である。 第６の実施の形態に係る電子機器の一例について説明する図である。
［第１の実施の形態］
図１は第１の実施の形態に係る半導体装置の形成方法の第１の例について説明する図である。図１（Ａ）～図１（Ｅ）にはそれぞれ、強誘電体キャパシタを備える半導体装置の形成方法の一例の各工程の要部断面図を模式的に示している。
第１の例では、まず、図１（Ａ）に示すように、基板１０上に強誘電体キャパシタ２０が形成される。ここでは図示を省略するが、基板１０には、例えば、シリコン（Ｓｉ）等の半導体基板と、半導体基板に形成されたトランジスタ等の半導体素子と、半導体基板上に形成されて絶縁部（層間絶縁膜等）内に半導体素子に繋がる導体部（プラグ、配線等）が設けられた配線層とを含むものが用いられる。このような基板１０上に、強誘電体キャパシタ２０が形成される。図１（Ａ）及び以下で述べる図１（Ｂ）～図１（Ｅ）には、基板１０上に形成された１つの強誘電体キャパシタ２０を例示するが、基板１０上には、複数の強誘電体キャパシタ２０が形成されてもよい。
強誘電体キャパシタ２０は、下部電極２１及び上部電極２２と、それらの間に介在される強誘電体膜２３とを含む。
下部電極２１には、イリジウム（Ｉｒ）等の材料が用いられる。下部電極２１には、イリジウムのほか、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）等の材料が用いられてもよい。
上部電極２２には、イリジウム、酸化イリジウム（ＩｒＯ２）等の材料が用いられる。上部電極２２には、イリジウム、酸化イリジウムのほか、ロジウム、パラジウム、ルテニウム、レニウム（Ｒｅ）及びオスミウム（Ｏｓ）や、それらの酸化物、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３；ＳＲＯ）のような導電性酸化物等の材料が用いられてもよい。
強誘電体膜２３には、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３；ＰＺＴ）等の強誘電体材料が用いられる。ＰＺＴには、ランタン（Ｌａ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等が添加されてもよい。強誘電体膜２３には、ＰＺＴのほか、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９；ＳＢＴ）、タンタル酸ニオブ酸ストロンチウムビスマス（ＳｒＢｉ２（Ｔａ、Ｎｂ）２Ｏ９；ＳＢＴＮ）、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２；ＢＩＴ）、チタン酸ビスマスランタン（Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２；ＢＬＴ）、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３；ＢＳＴ）、ビスマスフェライト（ＢｉＦｅＯ３；ＢＦＯ）等の材料が用いられてもよい。
強誘電体キャパシタ２０は、例えば、基板１０上に、下部電極２１の材料層が形成され、その上に強誘電体膜２３の材料層が形成され、更にその上に上部電極２２の材料層が形成され、その後、これらの材料層がパターニングされることで、形成される。
尚、強誘電体キャパシタ２０の下部電極２１及び上部電極２２は、基板１０内に設けられる配線層の導体部、及び後述のように基板１０上に更に設けられる配線層の導体部と接続され、その導体部を通じて、基板１０内のトランジスタ等の半導体素子と接続される。
基板１０上の強誘電体キャパシタ２０の形成後、図１（Ｂ）に示すように、その基板１０上に、強誘電体キャパシタ２０の表面２０ａ（上面及び側面）を覆うように、１層目の絶縁膜３１が形成される。この１層目の絶縁膜３１は、保護膜とも称される。
強誘電体キャパシタ２０の表面２０ａに形成される１層目の絶縁膜３１としては、強誘電体キャパシタ２０の強誘電体膜２３に含有される所定元素に対して遮蔽性を有するものが用いられる。例えば、強誘電体膜２３にＰＺＴ系の材料が用いられる場合には、その構成元素である鉛（Ｐｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）等の金属に対して遮蔽性を有する１層目の絶縁膜３１が形成される。ここで、「遮蔽性」とは、強誘電体膜２３に含有される鉛等の所定元素が、後述のような酸化性雰囲気での熱処理の際に蒸発しても、蒸発した所定元素が１層目の絶縁膜３１を透過することを抑え、１層目の絶縁膜３１を通じて外部に発散、蒸散することを抑える性質を言う。
強誘電体キャパシタ２０の表面２０ａに形成される１層目の絶縁膜３１としては、上記のような遮蔽性を有し、更に、酸素（Ｏ又はＯ２）、水素（Ｈ又はＨ２）及び水分（Ｈ２Ｏ）に対して透過性を有するものが用いられる。ここで、「透過性」とは、酸素、水素及び水分が、１層目の絶縁膜３１を透過する性質を言い、例えば、後述のように酸素が１層目の絶縁膜３１の外側から内側へ透過したり、水素や水分が１層目の絶縁膜３１の内側から外側へ透過したりする性質を言う。
１層目の絶縁膜３１の、所定元素に対する遮蔽性、並びに、酸素、水素及び水分に対する透過性は、１層目の絶縁膜３１に用いる材料、１層目の絶縁膜３１の膜厚等によって調整される。１層目の絶縁膜３１には、例えば、酸化アルミニウム（ＡｌＯ又はＡｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）等、金属の酸化物、窒化物、酸化窒化物（酸窒化物とも称される）が用いられる。１層目の絶縁膜３１の膜厚は、例えば、数原子層～２０ｎｍ程度の範囲に設定される。
１層目の絶縁膜３１は、スパッタ法や蒸着法等の物理気相成長（Physical Vapor Deposition；ＰＶＤ）法、化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法、原子層堆積（Atomic Layer Deposition；ＡＬＤ）法等を用いて形成される。ＣＶＤ法、ＡＬＤ法を用いると、強誘電体キャパシタ２０の表面２０ａが、１層目の絶縁膜３１により、良好なカバレッジで覆われる。ＣＶＤ法、ＡＬＤ法を用いた１層目の絶縁膜３１の形成では、その原料中やキャリア中（絶縁膜３１の形成時の雰囲気中）に、強誘電体キャパシタ２０の強誘電体膜２３を還元する性質を持った水素や水分等の還元性物質が含有され得る。ＣＶＤ法、ＡＬＤ法を用いた、酸素を含有する１層目の絶縁膜３１の形成では、その形成時の雰囲気中に、酸素やオゾン（Ｏ３）等の酸化性物質が含有され得る。また、１層目の絶縁膜３１は、非晶質である場合もあるし、一部又は全体が結晶性を有している場合もある。
基板１０上及び強誘電体キャパシタ２０上の１層目の絶縁膜３１の形成後、図１（Ｃ）に示すように、酸化性雰囲気での熱処理、例えば、酸素を用いた熱処理が行われる。酸化性雰囲気での熱処理により、強誘電体キャパシタ２０の強誘電体膜２３の結晶化、強誘電体膜２３がその形成時に受けたダメージの回復、強誘電体膜２３に存在する酸素欠陥の補填が行われる。この酸化性雰囲気での熱処理は、回復アニールとも称される。
酸化性雰囲気での熱処理の際には、その熱により、強誘電体キャパシタ２０の強誘電体膜２３に含有される鉛等の所定元素２３ａの蒸発が発生し得る。このような所定元素２３ａの蒸発が発生するような場合でも、その所定元素２３ａに対して遮蔽性を有する１層目の絶縁膜３１で強誘電体キャパシタ２０が覆われることで、１層目の絶縁膜３１の外側（熱処理雰囲気中）への所定元素の蒸散が抑えられる。これにより、強誘電体膜２３の所定元素の空位（元素欠陥）の形成、それに起因した強誘電体キャパシタ２０の特性の低下が抑えられる。
尚、図１（Ｃ）では、１層目の絶縁膜３１によって強誘電体膜２３の所定元素２３ａの熱処理雰囲気中への蒸散が抑えられることを、点線矢印で模式的に示している。
酸化性雰囲気での熱処理では、強誘電体キャパシタ２０を覆う１層目の絶縁膜３１の外側（熱処理雰囲気中）に存在する酸素が、それに対して透過性を有する１層目の絶縁膜３１を通じて内側の強誘電体膜２３に供給される。強誘電体膜２３に、１層目の絶縁膜３１を通じて外側から酸素が供給されることで、強誘電体膜２３が酸化され、その酸素欠陥が補填され、酸素欠陥に起因した強誘電体キャパシタ２０の特性の低下が抑えられる。
更に、酸化性雰囲気での熱処理では、基板１０内及び強誘電体キャパシタ２０内に存在する水素や水分が、それらに対して透過性を有する１層目の絶縁膜３１を通じて外側（熱処理雰囲気中）に排出される。基板１０内に存在する水素や水分としては、例えば、基板１０に含まれる配線層の層間絶縁膜内に存在するものが挙げられる。強誘電体キャパシタ２０内に存在する水素や水分としては、例えば、基板１０内に存在する水素や水分が強誘電体キャパシタ２０へ拡散して到達したものや、１層目の絶縁膜３１の形成時の雰囲気中（原料中やキャリア中）に含有された水素や水分が吸着したものが挙げられる。酸化性雰囲気での熱処理では、このような水素や水分が、１層目の絶縁膜３１を通じて外側に排出される。
水素や水分によって強誘電体キャパシタ２０の強誘電体膜２３が還元されると、その分極特性が劣化又は消失し、強誘電体キャパシタ２０の特性が劣化してしまうことが起こり得る。これに対し、基板１０及び強誘電体キャパシタ２０は、水素及び水分に対して透過性を有する１層目の絶縁膜３１で覆われる。基板１０内及び強誘電体キャパシタ２０内に存在する水素や水分は、熱処理の際、１層目の絶縁膜３１を通じて外側に排出される。これにより、強誘電体膜２３の、水素や水分による還元、それに起因した強誘電体キャパシタ２０の特性の低下が抑えられる。また、熱処理の際、強誘電体膜２３は、たとえ基板１０内及び強誘電体キャパシタ２０内に存在する水素や水分によって還元されても、１層目の絶縁膜３１を通じて外側から供給される酸素によって酸化されるため、これによっても強誘電体キャパシタ２０の特性の低下が抑えられる。
尚、図１（Ｃ）では、１層目の絶縁膜３１の外側から内側へ酸素が透過すること、並びに、１層目の絶縁膜３１の内側から外側へ水素や水分が透過することを、それぞれ点線矢印で模式的に示している。
酸化性雰囲気での熱処理後、図１（Ｄ）に示すように、基板１０上及び強誘電体キャパシタ２０上に形成された１層目の絶縁膜３１の表面を覆うように、２層目の絶縁膜３２が形成される。この２層目の絶縁膜３２は、保護膜とも称される。
２層目の絶縁膜３２としては、先に形成された１層目の絶縁膜３１よりも、水素及び水分に対する透過性が低いもの、即ち、水素及び水分を透過しないか又は透過し難いものが用いられる。例えば、２層目の絶縁膜３２に用いる材料として１層目の絶縁膜３１よりも水素及び水分に対する透過性の低い材料を用いる、２層目の絶縁膜３２の膜厚を１層目の絶縁膜３１よりも厚くする、２層目の絶縁膜３２の緻密性（密度）を１層目の絶縁膜３１よりも高くする等によって、２層目の絶縁膜３２の水素及び水分に対する透過性が水素及び水分を透過しないか又は透過し難いものとなるように調整される。２層目の絶縁膜３２には、例えば、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム等、金属の酸化物、窒化物、酸化窒化物が用いられる。酸化物、窒化物、酸化窒化物の２層目の絶縁膜３２の金属には、アルミニウムのほか、チタン、ハフニウム（Ｈｆ）、ジルコニウム、タンタル（Ｔａ）等が用いられてもよい。また、２層目の絶縁膜３２には、酸化シリコン（ＳｉＯ又はＳｉＯ２）、窒化シリコン（ＳｉＮ）、炭化窒化シリコン（ＳｉＣＮ）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）等、半金属の酸化物、窒化物、酸化窒化物が用いられてもよい。また、２層目の絶縁膜３２には、ランタノイドを含む金属又は合金の酸化物が用いられてもよい。２層目の絶縁膜３２の膜厚は、例えば、数原子層～１０ｎｍ程度の範囲に設定される。また、２層目の絶縁膜３２は、非晶質である場合もあるし、一部又は全体が結晶性を有している場合もある。
２層目の絶縁膜３２は、強誘電体キャパシタ２０の強誘電体膜２３を還元する性質を持った水素や水分等の還元性物質を含有しない非還元性雰囲気で形成される。２層目の絶縁膜３２は、例えば、そのような非還元性雰囲気で行われる、スパッタ法や蒸着法等のＰＶＤ法、ＣＶＤ法を用いて形成される。
上記のように、先に形成された１層目の絶縁膜３１は、基板１０内及び強誘電体キャパシタ２０内の水素や水分を熱処理によって排出するために、水素及び水分に対して比較的高い透過性を有している。そのため、２層目の絶縁膜３２の形成時に、その雰囲気中（原料中やキャリア中）に還元性物質である水素や水分が含有されていると、それが１層目の絶縁膜３１を透過して強誘電体キャパシタ２０内や基板１０内に侵入、拡散し、強誘電体膜２３を還元してしまう恐れがある。また、１層目の絶縁膜３１に金属等が含有されている場合、その１層目の絶縁膜３１が還元され、それによって導電性を有するようになると、その導電性の膜を介して強誘電体キャパシタ２０が短絡する恐れがある。これに対し、２層目の絶縁膜３２を、水素や水分が含有されない非還元性雰囲気で形成すると、１層目の絶縁膜３１を通じた水素や水分の強誘電体キャパシタ２０内等への侵入、それによる強誘電体膜２３の還元が抑えられる。２層目の絶縁膜３２は、水素及び水分に対して比較的低い透過性を有するため、２層目の絶縁膜３２の形成後には、その外側から内側（絶縁膜３１側或いは強誘電体キャパシタ２０側若しくは基板１０側）への水素や水分の侵入が抑えられる。
また、２層目の絶縁膜３２は、酸化性雰囲気での熱処理後、先に形成された１層目の絶縁膜３１の表層部が、非還元性雰囲気での処理により変性されることによって、形成されてもよい。この非還元性雰囲気での処理（変性処理）では、変性により形成される２層目の絶縁膜３２が、変性後に残る１層目の絶縁膜３１の部分よりも、水素及び水分に対する透過性が低いものとなるように、即ち、水素及び水分を透過しないか又は透過し難いものとなるように、処理が行われる。例えば、窒素（Ｎ又はＮ２）を含有する雰囲気での熱処理により、１層目の絶縁膜３１の表層部を窒化し、その窒化された表層部を２層目の絶縁膜３２とする。或いは、窒素（Ｎ又はＮ２）を含有する雰囲気での熱処理により、１層目の絶縁膜３１の少なくとも表層部を緻密化し、その緻密化された表層部を２層目の絶縁膜３２とする。このような変性処理によって、１層目の絶縁膜３１（変性処理後の残部）上に２層目の絶縁膜３２が形成された構造が得られてもよい。変性処理は、非還元性雰囲気で行われるため、１層目の絶縁膜３１を通じた水素や水分の強誘電体キャパシタ２０内等への侵入、それによる強誘電体膜２３の還元が抑えられる。変性処理によって１層目の絶縁膜３１の表層部に形成される２層目の絶縁膜３２は、水素及び水分に対して比較的低い透過性を有するため、２層目の絶縁膜３２の形成後には、その外側から内側への水素や水分の侵入が抑えられる。
２層目の絶縁膜３２の形成後、図１（Ｅ）に示すように、その絶縁膜３２の表面を覆うように、３層目の絶縁膜３３が形成される。この３層目の絶縁膜３３は、保護膜とも称される。
３層目の絶縁膜３３は、ＣＶＤ法、ＡＬＤ法等を用いて形成される。ＣＶＤ法、ＡＬＤ法では、ＰＶＤ法に比べて、カバレッジの高い絶縁膜が形成され易い。ＣＶＤ法、ＡＬＤ法が用いられることで、２層目の絶縁膜３２の表面が、３層目の絶縁膜３３により、良好なカバレッジで覆われる。ＣＶＤ法、ＡＬＤ法を用いた３層目の絶縁膜３３の形成では、その原料中やキャリア中（絶縁膜３３の形成時の雰囲気中）に、強誘電体キャパシタ２０の強誘電体膜２３を還元する性質を持った水素や水分等の還元性物質が含有され得る。但し、強誘電体キャパシタ２０は、水素及び水分に対する透過性が比較的低い２層目の絶縁膜３２によって既に覆われているため、３層目の絶縁膜３３の形成時の雰囲気中に含有される水素や水分による強誘電体膜２３の還元は抑えられる。ＣＶＤ法、ＡＬＤ法を用いた、酸素を含有する３層目の絶縁膜３３の形成では、その形成時の雰囲気中に、酸素やオゾン等の酸化性物質が含有され得る。
３層目の絶縁膜３３上には、例えば、層間絶縁膜等の他の絶縁膜が形成される。この場合、３層目の絶縁膜３３には、その上に形成される他の絶縁膜よりも、水素及び水分に対する透過性が低いものが用いられる。これにより、当該他の絶縁膜内に存在する水素や水分の、３層目の絶縁膜３３の内側（絶縁膜３１，３２側或いは強誘電体キャパシタ２０側若しくは基板１０側）への侵入が抑えられる。３層目の絶縁膜３３の、水素及び水分に対する透過性は、３層目の絶縁膜３３に用いる材料、３層目の絶縁膜３３の膜厚等によって調整される。３層目の絶縁膜３３には、例えば、酸化アルミニウム等の金属の酸化物、窒化シリコン等の半金属の窒化物が用いられる。３層目の絶縁膜３３の膜厚は、例えば、１０ｎｍ～５０ｎｍ程度の範囲に設定される。
例えば、図１（Ａ）～図１（Ｅ）に示すような方法により、基板１０と、基板１０上に設けられた強誘電体キャパシタ２０と、強誘電体キャパシタ２０を覆う３層の絶縁膜３１、絶縁膜３２及び絶縁膜３３とを含む、半導体装置１Ａ（図１（Ｅ））が形成される。基板１０上の強誘電体キャパシタ２０が、上記のような３層の絶縁膜３１、絶縁膜３２及び絶縁膜３３によって覆われることで、半導体装置１Ａの形成過程及び形成後の強誘電体膜２３の劣化が抑えられ、強誘電体キャパシタ２０の特性の低下が抑えられる。これにより、優れた特性を有する強誘電体キャパシタ２０を備えた、高性能及び高品質の半導体装置１Ａが実現される。
図２は第１の実施の形態に係る半導体装置の形成方法の第２の例について説明する図である。図２（Ａ）～図２（Ｅ）にはそれぞれ、強誘電体キャパシタを備える半導体装置の形成方法の一例の各工程の要部断面図を模式的に示している。
第２の例における図２（Ａ）～図２（Ｃ）の工程はそれぞれ、上記第１の例で述べた図１（Ａ）～図１（Ｃ）の工程と同じである。まず、図２（Ａ）に示すように、基板１０上に、下部電極２１及び上部電極２２とそれらの間に介在される強誘電体膜２３とを含む強誘電体キャパシタ２０が形成される。次いで、図２（Ｂ）に示すように、基板１０上及び強誘電体キャパシタ２０上に、強誘電体膜２３に含有される所定元素に対して遮蔽性を有し、更に、酸素、水素及び水分に対して透過性を有する１層目の絶縁膜３１が形成される。次いで、図２（Ｃ）に示すように、酸化性雰囲気での熱処理が行われ、強誘電体膜２３の結晶化、強誘電体膜２３がその形成時に受けたダメージの回復、強誘電体膜２３に存在する酸素欠陥の補填が行われる（回復アニール）。
この第２の例では、酸化性雰囲気での熱処理後、基板１０上及び強誘電体キャパシタ２０上に形成された１層目の絶縁膜３１（図２（Ｃ））が、図２（Ｄ）に示すように、非還元性雰囲気での処理により変性され、絶縁膜３１ａが形成される。この非還元性雰囲気での処理（変性処理）では、変性後の絶縁膜３１ａが、変性前の１層目の絶縁膜３１よりも、水素及び水分に対する透過性が低いものとなるように、即ち、水素及び水分を透過しないか又は透過し難いものとなるように、処理が行われる。例えば、窒素を含有する雰囲気での熱処理により、１層目の絶縁膜３１を窒化し、窒化によって変性された絶縁膜３１ａを得る。このような変性処理によって、強誘電体キャパシタ２０の表面２０ａを覆う、水素及び水分に対する透過性が低い、絶縁膜３１ａが形成される。変性処理は、非還元性雰囲気で行われるため、強誘電体キャパシタ２０内等への水素や水分の侵入、それによる強誘電体膜２３の還元が抑えられる。絶縁膜３１ａは、水素及び水分に対して比較的低い透過性を有するため、絶縁膜３１ａの形成後には、その外側から内側への水素や水分の侵入が抑えられる。
絶縁膜３１ａの形成後は、上記図１（Ｅ）について述べた例に従い、図２（Ｅ）に示すように、絶縁膜３１ａの表面を覆う、この第２の例では２層目となる絶縁膜３３が形成される。この２層目の絶縁膜３３としては、例えば、その上に形成される層間絶縁膜等の他の絶縁膜よりも、水素及び水分に対する透過性が低いものが形成される。これにより、当該他の絶縁膜内に存在する水素や水分の、２層目の絶縁膜３３の内側への侵入が抑えられる。
例えば、図２（Ａ）～図２（Ｅ）に示すような方法により、基板１０と、基板１０上に設けられた強誘電体キャパシタ２０と、強誘電体キャパシタ２０を覆う２層の絶縁膜３１ａ及び絶縁膜３３とを含む、半導体装置１Ｂ（図２（Ｅ））が形成される。基板１０上の強誘電体キャパシタ２０が、上記のような２層の絶縁膜３１ａ及び絶縁膜３３によって覆われることで、半導体装置１Ｂの形成過程及び形成後の強誘電体膜２３の劣化が抑えられ、強誘電体キャパシタ２０の特性の低下が抑えられる。これにより、優れた特性を有する強誘電体キャパシタ２０を備えた、高性能及び高品質の半導体装置１Ｂが実現される。
［第２の実施の形態］
ここでは、上記第１の実施の形態で述べたような構成を採用した半導体装置の第１の例を、第２の実施の形態として説明する。
図３は第２の実施の形態に係る半導体装置の一例について説明する図である。図３には、半導体装置の一例の要部断面図を模式的に示している。
図３に示す半導体装置１００Ａは、半導体基板１１０、及び半導体基板１１０上に形成されたトランジスタ１２０を含む。トランジスタ１２０が形成された半導体基板１１０上に、カバー膜１３１、層間絶縁膜１３０、プラグ１４０、エッチストップ膜１５０を含む構造部が設けられる。この構造部上に更に、層間絶縁膜１６０、配線１７０、酸化防止膜１８０、緩衝膜１９０、プラグ２００、強誘電体キャパシタ２１０、保護膜２２０Ａ、層間絶縁膜２３０、プラグ２４０、配線２５０を含む構造部が設けられる。
半導体基板１１０には、例えば、所定導電型のシリコン基板が用いられる。半導体基板１１０には、例えば、ＳＴＩ（Shallow Trench Isolation）技術を用いて、素子分離領域１１１が設けられる。素子分離領域１１１によって画定される素子領域に、トランジスタ１２０が設けられる。
トランジスタ１２０は、半導体基板１１０上にゲート絶縁膜１２１を介して設けられたゲート電極１２２と、ゲート電極１２２を挟んだ両側の半導体基板１１０内に設けられた所定導電型の不純物領域１２３と、ゲート電極１２２の側壁に設けられたサイドウォール１２４とを含む。不純物領域１２３は、トランジスタ１２０のソース又はドレインとして機能する。不純物領域１２３の表層部及びゲート電極１２２の表層部には、シリサイド層１２５が設けられる。ここでは図示を省略するが、トランジスタ１２０が設けられる半導体基板１１０の素子領域には、所定導電型のウェル等の不純物領域が設けられてもよい。
層間絶縁膜１３０は、トランジスタ１２０を覆うように、半導体基板１１０上に設けられる。層間絶縁膜１３０には、例えば、酸化シリコンが用いられる。層間絶縁膜１３０は、単層構造のほか、２層以上の積層構造であってもよい。層間絶縁膜１３０と半導体基板１１０との間には、トランジスタ１２０を覆う窒化シリコン等のカバー膜１３１が設けられる。
プラグ１４０は、層間絶縁膜１３０及びカバー膜１３１を貫通し、トランジスタ１２０と接続されるように設けられる。プラグ１４０は、トランジスタ１２０のソース又はドレインとして機能する不純物領域１２３と接続される。プラグ１４０には、例えば、チタン、窒化チタン（ＴｉＮ）、タングステン（Ｗ）が用いられる。半導体装置１００Ａには、トランジスタ１２０の不純物領域１２３と接続されるプラグ１４０のほか、トランジスタ１２０のゲート電極１２２と接続される同様のプラグ（図示せず）が設けられる。
エッチストップ膜１５０は、層間絶縁膜１３０上に設けられる。エッチストップ膜１５０には、例えば、窒化シリコンが用いられる。
層間絶縁膜１６０は、エッチストップ膜１５０上に設けられる。層間絶縁膜１６０には、例えば、酸化シリコンが用いられる。層間絶縁膜１６０は、単層構造のほか、２層以上の積層構造であってもよい。
配線１７０は、層間絶縁膜１６０及びエッチストップ膜１５０を貫通し、プラグ１４０と接続されるように設けられる。配線１７０には、例えば、チタン、窒化チタン、タングステンが用いられる。配線１７０は、ビット線として機能する。半導体装置１００Ａには、ビット線として機能する配線１７０のほか、トランジスタ１２０のゲート電極１２２（それに繋がるプラグ）と接続される同様の配線（図示せず）が設けられる。
酸化防止膜１８０は、層間絶縁膜１６０上及び配線１７０上に設けられる。酸化防止膜１８０は、例えば、半導体装置１００Ａの形成過程で行われる酸化処理時に、配線１７０（及びゲート電極１２２と接続される配線）が酸化されるのを抑える機能を有する。酸化防止膜１８０には、例えば、窒化シリコンが用いられる。酸化防止膜１８０は、配線１７０の酸化を抑える機能のほか、水素や水分を遮蔽する膜（バリア膜、ブロック膜等とも称される）としての機能を有する。
緩衝膜１９０は、酸化防止膜１８０上に設けられる。緩衝膜１９０には、例えば、酸化シリコンが用いられる。緩衝膜１９０は、単層構造のほか、２層以上の積層構造であってもよい。
プラグ２００は、緩衝膜１９０、酸化防止膜１８０、層間絶縁膜１６０及びエッチストップ膜１５０を貫通し、一部のプラグ１４０（配線１７０が接続されたプラグ１４０以外のプラグ１４０）と接続されるように設けられる。プラグ２００には、例えば、チタン、窒化チタン、タングステンが用いられる。
強誘電体キャパシタ２１０は、緩衝膜１９０上の、プラグ２００に対応する領域に設けられる。強誘電体キャパシタ２１０は、下部電極２１１及び上部電極２１２とそれらの間に介在された強誘電体膜２１３とを有する。プラグ２００と接続されるように下部電極２１１が設けられ、その下部電極２１１上に強誘電体膜２１３が設けられ、その強誘電体膜２１３上に上部電極２１２が設けられる。下部電極２１１及び上部電極２１２には、イリジウム、酸化イリジウム等の材料が用いられる。強誘電体膜２１３には、ＰＺＴ等の強誘電体材料が用いられる。
尚、強誘電体キャパシタ２１０は、上記第１の実施の形態の第１の例で述べた強誘電体キャパシタ２０に相当する要素である。強誘電体キャパシタ２１０よりも下層に設けられる構造体（半導体基板１１０、トランジスタ１２０、カバー膜１３１、層間絶縁膜１３０、プラグ１４０、エッチストップ膜１５０、層間絶縁膜１６０、配線１７０、酸化防止膜１８０、緩衝膜１９０、プラグ２００）は、上記第１の実施の形態の第１の例で述べた基板１０に相当する要素である。
保護膜２２０Ａは、強誘電体キャパシタ２１０が上面に設けられた緩衝膜１９０上に、緩衝膜１９０の上面、並びに強誘電体キャパシタ２１０の上面及び側面（表面２１０ａ）を覆うように、設けられる。保護膜２２０Ａは、絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３が積層された３層構造を有する。
保護膜２２０Ａの１層目の絶縁膜２２１は、強誘電体キャパシタ２１０を覆い、強誘電体膜２１３に含有される所定元素に対して遮蔽性を有し、更に、酸素、水素及び水分に対して透過性を有する。１層目の絶縁膜２２１の、所定元素に対する遮蔽性、並びに、酸素、水素及び水分に対する透過性は、１層目の絶縁膜２２１に用いる材料、１層目の絶縁膜２２１の膜厚等によって調整される。１層目の絶縁膜２２１には、例えば、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム等、金属の酸化物、窒化物、酸化窒化物が用いられる。絶縁膜２２１の膜厚は、例えば、数原子層～２０ｎｍ程度の範囲に設定される。
尚、この保護膜２２０Ａの１層目の絶縁膜２２１は、上記第１の実施の形態の第１の例で述べた１層目の絶縁膜３１に相当する要素である。
保護膜２２０Ａの２層目の絶縁膜２２２は、１層目の絶縁膜２２１を覆い、１層目の絶縁膜２２１よりも、水素及び水分に対して低い透過性を有する。２層目の絶縁膜２２２の、水素及び水分に対する透過性は、２層目の絶縁膜２２２に用いる材料、２層目の絶縁膜２２２の膜厚等によって調整される。２層目の絶縁膜２２２には、例えば、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム等、金属の酸化物、窒化物、酸化窒化物が用いられる。酸化物、窒化物、酸化窒化物の２層目の絶縁膜２２２の金属には、チタン、ハフニウム、ジルコニウム、タンタル等が用いられてもよい。また、２層目の絶縁膜２２２には、酸化シリコン、窒化シリコン、炭化窒化シリコン、酸化窒化シリコン、炭化シリコン等、半金属の酸化物、窒化物、酸化窒化物が用いられてもよい。また、２層目の絶縁膜２２２には、ランタノイドを含む金属又は合金の酸化物が用いられてもよい。２層目の絶縁膜２２２の膜厚は、例えば、数原子層～１０ｎｍ程度の範囲に設定される。
尚、この保護膜２２０Ａの２層目の絶縁膜２２２は、上記第１の実施の形態の第１の例で述べた２層目の絶縁膜３２に相当する要素である。
保護膜２２０Ａの３層目の絶縁膜２２３は、２層目の絶縁膜２２２を覆い、保護膜２２０Ａ上に設けられる層間絶縁膜２３０よりも、水素及び水分に対して低い透過性を有する。３層目の絶縁膜２２３の、水素及び水分に対する透過性は、３層目の絶縁膜２２３に用いる材料、３層目の絶縁膜２２３の膜厚等によって調整される。３層目の絶縁膜２２３には、例えば、酸化アルミニウム等の金属の酸化物、窒化シリコン等の半金属の窒化物が用いられる。３層目の絶縁膜２２３の膜厚は、例えば、１０ｎｍ～５０ｎｍ程度の範囲に設定される。
尚、この保護膜２２０Ａの３層目の絶縁膜２２３は、上記第１の実施の形態の第１の例で述べた３層目の絶縁膜３３に相当する要素である。
層間絶縁膜２３０は、保護膜２２０Ａ上に設けられる。層間絶縁膜２３０には、例えば、酸化シリコンが用いられる。層間絶縁膜２３０は、単層構造のほか、２層以上の積層構造であってもよい。
プラグ２４０は、層間絶縁膜２３０及び保護膜２２０Ａを貫通するように設けられる。プラグ２４０は、層間絶縁膜２３０及び保護膜２２０Ａを貫通し、強誘電体キャパシタ２１０（その上部電極２１２）と接続される。プラグ２４０には、例えば、チタン、窒化チタン、タングステンが用いられる。半導体装置１００Ａには、強誘電体キャパシタ２１０と接続されるプラグ２４０のほか、層間絶縁膜２３０から酸化防止膜１８０までを貫通してトランジスタ１２０のゲート電極１２２（それに繋がるプラグ及び配線）と接続される同様のプラグ（図示せず）が設けられる。
配線２５０は、層間絶縁膜２３０上に、プラグ２４０と接続されるように設けられる。配線２５０には、例えば、いわゆるアルミニウム配線が用いられ、チタン、窒化チタン、アルミニウム銅合金（ＡｌＣｕ）が用いられる。強誘電体キャパシタ２１０と接続される配線２５０は、プレート線として機能する。半導体装置１００Ａには、プレート線として機能する配線２５０のほか、トランジスタ１２０のゲート電極１２２（それに繋がるプラグ、配線及びプラグ）と接続されてワード線として機能する同様の配線（図示せず）が設けられる。
例えば、半導体装置１００Ａは、強誘電体キャパシタ２１０をメモリ素子（セル）に用いるＦｅＲＡＭ（Ferroelectric Random Access Memory）であり、図３は、その要部断面を模式的に図示したものである。半導体装置１００Ａには、強誘電体キャパシタ２１０のほか、強誘電体キャパシタ２１０を制御する図示しないセンスアンプ及びロウデコーダ、並びに制御回路及び周辺回路が含まれる。強誘電体キャパシタ２１０は、ビット線及びワード線を通じてそれぞれセンスアンプ及びロウデコーダと接続される。半導体装置１００Ａでは、強誘電体キャパシタ２１０が、ビット線の上方に配置され、緩衝膜１９０を貫通するプラグ２００上に位置する、スタック型の構造が採用されている。
半導体装置１００Ａでは、強誘電体キャパシタ２１０が、上記のような３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａで覆われる。半導体装置１００Ａでは、このような保護膜２２０Ａが用いられることで、半導体装置１００Ａの形成過程及び形成後の強誘電体膜２１３の劣化を抑え、強誘電体キャパシタ２１０の特性の低下を抑えることが可能になっている。
ここで、半導体装置１００Ａの形成方法について説明する。
図４は第２の実施の形態に係る半導体装置の第１の形成工程について説明する図である。図４には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図４に示す工程では、まず、半導体基板１１０として、所定導電型、例えば、ｐ型のシリコン基板が準備される。このような半導体基板１１０上に、ＳＴＩ技術を用いて、素子分離領域１１１が形成される。その後、ウェル及びチャネルストップ拡散層（いずれも図示せず）等を形成するためのイオン注入が行われてもよい。
次いで、半導体基板１１０の表面に、熱酸化法を用いて、酸化シリコンが形成され、その酸化シリコン上に、ＣＶＤ法を用いて、ポリシリコンが形成される。そして、形成されたポリシリコン及び酸化シリコンが、フォトリソグラフィ技術及びエッチング技術を用いてパターニングされる。これにより、半導体基板１１０上に、酸化シリコンのゲート絶縁膜１２１、及びポリシリコンのゲート電極１２２が形成される。その後、所定導電型、例えば、ｎ型の不純物のイオン注入が行われ、不純物領域１２３の一部となるＬＤＤ（Lightly Doped Drain）領域が形成されてもよい。
次いで、ＣＶＤ法を用いて、ゲート電極１２２及びゲート絶縁膜１２１を覆うように酸化シリコン等の絶縁体が堆積され、そのエッチバックが行われて、ゲート電極１２２及びゲート絶縁膜１２１の側面を覆うサイドウォール１２４が形成される。
次いで、ゲート電極１２２及びサイドウォール１２４がマスクとして用いられ、ソース及びドレインを形成するための所定導電型、例えば、ｎ型の不純物のイオン注入が行われる。その後、熱処理による活性化が行われ、ｎ型の不純物領域１２３が形成される。
次いで、サリサイドプロセスが用いられ、ゲート電極１２２及び不純物領域１２３の表層に、コンタクト抵抗を低下させるためのシリサイド層１２５が形成される。
これにより、半導体基板１１０上にトランジスタ１２０が形成される。
トランジスタ１２０の形成後、ＣＶＤ法を用いて、トランジスタ１２０を覆うように窒化シリコン等の絶縁体が堆積され、カバー膜１３１が形成される。例えば、膜厚が７０ｎｍ程度のカバー膜１３１が形成される。
次いで、ＣＶＤ法を用いて、カバー膜１３１上に酸化シリコン等の絶縁体が堆積され、ＣＭＰ（Chemical Mechanical Polishing）法を用いてその表面が平坦化されて、層間絶縁膜１３０が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜１３０及びカバー膜１３１を貫通し且つトランジスタ１２０の不純物領域１２３に達するコンタクトホールが形成される。ここでは図示を省略するが、トランジスタ１２０の不純物領域１２３に達するコンタクトホールと共に、トランジスタ１２０のゲート電極１２２に達するコンタクトホールも形成される。
次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、ＣＭＰ法を用いて、層間絶縁膜１３０上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ１４０（及びゲート電極１２２と接続されるプラグ）が形成される。
これにより、図４に示すような構造が形成される。
図５は第２の実施の形態に係る半導体装置の第２の形成工程について説明する図である。図５には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図５に示す工程では、上記のようなプラグ１４０等の形成後、ＣＶＤ法を用いて、層間絶縁膜１３０及びプラグ１４０等の上に、窒化シリコン等の絶縁体が堆積され、エッチストップ膜１５０が形成される。例えば、膜厚が４０ｎｍ程度のエッチストップ膜１５０が形成される。
次いで、ＣＶＤ法を用いて、エッチストップ膜１５０上に、酸化シリコン等の絶縁体が堆積され、層間絶縁膜１６０が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜１６０及びエッチストップ膜１５０の、配線１７０を形成する領域を貫通し、その配線１７０と接続されるプラグ１４０に達する溝が形成される。
次いで、形成された溝の側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成された溝の内部に、タングステンが充填される。そして、ＣＭＰ法を用いて、層間絶縁膜１６０上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、ビット線として機能する配線１７０が形成される。ここでは図示を省略するが、ビット線として機能する配線１７０と共に、他の配線（ゲート電極１２２に繋がるプラグと接続される配線等）が形成される。
これにより、図５に示すような構造が形成される。
図６は第２の実施の形態に係る半導体装置の第３の形成工程について説明する図である。図６には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図６に示す工程では、上記のような配線１７０等の形成後、ＣＶＤ法を用いて、層間絶縁膜１６０及び配線１７０等の上に、窒化シリコン等の絶縁体が堆積され、酸化防止膜１８０が形成される。例えば、膜厚が１００ｎｍ程度の酸化防止膜１８０が形成される。
次いで、ＣＶＤ法を用いて、酸化防止膜１８０上に、酸化シリコン等の絶縁体が堆積され、緩衝膜１９０が形成される。例えば、膜厚が２３０ｎｍ程度の緩衝膜１９０が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、緩衝膜１９０、酸化防止膜１８０、層間絶縁膜１６０及びエッチストップ膜１５０を貫通し、プラグ１４０に達するコンタクトホールが形成される。
次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、ＣＭＰ法を用いて、緩衝膜１９０上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ２００が形成される。プラグ２００は、プラグ１４０を介してトランジスタ１２０の不純物領域１２３と接続される。
これにより、図６に示すような構造が形成される。
図７及び図８は第２の実施の形態に係る半導体装置の第４の形成工程について説明する図である。図７には、半導体装置の形成工程の一例の要部断面図を模式的に示している。図８（Ａ）～（Ｄ）には、強誘電体キャパシタの形成工程の一例の要部断面図を模式的に示している。
図７に示す工程では、上記のようなプラグ２００の形成後、緩衝膜１９０のプラグ２００上の領域に、強誘電体キャパシタ２１０が形成される。強誘電体キャパシタ２１０は、下部電極２１１、強誘電体膜２１３及び上部電極２１２を有する。プラグ２００上に下部電極２１１が形成され、下部電極２１１上に強誘電体膜２１３が形成され、強誘電体膜２１３上に上部電極２１２が形成される。
強誘電体キャパシタ２１０の形成では、まず、図８（Ａ）に示すように、緩衝膜１９０上に、例えば、窒化チタン膜２１１ａが形成され、更にその上に、窒化チタンアルミニウム（ＴｉＡｌＮ）膜２１１ｂが形成される。窒化チタン膜２１１ａは、密着層として機能する。窒化チタンアルミニウム膜２１１ｂは、後述する強誘電体膜２１３の結晶化処理によってプラグ２００及びプラグ１４０の酸化を防止する酸化防止電極として機能する。次いで、形成された窒化チタンアルミニウム膜２１１ｂ上に、イリジウム膜２１１ｃが形成される。窒化チタン膜２１１ａ、窒化チタンアルミニウム膜２１１ｂ及びイリジウム膜２１１ｃにより、下部電極２１１（パターニング前）が形成される。
次いで、図８（Ｂ）に示すように、下部電極２１１上に、強誘電体膜２１３、例えば、ＰＺＴが形成される。その後、形成された強誘電体膜２１３に対し、急速加熱処理、例えば、酸素を用いた熱処理（酸化処理）が行われる。これにより、強誘電体膜２１３において、余剰元素の脱離及び酸化が生じ、結晶化された強誘電体膜２１３（パターニング前）が形成される。
次いで、図８（Ｃ）に示すように、強誘電体膜２１３上に、例えば、酸化イリジウム膜２１２ａが形成され、更にその上に、イリジウム膜２１２ｂが形成される。酸化イリジウム膜２１２ａ及びイリジウム膜２１２ｂにより、上部電極２１２（パターニング前）が形成される。上部電極２１２の形成前若しくは形成後又は形成前後には、強誘電体膜２１３の強誘電性を向上させる目的で、熱処理、例えば、酸素を用いた熱処理（酸化処理）が行われてもよい。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、図８（Ｄ）に示すように、形成された上部電極２１２、強誘電体膜２１３及び下部電極２１１のパターニングが行われ、強誘電体キャパシタ２１０が形成される。
これにより、基板上に強誘電体キャパシタ２１０（図７及び図８）が形成された、図７に示すような構造が形成される。
図９は第２の実施の形態に係る半導体装置の第５の形成工程について説明する図である。図９には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図９に示す工程では、緩衝膜１９０及び強誘電体キャパシタ２１０の上に、強誘電体キャパシタ２１０の表面２１０ａを覆うように、上記のような所定絶縁材料が所定膜厚で堆積され、保護膜２２０Ａの一部となる１層目の絶縁膜２２１が形成される。この１層目の絶縁膜２２１は、強誘電体膜２１３に含有される所定元素に対して遮蔽性を有し、更に、酸素、水素及び水分に対して透過性を有するように、用いる絶縁材料及び膜厚が調整される。一例として、酸化アルミニウムが用いられた、膜厚が数原子層～２０ｎｍ程度の１層目の絶縁膜２２１が形成される。１層目の絶縁膜２２１は、ＰＶＤ法、ＣＶＤ法、ＡＬＤ法等を用いて形成される。一例として、ＰＶＤ法の１つであるスパッタ法を用いて、１層目の絶縁膜２２１が形成される。
これにより、図９に示すような構造が得られる。
図１０～図１２は第２の実施の形態に係る半導体装置の第６の形成工程について説明する図である。図１０には、半導体装置の形成工程の一例の要部断面図を模式的に示している。図１０には、Ｘ部の拡大図を併せて示している。図１１（Ａ）及び図１１（Ｂ）にはそれぞれ、図１０のＸ部に対応する比較例を示している。図１２には、保護膜の１層目の絶縁膜の膜厚と強誘電体キャパシタの残留分極との関係を、強誘電体キャパシタのアレイ配置が異なるモニタについて評価した結果の一例を示している。
図１０に示す工程では、上記のような１層目の絶縁膜２２１の形成後、酸化性雰囲気での熱処理（回復アニール）が行われる。一例として、熱処理炉を用い、酸素が含有される雰囲気で、５００℃～７００℃、３０分～９０分の条件の熱処理が行われる。
ここで行われる酸化性雰囲気での熱処理の際には、強誘電体キャパシタ２１０の強誘電体膜２１３に含有される所定元素、例えば、ＰＺＴの鉛、ジルコニウム、チタン等（図１０及び後述の図１１には鉛を図示）の蒸発が発生し得る。このような場合でも、その所定元素に対して遮蔽性を有する１層目の絶縁膜２２１で強誘電体キャパシタ２１０を覆っておくことで、１層目の絶縁膜２２１の外側の熱処理雰囲気中への所定元素の蒸散が抑えられる。これにより、強誘電体膜２１３の所定元素の空位の形成、それに起因した強誘電体キャパシタ２１０の特性の低下が抑えられる。
尚、図１０（及び後述の図１１（Ａ））では、強誘電体キャパシタ２１０及び１層目の絶縁膜２２１の一部拡大図において、１層目の絶縁膜２２１によって強誘電体膜２１３の所定元素（鉛）の熱処理雰囲気中への蒸散が抑えられることを、点線矢印で模式的に示している。
酸化性雰囲気での熱処理では、強誘電体キャパシタ２１０を覆う１層目の絶縁膜２２１の外側の熱処理雰囲気中に存在する酸素が、それに対して透過性を有する１層目の絶縁膜２２１を通じて内側の強誘電体膜２１３に供給される。強誘電体膜２１３に、１層目の絶縁膜２２１を通じて外側から酸素が供給されることで、強誘電体膜２１３が酸化され、その酸素欠陥が補填され、酸素欠陥に起因した強誘電体キャパシタ２１０の特性の低下が抑えられる。
尚、図１０（及び後述の図１１（Ｂ））では、１層目の絶縁膜２２１の外側から内側へ酸素が透過することを、点線矢印で模式的に示している。
ここで、強誘電体キャパシタ２１０を覆う保護膜２２０Ａの１層目の絶縁膜２２１の、強誘電体膜２１３の所定元素に対する遮蔽性、及び熱処理雰囲気中の酸素の透過性について、図１０並びに図１１（Ａ）及び図１１（Ｂ）を参照して更に説明する。
１層目の絶縁膜２２１は、図１０の一部拡大図に示すように、酸化性雰囲気での熱処理において、強誘電体膜２１３の所定元素、例えば鉛（Ｐｂ）の熱処理雰囲気中への蒸散が抑えられ、熱処理雰囲気中の酸素（Ｏ２）が強誘電体膜２１３に供給されるように、材料及び膜厚が調整される。
この１層目の絶縁膜２２１の膜厚が厚過ぎると、次のような状況が起こり得る。即ち、図１１（Ａ）に示すように、強誘電体膜２１３の鉛は１層目の絶縁膜２２１を透過せず、熱処理雰囲気中へ鉛が蒸散することは抑えられるものの、熱処理雰囲気中の酸素も１層目の絶縁膜２２１を透過せず、強誘電体膜２１３に酸素が供給されないことが起こり得る。一方、１層目の絶縁膜２２１の膜厚が薄過ぎると、次のような状況が起こり得る。即ち、図１１（Ｂ）に示すように、熱処理雰囲気中の酸素は１層目の絶縁膜２２１を透過し、強誘電体膜２１３に酸素が供給されるものの、強誘電体膜２１３の鉛も１層目の絶縁膜２２１を透過し、熱処理雰囲気中へ鉛が蒸散することが起こり得る。このような観点から、１層目の絶縁膜２２１は、強誘電体膜２１３の鉛の熱処理雰囲気中への蒸散が抑えられ、熱処理雰囲気中の酸素が強誘電体膜２１３に供給されるように、用いられる絶縁材料に応じてその膜厚が調整される。
続いて、強誘電体キャパシタ２１０を覆う保護膜２２０Ａの１層目の絶縁膜２２１の、熱処理雰囲気中の水素及び水分の透過性について、図１０及び図１２を参照して更に説明する。
酸化性雰囲気での熱処理では、図１０に示すように、強誘電体キャパシタ２１０内及びそれよりも下層の構造体内に存在する水素（Ｈ２）や水分（Ｈ２Ｏ）が、それらに対して透過性を有する１層目の絶縁膜２２１を通じて外側（熱処理雰囲気中）に排出される。
例えば、強誘電体キャパシタ２１０下の酸化シリコン等の緩衝膜１９０内に存在する水素や水分が、１層目の絶縁膜２２１を通じて雰囲気中に排出される。或いは、緩衝膜１９０から強誘電体キャパシタ２１０へ拡散した水素や水分、１層目の絶縁膜２２１の形成時の雰囲気中（原料中やキャリア中）から強誘電体キャパシタ２１０に吸着した水素や水分が、１層目の絶縁膜２２１を通じて雰囲気中に排出される。緩衝膜１９０及び強誘電体キャパシタ２１０が、水素及び水分に対して透過性を有する１層目の絶縁膜２２１で覆われることで、緩衝膜１９０内及び強誘電体キャパシタ２１０内に存在する水素や水分が、１層目の絶縁膜２２１を通じて熱処理雰囲気中に排出される。これにより、強誘電体膜２１３の水素や水分による還元、それに起因した強誘電体キャパシタ２１０の特性の低下が抑えられる。また、強誘電体膜２１３は、たとえ水素や水分によって還元されても、１層目の絶縁膜２２１を通じて供給される酸素によって酸化されるため、これによっても強誘電体キャパシタ２１０の特性の低下が抑えられる。
尚、図１０では、１層目の絶縁膜２２１の内側から外側へ水素や水分が透過することを、点線矢印で模式的に示している。
ここで、１層目の絶縁膜２２１の膜厚が厚過ぎると、緩衝膜１９０内及び強誘電体キャパシタ２１０内に存在する水素や水分が、１層目の絶縁膜２２１を通じて熱処理雰囲気中に排出されず、強誘電体膜２１３が、いわゆる蒸し焼きのような状態になり、その劣化が進行する。このような強誘電体膜２１３の劣化の進行は、強誘電体キャパシタ２１０の周囲に存在する層間絶縁膜の体積、即ち、強誘電体キャパシタ２１０下の緩衝膜１９０や強誘電体キャパシタ２１０上の層間絶縁膜２３０の体積が大きくなるほど、顕著になる傾向がある。例えば、複数の強誘電体キャパシタ２１０が平面視で縦横に並ぶセルアレイの場合には、周囲に存在する層間絶縁膜の体積が相対的に大きくなるセルアレイ端部の強誘電体キャパシタ２１０ほど、特性の低下が起こり易くなる。
図１２は、セルアレイ端部付近の状態を再現した特殊なモニタパターンを用いて強誘電体キャパシタの残留分極を測定した結果である。
図１２の例では、３つのモニタａ、モニタｂ及びモニタｃを用いている。モニタａは、強誘電体キャパシタ２１０ｘが、平面視で横方向に８４個並べられ縦方向に２５７個並べられた構造のモニタである。モニタｂは、強誘電体キャパシタ２１０ｘが、平面視で横方向に８４個並べられ縦方向に３２個並べられた構造のモニタである。モニタｃは、強誘電体キャパシタ２１０ｘが、平面視で横方向に６個並べられ縦方向に８個並べられた構造のモニタである。モニタａ、モニタｂ及びモニタｃは、酸化シリコンの層間絶縁膜上に所定数の強誘電体キャパシタ２１０ｘを形成し、それらを酸化アルミニウムの１層目の絶縁膜で覆い、酸化性雰囲気で熱処理を行い、更に酸化アルミニウムの２層目の絶縁膜で覆うことで、準備している。セルアレイ端部付近の強誘電体キャパシタ２１０ｘの周囲に存在する層間絶縁膜の体積は、モニタａが最も小さく、モニタｃが最も大きく、モニタｂがそれらの中間になる。セルアレイ端部付近の強誘電体キャパシタ２１０ｘの周囲に存在する層間絶縁膜の体積が最も大きいモニタｃが、層間絶縁膜内の水素や水分の影響を最も受け易い構造となっている。
図１２より、セルアレイ端部付近の強誘電体キャパシタ２１０ｘの周囲に存在する層間絶縁膜の体積が最も小さいモニタａでは、強誘電体キャパシタ２１０ｘを覆う保護膜の１層目の絶縁膜の膜厚の増大に伴う残留分極の変化は殆ど認められない。セルアレイ端部付近の強誘電体キャパシタ２１０ｘの周囲に存在する層間絶縁膜の体積が、モニタｂ、モニタｃと順に大きくなっていくにつれ、強誘電体キャパシタ２１０ｘを覆う保護膜の１層目の絶縁膜の膜厚の増大に伴う残留分極の低下が顕著になってくる。モニタｂやモニタｃでは、強誘電体キャパシタ２１０ｘを覆う保護膜の１層目の絶縁膜の膜厚が薄いほど、残留分極の低下が小さくなる傾向がある。これは、強誘電体キャパシタ２１０ｘを覆う保護膜の１層目の絶縁膜の膜厚が一定以上の場合、強誘電体キャパシタ２１０ｘの周囲に存在する層間絶縁膜内の水素や水分が効率的に雰囲気中に排出されず、強誘電体キャパシタ２１０ｘが蒸し焼きの状態となって、劣化が大きくなることを示している。
このことから、半導体装置１００Ａにおいて、強誘電体キャパシタ２１０を覆う保護膜２２０Ａの１層目の絶縁膜２２１の膜厚が重要であることが分かる。図１２より、１層目の絶縁膜２２１の膜厚を１０ｎｍ以下とすると、強誘電体キャパシタ２１０の周囲に存在する層間絶縁膜の体積によらず、強誘電体キャパシタ２１０の特性の低下が抑えられる。
図１３及び図１４は第２の実施の形態に係る半導体装置の第７の形成工程について説明する図である。図１３には、半導体装置の形成工程の一例の要部断面図を模式的に示している。図１４（Ａ）及び図１４（Ｂ）にはそれぞれ、図１０のＸ部に対応する比較例を示している。
図１３に示す工程では、上記のような酸化性雰囲気での熱処理後、所定絶縁材料が所定膜厚で堆積され、保護膜２２０Ａの一部となる２層目の絶縁膜２２２が形成される。この２層目の絶縁膜２２２は、先に形成された１層目の絶縁膜２２１よりも、水素及び水分に対して低い透過性を有するように、用いる絶縁材料及び膜厚が調整される。一例として、窒化アルミニウム又は酸化窒化アルミニウムが用いられた、膜厚が数原子層～１０ｎｍ程度の２層目の絶縁膜２２２が形成される。２層目の絶縁膜２２２は、非還元性雰囲気での処理（成膜処理）によって形成される。例えば、２層目の絶縁膜２２２は、非還元性雰囲気で行われる、ＰＶＤ法、ＣＶＤ法を用いて形成される。
このほか、２層目の絶縁膜２２２は、１層目の絶縁膜２２１の表層部を、非還元性雰囲気での処理（変性処理）により変性することによって、形成されてもよい。例えば、２層目の絶縁膜２２２は、窒素を含有する雰囲気での熱処理により、１層目の絶縁膜２２１の表層部を窒化することによって、形成される。例えば、窒素を含有する雰囲気での熱処理により、酸化アルミニウムの１層目の絶縁膜２２１の表層部が窒化され、窒化アルミニウムや酸化窒化アルミニウムの２層目の絶縁膜２２２が形成される。このほか、例えば、窒素を含有する雰囲気での熱処理により、酸化シリコンの１層目の絶縁膜２２１の表層部が窒化され、窒化シリコンや酸化窒化シリコンの２層目の絶縁膜２２２が形成される。このような窒化等による変性によって、１層目の絶縁膜２２１（変性後の残部）上に、それよりも水素及び水分に対して低い透過性を有する２層目の絶縁膜２２２が形成されてもよい。
ここで、２層目の絶縁膜２２２を形成する際の非還元性雰囲気について、図１４を参照して説明する。
上記のように、先に形成された１層目の絶縁膜２２１は、強誘電体キャパシタ２１０内及びその下に設けられる緩衝膜１９０内の水素や水分を熱処理によって排出するために、水素及び水分に対して比較的高い透過性を有している。そのため、２層目の絶縁膜２２２の形成時に、その雰囲気中（原料中やキャリア中）に還元性物質である水素や水分が含有されていると、それが１層目の絶縁膜２２１を透過して強誘電体キャパシタ２１０内や緩衝膜１９０内に侵入、拡散し、強誘電体膜２１３を還元してしまう恐れがある。
また、１層目の絶縁膜２２１にアルミニウム等の金属が含有されている場合、２層目の絶縁膜２２２を、例えば、水素を含む還元性雰囲気で形成すると、図１４（Ａ）に示すように、水素（Ｈ２）によって１層目の絶縁膜２２１が還元され、導電性を有する膜（導電膜）２２１ｂが形成され得る。１層目の絶縁膜２２１の還元により、このような導電膜２２１ｂが形成されると、強誘電体キャパシタ２１０において、下部電極２１１と上部電極２１２との間がその導電膜２２１ｂを介して短絡することが起こり得る。
また、強誘電体キャパシタ２１０の強誘電体膜２１３には、その結晶成長過程で形成される、図１４（Ｂ）に示すような結晶粒界２１４が存在する。上記図８（Ｄ）に示したように強誘電体膜２１３がパターニングされると、その側面には、結晶粒界２１４が露出することがある。このように側面に結晶粒界２１４が露出している強誘電体膜２１３を含む強誘電体キャパシタ２１０上に、保護膜２２０Ａの１層目の絶縁膜２２１が形成されると、結晶粒界２１４上の部分２１５の１層目の絶縁膜２２１の膜厚が薄くなる。膜厚が薄くなった部分２１５は、他の部分に比べて、還元性物質である水素や水分に対する透過性が高くなる。膜厚が薄くなった部分２１５を有する１層目の絶縁膜２２１上に、２層目の絶縁膜２２２を、例えば、水素を含む還元性雰囲気で形成すると、図１４（Ｂ）に示すように、水素（Ｈ２）がその薄くなった部分２１５を透過し易くなる。透過した水素によって強誘電体膜２１３が還元されると、強誘電体キャパシタ２１０の特性が低下してしまうことが起こり得る。
これに対し、２層目の絶縁膜２２２を、水素や水分が含有されない非還元性雰囲気で形成すると、１層目の絶縁膜２２１の水素や水分による還元、それによる短絡が抑えられる。更に、２層目の絶縁膜２２２を、水素や水分が含有されない非還元性雰囲気で形成すると、１層目の絶縁膜２２１を通じた強誘電体キャパシタ２１０内等への水素や水分の侵入、及びそれによる強誘電体膜２１３の還元が抑えられる。２層目の絶縁膜２２２は、水素及び水分に対して比較的低い透過性を有しているため、２層目の絶縁膜２２２の形成後には、その外側から内側（絶縁膜２２１側或いは強誘電体キャパシタ２１０側若しくは緩衝膜１９０側）への水素や水分の侵入が抑えられる。
図１５は第２の実施の形態に係る半導体装置の第８の形成工程について説明する図である。図１５には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図１５に示す工程では、２層目の絶縁膜２２２の形成後、所定絶縁材料が所定膜厚で堆積され、保護膜２２０Ａの一部となる３層目の絶縁膜２２３が形成される。一例として、酸化アルミニウムが用いられた、膜厚が１０ｎｍ～５０ｎｍ程度の３層目の絶縁膜２２３が形成される。３層目の絶縁膜２２３は、例えば、トリメチルアルミニウム（ＴＭＡ）を原料とするＡＬＤ法を用いて形成される。その際は、酸化性ガスとして酸素及びオゾンの混合ガスが用いられる。ＡＬＤ法では、ＰＶＤ法に比べて、カバレッジの高い絶縁膜が形成され易い。そのため、２層目の絶縁膜２２２の表面が、３層目の絶縁膜２２３により、良好なカバレッジで覆われる。ＡＬＤ法を用いた３層目の絶縁膜２２３の形成では、その原料のＴＭＡ中に還元性物質である水素が含有され、この水素が、強誘電体キャパシタ２１０の強誘電体膜２１３を還元する還元性物質となり得る。但し、強誘電体キャパシタ２１０は、水素及び水分に対する透過性が比較的低い２層目の絶縁膜２２２によって既に覆われているため、３層目の絶縁膜２２３の形成時の雰囲気中に含有される水素及び水分による強誘電体膜２１３の還元は抑えられる。
３層目の絶縁膜２２３上には、後述のように層間絶縁膜２３０が形成される。２層目の絶縁膜２２２上には、このような、層間絶縁膜２３０よりも水素及び水分に対する透過性が低い３層目の絶縁膜２２３が形成される。これにより、層間絶縁膜２３０内に存在する水素や水分の、３層目の絶縁膜２２３の内側（絶縁膜２２１，２２２側或いは強誘電体キャパシタ２１０側若しくは緩衝膜１９０側）への侵入が抑えられる。３層目の絶縁膜２２３は、その上に形成される層間絶縁膜２３０よりも、水素及び水分に対して低い透過性を有するように、用いる絶縁材料及び膜厚が調整される。
これにより、強誘電体キャパシタ２１０が、３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａで覆われた、図１５に示すような構造が形成される。
図１６は第２の実施の形態に係る半導体装置の第９の形成工程について説明する図である。図１６には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図１６に示す工程では、上記のような保護膜２２０Ａの形成後、ＴＥＯＳ、酸素及びヘリウム（Ｈｅ）を含む混合ガスを用いたプラズマＣＶＤ法を用いて、保護膜２２０Ａ上に、酸化シリコンを主体とする第１層間絶縁膜（層間絶縁膜２３０の一部）が形成される。例えば、膜厚が１４００ｎｍ程度の第１層間絶縁膜が形成される。第１層間絶縁膜の形成は、強誘電体キャパシタ２１０の特性劣化を抑えるため、第１層間絶縁膜内の水素及び水分を排除し得る条件で行われることが好ましい。具体的には、形成温度を高くする、ガス圧を高くする、酸素流量を増やす等の施策によって実現可能である。第１層間絶縁膜の形成後は、ＣＭＰ法を用いて、第１層間絶縁膜の表面の平坦化が行われる。その後、亜酸化窒素（Ｎ２Ｏ）及び窒素等を用いて発生させたプラズマ雰囲気中で、第１層間絶縁膜に対し、熱処理が行われる。この熱処理により、第１層間絶縁膜内の水分が除去されると共に、第１層間絶縁膜の膜質が変化し、第１層間絶縁膜内への水素の侵入が抑制される。続いて、シラン（ＳｉＨ４）、亜酸化窒素及び窒素を含む混合ガスを用いたプラズマＣＶＤ法を用いて、第１層間絶縁膜上に、酸化シリコンを主体とする第２層間絶縁膜（層間絶縁膜２３０の一部）が形成される。例えば、膜厚が２５０ｎｍ程度の第２層間絶縁膜が形成される。これにより、強誘電体キャパシタ２１０を覆う保護膜２２０Ａ上に、層間絶縁膜２３０が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜２３０及び保護膜２２０Ａを貫通し、強誘電体キャパシタ２１０の上部電極２１２に達するコンタクトホールが形成される。次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、ＣＭＰ法を用いて、層間絶縁膜２３０上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ２４０が形成される。ここでは図示を省略するが、プラグ２４０と共に、他のプラグ（ゲート電極１２２に繋がるプラグ及び配線と接続されるプラグ等）が形成される。
次いで、層間絶縁膜２３０上に、プラグ２４０等と接続される配線２５０等が形成される。例えば、層間絶縁膜２３０上に、チタン膜及び窒化チタン膜を含むバリア膜２５０ａ、アルミニウム銅合金膜２５０ｂ、及びチタン膜及び窒化チタン膜を含むバリア膜２５０ｃが順次形成される。そして、フォトリソグラフィ技術及びエッチング技術を用いて、これらのパターニングが行われる。これにより、配線２５０が形成される。ここでは図示を省略するが、配線２５０と共に、他の配線（ゲート電極１２２に繋がるプラグ、配線及びプラグと接続される配線等）が形成される。
これにより、図１６に示すような構造が形成される。
例えば、以上のような工程により、半導体装置１００Ａが形成される。半導体装置１００Ａでは、上記のように、強誘電体キャパシタ２１０上に、その強誘電体膜２１３に含有される鉛等の所定元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する１層目の絶縁膜２２１が形成される。この１層目の絶縁膜２２１上に、非還元性雰囲気で、水素及び水分に対して１層目の絶縁膜２２１よりも低い透過性を有する２層目の絶縁膜２２２が形成される。この２層目の絶縁膜２２２上に、水素及び水分に対して層間絶縁膜２３０よりも低い透過性を有する３層目の絶縁膜２２３が形成される。このような３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａが形成されることで、半導体装置１００Ａの形成過程及び形成後の強誘電体膜２１３の劣化が抑えられ、強誘電体キャパシタ２１０の特性の低下が抑えられる。優れた特性を有する強誘電体キャパシタ２１０を備えた、高性能及び高品質の半導体装置１００Ａが実現される。
［第３の実施の形態］
ここでは、上記第１の実施の形態で述べたような構成を採用した半導体装置の第２の例を、第３の実施の形態として説明する。
図１７は第３の実施の形態に係る半導体装置の一例について説明する図である。図１７には、半導体装置の一例の要部断面図を模式的に示している。
図１７に示す半導体装置１００Ｂは、強誘電体キャパシタ２１０が、２層の絶縁膜２２１ａ及び絶縁膜２２３を含む保護膜２２０Ｂで覆われた構造を有する点で、上記第２の実施の形態で述べた半導体装置１００Ａと相違する。保護膜２２０Ｂの１層目の絶縁膜２２１ａは、上記第２の実施の形態で述べた１層目の絶縁膜２２１を、非還元性雰囲気での処理で変性することによって、形成される。
ここで、半導体装置１００Ｂの形成方法について説明する。
図１８は第３の実施の形態に係る半導体装置の第１の形成工程について説明する図である。図１８には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
半導体装置１００Ｂの形成では、上記第２の実施の形態で述べた図４～図１０の工程までは同じである。半導体装置１００Ｂの形成では、上記図９に示したように１層目の絶縁膜２２１が形成され、上記図１０に示したように酸化性雰囲気での熱処理（回復アニール）が行われた後、図１８に示すように、１層目の絶縁膜２２１が、非還元性雰囲気での処理によって変性される。例えば、強誘電体キャパシタ２１０（及び緩衝膜１９０）上に形成された１層目の絶縁膜２２１の全体が、窒素を含有する雰囲気での熱処理によって窒化される。例えば、窒素を含有する雰囲気での熱処理により、酸化アルミニウムの１層目の絶縁膜２２１の全体が窒化され、窒化アルミニウムや酸化窒化アルミニウムの２層目の絶縁膜２２２が形成される。このほか、例えば、窒素を含有する雰囲気での熱処理により、酸化シリコンの１層目の絶縁膜２２１の全体が窒化され、窒化シリコンや酸化窒化シリコンの２層目の絶縁膜２２２が形成される。このような処理により、図１８に示すような、強誘電体キャパシタ２１０を覆う絶縁膜２２１ａが形成される。これにより、１層目の絶縁膜２２１が、それよりも水素及び水分に対して低い透過性を有する絶縁膜２２１ａへと変性される。
この１層目の絶縁膜２２１を変性する処理を還元性雰囲気で行うと、上記第２の実施の形態において２層目の絶縁膜２２２を還元性雰囲気で形成する場合（図１４（Ａ）及び図１４（Ｂ））について述べたのと同様のことが起こり得る。即ち、強誘電体キャパシタ２１０の短絡、強誘電体膜２１３の還元が起こり得る。そのため、１層目の絶縁膜２２１をそれよりも水素及び水分に対して低い透過性を有する絶縁膜２２１ａへと変性する処理は、非還元性雰囲気で行われる。
このように、強誘電体キャパシタ２１０上に形成された１層目の絶縁膜２２１が、酸化性雰囲気での熱処理後、非還元性雰囲気での処理によって変性されることで、保護膜２２０Ｂの一部となる１層目の絶縁膜２２１ａが形成される。
図１９は第３の実施の形態に係る半導体装置の第２の形成工程について説明する図である。図１９には、半導体装置の形成工程の一例の要部断面図を模式的に示している。
図１９に示す工程では、上記のような変性された絶縁膜２２１ａの形成後、上記図１５に示した工程について述べたのと同様に、所定絶縁材料が所定膜厚で堆積され、保護膜２２０Ｂの一部となる２層目の絶縁膜２２３が形成される。この２層目の絶縁膜２２３は、その上に形成される層間絶縁膜２３０よりも、水素及び水分に対して低い透過性を有するように、用いる絶縁材料及び膜厚が調整される。これにより、強誘電体キャパシタ２１０が、２層の絶縁膜２２１ａ及び絶縁膜２２３を含む保護膜２２０Ｂで覆われた、図１９に示すような構造が形成される。
保護膜２２０Ｂの形成後は、上記第２の実施の形態で述べた図１６の工程と同様に、層間絶縁膜２３０、プラグ２４０等及び配線２５０等が形成される。
例えば、以上のような工程により、図１７に示すような半導体装置１００Ｂが形成される。上記のような２層の絶縁膜２２１ａ及び絶縁膜２２３を含む保護膜２２０Ｂが形成されることで、半導体装置１００Ｂの形成過程及び形成後の強誘電体膜２１３の劣化が抑えられ、強誘電体キャパシタ２１０の特性の低下が抑えられる。優れた特性を有する強誘電体キャパシタ２１０を備えた、高性能及び高品質の半導体装置１００Ｂが実現される。
［第４の実施の形態］
図２０は第４の実施の形態に係る半導体装置の一例について説明する図である。図２０には、半導体装置の一例の要部断面図を模式的に示している。
図２０に示す半導体装置１００Ｃは、強誘電体キャパシタ２１０の上方にビット線（並びにワード線及びプレート線）が配置される、プレーナ型の構造が採用されている点で、上記第２の実施の形態で述べた半導体装置１００Ａと相違する。
半導体装置１００Ｃでは、例えば、上記エッチストップ膜１５０上に緩衝膜１９０が形成され、その緩衝膜１９０上に、強誘電体キャパシタ２１０が形成される。例えば、上記図８（Ａ）～図８（Ｃ）に示したように緩衝膜１９０上に形成された強誘電体キャパシタ２１０が、少なくとも下部電極２１１の上面が強誘電体膜２１３の外側へ延在された形状となるように、パターニングされる。これにより、図２０に示すような雛壇状の強誘電体キャパシタ２１０が形成される。
このように形成された強誘電体キャパシタ２１０（及び緩衝膜１９０）上に、例えば、上記第２の実施の形態で述べた例に従い、３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａが形成される。そして、形成された保護膜２２０Ａ上に層間絶縁膜２３０が形成され、層間絶縁膜２３０及び保護膜２２０Ａを貫通して強誘電体キャパシタ２１０の上部電極２１２及び下部電極２１１と接続されるプラグ２４０が形成される。また、層間絶縁膜２３０、保護膜２２０Ａ、緩衝膜１９０及びエッチストップ膜１５０を貫通し、トランジスタ１２０に繋がるプラグ１４０等と接続されるプラグ２４０が形成される。これらのプラグ２４０に接続される配線２５０が、層間絶縁膜２３０上に形成される。
これにより、図２０に示すようなプレーナ型の構造を有する半導体装置１００Ｃが得られる。
このようなプレーナ型の構造を有する半導体装置１００Ｃの強誘電体キャパシタ２１０上にも、上記第２の実施の形態で述べたような３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａが形成されてもよい。これにより、半導体装置１００Ｃの形成過程及び形成後の強誘電体膜２１３の劣化が抑えられ、強誘電体キャパシタ２１０の特性の低下が抑えられる。優れた特性を有する強誘電体キャパシタ２１０を備えた、高性能及び高品質の半導体装置１００Ｃが実現される。
ここでは、上記第２の実施の形態で述べたような３層の絶縁膜２２１、絶縁膜２２２及び絶縁膜２２３を含む保護膜２２０Ａを例にしたが、上記第３の実施の形態で述べたような２層の絶縁膜２２１ａ及び絶縁膜２２３を含む保護膜２２０Ｂを適用することもできる。
［第５の実施の形態］
上記第１～第４の実施の形態で述べた半導体装置１Ａ，１Ｂ，１００Ａ，１００Ｂ，１００Ｃ等は、回路基板や他の半導体装置等、各種電子部品に搭載することができる。
図２１は第５の実施の形態に係る電子装置の一例について説明する図である。図２１には、電子装置の一例の要部断面図を模式的に示している。
図２１に示す電子装置３００は、例えば、上記第２の実施の形態で述べたような構成を有する半導体装置１００Ａ（図３又は図１６）が、回路基板４００上に搭載された構成を有する。
半導体装置１００Ａは、例えば、上記図３又は図１６に示したような構成を備える半導体チップ又は半導体パッケージの形態とされ、回路基板４００と対向する面に、内部回路（センスアンプ、ロウデコーダ、制御回路及び周辺回路）と接続された端子２６０が設けられる。回路基板４００には、半導体装置１００Ａの端子２６０と対応する位置に、端子４１０が設けられる。回路基板４００には、その表層部や内部に、端子４１０と接続される導体部（配線、スルーホール等）が設けられる。このような構成を有する半導体装置１００Ａと回路基板４００とが対向され、互いの端子２６０と端子４１０とが半田等の接合材３１０を用いて接合され、電子装置３００が形成される。
半導体装置１００Ａ（図３又は図１６）では、前述のような保護膜２２０Ａにより、半導体装置１００Ａの形成過程及び形成後の強誘電体膜２１３の劣化が抑えられ、強誘電体キャパシタ２１０の特性の低下が抑えられる。優れた特性を有する強誘電体キャパシタ２１０を備えた、高性能及び高品質の半導体装置１００Ａが実現される。このような半導体装置１００Ａが回路基板４００に搭載され、性能及び信頼性に優れた電子装置３００が実現される。
ここでは、半導体装置１００Ａを回路基板４００上に搭載した例を示したが、他の半導体装置１Ａ，１Ｂ，１００Ｂ，１００Ｃ等も同様に、回路基板４００上に搭載することができる。また、ここでは、回路基板４００を例にしたが、半導体装置１Ａ，１Ｂ，１００Ａ，１００Ｂ，１００Ｃ等は、回路基板４００のほか、他の半導体装置（半導体チップや半導体パッケージ）等、各種電子部品上に搭載することもできる。
［第６の実施の形態］
上記第１～第４の実施の形態で述べた半導体装置１Ａ，１Ｂ，１００Ａ，１００Ｂ，１００Ｃ等、及び上記第５の実施の形態で述べた電子装置３００等は、各種電子機器（電子装置とも言う）に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図２２は第６の実施の形態に係る電子機器の一例について説明する図である。図２２には、電子機器を模式的に示している。
図２２に示すように、例えば、上記第５の実施の形態で述べたような電子装置３００（図２１）が、各種電子機器５００の筐体５００ａの内部に搭載（内蔵）される。尚、電子装置３００は、電子機器５００が備えるラックやスロットに収容されてもよい。
半導体装置１００Ａ（図３又は図１６）では、前述のような保護膜２２０Ａにより、半導体装置１００Ａの形成過程及び形成後の強誘電体膜２１３の劣化が抑えられ、強誘電体キャパシタ２１０の特性の低下が抑えられる。優れた特性を有する強誘電体キャパシタ２１０を備えた、高性能及び高品質の半導体装置１００Ａが実現される。このような半導体装置１００Ａが回路基板４００に搭載され、性能及び信頼性に優れた電子装置３００が実現される。そして、このような電子装置３００が搭載され、性能及び信頼性に優れた電子機器５００が実現される。
ここでは、電子装置３００を搭載した電子機器５００を例示したが、半導体装置１Ａ，１Ｂ，１００Ａ，１００Ｂ，１００Ｃ等、及びこれらを回路基板４００のほか各種電子部品上に搭載した電子装置等も同様に、各種電子機器に搭載することができる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板上に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの表面に、前記強誘電体キャパシタに含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、
前記熱処理後、前記第１絶縁膜の表面に、非還元性雰囲気で、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、
前記第２絶縁膜の表面に、第３絶縁膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２） 前記第２絶縁膜は、窒素又は炭素を含有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記第２絶縁膜を形成する工程では、窒素を含有する雰囲気での熱処理により、前記第１絶縁膜の表層部を窒化することによって、前記第２絶縁膜を形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４） 前記第３絶縁膜の表面に、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜を形成する工程を含むことを特徴とする付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５） 基板上に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの表面に、前記強誘電体キャパシタに含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、
前記熱処理後、非還元性雰囲気で前記第１絶縁膜を変性することによって、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、
前記第２絶縁膜の表面に、第３絶縁膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記６） 前記第２絶縁膜は、窒素又は炭素を含有することを特徴とする付記５に記載の半導体装置の製造方法。
（付記７） 前記第２絶縁膜を形成する工程では、窒素を含有する雰囲気での熱処理により、前記第１絶縁膜を窒化することによって変性し、前記第２絶縁膜を形成することを特徴とする付記５又は６に記載の半導体装置の製造方法。
（付記８） 前記第３絶縁膜の表面に、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜を形成する工程を含むことを特徴とする付記５乃至７のいずれかに記載の半導体装置の製造方法。
（付記９） 基板と、
前記基板上に設けられた強誘電体キャパシタと、
前記強誘電体キャパシタの表面に設けられ、前記強誘電体キャパシタに含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜と、
前記第１絶縁膜の表面に設けられ、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜と、
前記第２絶縁膜の表面に設けられた第３絶縁膜と、
前記第３絶縁膜の表面に設けられ、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜と
を含むことを特徴とする半導体装置。
（付記１０） 前記第２絶縁膜は、窒素又は炭素を含有することを特徴とする付記９に記載の半導体装置。
（付記１１） 基板と、
前記基板上に設けられた強誘電体キャパシタと、
前記強誘電体キャパシタの表面に設けられ、窒素又は炭素を含有する第１絶縁膜と、
前記第１絶縁膜の表面に設けられた第２絶縁膜と、
前記第２絶縁膜の表面に設けられ、水素及び水分に対して前記第２絶縁膜よりも高い透過性を有する層間絶縁膜と
を含むことを特徴とする半導体装置。
１Ａ，１Ｂ，１００Ａ，１００Ｂ，１００Ｃ 半導体装置
１０ 基板
２０，２１０，２１０ｘ 強誘電体キャパシタ
２０ａ，２１０ａ 表面
２１，２１１ 下部電極
２２，２１２ 上部電極
２３，２１３ 強誘電体膜
２３ａ 所定元素
３１，３１ａ，３２，３３，２２１，２２１ａ，２２２，２２３ 絶縁膜
１１０ 半導体基板
１１１ 素子分離領域
１２０ トランジスタ
１２１ ゲート絶縁膜
１２２ ゲート電極
１２３ 不純物領域
１２４ サイドウォール
１２５ シリサイド層
１３０，１６０，２３０ 層間絶縁膜
１３１ カバー膜
１４０，２００，２４０ プラグ
１５０ エッチストップ膜
１７０，２５０ 配線
１８０ 酸化防止膜
１９０ 緩衝膜
２１１ａ 窒化チタン膜
２１１ｂ 窒化チタンアルミニウム膜
２１１ｃ，２１２ｂ イリジウム膜
２１２ａ 酸化イリジウム膜
２１４ 結晶粒界
２１５ 部分
２２０Ａ，２２０Ｂ 保護膜
２２１ｂ 導電膜
２５０ａ，２５０ｃ バリア膜
２５０ｂ アルミニウム銅合金膜
２６０，４１０ 端子
３００ 電子装置
３１０ 接合材
４００ 回路基板
５００ 電子機器
５００ａ 筐体

Claims (8)

  1. 基板上に強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタの表面に、前記強誘電体キャパシタの強誘電体膜に含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、
    前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、
    前記熱処理後、前記第１絶縁膜の表面に、非還元性雰囲気で、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、
    前記第２絶縁膜の表面に、第３絶縁膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第２絶縁膜を形成する工程では、窒素を含有する雰囲気での熱処理により、前記第１絶縁膜の表層部を窒化することによって、前記第２絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第３絶縁膜の表面に、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜を形成する工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 基板上に強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタの表面に、前記強誘電体キャパシタの強誘電体膜に含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜を形成する工程と、
    前記第１絶縁膜の形成後、酸化性雰囲気で熱処理を行う工程と、
    前記熱処理後、非還元性雰囲気で前記第１絶縁膜を変性することによって、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜を形成する工程と、
    前記第２絶縁膜の表面に、第３絶縁膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第２絶縁膜を形成する工程では、窒素を含有する雰囲気での熱処理により、前記第１絶縁膜を窒化することによって変性し、前記第２絶縁膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第３絶縁膜の表面に、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜を形成する工程を含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 基板と、
    前記基板上に設けられた強誘電体キャパシタと、
    前記強誘電体キャパシタの表面に設けられ、前記強誘電体キャパシタの強誘電体膜に含有される第１元素に対して遮蔽性を有し、酸素、水素及び水分に対して透過性を有する第１絶縁膜と、
    前記第１絶縁膜の表面に設けられ、水素及び水分に対して前記第１絶縁膜よりも低い透過性を有する第２絶縁膜と、
    前記第２絶縁膜の表面に設けられた第３絶縁膜と、
    前記第３絶縁膜の表面に設けられ、水素及び水分に対して前記第３絶縁膜よりも高い透過性を有する層間絶縁膜と
    を含むことを特徴とする半導体装置。
  8. 前記第２絶縁膜は、窒素又は炭素を含有することを特徴とする請求項７に記載の半導体装置。
JP2019016606A 2019-02-01 2019-02-01 半導体装置の製造方法及び半導体装置 Active JP7360004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019016606A JP7360004B2 (ja) 2019-02-01 2019-02-01 半導体装置の製造方法及び半導体装置
US16/733,542 US11164936B2 (en) 2019-02-01 2020-01-03 Semiconductor device fabrication method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019016606A JP7360004B2 (ja) 2019-02-01 2019-02-01 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020126866A JP2020126866A (ja) 2020-08-20
JP7360004B2 true JP7360004B2 (ja) 2023-10-12

Family

ID=71837831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019016606A Active JP7360004B2 (ja) 2019-02-01 2019-02-01 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US11164936B2 (ja)
JP (1) JP7360004B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064314A1 (ja) * 2020-09-25 2022-03-31 株式会社半導体エネルギー研究所 表示システム
WO2022084795A1 (ja) * 2020-10-20 2022-04-28 株式会社半導体エネルギー研究所 強誘電体デバイス、および半導体装置
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268801A (ja) 2004-03-18 2005-09-29 Texas Instr Inc <Ti> 強誘電体キャパシタ水素障壁及びその製造方法
WO2008111199A1 (ja) 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009105084A (ja) 2007-10-19 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009259903A (ja) 2008-04-14 2009-11-05 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP4522088B2 (ja) 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006310637A (ja) 2005-04-28 2006-11-09 Toshiba Corp 半導体装置
JP4845624B2 (ja) 2006-07-27 2011-12-28 富士通セミコンダクター株式会社 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268801A (ja) 2004-03-18 2005-09-29 Texas Instr Inc <Ti> 強誘電体キャパシタ水素障壁及びその製造方法
WO2008111199A1 (ja) 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009105084A (ja) 2007-10-19 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009259903A (ja) 2008-04-14 2009-11-05 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200251551A1 (en) 2020-08-06
US11164936B2 (en) 2021-11-02
JP2020126866A (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
KR100732132B1 (ko) 반도체 장치 및 그 제조 방법
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
US8236643B2 (en) Method of manufacturing semiconductor device including ferroelectric capacitor
JP4946287B2 (ja) 半導体装置及びその製造方法
JP5251129B2 (ja) 半導体装置及びその製造方法
JP7360004B2 (ja) 半導体装置の製造方法及び半導体装置
US7910968B2 (en) Semiconductor device and method for manufacturing the same
US20060249768A1 (en) Semiconductor device and method of manufacturing the same
JP2006261328A (ja) 容量素子、半導体装置、及び容量素子の製造方法
JP5076890B2 (ja) 半導体装置及びその製造方法
US7803640B2 (en) Semiconductor device and semiconductor product
WO2006103779A1 (ja) 半導体装置及びその製造方法
JP5168273B2 (ja) 半導体装置とその製造方法
JP2004158714A (ja) 半導体製造装置及び半導体装置の製造方法
JPWO2004095578A1 (ja) 半導体装置及びその製造方法
JP6578758B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010003741A (ja) 半導体装置及び半導体装置の製造方法
JP2009094363A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP7239808B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
JP2007266023A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200708

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7360004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150