JP7239808B2 - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

半導体装置、半導体装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP7239808B2
JP7239808B2 JP2018227752A JP2018227752A JP7239808B2 JP 7239808 B2 JP7239808 B2 JP 7239808B2 JP 2018227752 A JP2018227752 A JP 2018227752A JP 2018227752 A JP2018227752 A JP 2018227752A JP 7239808 B2 JP7239808 B2 JP 7239808B2
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
opening
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018227752A
Other languages
English (en)
Other versions
JP2020092153A (ja
Inventor
亘 中村
Original Assignee
富士通セミコンダクターメモリソリューション株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通セミコンダクターメモリソリューション株式会社 filed Critical 富士通セミコンダクターメモリソリューション株式会社
Priority to JP2018227752A priority Critical patent/JP7239808B2/ja
Publication of JP2020092153A publication Critical patent/JP2020092153A/ja
Application granted granted Critical
Publication of JP7239808B2 publication Critical patent/JP7239808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
半導体装置の1つとして、下部電極及び上部電極とそれらの間に設けられた強誘電体とを含む強誘電体キャパシタ(コンデンサ)を備えるものがある。このような半導体装置では、水素に起因して強誘電体キャパシタが劣化することが知られている。
これに対し、例えば、強誘電体キャパシタの下に、酸化シリコンを主成分とする絶縁膜と比較して水素の拡散が抑えられる酸化アルミニウム等の水素拡散阻止層を設ける技術が知られている。このほか、強誘電体キャパシタの下に、水素を遮蔽する機能を有する窒化シリコン等の下部水素バリア膜を設け、更にその強誘電体キャパシタの上面及び側面を、水素を遮蔽する機能を有する酸化アルミニウムの上部水素バリア膜で覆う技術が知られている。
特開平11-126881号公報 特開2007-109974号公報
強誘電体キャパシタの上下に水素バリア膜を設ける半導体装置では、強誘電体キャパシタと下側の水素バリア膜との間に層間絶縁膜を設け、その層間絶縁膜と強誘電体キャパシタとを覆うように上側の水素バリア膜を設ける構造が採用されることがある。
しかし、この構造では、強誘電体キャパシタと共に上下の水素バリア膜で挟まれる層間絶縁膜内の水素が、上下の水素バリア膜間の領域に留まり、その領域に設けられる強誘電体キャパシタの劣化を引き起こす恐れがある。
1つの側面では、本発明は、水素に起因した強誘電体キャパシタの劣化を抑えることを目的とする。
1つの態様では、第1絶縁膜と、前記第1絶縁膜に設けられ、前記第1絶縁膜を貫通する第1開口部と、前記第1開口部内に設けられ、前記第1絶縁膜よりも高い水素透過性を有する第1誘電体部と、前記第1絶縁膜の上面に、前記第1開口部を覆うように設けられ、前記第1絶縁膜よりも高い水素透過性を有する第2絶縁膜と、前記第2絶縁膜の上面の第1領域に設けられた強誘電体キャパシタと、前記第2絶縁膜の上面の前記第1領域とは異なる第2領域及び前記強誘電体キャパシタの上面及び側面に設けられ、前記第2絶縁膜よりも低い水素透過性を有する第3絶縁膜とを含むことを特徴とする半導体装置が提供される。
また、別の態様では、上記のような半導体装置の製造方法、及び上記のような半導体装置を備える電子装置が提供される。
1つの側面では、水素に起因した強誘電体キャパシタの劣化を抑えることが可能になる。
第1の実施の形態に係る半導体装置の一例について説明する図である。 別の形態に係る半導体装置の一例について説明する図である。 第1の実施の形態に係る半導体装置の誘電体部の構成例について説明する図(その1)である。 第1の実施の形態に係る半導体装置の誘電体部の構成例について説明する図(その2)である。 第1の実施の形態に係る半導体装置の誘電体部の構成例について説明する図(その3)である。 第2の実施の形態に係る半導体装置の一例について説明する図である。 別の形態に係る半導体装置の一例について説明する図である。 第2の実施の形態に係る半導体装置の開口部の第1の構成例について説明する図である。 第2の実施の形態に係る半導体装置の開口部の第2の構成例について説明する図である。 第2の実施の形態に係る半導体装置の開口部の他の構成例について説明する図である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その1)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その2)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その3)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その4)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その5)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その6)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その7)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その8)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その9)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その10)である。 第3の実施の形態に係る半導体装置の形成方法の一例について説明する図(その11)である。 第3の実施の形態に係る半導体装置の一例について説明する図(その1)である。 第3の実施の形態に係る半導体装置の一例について説明する図(その2)である。 第3の実施の形態に係る半導体装置の一例について説明する図(その3)である。 第3の実施の形態に係る半導体装置の別の例について説明する図(その1)である。 第3の実施の形態に係る半導体装置の別の例について説明する図(その2)である。 第3の実施の形態に係る半導体装置の更に別の例について説明する図である。 第4の実施の形態に係る半導体装置の一例について説明する図である。 第5の実施の形態に係る電子装置の一例について説明する図である。 第6の実施の形態に係る電子機器の一例について説明する図である。
[第1の実施の形態]
図1は第1の実施の形態に係る半導体装置の一例について説明する図である。図1には、半導体装置の一例の要部断面図を模式的に示している。
図1に示す半導体装置1は、絶縁膜2、層間絶縁膜3、強誘電体キャパシタ4及び絶縁膜5を含む。例えば、半導体装置1は、強誘電体キャパシタ4をメモリ素子に用いるFeRAM(Ferroelectric Random Access Memory)であり、図1は、その要部断面を模式的に図示したものである。
絶縁膜2は、例えば、トランジスタ等の回路素子が形成された半導体基板上の、酸化シリコン(SiO又はSiO)等が用いられた層間絶縁膜6の上に、設けられる。絶縁膜2には、層間絶縁膜6(及び後述する層間絶縁膜3)に用いられる酸化シリコン等の材料に比べて水素を透過し難い性質又は水素を透過しない性質を有する材料、即ち水素透過性が比較的低い材料が用いられる。絶縁膜2には、例えば、窒化シリコン(Si又はSiN)が用いられる。このほか、絶縁膜2には、層間絶縁膜6(及び後述する層間絶縁膜3)よりも水素透過性が低くなるものであれば、窒素を含有する酸化シリコン(SiON)、炭素を含有する酸化シリコン(SiOC)、シリコンカーバイド(SiC)等が用いられてもよい。絶縁膜2は、半導体装置1において、いわゆる水素バリア膜として機能する。
絶縁膜2には、絶縁膜2を貫通する開口部2aが設けられる。図1では一例として、断面視で1つの開口部2aを図示するが、絶縁膜2には、複数の開口部2aが設けられてもよい。開口部2aは、例えば、強誘電体キャパシタ4に対応する領域の外側の領域に設けられる。開口部2aは、強誘電体キャパシタ4に対応する領域に設けられてもよい。絶縁膜2の開口部2a内には、誘電体部2bが設けられる。誘電体部2bは、絶縁膜2よりも水素を透過し易い性質、即ち比較的高い水素透過性を有する。誘電体部2bは、例えば、後述(図3~図5)のように、絶縁膜2の開口部2a内に絶縁膜2よりも水素透過性の低い絶縁体を設けることで、又は絶縁膜2の開口部2a内に空洞を設けることで、形成される。
層間絶縁膜3は、開口部2aが設けられた絶縁膜2上に、その開口部2a(及び内部の誘電体部2b)を覆うように、設けられる。層間絶縁膜3には、絶縁膜2(及び後述する絶縁膜5)に比べて水素を透過し易い性質を有する材料、即ち水素透過性が比較的高い材料が用いられる。層間絶縁膜3には、例えば、酸化シリコン等が用いられる。このような材料が用いられた層間絶縁膜3上に、強誘電体キャパシタ4が設けられる。
強誘電体キャパシタ4は、下部電極4a、強誘電体膜4b及び上部電極4cを有する。層間絶縁膜3上に下部電極4aが設けられ、下部電極4a上に強誘電体膜4bが設けられ、強誘電体膜4b上に上部電極4cが設けられる。下部電極4aと上部電極4cとの間に強誘電体膜4bが設けられ、キャパシタ(コンデンサ又は容量)が形成される。尚、図1では、強誘電体キャパシタ4と接続されるプラグや配線等の導体部の図示を省略している。
強誘電体キャパシタ4の下部電極4aには、イリジウム(Ir)等の材料が用いられる。下部電極4aには、イリジウムのほか、ロジウム(Rh)、パラジウム(Pd)、ルテニウム(Ru)等の材料が用いられてもよい。強誘電体キャパシタ4の上部電極4cには、イリジウム、酸化イリジウム(IrO)等の材料が用いられる。上部電極4cには、酸化イリジウムのほか、イリジウム、ロジウム、パラジウム、ルテニウム、レニウム(Re)及びオスミウム(Os)や、それらの酸化物、ルテニウム酸ストロンチウム(SrRuO;SRO)のような導電性酸化物等の材料が用いられてもよい。強誘電体キャパシタ4の強誘電体膜4bには、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O;PZT)等の強誘電体材料が用いられる。PZTには、ランタン(La)、カルシウム(Ca)、ストロンチウム(Sr)等が添加されてもよい。強誘電体膜4bには、PZTのほか、タンタル酸ストロンチウムビスマス(SrBiTa;SBT)、タンタル酸ニオブ酸ストロンチウムビスマス(SrBi(Ta、Nb);SBTN)、チタン酸ビスマス(BiTi12;BIT)、チタン酸ビスマスランタン(Bi3.25La0.75Ti12;BLT)、ビスマスフェライト(BiFeO;BFO)等の材料が用いられてもよい。
絶縁膜5は、層間絶縁膜3上及び強誘電体キャパシタ4上に設けられる。絶縁膜5は、層間絶縁膜3の上面、並びに強誘電体キャパシタ4の上面及び側面を覆うように、設けられる。絶縁膜5には、層間絶縁膜3(及び後述する層間絶縁膜7)に用いられる酸化シリコン等の材料に比べて水素を透過し難い性質又は水素を透過しない性質を有する材料、即ち水素透過性が比較的低い材料が用いられる。絶縁膜5には、例えば、酸化アルミニウム(Al又はAlO)が用いられる。このほか、絶縁膜5には、酸化チタン(TiO又はTiO)等が用いられてもよい。絶縁膜5は、半導体装置1において、いわゆる水素バリア膜として機能する。絶縁膜5は、その上層に設けられる層間絶縁膜7で覆われる。層間絶縁膜7には、水素透過性が比較的高い材料、例えば、酸化シリコン等が用いられる。
上記のような構成を有する半導体装置1では、層間絶縁膜3及びその上に設けられる強誘電体キャパシタ4が、水素バリア膜として機能する下側の絶縁膜2と上側の絶縁膜5との間に挟まれる。半導体装置1では、下側の絶縁膜2及び上側の絶縁膜5のうち、下側の絶縁膜2の一部に開口部2aが設けられる。開口部2a内は、水素バリア膜である絶縁膜2よりも水素透過性の高い誘電体部2bとされる。これにより、半導体装置1では、水素バリア膜である上下の絶縁膜2と絶縁膜5との間に挟まれた層間絶縁膜3内の水素を、図1に点線矢印で模式的に示すように、絶縁膜2の開口部2aを通じて層間絶縁膜3外へ拡散させることが可能になっている。
ここで、比較のため、絶縁膜2に、上記のような開口部2a、及び絶縁膜2よりも水素透過性の高い誘電体部2bを設けない形態について説明する。
図2は別の形態に係る半導体装置の一例について説明する図である。図2には、半導体装置の一例の要部断面図を模式的に示している。
図2に示す半導体装置1000は、上記のような開口部2a及びその内部の誘電体部2bが設けられていない絶縁膜1002が用いられている点で、上記半導体装置1と相違する。
層間絶縁膜3及びその上の強誘電体キャパシタ4は、水素透過性が比較的低く、水素バリア膜として機能する下側の絶縁膜1002と上側の絶縁膜5との間に挟まれる。半導体装置1000は、絶縁膜1002及び絶縁膜5により、それらの間の層間絶縁膜3及び強誘電体キャパシタ4に対する水素の侵入を抑えようとするものである。
しかしながら、層間絶縁膜3内には、水素が存在する。層間絶縁膜3内に存在する水素としては、層間絶縁膜3の形成時に混入し残留した水素や、層間絶縁膜3の構成元素の1種としての水素が挙げられる。このほか、層間絶縁膜3内に存在する水素としては、形成された層間絶縁膜3にその外部から侵入する水素が挙げられる。例えば、半導体装置1000には、絶縁膜1002、層間絶縁膜3及び絶縁膜5を貫通してこれらの上層へと引き出されるプラグや配線等の導体部が設けられる。この導体部の材料として、水素を吸蔵する性質を有する窒化チタン(TiN)やタングステン(W)等が用いられていると、半導体装置1000外に存在する水素が、導体部を通じて層間絶縁膜7内や層間絶縁膜3内等に侵入し得る。このような場合、上層ほど水素濃度が高くなり易く、より下層へと水素が拡散し易い。そのため、上層へと引き出された導体部を通じて、上層から、より水素濃度の低い下層の層間絶縁膜3内へと、水素が拡散、侵入し易い。
半導体装置1000では、層間絶縁膜3が水素バリア膜である絶縁膜1002と絶縁膜5との間に挟まれているため、層間絶縁膜3内に存在することとなった水素が、層間絶縁膜3内に留まり易く、層間絶縁膜3外へ拡散され難い。その結果、図2に点線矢印で模式的に示すように、層間絶縁膜3内の水素が、層間絶縁膜3と共に絶縁膜1002と絶縁膜5との間に挟まれている強誘電体キャパシタ4へ到達する可能性が高まる。強誘電体キャパシタ4に水素が到達すると、強誘電体膜4bが還元され、その分極特性が劣化又は消失し、強誘電体キャパシタ4の特性が劣化してしまうことが起こり得る。
これに対し、上記半導体装置1では、図1に示すように、層間絶縁膜3及び強誘電体キャパシタ4を挟む上下の絶縁膜2及び絶縁膜5のうち、下側の絶縁膜2に開口部2aを設け、その内部を絶縁膜2よりも水素透過性の高い誘電体部2bとする。これにより、層間絶縁膜3内に存在する水素が、開口部2a及びその内部の誘電体部2bを通じて、層間絶縁膜3の下層の層間絶縁膜6へ、例えば、より水素濃度の低い下層の層間絶縁膜6へと拡散される。このように層間絶縁膜3内から開口部2a及びその内部の誘電体部2bを通じて水素が拡散されることで、層間絶縁膜3内の、強誘電体キャパシタ4に到達する可能性のある水素量が減少される。これにより、水素に起因した強誘電体キャパシタ4の劣化が抑えられる。水素に起因した強誘電体キャパシタ4の劣化が抑えられる、性能及び信頼性に優れた半導体装置1が実現される。
半導体装置1の絶縁膜2の開口部2aに設けられる誘電体部2bについて更に説明する。
図3~図5は第1の実施の形態に係る半導体装置の誘電体部の構成例について説明する図である。図3~図5にはそれぞれ、半導体装置の一例の要部断面図を模式的に示している。
図3に示す半導体装置1は、絶縁膜2に設けられる開口部2aの誘電体部2bが、絶縁膜2上に設けられる層間絶縁膜3の一部3aである構成を有する。このような構成は、例えば、開口部2aが設けられた絶縁膜2上に、その開口部2aを埋めるように層間絶縁膜3を形成することで、得ることができる。半導体装置1では、絶縁膜2に比較的水素透過性の低い窒化シリコン等の材料が用いられ、層間絶縁膜3に、比較的水素透過性の高い酸化シリコン等の材料が用いられる。図3の例では、窒化シリコン等の比較的水素透過性の低い材料が用いられた絶縁膜2に設けられる開口部2aの誘電体部2bが、酸化シリコン等の比較的水素透過性の高い材料が用いられた層間絶縁膜3の一部3aで形成される。これにより、層間絶縁膜3内の水素は、絶縁膜2の開口部2aに設けられる層間絶縁膜3の一部3aを通じて、層間絶縁膜3外へと拡散される。
図4に示す半導体装置1は、絶縁膜2に設けられる開口部2aの誘電体部2bが、空洞2cである構成を有する。このような構成は、例えば、開口部2aが設けられた絶縁膜2上に、その開口部2aを埋めないように層間絶縁膜3を形成することで、得ることができる。空洞2cは、絶縁膜2よりも水素透過性が高くなる。そのため、層間絶縁膜3内の水素は、絶縁膜2の開口部2aに設けられる空洞2cを通じて、層間絶縁膜3外へと拡散される。
図5に示す半導体装置1は、絶縁膜2に設けられる開口部2aの誘電体部2bが、開口部2a内に設けられた絶縁体2dである構成を有する。このような構成は、例えば、絶縁膜2に設けられた開口部2aを絶縁体2dで埋め、開口部2aが絶縁体2dで埋められた絶縁膜2上に層間絶縁膜3を形成することで、得ることができる。絶縁体2dには、絶縁膜2よりも水素透過性の高い材料が用いられる。例えば、絶縁体2dには、酸化シリコン、多孔質酸化シリコン等の無機材料が用いられる。絶縁体2dには、絶縁膜2よりも水素透過性が高くなる樹脂等の有機材料が用いられてもよい。層間絶縁膜3内の水素は、絶縁膜2の開口部2aに設けられる、絶縁膜2よりも水素透過性の高い絶縁体2dを通じて、層間絶縁膜3外へと拡散される。
絶縁膜2に複数の開口部2aが設けられる場合には、図3~図5に示すような誘電体部2bが混在してもよい。
半導体装置1の絶縁膜2に設けられる開口部2aの、その内部に設けられる誘電体部2bには、例えば、図3~図5に示すような構成が採用される。これにより、層間絶縁膜3内から開口部2a及びその内部の誘電体部2bを通じて水素が拡散され、強誘電体キャパシタ4への水素の到達、水素に起因した強誘電体キャパシタ4の劣化が抑えられ、性能及び信頼性に優れた半導体装置1が実現される。
[第2の実施の形態]
ここでは、上記第1の実施の形態で述べたような構成を採用した半導体装置の例を、第2の実施の形態として説明する。
図6は第2の実施の形態に係る半導体装置の一例について説明する図である。図6には、半導体装置の一例の要部断面図を模式的に示している。
図6に示す半導体装置1Aは、半導体基板10、及び半導体基板10上に形成されたトランジスタ20を含む。トランジスタ20が形成された半導体基板10上に、層間絶縁膜30、プラグ40,41、エッチストップ膜50を含む構造部が設けられる。この構造部上に更に、層間絶縁膜60、配線70,71、酸化防止膜80、緩衝膜90、プラグ100、強誘電体キャパシタ110、水素バリア膜120、層間絶縁膜130、プラグ140,141、配線150,151を含む構造部が設けられる。
半導体基板10には、例えば、所定導電型のシリコン基板が用いられる。半導体基板10には、例えば、STI(Shallow Trench Isolation)技術を用いて、素子分離領域11が設けられる。素子分離領域11によって画定される素子領域に、トランジスタ20が設けられる。
トランジスタ20は、半導体基板10上にゲート絶縁膜21を介して設けられたゲート電極22と、ゲート電極22を挟んだ両側の半導体基板10内に設けられた所定導電型の不純物領域23と、ゲート電極22の側壁に設けられたサイドウォール24とを含む。不純物領域23は、トランジスタ20のソース又はドレインとして機能する。ここでは図示を省略するが、不純物領域23の表層及びゲート電極22の表層には、シリサイド層が設けられてもよい。また、トランジスタ20が設けられる半導体基板10の素子領域には、所定導電型のウェル等の不純物領域が設けられてもよい。
層間絶縁膜30は、トランジスタ20を覆うように、半導体基板10上に設けられる。層間絶縁膜30には、例えば、酸化シリコンが用いられる。層間絶縁膜30は、単層構造のほか、2層以上の積層構造であってもよい。例えば、ここでは図示を省略するが、層間絶縁膜30と半導体基板10との間には、トランジスタ20を覆う窒化シリコン等の絶縁膜(カバー膜)が設けられてもよい。
プラグ40,41は、層間絶縁膜30を貫通し、トランジスタ20と接続されるように、設けられる。プラグ40は、トランジスタ20のソース又はドレインとして機能する不純物領域23と接続される。プラグ41は、トランジスタ20のゲート電極22と接続される。プラグ40,41には、例えば、チタン(Ti)、窒化チタン、タングステンが用いられる。
エッチストップ膜50は、層間絶縁膜30上に設けられる。エッチストップ膜50には、例えば、窒化シリコンが用いられる。
層間絶縁膜60は、エッチストップ膜50上に設けられる。層間絶縁膜60には、例えば、酸化シリコンが用いられる。層間絶縁膜60は、単層構造のほか、2層以上の積層構造であってもよい。尚、層間絶縁膜60は、上記第1の実施の形態で述べた層間絶縁膜6に相当する要素である。
配線70,71は、層間絶縁膜60及びエッチストップ膜50を貫通し、それぞれプラグ40,41と接続されるように、設けられる。配線70,71には、例えば、チタン、窒化チタン、タングステンが用いられる。配線70は、ビット線として機能する。
酸化防止膜80は、層間絶縁膜60上及び配線70,71上に設けられる。酸化防止膜80は、例えば、半導体装置1Aの形成過程で行われる酸化処理時に、配線70,71が酸化されるのを抑える機能を有する。酸化防止膜80には、層間絶縁膜60及び後述する緩衝膜90に用いられる酸化シリコンに比べて水素透過性の低い材料、例えば、窒化シリコンが用いられる。酸化防止膜80は、配線70,71の酸化を抑える機能のほか、水素バリア膜としての機能を有する。酸化防止膜80には、配線70,71に対応する部位を除いた領域であって、強誘電体キャパシタ110が配置される領域(キャパシタ領域)110aに対応する領域の外側の領域に、酸化防止膜80を貫通するように開口部81が設けられる。図6では一例として、断面視で1つの開口部81を図示するが、酸化防止膜80には、複数の開口部81が設けられ得る。開口部81の構成例については後述する(図8~図10)。尚、酸化防止膜80は、上記第1の実施の形態で述べた絶縁膜2に相当する要素であり、酸化防止膜80の開口部81は、上記第1の実施の形態で述べた開口部2aに相当する要素である。
緩衝膜90は、酸化防止膜80上に、その開口部81を覆うように、設けられる。緩衝膜90には、例えば、酸化シリコンが用いられる。緩衝膜90は、単層構造のほか、2層以上の積層構造であってもよい。尚、緩衝膜90は、上記第1の実施の形態で述べた層間絶縁膜3に相当する要素である。
ここで、緩衝膜90で覆われる酸化防止膜80の開口部81内は、上記第1の実施の形態で述べた例に従い、緩衝膜90の一部で埋められてもよいし(図3)、空洞として残されてもよい(図4)。また、開口部81内には、酸化防止膜80よりも水素透過性の高い絶縁体であって緩衝膜90とも異なる絶縁体が設けられてもよい(図5)。開口部81内が、このような緩衝膜90の一部、空洞、又は酸化防止膜80よりも水素透過性の高い絶縁体とされることで、酸化防止膜80に、それよりも水素透過性の高い誘電体部82が形成される。尚、誘電体部82は、上記第1の実施の形態で述べた誘電体部2bに相当する要素である。
プラグ100は、緩衝膜90、酸化防止膜80、層間絶縁膜60及びエッチストップ膜50を貫通し、一部のプラグ40(配線70が接続されたプラグ40以外のプラグ40)と接続されるように設けられる。プラグ100には、例えば、チタン、窒化チタン、タングステンが用いられる。
強誘電体キャパシタ110は、緩衝膜90上の、プラグ100に対応する領域に設けられる。強誘電体キャパシタ110は、下部電極111、強誘電体膜112及び上部電極113を有する。プラグ100と接続されるように下部電極111が設けられ、その下部電極111上に強誘電体膜112が設けられ、その強誘電体膜112上に上部電極113が設けられる。下部電極111及び上部電極113には、イリジウム、酸化イリジウム等の材料が用いられる。強誘電体膜112には、PZT等の強誘電体材料が用いられる。尚、強誘電体キャパシタ110並びにその下部電極111、強誘電体膜112及び上部電極113はそれぞれ、上記第1の実施の形態で述べた強誘電体キャパシタ4並びにその下部電極4a、強誘電体膜4b及び上部電極4cに相当する要素である。
水素バリア膜120は、強誘電体キャパシタ110が上面に設けられた緩衝膜90上に、緩衝膜90の上面、並びに強誘電体キャパシタ110の上面及び側面を覆うように、設けられる。水素バリア膜120には、緩衝膜90及び後述する層間絶縁膜130に用いられる酸化シリコンに比べて水素透過性の低い材料、例えば、酸化アルミニウムが用いられる。水素バリア膜120には、酸化アルミニウムのほか、酸化チタンが用いられてもよい。尚、水素バリア膜120は、上記第1の実施の形態で述べた絶縁膜5に相当する要素である。
層間絶縁膜130は、水素バリア膜120上に設けられる。層間絶縁膜130には、例えば、酸化シリコンが用いられる。層間絶縁膜130は、単層構造のほか、2層以上の積層構造であってもよい。尚、層間絶縁膜130は、上記第1の実施の形態で述べた層間絶縁膜7に相当する要素である。
プラグ140,141は、層間絶縁膜130及び水素バリア膜120を貫通するように、設けられる。プラグ140は、層間絶縁膜130及び水素バリア膜120を貫通し、強誘電体キャパシタ110(その上部電極113)と接続される。プラグ141は、層間絶縁膜130及び水素バリア膜120を貫通し、更に緩衝膜90及び酸化防止膜80を貫通して、酸化防止膜80下の配線71と接続される。プラグ140,141には、例えば、チタン、窒化チタン、タングステンが用いられる。
配線150,151は、層間絶縁膜130上に、それぞれプラグ140,141と接続されるように、設けられる。配線150,151には、例えば、いわゆるアルミニウム配線が用いられ、チタン、窒化チタン、アルミニウム銅合金(AlCu)が用いられる。強誘電体キャパシタ110と接続される配線150は、プレート線として機能する。トランジスタ20のゲート電極22と接続される配線151は、ワード線として機能する。
例えば、半導体装置1Aは、強誘電体キャパシタ110をメモリ素子に用いるFeRAMであり、図6は、その要部断面を模式的に図示したものである。
上記のような構成を有する半導体装置1Aでは、緩衝膜90及びその上に設けられる強誘電体キャパシタ110が、水素バリア膜として機能する酸化防止膜80と水素バリア膜120との間に挟まれる。半導体装置1Aでは、下側の酸化防止膜80及び上側の水素バリア膜120のうち、下側の酸化防止膜80の一部に開口部81が設けられる。開口部81内は、窒化シリコンが用いられる酸化防止膜80よりも水素透過性の高い誘電体部82とされる。誘電体部82は、上記第1の実施の形態(図3~図5)で述べた例に従い、緩衝膜90の一部としたり、空洞としたり、酸化防止膜80よりも水素透過性の高い絶縁体であって緩衝膜90とも異なる絶縁体としたりすることができる。半導体装置1Aでは、酸化防止膜80と水素バリア膜120との間に挟まれた緩衝膜90内の水素を、図6に点線矢印で模式的に示すように、酸化防止膜80の開口部81及びその内部の誘電体部82を通じて、酸化防止膜80外へ拡散させることが可能になっている。
ここで、比較のため、別の形態について説明する。
図7は別の形態に係る半導体装置の一例について説明する図である。図7には、半導体装置の一例の要部断面図を模式的に示している。
図7に示す半導体装置1000Aは、上記のような開口部81が設けられていない酸化防止膜80Aが用いられ、開口部81内の誘電体部82を有していない点で、上記半導体装置1Aと相違する。
緩衝膜90及び強誘電体キャパシタ110は、水素バリア膜として機能する酸化防止膜80Aと水素バリア膜120との間に挟まれる。一方、緩衝膜90内には、水素、例えば、緩衝膜90の形成時に混入し残留した水素や、緩衝膜90の構成元素の1種としての水素が存在する。このほか、緩衝膜90内には、その外部から侵入する水素が存在し得る。例えば、半導体装置1000Aには、酸化防止膜80A、緩衝膜90及び水素バリア膜120を貫通してこれらの上層へと引き出されるプラグ141及び配線151が設けられる。プラグ141及び配線151には、水素を吸蔵する性質を有する窒化チタンやタングステンが用いられる。このような水素吸蔵性の材料が用いられていると、図7に点線矢印で模式的に示すように、半導体装置1000A外に存在する水素が、配線151及びプラグ141を通じて、層間絶縁膜130内や緩衝膜90内等に侵入し得る。このような場合、上層ほど水素濃度が高くなり易く、より下層へと水素が拡散し易い。そのため、上層へと引き出されたプラグ141及び配線151を通じて、上層から、より水素濃度の低い下層の緩衝膜90内へと、水素が拡散、侵入し易い。
半導体装置1000Aでは、緩衝膜90が水素バリア膜として機能する酸化防止膜80Aと水素バリア膜120との間に挟まれているため、緩衝膜90内に存在することとなった水素が、緩衝膜90内に留まり易く、緩衝膜90外へ拡散され難い。更に、半導体装置1000Aでは、強誘電体キャパシタ110が緩衝膜90を貫通するプラグ100上に配置される、いわゆるスタック構造が採用されている。このプラグ100にも水素吸蔵性の窒化チタンやタングステンが用いられているため、緩衝膜90内の水素は、図7に点線矢印で模式的に示すように、プラグ100を水素排出経路として拡散、集結し、強誘電体キャパシタ110へと侵入し易い。
このように、半導体装置1000Aでは、緩衝膜90内の水素が、緩衝膜90と共に酸化防止膜80Aと水素バリア膜120との間に挟まれている強誘電体キャパシタ110へ到達する可能性が比較的高くなる。強誘電体キャパシタ110に水素が到達すると、強誘電体膜112が還元され、その分極特性が劣化又は消失し、強誘電体キャパシタ110の特性が劣化してしまうことが起こり得る。
これに対し、上記半導体装置1Aでは、図6に示すように、水素バリア膜120で覆われる緩衝膜90及び強誘電体キャパシタ110の下層の酸化防止膜80に開口部81を設け、その内部を酸化防止膜80よりも水素透過性の高い誘電体部82とする。これにより、緩衝膜90内の水素が、開口部81及びその内部に設けられる誘電体部82を通じて、緩衝膜90の下層の、より水素濃度の低い層間絶縁膜60へと、拡散される。このように緩衝膜90内から開口部81及びその内部の誘電体部82を通じて水素が拡散されることで、緩衝膜90内の、強誘電体キャパシタ110に到達する可能性のある水素量が減少される。これにより、水素に起因した強誘電体キャパシタ110の劣化が抑えられる。水素に起因した強誘電体キャパシタ110の劣化が抑えられる、性能及び信頼性に優れた半導体装置1Aが実現される。
続いて、半導体装置1Aの酸化防止膜80の開口部81の構成例について説明する。
図8は第2の実施の形態に係る半導体装置の開口部の第1の構成例について説明する図である。図8には、半導体装置の一例の要部平面レイアウト図を模式的に示している。
図8に示す平面レイアウト図は、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110(ここでは一例として8つ)とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。その他の要素は図示を省略している。
半導体装置1Aの酸化防止膜80には、その開口部81として、例えば、この図8に示すような複数の孔81aが設けられる。複数の孔81aは、平面視で、強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側に設けられ、キャパシタ領域110aを囲むように設けられる。酸化防止膜80上の緩衝膜90内から、キャパシタ領域110aの外周に設けられた複数の孔81a及びその内部に設けられる誘電体部82を通じて、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、緩衝膜90内の、強誘電体キャパシタ110に到達する可能性のある水素量が減少され、水素に起因した強誘電体キャパシタ110の劣化が抑えられる。
酸化防止膜80に設ける複数の孔81aの個数が多くなるほど、また開口サイズが大きくなるほど、即ち複数の孔81aのトータルの占有面積が大きくなるほど、水素に起因した強誘電体キャパシタ110の劣化が効果的に抑えられる。
但し、酸化防止膜80における複数の孔81aの占有面積が大きくなることで、半導体装置1Aの平面サイズが大きくなり得る点に留意する。また、後述のように、半導体装置1Aの形成時に酸化処理が行われる場合、酸化防止膜80の複数の孔81aの直下には、配線70,71が設けられないようにすることが、それらの酸化を抑えるうえで好ましい。そのため、酸化防止膜80における複数の孔81aの占有面積が大きくなることで、酸化防止膜80下の配線70,71のレイアウトに制約が生じ得る点に留意する。半導体装置1Aの形成時に酸化処理が行われない場合等、配線70,71の酸化の恐れがない或いは少ない場合には、酸化防止膜80の複数の孔81aの直下に配線70,71が設けられてもよい。但し、後述のように、酸化防止膜80の複数の孔81aのエッチング等による形成時に、それらの直下の配線70,71の上面が露出されるのに伴ってその上面に凹凸が形成され、配線信頼性の低下を招き得る点に留意する。
尚、ここでは、平面視で円形状の孔81aを例示したが、孔81aの平面形状は、円形状に限らず、楕円形状、矩形状、多角形状等とされてもよい。
酸化防止膜80に設ける複数の孔81aの個数、形状(開口サイズ、平面形状等)、配置、占有面積は、予めこれらと強誘電体キャパシタ110の分極反転電荷量との相関関係を取得し、その相関関係と半導体装置1Aの要求特性とに基づき、設定することが望ましい。
図9は第2の実施の形態に係る半導体装置の開口部の第2の構成例について説明する図である。図9には、半導体装置の一例の要部平面レイアウト図を模式的に示している。
図9に示す平面レイアウト図は、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110(ここでは一例として8つ)とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。その他の要素は図示を省略している。
半導体装置1Aの酸化防止膜80には、その開口部81として、例えば、この図9に示すような、平面視で強誘電体キャパシタ110が配置されるキャパシタ領域110aを囲む比較的太幅のリング状の孔81bが設けられてもよい。酸化防止膜80上の緩衝膜90内から、キャパシタ領域110aの外周に設けられた大面積の孔81b及びその内部に設けられる誘電体部82を通じて、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、緩衝膜90内の、強誘電体キャパシタ110に到達する可能性のある水素量が減少され、水素に起因した強誘電体キャパシタ110の劣化が抑えられる。
酸化防止膜80に大面積の孔81bが設けられることで、水素に起因した強誘電体キャパシタ110の劣化が効果的に抑えられる。
但し、上記同様、酸化防止膜80下の配線70,71のレイアウトの制約、配線信頼性の低下に留意する。また、大面積の孔81bの形成時には、後述のようなエッチングの際、そのエッチング残渣が孔81bの縁にフェンス状に生じる恐れがあり、それにより、その上層に強誘電体キャパシタ110が均質に形成されないことが起こり得る点に留意する。
図10は第2の実施の形態に係る半導体装置の開口部の他の構成例について説明する図である。図10(A)~図10(C)にはそれぞれ、半導体装置の一例の要部平面レイアウト図を模式的に示している。
図10(A)~図10(C)に示す平面レイアウト図はそれぞれ、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110(ここでは一例として8つ)とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。その他の要素は図示を省略している。
半導体装置1Aの酸化防止膜80には、その開口部81として、例えば、図10(A)に示すような、平面視で比較的細幅の複数のライン状の孔81cが設けられてもよい。互いに分離された複数のライン状の孔81cが全体として、強誘電体キャパシタ110が配置されるキャパシタ領域110aを囲むように、配置される。このような複数のライン状の孔81c及びその内部に設けられる誘電体部82を通じて、酸化防止膜80上の緩衝膜90内から、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。尚、ここでは、平面視で一直線状のライン状の孔81cを例示したが、孔81cはこのほか、平面視で屈曲部や湾曲部を有するライン状等とされてもよい。複数のライン状の孔81cの個数、各孔81cの形状(幅、長さ、平面形状)、及び配置は、図10(A)に示したものには限定されない。
また、半導体装置1Aの酸化防止膜80には、その開口部81として、例えば、図10(B)に示すような、平面視で比較的細幅の複数のリング状の孔81dが設けられてもよい。互いに分離された内側と外側のリング状の孔81dがそれぞれ、強誘電体キャパシタ110が配置されるキャパシタ領域110aを囲むように、配置される。このようなリング状の孔81d及びその内部に設けられる誘電体部82を通じて、酸化防止膜80上の緩衝膜90内から、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。尚、ここでは、平面視で矩形リング状の孔81dを例示したが、孔81dはこのほか、平面視で円形リング状、楕円形リング状、多角形リング状等とされてもよい。複数のリング状の孔81dの個数、各孔81dの形状(幅、長さ、平面形状)、及び配置は、図10(B)に示したものには限定されない。
また、半導体装置1Aの酸化防止膜80には、その開口部81として、例えば、図10(C)に示すような、平面視で異なる開口サイズの複数の孔81eが設けられてもよい。異なる開口サイズの複数の孔81eが、強誘電体キャパシタ110が配置されるキャパシタ領域110aを囲むように、配置される。例えば、図10(C)に示すように、キャパシタ領域110aに比較的近い領域には、比較的開口サイズの小さい孔81eが配置され、キャパシタ領域110aから比較的遠い領域には、比較的開口サイズの大きい孔81eが配置される。キャパシタ領域110aに比較的近い領域に設けられる孔81eが比較的小さい開口サイズとされることで、前述のようなキャパシタ領域110aの縁のフェンス状エッチング残渣の発生が抑えられる。キャパシタ領域110aから比較的遠い領域に設けられる孔81eが比較的大きい開口サイズとされることで、酸化防止膜80における孔81eの比較的大きな占有面積が確保される。このような複数の孔81e及びその内部に設けられる誘電体部82を通じて、酸化防止膜80上の緩衝膜90内から、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。尚、ここでは、平面視で円形状の孔81eを例示したが、孔81eはこのほか、平面視で楕円形状、矩形状、多角形状等とされてもよい。複数の孔81eの個数、各孔81eの形状(開口サイズ、平面形状)、及び配置は、図10(C)に示したものには限定されない。
半導体装置1Aの酸化防止膜80には、平面視で、強誘電体キャパシタ110の外側に、強誘電体キャパシタ110を囲むように、適切な個数、形状(開口サイズ、平面形状等)、配置、占有面積の各種開口部81を設けることができる。
尚、ここでは一例として、層間絶縁膜60に酸化シリコンを用い、酸化防止膜80に窒化シリコンを用い、緩衝膜90に酸化シリコンを用い、水素バリア膜120に酸化アルミニウムを用い、層間絶縁膜130に酸化シリコンを用いる例を示した。これらの各部に用いる材料の組み合わせは、これらの間で所定の水素透過性の関係が満足されるものであれば、例示の材料の組み合わせに限定されるものではない。
また、半導体装置1Aについて、ここでは一例として、酸化防止膜80の開口部81及び内部の誘電体部82を、平面視で強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側に設ける例を示した。このほか、酸化防止膜80の開口部81及びその内部の誘電体部82は、平面視でキャパシタ領域110aの内側に設けることもできる。開口部81及びその内部の誘電体部82を、このような配置としても、上記同様の効果を得ることが可能である。
[第3の実施の形態]
ここでは、上記第2の実施の形態で述べたような構成を有する半導体装置の形成方法の一例、及びそれによって形成される半導体装置の一例を、第3の実施の形態として説明する。
図11~図21は第3の実施の形態に係る半導体装置の形成方法の一例について説明する図である。以下、半導体装置の形成方法の一例の、各工程について、順に説明する。
まず、図11(A)~図11(C)に示す工程について説明する。図11(A)~図11(C)にはそれぞれ、第1~第3の工程の要部断面図を模式的に示している。
図11(A)に示す工程では、まず、半導体基板10として、例えば、p型シリコン基板が準備される。このような半導体基板10上に、STI技術を用いて、素子分離領域11が形成される。その後、ウェル及びチャネルストップ拡散層(いずれも図示せず)等を形成するためのイオン注入が行われてもよい。次いで、半導体基板10の表面に、熱酸化法を用いて、酸化シリコンが形成され、その酸化シリコン上に、CVD(Chemical Vapor Deposition)法を用いて、ポリシリコンが形成される。そして、形成されたポリシリコン及び酸化シリコンが、フォトリソグラフィ技術及びエッチング技術を用いて、パターニングされる。これにより、半導体基板10上に、酸化シリコンのゲート絶縁膜21、及びポリシリコンのゲート電極22が形成される。
図11(B)に示す工程では、まず、LDD(Lightly Doped Drain)構造を形成するためのn型不純物のイオン注入が行われ、n型の不純物領域(不純物領域23の一部)が形成される。次いで、CVD法を用いて、ゲート電極22及びゲート絶縁膜21を覆うように酸化シリコン等の絶縁体が堆積され、そのエッチバックが行われて、ゲート電極22及びゲート絶縁膜21の側面を覆うサイドウォール24が形成される。次いで、ゲート電極22及びサイドウォール24がマスクとして用いられ、ソース及びドレインを形成するためのn型不純物のイオン注入が行われる。その後、熱処理による活性化が行われ、LDD構造を有するn型の不純物領域23が形成される。次いで、サリサイドプロセスが用いられ、ゲート電極22及び不純物領域23の表層に、コンタクト抵抗を低下させるためのシリサイド層25が形成される。
図11(A)及び図11(B)の工程により、半導体基板10上にトランジスタ20が形成される。
図11(C)に示す工程では、CVD法を用いて、トランジスタ20を覆うように窒化シリコン等の絶縁体が堆積され、カバー膜31が形成される。例えば、厚さ70nm程度のカバー膜31が形成される。次いで、CVD法を用いて、カバー膜31上に酸化シリコン等の絶縁体が堆積され、CMP(Chemical Mechanical Polishing)法を用いて、その表面が平坦化されて、層間絶縁膜30が形成される。次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜30及びカバー膜31を貫通し且つトランジスタ20の不純物領域23に達するコンタクトホールが形成される。ここでは図示を省略するが、トランジスタ20の不純物領域23に達するコンタクトホールと共に、トランジスタ20のゲート電極22に達するコンタクトホールも形成される。次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、CMP法を用いて、層間絶縁膜30上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ40(及びゲート電極22と接続されるプラグ41(図6))が形成される。
続いて、図12に示す工程について説明する。図12には、第4の工程の要部断面図を模式的に示している。
プラグ40等の形成後、図12に示す工程では、CVD法を用いて、層間絶縁膜30及びプラグ40等の上に、窒化シリコン等の絶縁体が堆積され、エッチストップ膜50が形成される。例えば、厚さ40nm程度のエッチストップ膜50が形成される。
次いで、CVD法を用いて、エッチストップ膜50上に、酸化シリコン等の絶縁体が堆積され、層間絶縁膜60が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜60及びエッチストップ膜50の、配線70を形成する領域を貫通し、その配線70と接続されるプラグ40に達する、平面視でライン状の溝が形成される。次いで、形成された溝の側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成された溝の内部に、タングステンが充填される。そして、CMP法を用いて、層間絶縁膜60上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、ビット線として機能する配線70が形成される。
ここでは図示を省略するが、ビット線として機能する配線70と共に、同一層内の他の配線(プラグ41と接続される配線71(図6)等)が形成される。
続いて、図13に示す工程について説明する。図13には、第5の工程の要部断面図を模式的に示している。
配線70等の形成後、図13に示す工程では、CVD法を用いて、層間絶縁膜60及び配線70等の上に、層間絶縁膜60の材料よりも水素透過性の低い材料、例えば、窒化シリコン等の絶縁体が堆積され、酸化防止膜80が形成される。例えば、厚さ100nm程度の酸化防止膜80が形成される。次いで、フォトリソグラフィ技術及びエッチング技術を用いて、酸化防止膜80の、例えば、強誘電体キャパシタ110が配置されるキャパシタ領域110aに対応する領域の外側に、所定の個数、形状、配置の開口部81が形成される。例えば、上記第2の実施の形態(図8~図10)で述べたような例に従い、酸化防止膜80に開口部81が形成される。
ここで、酸化防止膜80の開口部81の直下には、ビット線の配線70やこれと同一層内の他の配線が配置されないことが好ましい。このような配線の上面が開口部81から露出していると、後述する強誘電体キャパシタ110の形成時に行われる酸化処理等で配線が酸化される恐れがあり、それを防ぐためである。そのような酸化処理等が行われない場合には、配線の酸化は抑えられる一方、開口部81が形成される際のエッチングによって配線の上面に凹凸が形成され、配線信頼性の低下が懸念される。そのため、酸化防止膜80の開口部81の直下には、ビット線の配線70やこれと同一層内の他の配線が配置されないことが好ましい。
続いて、図14及び図15に示す工程について説明する。図14には、第6の工程の要部断面図を模式的に示している。図15(A)~(D)にはそれぞれ、酸化防止膜の開口部付近の拡大断面図を模式的に示している。
開口部81を有する酸化防止膜80の形成後、図14に示す工程では、CVD法を用いて、酸化防止膜80上に、その開口部81を覆うように、酸化防止膜80の材料よりも水素透過性の高い材料、例えば、酸化シリコン等の絶縁体が堆積され、緩衝膜90が形成される。例えば、厚さ230nm程度の緩衝膜90が形成される。その際、酸化防止膜80の開口部81は、例えば、図14及び図15(A)に示すように、緩衝膜90の一部91で埋められる。酸化防止膜80の開口部81が、酸化防止膜80の材料よりも水素透過性の高い材料が用いられた緩衝膜90の一部91で埋められることで、開口部81に、酸化防止膜80よりも水素透過性の高い誘電体部82が形成される。
酸化防止膜80の開口部81は、必ずしも緩衝膜90の一部91で完全に埋められていることを要しない。例えば、図15(B)に示すように、部分的に空洞92aが残る状態で、緩衝膜90の一部91で埋められていてもよい。
このほか、酸化防止膜80の開口部81は、図15(C)に示すように、空洞92として残されてもよい。例えば、開口部81の形状、緩衝膜90の堆積条件を調整し、開口部81が緩衝膜90で埋められないようにすることで、空洞92が形成される。酸化防止膜80に残される空洞92により、開口部81に、酸化防止膜80よりも水素透過性の高い誘電体部82が形成される。
また、酸化防止膜80の開口部81は、図15(D)に示すように、酸化防止膜80の材料よりも水素透過性の高い材料を用いた絶縁体93で埋められてもよい。絶縁体93には、例えば、酸化シリコン、多孔質酸化シリコン等の無機材料が用いられてもよいし、樹脂等の有機材料が用いられてもよい。酸化防止膜80の開口部81が絶縁体93で埋められる場合には、開口部81の形成後、緩衝膜90の形成前に、開口部81を絶縁体93で埋める工程が追加される。酸化防止膜80の開口部81が、酸化防止膜80の材料よりも水素透過性の高い材料が用いられた絶縁体93で埋められることで、開口部81に、酸化防止膜80よりも水素透過性の高い誘電体部82が形成される。尚、開口部81は、部分的に空洞(例えば、上記図15(B)に示した空洞92aと同様のもの)が残る状態で、絶縁体93で埋められてもよい。
酸化防止膜80に複数の開口部81が設けられる場合には、図15(A)~図15(D)等に示すような誘電体部82が混在してもよい。
上記のように、酸化防止膜80の開口部81に、酸化防止膜80よりも水素透過性の高い誘電体部82が形成されることで、緩衝膜90内の水素が、開口部81及びその内部の誘電体部82を通じて、下層の層間絶縁膜60に拡散可能な構造が実現される。
CVD法を用いた緩衝膜90の堆積後、その緩衝膜90に対し、CMP法を用いて平坦化が行われると、この上に後述のように形成される強誘電体キャパシタ110の、強誘電体膜112の形成異常が抑えられる。
続いて、図16に示す工程について説明する。図16には、第7の工程の要部断面図を模式的に示している。
緩衝膜90の形成後、図16に示す工程では、フォトリソグラフィ技術及びエッチング技術を用いて、緩衝膜90、酸化防止膜80、層間絶縁膜60及びエッチストップ膜50を貫通し、プラグ40に達するコンタクトホールが形成される。次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、CMP法を用いて、緩衝膜90上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ100が形成される。プラグ100は、プラグ40を介してトランジスタ20の不純物領域23と接続される。
続いて、図17及び図18に示す工程について説明する。図17には、第8の工程の要部断面図を模式的に示している。図18(A)~図18(D)には、強誘電体キャパシタ形成工程の要部断面図を模式的に示している。
プラグ100の形成後、図17に示す工程では、緩衝膜90のプラグ100上の領域に、強誘電体キャパシタ110が形成される。強誘電体キャパシタ110は、下部電極111、強誘電体膜112及び上部電極113を有する。プラグ100上に下部電極111が形成され、下部電極111上に強誘電体膜112が形成され、強誘電体膜112上に上部電極113が形成される。
強誘電体キャパシタ110の形成では、まず、図18(A)に示すように、緩衝膜90上に、例えば、窒化チタン膜111aが形成され、更にその上に、窒化チタンアルミニウム(TiAlN)膜111bが形成される。窒化チタン膜111aは、密着層として機能する。窒化チタンアルミニウム膜111bは、後述する強誘電体膜112の結晶化処理によってプラグ100及びプラグ40の酸化を防止する酸化防止電極として機能する。次いで、形成された窒化チタンアルミニウム膜111b上に、イリジウム膜111cが形成される。窒化チタン膜111a、窒化チタンアルミニウム膜111b及びイリジウム膜111cにより、下部電極111(パターニング前)が形成される。
次いで、図18(B)に示すように、下部電極111上に、強誘電体膜112、例えば、PZTが形成される。その後、形成された強誘電体膜112に対し、急速加熱処理、例えば、酸素(O)を用いた熱処理(酸化処理)が行われる。これにより、強誘電体膜112において、余剰元素の脱離及び酸化が生じ、結晶化された強誘電体膜112(パターニング前)が形成される。
次いで、図18(C)に示すように、強誘電体膜112上に、例えば、酸化イリジウム膜113aが形成され、更にその上に、イリジウム膜113bが形成される。酸化イリジウム膜113a及びイリジウム膜113bにより、上部電極113(パターニング前)が形成される。上部電極113の形成前若しくは形成後又は形成前後には、強誘電体膜112の強誘電性を向上させる目的で、熱処理、例えば、酸素を用いた熱処理(酸化処理)が行われてもよい。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、図18(D)に示すように、形成された上部電極113、強誘電体膜112及び下部電極111のパターニングが行われる。これにより、強誘電体キャパシタ110が形成される。
強誘電体キャパシタ110の形成過程では、酸化処理が行われ得る。酸化防止膜80の開口部81や酸化防止膜80下の配線70等のレイアウトを調整し、酸化処理時に配線70等の上面が酸化防止膜80で覆われているようにしておくと、強誘電体キャパシタ110の形成時に酸化処理が行われても、配線70等の酸化が抑えられる。
続いて、図19に示す工程について説明する。図19には、第9の工程の要部断面図を模式的に示している。
強誘電体キャパシタ110の形成後、図19に示す工程では、強誘電体キャパシタ110の上面及び側面を覆うように、緩衝膜90の材料よりも水素透過性の低い材料、例えば、酸化アルミニウム等の絶縁体が堆積され、水素バリア膜120が形成される。例えば、厚さ50nm程度の水素バリア膜120が形成される。水素バリア膜120として、酸化アルミニウムに代えて、酸化チタンが用いられてもよい。
次いで、TEOS、酸素及びヘリウム(He)を含む混合ガスを用いたプラズマCVD法を用いて、水素バリア膜120上に、酸化シリコンを主体とする層間絶縁膜131(層間絶縁膜130)が形成される。例えば、厚さ1400nm程度の層間絶縁膜131が形成される。層間絶縁膜131の形成は、強誘電体キャパシタ110の特性劣化を抑えるため、層間絶縁膜131内の水素及び水分を排除し得る条件で行われることが好ましい。具体的には、形成温度を高くする、ガス圧を高くする、酸素流量を増やす等の施策によって実現可能である。層間絶縁膜131の形成後は、CMP法を用いて、層間絶縁膜131の表面の平坦化が行われる。その後、亜酸化窒素(NO)及び窒素(N)等を用いて発生させたプラズマ雰囲気中で、層間絶縁膜131に対し、熱処理が行われる。この熱処理により、層間絶縁膜131内の水分が除去されると共に、層間絶縁膜131の膜質が変化し、層間絶縁膜131内への水素の侵入が抑制される。
続いて、図20に示す工程について説明する。図20には、第10の工程の要部断面図を模式的に示している。
層間絶縁膜131の形成後、図20に示す工程では、シラン(SiH)、亜酸化窒素及び窒素を含む混合ガスを用いたプラズマCVD法を用いて、層間絶縁膜131上に、酸化シリコンを主体とする層間絶縁膜132(層間絶縁膜130)が形成される。例えば、厚さ250nm程度の層間絶縁膜132が形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜132、層間絶縁膜131及び水素バリア膜120を貫通し、強誘電体キャパシタ110の上部電極113に達するコンタクトホールが形成される。次いで、形成されたコンタクトホールの側面及び底面に、密着層として機能するチタン膜及び窒化チタン膜が順次形成され、これらが形成されたコンタクトホールの内部に、タングステンが充填される。そして、CMP法を用いて、層間絶縁膜132上に堆積された余剰のチタン膜、窒化チタン膜及びタングステンが除去されることで、プラグ140が形成される。
ここでは図示を省略するが、プラグ140と共に、他のプラグ(プラグ41に繋がる配線71と接続されるプラグ141(図6)等)が形成される。
続いて、図21に示す工程について説明する。図21には、第11の工程の要部断面図を模式的に示している。
プラグ140等の形成後、図21に示す工程では、層間絶縁膜132上に、プラグ140等と接続される配線150等が形成される。例えば、層間絶縁膜132上に、チタン膜及び窒化チタン膜を含むバリア膜150a、アルミニウム銅合金膜150b、及びチタン膜及び窒化チタン膜を含むバリア膜150cが順次形成される。そして、フォトリソグラフィ技術及びエッチング技術を用いて、これらのパターニングが行われる。これにより、配線150が形成される。
ここでは図示を省略するが、配線150と共に、他の配線(プラグ41、配線71及びプラグ141と接続される配線151(図6)等)が形成される。
例えば、以上の図11~図21に示したような工程により、半導体装置1Bが形成される。
図22~図24は第3の実施の形態に係る半導体装置の一例について説明する図である。図22には、半導体装置の一例の平面レイアウト図を模式的に示している。図23には、図22のXXIII-XXIII断面図を模式的に示している。図24には、図22のXXIV-XXIV断面図を模式的に示している。
例えば、上記のような形成方法を用いて、図22~図24に示すような半導体装置1Bが形成される。図22に示す平面レイアウト図は、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。図23及び図24には、上記図21に示した配線150,151の形成後に更に、それらを覆う層間絶縁膜160が形成され、その上にプラグ171及び配線180,181が形成された場合の例を示している。
半導体装置1Bでは、強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側に、酸化防止膜80の開口部81が配置される。半導体装置1Bの外周部には、強誘電体キャパシタ110を制御するセンスアンプ200、ロウデコーダ210及び制御回路220、並びに周辺回路230,240,250が配置される。センスアンプ200は、ビット線260によって強誘電体キャパシタ110と接続される。ロウデコーダ210は、ワード線270によって強誘電体キャパシタ110と接続される。
ここで、図22に示すような、センスアンプ200と強誘電体キャパシタ110とを接続するビット線260は、図23に示すような、酸化防止膜80の下層に設けられる配線70、又は同一層内で配線70から延びる配線に相当する。前述のように、酸化防止膜80の開口部81は、酸化防止膜80の下層に設けられる配線70又はそれから延びる配線、即ちビット線260の酸化や凹凸形成を抑えるため、ビット線260の直上を避けて配置される。そのような位置に配置される開口部81内に、誘電体部82が設けられる。配線70と同一層内に設けられる、ビット線以外の他の配線(配線71(図24)等)についても同様である。
また、図22に示すような、ロウデコーダ210と強誘電体キャパシタ110とを接続するワード線270は、図24に示すような、配線151にプラグ171を介して接続される配線181に相当する。配線181は、プラグ171を介して配線151と接続され、更に、プラグ141、配線71及びプラグ41を介してトランジスタ20のゲート電極22と接続される。酸化防止膜80の開口部81は、配線71とプラグ41との接続位置を避けて配置される。そのような位置に配置される開口部81内に、誘電体部82が設けられる。
図25及び図26は第3の実施の形態に係る半導体装置の別の例について説明する図である。図25には、半導体装置の一例の平面レイアウト図を模式的に示している。図26には、図25のXXVI-XXVI断面図を模式的に示している。
図25及び図26に示す半導体装置1Cは、強誘電体キャパシタ110が配置されるキャパシタ領域110aの外周に、いわゆるガードリング300が設けられている点で、上記半導体装置1Bと相違する。
図25に示す平面レイアウト図は、ガードリング300と、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。図26には、上記図21に示した配線150,151の形成後に更に、それらを覆う層間絶縁膜160が形成され、その上にプラグ171及び配線180,181が形成された場合の例を示している。
図25に示すような半導体装置1Cのガードリング300は、例えば、図26に示すように、導体部40C、導体部100C、強誘電体キャパシタ110C、導体部140C及び導体部150Cを有する。
導体部40Cは、半導体基板10上に設けられ、例えば、平面視で強誘電体キャパシタ110が配置されるキャパシタ領域110aに対応する領域を囲むリング状の導体部である。導体部100Cは、導体部40C上に設けられ、例えば、平面視でキャパシタ領域110aに対応する領域を囲むリング状の導体部である。強誘電体キャパシタ110Cは、導体部100C上に設けられ、例えば、平面視でキャパシタ領域110aを囲むリング状の強誘電体キャパシタである。導体部140Cは、強誘電体キャパシタ110C上に設けられ、例えば、平面視でキャパシタ領域110aに対応する領域を囲むリング状の導体部である。導体部150Cは、導体部140C上に設けられ、例えば、平面視でキャパシタ領域110aに対応する領域を囲むリング状の導体部である。例えば、このような構造により、ガードリング300が形成されている。
ガードリング300における強誘電体キャパシタ110Cは、強誘電体キャパシタ110を側方から囲むように設けられ、半導体装置1Cのメモリ機能には寄与しないダミーの強誘電体キャパシタである。強誘電体キャパシタ110Cに接続され、キャパシタ領域110aに対応する領域を囲む平面リング状の導体部40C、導体部100C、導体部140C及び導体部150Cは、半導体装置1Cの電気回路として機能しないダミーの導体部とすることができる。
図25及び図26に示すような、ガードリング300を備える半導体装置1Cは、例えば、上記のような形成方法の例に従って形成される。その際、ガードリング300の導体部40Cは、トランジスタ20と接続される上記プラグ40と共に形成される。ガードリング300の導体部100Cは、上記プラグ40と接続される上記プラグ100と共に形成される。ガードリング300の強誘電体キャパシタ110Cは、上記プラグ100と接続される上記強誘電体キャパシタ110と共に形成される。ガードリング300の導体部140Cは、上記強誘電体キャパシタ110と接続される上記プラグ140と共に形成される。ガードリング300の導体部150Cは、上記プラグ140と接続される上記配線150と共に形成される。
半導体装置1Cでは、図25及び図26に示すように、酸化防止膜80の、平面視で上記のようなガードリング300の外側に、開口部81が配置され、その内部に誘電体部82が設けられる。半導体装置1Cでは、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82により、酸化防止膜80上の緩衝膜90内から、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。半導体装置1Cでは更に、平面視で開口部81よりも内側に、強誘電体キャパシタ110が配置されるキャパシタ領域110aを囲むように設けられたガードリング300により、キャパシタ領域110aへの水素の拡散が抑えられる。酸化防止膜80に設けられる開口部81及びその内部に設けられる誘電体部82と、ガードリング300との相乗効果により、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が、いっそう効果的に抑えられる。
尚、ここではガードリング300として、導体部40C、導体部100C、強誘電体キャパシタ110C、導体部140C及び導体部150Cを有するものを例示したが、ガードリング300の構造は、このようなものに限定されない。例えば、ガードリング300は、導体部40C、導体部100C、導体部140C及び導体部150Cの少なくとも1つと、強誘電体キャパシタ110Cとを組み合わせた構造としてもよい。例えば、上記の要素のうち、導体部40Cを含まず、導体部100C、強誘電体キャパシタ110C、導体部140C及び導体部150Cのみを含む構造のガードリング300を設けてもよい。各種組み合わせの構造を有するガードリング300を設けても、上記同様の効果を得ることが可能である。
また、ガードリング300の導体部40C、導体部100C、強誘電体キャパシタ110C、導体部140C及び導体部150Cはそれぞれ、必ずしも平面視でキャパシタ領域110a又はそれに対応する領域を一続きで囲むリング状とされることを要しない。例えば、導体部40C、導体部100C、強誘電体キャパシタ110C、導体部140C及び導体部150Cはそれぞれ、平面視でキャパシタ領域110a又はそれに対応する領域を断続的に囲む不連続形状とされてもよい。例えば、導体部40C、導体部100C、強誘電体キャパシタ110C、導体部140C又は導体部150Cは、ガードリング300とは分離される他のプラグや配線等の導体部のレイアウトに基づき、不連続形状とされてもよい。平面視で不連続形状の要素を含むガードリング300を設けても、上記同様の効果を得ることが可能である。
図27は第3の実施の形態に係る半導体装置の更に別の例について説明する図である。図27(A)及び図27(B)にはそれぞれ、半導体装置の一例の平面レイアウト図を模式的に示している。
図27(A)及び図27(B)に示す平面レイアウト図はそれぞれ、ガードリング300と、開口部81が設けられた酸化防止膜80と、その上方に設けられた強誘電体キャパシタ110とを、強誘電体キャパシタ110側から見た平面レイアウト図の一例である。
例えば、図27(A)に示す半導体装置1Dのように、酸化防止膜80の開口部81は、強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側であって、ガードリング300の内側に、設けられてもよい。このような半導体装置1Dによっても、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82と、ガードリング300との相乗効果が得られる。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が効果的に抑えられる。
また、図27(B)に示す半導体装置1Eのように、酸化防止膜80の開口部81は、強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側であって、ガードリング300の内側と外側の双方に、設けられてもよい。このような半導体装置1Eによっても、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82と、ガードリング300との相乗効果が得られる。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が効果的に抑えられる。
尚、半導体装置1B,1C,1D,1Eについて、ここでは一例として、酸化防止膜80の開口部81及びその内部の誘電体部82を、平面視で強誘電体キャパシタ110が配置されるキャパシタ領域110aの外側に設ける例を示した。このほか、酸化防止膜80の開口部81及びその内部の誘電体部82は、平面視でキャパシタ領域110aの内側に設けることもできる。開口部81及びその内部の誘電体部82を、このような配置としても、上記同様の効果を得ることが可能である。
また、半導体装置1B,1C,1D,1Eについて、開口部81及びその内部の誘電体部82は、キャパシタ領域110aの外周部に配置されるセンスアンプ200、ロウデコーダ210、制御回路220又は周辺回路230,240,250の領域に設けることもできる。開口部81及びその内部の誘電体部82を、このような配置としても、上記同様の効果を得ることが可能である。
[第4の実施の形態]
図28は第4の実施の形態に係る半導体装置の一例について説明する図である。図28には、半導体装置の一例の要部断面図を模式的に示している。
図28に示す半導体装置1Fは、上記同様、酸化防止膜80に開口部81が設けられ、その内部に酸化防止膜80よりも水素透過性の高い誘電体部82が設けられた構成を有する。図28に示す半導体装置1Fは更に、酸化防止膜80よりも下層に配置されるエッチストップ膜50に開口部51が設けられ、その内部にエッチストップ膜50よりも水素透過性の高い誘電体部52が設けられた構成を有する。半導体装置1Fは、このような点で、上記第2の実施の形態で述べた半導体装置1Bと相違する。
エッチストップ膜50の開口部51は、例えば、強誘電体キャパシタ110が配置されるキャパシタ領域110aに対応する領域の外側に設けられる。エッチストップ膜50の開口部51は、例えば、その内部が上層の層間絶縁膜60の一部とされる。尚、開口部51は、空洞として残されてもよく、また、エッチストップ膜50よりも水素透過性の高い絶縁体であって層間絶縁膜60とも異なる絶縁体で埋められてもよい。
半導体装置1Fでは、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82により、酸化防止膜80上の緩衝膜90内から、酸化防止膜80下の層間絶縁膜60へと水素が拡散される。これにより、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。
半導体装置1Fでは更に、層間絶縁膜60内の水素が、エッチストップ膜50の開口部51及びその内部に設けられる誘電体部52により、エッチストップ膜50下の層間絶縁膜30へと拡散される。これにより、層間絶縁膜60内の水素量が過剰になるのを抑え、開口部81及び誘電体部82を通じた緩衝膜90から層間絶縁膜60への水素の拡散が滞るのを抑えることが可能になる。
尚、半導体装置1Fについて、ここでは一例として、酸化防止膜80の開口部81及びその内部の誘電体部82、エッチストップ膜50の開口部51及びその内部の誘電体部52を、平面視でキャパシタ領域110aの外側に設ける例を示した。このほか、開口部81及びその内部の誘電体部82、開口部51及びその内部の誘電体部52の、いずれか一方又は双方を、平面視でキャパシタ領域110aの内側に設けることもできる。開口部81及びその内部の誘電体部82、開口部51及びその内部の誘電体部52を、このような配置としても、上記同様の効果を得ることが可能である。
また、半導体装置1Fについて、開口部81及びその内部の誘電体部82、開口部51及びその内部の誘電体部52の、いずれか一方又は双方を、キャパシタ領域110aの外周部に配置されるセンスアンプ、ロウデコーダ、制御回路又は周辺回路の領域に設けることもできる。開口部81及びその内部の誘電体部82、開口部51及びその内部の誘電体部52を、このような配置としても、上記同様の効果を得ることが可能である。
[第5の実施の形態]
上記第1~第4の実施の形態で述べた半導体装置1,1A,1B,1C,1D,1E,1F等は、回路基板や他の半導体装置等、各種電子部品に搭載することができる。
図29は第5の実施の形態に係る電子装置の一例について説明する図である。図29には、電子装置の一例の要部断面図を模式的に示している。
図29に示す電子装置400は、例えば、上記第3の実施の形態で述べたような半導体装置1B(図22~図24)が、回路基板410上に搭載された構成を有する。
半導体装置1Bは、例えば、上記図22~図24に示したような構成を備える半導体チップ又は半導体パッケージの形態とされ、回路基板410と対向する面に、内部回路(センスアンプ200、ロウデコーダ210、制御回路220、周辺回路230,240,250等)と接続された端子191が設けられる。回路基板410には、半導体装置1Bの端子191と対応する位置に、端子411が設けられる。回路基板410には、その表層部や内部に、端子411と接続される導体部(配線、スルーホール等)が設けられる。このような構成を有する半導体装置1Bと回路基板410とが対向され、互いの端子191と端子411とが半田等の接合材420を用いて接合され、電子装置400が形成される。
半導体装置1Bでは、前述のように、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82により、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。これにより、性能及び信頼性に優れた半導体装置1Bが実現される。このような半導体装置1Bが回路基板410に搭載され、性能及び信頼性に優れた電子装置400が実現される。
ここでは、半導体装置1Bを回路基板410上に搭載した例を示したが、他の半導体装置1,1A,1C,1D,1E,1F等も同様に、回路基板410上に搭載することができる。また、ここでは、回路基板410を例にしたが、半導体装置1,1A,1B,1C,1D,1E,1F等は、回路基板410のほか、他の半導体装置(半導体チップや半導体パッケージ)等、各種電子部品上に搭載することもできる。
[第6の実施の形態]
上記第1~第4の実施の形態で述べた半導体装置1,1A,1B,1C,1D,1E,1F等、及び上記第5の実施の形態で述べた電子装置400等は、各種電子機器(電子装置とも言う)に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図30は第6の実施の形態に係る電子機器の一例について説明する図である。図30には、電子機器を模式的に示している。
図30に示すように、例えば、上記第5の実施の形態で述べたような電子装置400(図29)が、各種電子機器500の筐体500aの内部に搭載(内蔵)される。尚、電子装置400は、電子機器500が備えるラックやスロットに収容されてもよい。
半導体装置1Bでは、前述のように、酸化防止膜80の開口部81及びその内部に設けられる誘電体部82により、強誘電体キャパシタ110への水素の到達、それによる強誘電体キャパシタ110の劣化が抑えられる。このような半導体装置1Bが回路基板410上に搭載され、性能及び信頼性に優れた電子装置400が実現される。このような電子装置400が搭載され、性能及び信頼性に優れた電子機器500が実現される。
ここでは、電子装置400を搭載した電子機器500を例示したが、半導体装置1,1A,1B,1C,1D,1E,1F等、及びこれらを回路基板410のほか各種電子部品上に搭載した電子装置等も同様に、各種電子機器に搭載することができる。
1,1A,1B,1C,1D,1E,1F,1000,1000A 半導体装置
2,5,1002 絶縁膜
2a,51,81 開口部
2b,52,82 誘電体部
2c,92,92a 空洞
2d,93 絶縁体
3,6,7,30,60,130,131,132,160 層間絶縁膜
3a,91 一部
4,110,110C 強誘電体キャパシタ
4a,111 下部電極
4b,112 強誘電体膜
4c,113 上部電極
10 半導体基板
11 素子分離領域
20 トランジスタ
21 ゲート絶縁膜
22 ゲート電極
23 不純物領域
24 サイドウォール
25 シリサイド層
31 カバー膜
40,41,100,140,141,171 プラグ
40C,100C,140C,150C 導体部
50 エッチストップ膜
70,71,150,151,180,181 配線
80,80A 酸化防止膜
81a,81b,81c,81d,81e 孔
90 緩衝膜
110a キャパシタ領域
111a 窒化チタン膜
111b 窒化チタンアルミニウム膜
111c イリジウム膜
113a 酸化イリジウム膜
113b イリジウム膜
120 水素バリア膜
150a,150c バリア膜
150b アルミニウム銅合金膜
191,411 端子
200 センスアンプ
210 ロウデコーダ
220 制御回路
230,240,250 周辺回路
260 ビット線
270 ワード線
300 ガードリング
400 電子装置
410 回路基板
420 接合材
500 電子機器
500a 筐体

Claims (7)

  1. 第1絶縁膜と、
    前記第1絶縁膜に設けられ、前記第1絶縁膜を貫通する第1開口部と、
    前記第1開口部内に設けられ、前記第1絶縁膜よりも高い水素透過性を有する第1誘電体部と、
    前記第1絶縁膜の上面に、前記第1開口部を覆うように設けられ、前記第1絶縁膜よりも高い水素透過性を有する第2絶縁膜と、
    前記第2絶縁膜の上面の第1領域に設けられた強誘電体キャパシタと、
    前記第2絶縁膜の上面の前記第1領域とは異なる第2領域及び前記強誘電体キャパシタの上面及び側面に設けられ、前記第2絶縁膜よりも低い水素透過性を有する第3絶縁膜と
    を含むことを特徴とする半導体装置。
  2. 前記第1開口部は、平面視で前記強誘電体キャパシタの外側に位置することを特徴とする請求項1に記載の半導体装置。
  3. 前記第1誘電体部は、前記第2絶縁膜の一部であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 平面視で前記強誘電体キャパシタを囲むように設けられたダミー強誘電体キャパシタを有する構造部を更に含むことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
  5. 前記第1絶縁膜の、前記第1開口部とは異なる位置に設けられ、前記第1絶縁膜を貫通する第2開口部と、
    前記第2開口部内に設けられ、前記第1絶縁膜よりも高い水素透過性を有する第2誘電体部と
    を更に含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
  6. 第1絶縁膜を形成する工程と、
    前記第1絶縁膜に、前記第1絶縁膜を貫通する第1開口部を形成する工程と、
    前記第1絶縁膜の上面に、前記第1開口部が覆われるように、前記第1絶縁膜よりも高い水素透過性を有する第2絶縁膜を形成する工程と、
    前記第1開口部内に、前記第1絶縁膜よりも高い水素透過性を有する第1誘電体部を形成する工程と、
    前記第2絶縁膜の上面の第1領域に、強誘電体キャパシタを形成する工程と、
    前記第2絶縁膜の上面の前記第1領域とは異なる第2領域及び前記強誘電体キャパシタの上面及び側面に、前記第2絶縁膜よりも低い水素透過性を有する第3絶縁膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 第1絶縁膜と、
    前記第1絶縁膜に設けられ、前記第1絶縁膜を貫通する第1開口部と、
    前記第1開口部内に設けられ、前記第1絶縁膜よりも高い水素透過性を有する第1誘電体部と、
    前記第1絶縁膜の上面に、前記第1開口部を覆うように設けられ、前記第1絶縁膜よりも高い水素透過性を有する第2絶縁膜と、
    前記第2絶縁膜の上面の第1領域に設けられた強誘電体キャパシタと、
    前記第2絶縁膜の上面の前記第1領域とは異なる第2領域及び前記強誘電体キャパシタの上面及び側面に設けられ、前記第2絶縁膜よりも低い水素透過性を有する第3絶縁膜と
    を含む半導体装置と、
    前記半導体装置と電気的に接続された電子部品と
    を備えることを特徴とする電子装置。
JP2018227752A 2018-12-05 2018-12-05 半導体装置、半導体装置の製造方法及び電子装置 Active JP7239808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018227752A JP7239808B2 (ja) 2018-12-05 2018-12-05 半導体装置、半導体装置の製造方法及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018227752A JP7239808B2 (ja) 2018-12-05 2018-12-05 半導体装置、半導体装置の製造方法及び電子装置

Publications (2)

Publication Number Publication Date
JP2020092153A JP2020092153A (ja) 2020-06-11
JP7239808B2 true JP7239808B2 (ja) 2023-03-15

Family

ID=71013103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018227752A Active JP7239808B2 (ja) 2018-12-05 2018-12-05 半導体装置、半導体装置の製造方法及び電子装置

Country Status (1)

Country Link
JP (1) JP7239808B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190577A (ja) 2000-12-20 2002-07-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2016072502A (ja) 2014-09-30 2016-05-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3766181B2 (ja) * 1996-06-10 2006-04-12 株式会社東芝 半導体記憶装置とそれを搭載したシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190577A (ja) 2000-12-20 2002-07-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2016072502A (ja) 2014-09-30 2016-05-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020092153A (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
US9305996B2 (en) Semiconductor device
US7491996B2 (en) Capacitive element, semiconductor device, and method of manufacturing the capacitive element
US7781812B2 (en) Semiconductor device for non-volatile memory and method of manufacturing the same
JP2006049795A (ja) 半導体装置及びその製造方法
JP5251129B2 (ja) 半導体装置及びその製造方法
JP4756915B2 (ja) 強誘電体メモリ装置及びその製造方法
JP2007096178A (ja) 半導体装置およびその製造方法
US11164936B2 (en) Semiconductor device fabrication method and semiconductor device
US8324671B2 (en) Semiconductor device and method of manufacturing the same
US6770492B2 (en) Ferroelectric memory device
JP5381688B2 (ja) 半導体装置及びその製造方法
US20070097726A1 (en) Semiconductor device and manufacturing method of the same
JP7239808B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2004158714A (ja) 半導体製造装置及び半導体装置の製造方法
JPWO2004095578A1 (ja) 半導体装置及びその製造方法
JP4812949B2 (ja) キャパシタの製造方法
JP2009094363A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP6578758B2 (ja) 半導体装置及び半導体装置の製造方法
KR100867363B1 (ko) 반도체 장치 및 그 제조 방법
JP2004153293A (ja) 容量素子、半導体記憶装置及びその製造方法
JP2008294273A (ja) 半導体記憶装置及びその製造方法
KR100698866B1 (ko) 반도체 장치의 제조 방법
JP2004281935A (ja) 半導体装置及びその製造方法
JP2004153292A (ja) 容量素子、半導体記憶装置及びその製造方法
JP2007207970A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200708

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R150 Certificate of patent or registration of utility model

Ref document number: 7239808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150