JP2016072502A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016072502A
JP2016072502A JP2014201912A JP2014201912A JP2016072502A JP 2016072502 A JP2016072502 A JP 2016072502A JP 2014201912 A JP2014201912 A JP 2014201912A JP 2014201912 A JP2014201912 A JP 2014201912A JP 2016072502 A JP2016072502 A JP 2016072502A
Authority
JP
Japan
Prior art keywords
pseudo
film
wiring
semiconductor device
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014201912A
Other languages
English (en)
Inventor
佐次田　直也
Naoya Sajita
直也 佐次田
達也 杉町
Tatsuya Sugimachi
達也 杉町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2014201912A priority Critical patent/JP2016072502A/ja
Priority to US14/830,925 priority patent/US20160093627A1/en
Priority to DE102015216011.4A priority patent/DE102015216011A1/de
Publication of JP2016072502A publication Critical patent/JP2016072502A/ja
Priority to US15/836,298 priority patent/US20180102373A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】強誘電体キャパシタを微細化しても十分な分極電荷量を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２１１と、半導体基板２１１上の強誘電体キャパシタ２０１と、半導体基板２１１上の強誘電体キャパシタ２０１の周囲のガードリング１１０１と、が含まれる。強誘電体キャパシタ２０１は、下部電極２４６、容量絶縁膜２４７及び上部電極２４８を有し、ガードリング１１０１は、疑似下部電極１４６、疑似容量絶縁膜１４７及び疑似上部電極１４８を有し、平面視で強誘電体キャパシタ２０１を側方から包囲する。
【選択図】図３Ａ

Description

本発明は、半導体装置及びその製造方法に関する。
不揮発性メモリには、フラッシュメモリ、ＥＥＰＲＯＭ（electrically erasable programmable read-only memory）、強誘電体メモリ等がある。フラッシュメモリ及びＥＥＰＲＯＭでは、フローティングゲートへの電荷の蓄積によりデータが記憶される。強誘電体メモリでは、強誘電体膜の分極反転を利用してデータが記憶される。これらを比較すると、強誘電体メモリは、ガンマ線、電子線及び中性子線等の放射線に対する耐性がフラッシュメモリ及びＥＥＰＲＯＭより高いという利点を有する。
しかしながら、従来の強誘電体メモリには、強誘電体キャパシタを微細化すると、所望の分極電荷量を確保しにくいという問題点がある。
特開２００４−９５８７７号公報
本発明の目的は、強誘電体キャパシタを微細化しても十分な分極電荷量を得ることができる半導体装置及びその製造方法を提供することにある。
半導体装置の一態様には、半導体基板と、前記半導体基板上の強誘電体キャパシタと、前記半導体基板上の前記強誘電体キャパシタの周囲の第１のガードリングと、が含まれる。前記強誘電体キャパシタは、下部電極、容量絶縁膜及び上部電極を有し、前記第１のガードリングは、第１の疑似下部電極、第１の疑似容量絶縁膜及び第１の疑似上部電極を有し、平面視で前記強誘電体キャパシタを側方から包囲する。
半導体装置の製造方法の一態様では、半導体基板上に第１の導電膜、強誘電体膜及び第２の導電膜を形成し、前記第１の導電膜、前記強誘電体膜及び前記第２の導電膜をエッチングすることにより、強誘電体キャパシタ及び第１のガードリングを形成する。前記第１のガードリングは、前記強誘電体キャパシタの周囲を平面視で側方から包囲する。
上記の半導体装置等によれば、適切なガードリングが設けられるため、強誘電体キャパシタを微細化しても十分な分極電荷量を得ることができる。
第１の実施形態に係る半導体装置のレイアウトを示す模式図である。 第１の実施形態に係る半導体装置の構成を示す回路図である。 第１の実施形態に係る半導体装置の構成を示す断面図である。 図３Ａに示す領域近傍におけるワード線、ビット線及びプレート線の立体的な位置関係を示す模式図である。 電界効果トランジスタ、強誘電体キャパシタ及び疑似強誘電体キャパシタの構成を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図５Ｇに引き続き、半導体装置の製造方法を示す断面図である。 導電積層体の構成を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 第５の実施形態に係る半導体装置の構成を示す断面図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。 第７の実施形態に係る半導体装置の構成を示す断面図である。 第８の実施形態に係る半導体装置の構成を示す断面図である。 第９の実施形態に係る半導体装置の構成を示す断面図である。 第１０の実施形態に係る半導体装置の構成を示す断面図である。 第１１の実施形態に係る半導体装置の構成を示す断面図である。 第１２の実施形態に係る半導体装置の構成を示す断面図である。 第１３の実施形態に係る半導体装置の構成を示す断面図である。 第１４の実施形態に係る半導体装置の構成を示す断面図である。 第１５の実施形態に係る半導体装置の構成を示す断面図である。 第１６の実施形態に係る半導体装置の構成を示す断面図である。 第１７の実施形態に係る半導体装置の構成を示す断面図である。 第１８の実施形態に係る半導体装置の構成を示す断面図である。 第１９の実施形態に係る半導体装置の構成を示す断面図である。 第２０の実施形態に係る半導体装置の構成を示す断面図である。 第２１の実施形態に係る半導体装置の構成を示す断面図である。 第２２の実施形態に係る半導体装置の構成を示す断面図である。 第２３の実施形態に係る半導体装置の構成を示す断面図である。 第２４の実施形態に係る半導体装置の構成を示す断面図である。 第２５の実施形態に係る半導体装置の構成を示す断面図である。 第２６の実施形態に係る半導体装置の構成を示す断面図である。 第２７の実施形態に係る半導体装置の構成を示す断面図である。 第２８の実施形態に係る半導体装置の構成を示す断面図である。 第２９の実施形態に係る半導体装置の構成を示す断面図である。 第３０の実施形態に係る半導体装置の構成を示す断面図である。 第３１の実施形態に係る半導体装置の構成を示す断面図である。 第３２の実施形態に係る半導体装置のレイアウトを示す図である。 図３７中の一部を拡大して示す図である。 図３８中のＩ−Ｉ線に沿った断面図である。 図３８中のＩＩ−ＩＩ線に沿った断面図である。 図３８中のＩＩＩ−ＩＩＩ線に沿った断面図である。 第３２の実施形態の変形例を示す断面図である。 第３３の実施形態に係る半導体装置のレイアウトを示す図である。 図４３中のＩ−Ｉ線に沿った断面図である。 半導体装置３００１の製造過程を示す図である。 第３３の実施形態の変形例を示す断面図である。 第３４の実施形態に係る半導体装置のレイアウトを示す図である。 図４７中のＩ−Ｉ線に沿った断面図である。 試料の構造（構造Ａ及び構造Ｂ）を示す断面図である。 試料の構造（構造Ｃ、構造Ｄ及び構造Ｂ）を示す断面図である。 分極電荷量の測定結果を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は強誘電体メモリの一例である。図１は、第１の実施形態に係る半導体装置のレイアウトを示す模式図であり、図２は、第１の実施形態に係る半導体装置の構成を示す回路図であり、図３Ａは、第１の実施形態に係る半導体装置の構成を示す断面図である。図３Ａは、図１中のＩ−Ｉ線に沿った断面を示す。図３Ｂは、図３Ａに示す領域近傍におけるワード線、ビット線及びプレート線の立体的な位置関係を示す模式図である。
第１の実施形態に係る半導体装置１００１には、図１に示すように、複数の強誘電体キャパシタ２０１及びこれら強誘電体キャパシタ２０１を取り囲むガードリング１１０１が含まれている。半導体装置１００１には、図２に示すように、複数のスイッチング素子２０２、複数のワード線２０３、複数のビット線２０４及び複数のプレート線２０５も含まれている。ワード線２０３は、それぞれ複数のスイッチング素子２０２のうちのいずれか２以上のオン／オフを切り替える。ビット線２０４は、それぞれ複数のスイッチング素子２０２のうちのいずれか２以上に接続されている。プレート線２０５は、ワード線２０３によりオン／オフが切り替えられる２以上のスイッチング素子２０２の各々に接続された２以上の強誘電体キャパシタ２０１に接続されている。
図３Ａに示すように、半導体装置１００１には、ｎ型又はｐ型のシリコン基板等の半導体基板２１１が含まれている。半導体基板２１１の表面にトランジスタの活性領域を画定する素子分離領域２１２が形成されている。活性領域にＰウェル２１３が形成されており、Ｐウェル２１３を用いたスイッチング素子２０２が形成されている。スイッチング素子２０２は、例えば電界効果トランジスタである。この電界効果トランジスタには、例えば、図４（ａ）に示すように、ゲート絶縁膜４０１、ゲート電極４０２、不純物注入領域４０３、絶縁性のサイドウォール４０４、不純物注入領域４０５及びシリサイド層４０６が含まれている。ゲート電極４０２はワード線２０３の一部として機能する（図３Ｂ）。
スイッチング素子２０２を覆うカバー膜２２１が半導体基板２１１上に形成され、カバー膜２２１上に層間絶縁膜２２２が形成されている。層間絶縁膜２２２及びカバー膜２２１にシリサイド層４０６を露出するコンタクトホール２２３が形成されており、コンタクトホール２２３内に導電プラグ２２４が形成されている。層間絶縁膜２２２及び導電プラグ２２４上にエッチングストッパ膜２２５が形成され、エッチングストッパ膜２２５上に層間絶縁膜２２６が形成されている。層間絶縁膜２２６及びエッチングストッパ膜２２５に開口部２２７が形成され、開口部２２７内に配線２２８が形成されている。配線２２８は一部の導電プラグ２２４に接続されており、ビット線２０４の一部として機能する（図３Ｂ）。層間絶縁膜２２６及び配線２２８上に酸化防止膜２２９が形成され、酸化防止膜２２９上に緩衝膜２３０が形成されている。緩衝膜２３０、酸化防止膜２２９、層間絶縁膜２２６及びエッチングストッパ膜２２５に一部の導電プラグ２２４を露出するコンタクトホール２３１が形成され、コンタクトホール２３１内に導電プラグ２３２が形成されている。
緩衝膜２３０及び導電プラグ２３２上に窒化チタン膜２４１及び窒化アルミニウムチタン膜２４２が形成されている。そして、窒化アルミニウムチタン膜２４２上に、強誘電体キャパシタ２０１、及びガードリング１１０１に含まれる平面形状が環状の疑似強誘電体キャパシタ１０１が形成されている。疑似強誘電体キャパシタ１０１はガードリング１１０１に含まれ、複数の強誘電体キャパシタ２０１を側方から包囲する。強誘電体キャパシタ２０１に、下部電極２４６、容量絶縁膜２４７及び上部電極２４８が含まれ、疑似強誘電体キャパシタ１０１に、疑似下部電極１４６、疑似容量絶縁膜１４７及び疑似上部電極１４８が含まれる。窒化チタン膜２４１及び窒化アルミニウムチタン膜２４２は、下部電極２４６、容量絶縁膜２４７及び上部電極２４８、並びに疑似下部電極１４６、疑似容量絶縁膜１４７及び疑似上部電極１４８と同様にパターニングされている。１個の導電プラグ２３２に１個の強誘電体キャパシタ２０１の下部電極２４６が電気的に接続されている。
下部電極２４６には、図４（ｂ）に示すように、イリジウム膜４３１、酸化イリジウム膜４３２及び白金膜４３３が含まれている。容量絶縁膜２４７には、強誘電体膜４３４及び強誘電体膜４３５が含まれている。強誘電体膜４３４と強誘電体膜４３５との間では、例えば組成が相違している。上部電極２４８には、酸化イリジウム膜４３６、酸化イリジウム膜４３７及びイリジウム膜４３８が含まれている。例えば、酸化イリジウム膜４３７の酸化度は酸化イリジウム膜４３６の酸化度より高い。
疑似下部電極１４６には、図４（ｃ）に示すように、イリジウム膜３３１、酸化イリジウム膜３３２及び白金膜３３３が含まれている。疑似容量絶縁膜１４７には、強誘電体膜３３４及び強誘電体膜３３５が含まれている。強誘電体膜３３４と強誘電体膜３３５との間では、例えば組成が相違している。疑似上部電極１４８には、酸化イリジウム膜３３６、酸化イリジウム膜３３７及びイリジウム膜３３８が含まれている。例えば、酸化イリジウム膜３３７の酸化度は酸化イリジウム膜３３６の酸化度より高い。
強誘電体キャパシタ２０１及び疑似強誘電体キャパシタ１０１を覆う保護膜２５１が緩衝膜２３０上に形成され、保護膜２５１上に保護膜２５２が形成され、層間絶縁膜２５３が保護膜２５２上に形成されている。層間絶縁膜２５３、保護膜２５２及び保護膜２５１に上部電極２４８を露出するコンタクトホール２５４が形成され、コンタクトホール２５４内に導電プラグ２５６が形成されている。
導電プラグ２５６に電気的に接続される配線２６１が層間絶縁膜２５３上に形成されている。配線２６１はプレート線２０５の一部として機能する（図３Ｂ）。配線２６１を覆う層間絶縁膜２６２が層間絶縁膜２５３上に形成され、配線２６３が層間絶縁膜２６２上に形成されている。配線２６３はワード線２０３の裏打ち（シャント）として機能する。配線２６３を覆う層間絶縁膜２６４が層間絶縁膜２６２上に形成され、配線２６５が層間絶縁膜２６４上に形成され、配線２６５を覆う層間絶縁膜２６６が層間絶縁膜２６４上に形成されている。配線２６５はビット線２０４の裏打ち（シャント）として機能する。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３Ａに示すものと同様の構成を備えている。
保護膜２５１、保護膜２５２及び層間絶縁膜２５３が第１の絶縁膜に含まれる。酸化防止膜２２９及び緩衝膜２３０が第２の絶縁膜に含まれる。エッチングストッパ膜２２５及び層間絶縁膜２２６が第３の絶縁膜に含まれる。カバー膜２２１及び層間絶縁膜２２２が第４の絶縁膜に含まれる。第２の絶縁膜、第３の絶縁膜及び第４の絶縁膜が下地２１０に含まれる。
半導体装置１００１では、疑似強誘電体キャパシタ１０１を含むガードリング１１０１が強誘電体キャパシタ２０１を取り囲むようにして環状に形成されている。このため、コンタクトホール２５４が形成された状態で行われるアニール等の際に、疑似強誘電体キャパシタ１０１の外側からの水分及び水素の浸入を適切に抑制することができ、強誘電体キャパシタ２０１が受ける工程劣化を著しく抑制することができる。従って、強誘電体キャパシタ２０１を微細化しても十分な分極電荷量を得ることができる。
また、本実施形態では、強誘電体キャパシタ２０１が、ビット線２０４の一部として機能する配線２２８より上方にある。つまり、ＣＯＢ（capacitor over bit line）構造が採用されている。
次に、第１の実施形態に係る半導体装置の製造方法について説明する。図５Ａ乃至図５Ｈは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
先ず、図５Ａに示すように、半導体基板２１１の表面に、トランジスタの活性領域を画定する素子分離領域２１２を形成する。素子分離領域２１２としては、例えば、シャロートレンチアイソレーション（ＳＴＩ：shallow trench isolation）を形成する。ＳＴＩは、半導体基板２１１の表面に溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込むことにより形成することができる。なお、素子分離領域２１２として、ロコス（ＬＯＣＯＳ：local oxidation of silicon）法で絶縁膜を形成してもよい。次いで、活性領域に不純物を導入することにより、例えばＰウェル２１３を形成する。その後、この活性領域にスイッチング素子２０２を形成する。スイッチング素子２０２としては、例えば図４（ａ）に示す電界効果トランジスタを形成する。
この電界効果トランジスタの形成では、先ず、活性領域の表面にゲート絶縁膜４０１を形成する。ゲート絶縁膜４０１は、例えば、熱酸化により形成することができる。次いで、ゲート絶縁膜４０１上にゲート電極４０２を形成する。ゲート電極４０２は、例えば、半導体基板２１１の上側全面に非晶質又は多結晶のシリコン膜を形成し、このシリコン膜をフォトリソグラフィ法によりパターニングすることにより形成することができる。その後、ゲート電極４０２をマスクにして、ゲート電極４０２の両側のＰウェル２１３にｎ型不純物をイオン注入することによりｎ型の不純物注入領域４０３をエクステンション領域として形成する。続いて、ゲート電極４０２の側面上に絶縁性のサイドウォール４０４を形成する。サイドウォール４０４は、例えば、半導体基板２１１及びゲート電極４０２上に絶縁膜を形成し、この絶縁膜をエッチバックすることにより形成することができる。絶縁膜としては、例えば化学気相成長（ＣＶＤ：chemical vapor deposition）法により酸化シリコン膜を形成する。次いで、サイドウォール４０４及びゲート電極４０２をマスクにして、Ｐウェル２１３内にｎ型不純物を不純物注入領域４０３の形成時よりも高濃度でイオン注入することによりｎ型の不純物注入領域４０５を形成する。この結果、不純物注入領域４０３及び不純物注入領域４０５を備えたソース／ドレイン領域が得られる。不純物注入領域４０５の形成後には、ゲート電極４０２上及び不純物注入領域４０５上にシリサイド層４０６を形成する。シリサイド層４０６の形成時には、スパッタ法によりコバルト膜等の金属膜を形成し、この金属膜を加熱してシリコンと反応させる。そして、金属膜の未反応の部分をウエットエッチングにより除去する。
次いで、スイッチング素子２０２を覆うカバー膜２２１を形成する。カバー膜２２１としては、例えば厚さが約７０ｎｍの窒化シリコン膜をプラズマＣＶＤ法により形成する。その後、カバー膜２２１上に層間絶縁膜２２２を形成する。層間絶縁膜２２２としては、例えば厚さが約１．１μｍの酸化シリコン膜をテトラエトキシシラン（ＴＥＯＳ：tetraethoxysilane）含有ガスを使用したプラズマＣＶＤ法により形成する。続いて、層間絶縁膜２２２の上面を化学機械研磨（ＣＭＰ：chemical-mechanical polishing）法により研磨して平坦化する。研磨後の層間絶縁膜２２２の厚さは、例えば半導体基板２１１の平坦面上で約６００ｎｍとする。次いで、層間絶縁膜２２２及びカバー膜２２１にシリサイド層４０６を露出するコンタクトホール２２３を形成する。コンタクトホール２２３の形成では、例えば、フォトリソグラフィ法により層間絶縁膜２２２及びカバー膜２２１をパターニングする。コンタクトホール２２３の直径は、例えば０．２０μｍとする。その後、コンタクトホール２２３内に導電プラグ２２４を形成する。導電プラグ２２４としては、例えば図６（ａ）に示す導電積層体４１０と同様の積層構造を有するものを形成する。より具体的には、例えば、コンタクトホール２２３内にＣＶＤ法により密着膜（グルー膜）として厚さが３０ｎｍのチタン膜４１１及び厚さが２０ｎｍの窒化チタン膜４１２を順に形成し、窒化チタン膜４１２上にＣＶＤ法によりタングステン膜４１３を形成する。そして、層間絶縁膜２２２の上面が露出するまでタングステン膜４１３、窒化チタン膜４１２、及びチタン膜４１１をＣＭＰ法により研磨する。
次いで、図５Ｂに示すように、層間絶縁膜２２２及び導電プラグ２２４上にエッチングストッパ膜２２５を形成する。エッチングストッパ膜２２５としては、例えば厚さが約３０ｎｍの窒化シリコン膜を形成する。その後、エッチングストッパ膜２２５上に層間絶縁膜２２６を形成する。層間絶縁膜２２６としては、例えば厚さが約３５０ｎｍの酸化シリコン膜をＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。続いて、層間絶縁膜２２６及びエッチングストッパ膜２２５のビット線２０４を形成する予定の領域に、一部の導電プラグ２２４を露出する開口部２２７を形成する。開口部２２７の形成では、例えば、層間絶縁膜２２６上に犠牲膜として厚さが約１５ｎｍの窒化シリコン膜を形成し、フォトレジストのマスクを用いて、この犠牲膜及び層間絶縁膜２２６にエッチングストッパ膜２２５まで達する開口部を形成し、マスクを除去し、犠牲膜及びエッチングストッパ膜２２５をエッチングする。
開口部２２７の形成後には、開口部２２７内にビット線２０４の一部として配線２２８を形成する。配線２２８としては、例えば図６（ａ）に示す導電積層体４１０と同様の積層構造を有するものを形成する。より具体的には、例えば、開口部２２７内にＣＶＤ法により密着膜（グルー膜）として厚さが１０ｎｍのチタン膜４１１及び厚さが２０ｎｍの窒化チタン膜４１２を順に形成し、窒化チタン膜４１２上にＣＶＤ法によりタングステン膜４１３を形成する。そして、層間絶縁膜２２６の上面が露出するまでタングステン膜４１３、窒化チタン膜４１２、及びチタン膜４１１をＣＭＰ法により研磨する。
配線２２８の形成後には、層間絶縁膜２２６及び配線２２８上に酸化防止膜２２９を形成する。酸化防止膜２２９としては、例えば厚さが３０ｎｍの窒化シリコン膜を形成する。酸化防止膜２２９により、後のコンタクトホール２３１の形成時等における配線２２８の酸化が防止される。次いで、酸化防止膜２２９上に緩衝膜２３０を形成する。緩衝膜２３０としては、例えば厚さが約２００ｎｍの酸化シリコン膜をＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。緩衝膜２３０は、後述のように、強誘電体キャパシタ２０１を形成するためのエッチングの際に、下方へのダメージ（膜減り）を抑制する。緩衝膜２３０は強誘電体キャパシタ２０１との密着性を向上することもできる。その後、緩衝膜２３０、酸化防止膜２２９、層間絶縁膜２２６及びエッチングストッパ膜２２５に一部の導電プラグ２２４を露出するコンタクトホール２３１を形成する。コンタクトホール２３１の形成では、例えば、フォトリソグラフィ法により緩衝膜２３０、酸化防止膜２２９及び層間絶縁膜２２６をパターニングする。コンタクトホール２３１の直径は、例えば０．２０μｍとする。続いて、コンタクトホール２３１内に導電プラグ２３２を形成する。導電プラグ２３２としては、例えば図６（ａ）に示す導電積層体４１０と同様の積層構造を有するものを形成する。より具体的には、例えば、コンタクトホール２３１内にＣＶＤ法により密着膜（グルー膜）として厚さが１０ｎｍのチタン膜４１１及び厚さが２０ｎｍの窒化チタン膜４１２を順に形成し、窒化チタン膜４１２上にＣＶＤ法によりタングステン膜４１３を形成する。そして、緩衝膜２３０の上面が露出するまでタングステン膜４１３、窒化チタン膜４１２、及びチタン膜４１１をＣＭＰ法により研磨する。このとき、緩衝膜２３０は、ＣＭＰ法による研磨における膜減りをその内部で止め、その下の酸化防止膜２２９が研磨されることを防止することができる。タングステン膜４１３に代えて他の材料からなる導電膜を用いてもよいが、その場合でも、高温の熱処理による変質を避けるためにチタン等の高融点金属の膜を形成することが好ましい。
次いで、図５Ｃに示すように、緩衝膜２３０及び導電プラグ２３２上に、例えば厚さが５ｎｍのチタン膜を形成し、ＲＴＡ（rapid thermal annealing）法による窒化処理を行うことにより、窒化チタン膜２４１を形成する。その後、窒化チタン膜２４１上に窒化アルミニウムチタン膜２４２を形成する。窒化アルミニウムチタン膜２４２の形成では、例えば、厚さが４０ｎｍの窒化アルミニウムチタン膜を形成し、この窒化アルミニウムチタン膜を厚さが２０ｎｍ程度となるまでＣＭＰ法により研磨し、新たに厚さが２５ｎｍの窒化アルミニウムチタン膜を形成する。窒化アルミニウムチタン膜２４２は酸化耐性を有する。ＣＭＰの影響によって導電プラグ２３２の上面が緩衝膜２３０の上面より低く、凹部が存在することがあるが、この凹部は窒化チタン膜２４１及び窒化アルミニウムチタン膜２４２により消失する。続いて、窒化アルミニウムチタン膜２４２上に導電膜２４３、強誘電体膜２４４、及び導電膜２４５を形成する。導電膜２４３は第１の導電膜の一例であり、導電膜２４５は第２の導電膜の一例である。
導電膜２４３の形成では、例えば、図４（ｂ）及び図４（ｃ）に示すように、厚さが３０ｎｍのイリジウム膜、厚さが３０ｎｍの酸化イリジウム膜、及び厚さが５０ｎｍの白金膜を形成する。酸化イリジウム膜は、密着性の向上及び配向性のキャンセルに寄与する。白金膜は配向性の向上に寄与する。
強誘電体膜２４４の形成では、例えば、図４（ｂ）及び図４（ｃ）に示すように、厚さが７５ｎｍの第１の強誘電体膜、例えばＰＺＴ（Ｐｂ（Ｚｒx，Ｔｉ1-x）Ｏ3）膜（０＜ｘ＜１）、を形成し、アルゴン及び酸素の混合ガス雰囲気中でＲＴＡ法により熱処理を行う。この熱処理により、第１の強誘電体膜の結晶が白金膜の結晶の配向に揃うように配向する。次いで、第１の強誘電体膜上に厚さが１０ｎｍのアモルファス状の第２の強誘電体膜を形成する。第２の強誘電体膜の形成を省略してもよい。
導電膜２４５の形成では、例えば、図４（ｂ）及び図４（ｃ）に示すように、厚さが２５ｎｍの第１の酸化イリジウム膜を形成する。第１の酸化イリジウム膜としては、例えば成膜の時点で結晶化する膜をスパッタ法により形成する。第１の酸化イリジウム膜の形成では、例えば、圧力を２Ｐａ、基板温度を３００℃に設定し、イリジウムターゲットを使用し、反応ガスとしてアルゴン及び酸素の混合ガスを用い、スパッタパワーを例えば１ｋＷ〜２ｋＷ程度とする。この際に、アルゴンガスと酸素ガスとの流量比は、例えば１００対５６とする。第２の強誘電体膜の形成を省略している場合、導電膜２４５は第１の強誘電体膜上に形成する。次いで、酸素含有雰囲気中でＲＴＡ法により熱処理する。この熱処理では、例えば、アルゴン及び酸素の混合ガスを用い、アルゴンガスと酸素ガスとの流量比を１００対１とし、基板温度を７２５℃、熱処理時間を６０秒間に設定する。この熱処理により、第１の酸化イリジウム膜に含まれるイリジウム原子が第１の強誘電体膜中に拡散し、第２の強誘電体膜が結晶化する。
この熱処理後に、第１の酸化イリジウム膜上に、第１の酸化イリジウム膜よりも酸化度が高い第２の酸化イリジウム膜を形成する。第２の酸化イリジウム膜としては、例えばＩｒＯ2膜を形成する。第２の酸化イリジウム膜の形成温度は１００℃以下とすることが好ましい。異常成長を抑制するためである。酸化イリジウムは水素原子を水素ラジカルに活性化する触媒作用を有しており、酸化度が高いほどこの触媒作用は低い。水素ラジカルは強誘電体を還元するため、酸化イリジウムの酸化度が高いほど強誘電体が還元されにくい。従って、第１の酸化イリジウム膜より酸化度が高い第２の酸化イリジウム膜を形成することにより、水素ラジカルによる第１及び第２の強誘電体膜の還元を抑制することができる。次いで、第２の酸化イリジウム膜上に、例えば厚さが８０ｎｍのイリジウム膜を形成する。イリジウム膜はコンタクト抵抗の低減に寄与する。その後、半導体基板２１１の裏面を洗浄する。
続いて、図５Ｄに示すように、導電膜２４５、強誘電体膜２４４、導電膜２４３、窒化アルミニウムチタン膜２４２及び窒化チタン膜２４１のパターニングを行うことにより、上部電極２４８、容量絶縁膜２４７及び下部電極２４６を備えた強誘電体キャパシタ２０１、並びに疑似上部電極１４８、疑似容量絶縁膜１４７及び疑似下部電極１４６を備えた疑似強誘電体キャパシタ１０１を形成する。このとき、下部電極２４６が導電プラグ２３２に電気的に接続されるようにする。疑似下部電極１４６は下部電極２４６と同一の層に形成され、疑似容量絶縁膜１４７は容量絶縁膜２４７と同一の層に形成され、疑似上部電極１４８は上部電極２４８と同一の層に形成される。
例えば、下部電極２４６にイリジウム膜４３１、酸化イリジウム膜４３２及び白金膜４３３が含まれ、容量絶縁膜２４７に強誘電体膜４３４及び強誘電体膜４３５が含まれ、上部電極２４８に酸化イリジウム膜４３６、酸化イリジウム膜４３７及びイリジウム膜４３８が含まれる。例えば、疑似下部電極１４６にイリジウム膜３３１、酸化イリジウム膜３３２及び白金膜３３３が含まれ、疑似容量絶縁膜１４７に強誘電体膜３３４及び強誘電体膜３３５が含まれ、疑似上部電極１４８に酸化イリジウム膜３３６、酸化イリジウム膜３３７及びイリジウム膜３３８が含まれる。イリジウム膜４３１下の窒化チタン膜２４１及び窒化アルミニウムチタン膜２４２を下部電極２４６の一部とみなしてもよく、イリジウム膜３３１下の窒化チタン膜２４１及び窒化アルミニウムチタン膜２４２を疑似下部電極１４６の一部とみなしてもよい。導電膜２４５、強誘電体膜２４４、導電膜２４３、窒化アルミニウムチタン膜２４２及び窒化チタン膜２４１のパターニングでは、導電膜２４５上にマスク材料膜を形成し、これをフォトリソグラフィ法によりパターニングしてハードマスクを形成し、このハードマスクを用いて導電膜２４５等をエッチングする。このエッチングは緩衝膜２３０の内部で終了させることが好ましい。エッチングを緩衝膜２３０の内部で終了させることにより、下方へのダメージを抑制することできる。マスク材料膜の形成では、例えば、窒化アルミニウムチタン膜をスパッタ法により形成し、その上に酸化シリコン膜をＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。窒化アルミニウムチタン膜及び酸化シリコン膜の厚さは、エッチングを緩衝膜２３０の内部で終了させたときに、窒化アルミニウムチタン膜及び酸化シリコン膜が消失するように調整しておくことが好ましい。例えば、窒化アルミニウムチタン膜の厚さは約２００ｎｍとし、酸化シリコン膜の厚さは約２８０ｎｍとする。
次いで、図５Ｅに示すように、強誘電体キャパシタ２０１を覆う保護膜２５１を緩衝膜２３０上に形成する。保護膜２５１としては、例えば厚さが５ｎｍ〜２０ｎｍの酸化アルミニウム膜をスパッタ法により形成する。その後、保護膜２５１の形成時に生じたダメージを回復させるために、酸素雰囲気中で５００℃〜６５０℃の温度でアニールを行う。続いて、保護膜２５２を保護膜２５１上に形成する。保護膜２５２としては、例えば厚さが３０ｎｍ〜１００ｎｍの酸化アルミニウム膜を有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法又は原子層堆積（ＡＬＤ：atomic layer deposition）法により形成する。次いで、層間絶縁膜２５３を保護膜２５２上に形成する。層間絶縁膜２５３としては、例えば厚さが約１４００ｎｍの酸化シリコン膜を、ＴＥＯＳ、酸素及びヘリウムの混合ガスを用いたプラズマＣＶＤ法により形成する。層間絶縁膜２５３として、例えば、絶縁性を有する無機膜等を形成してもよい。
その後、層間絶縁膜２５３の表面を、例えばＣＭＰ法により平坦化する。続いて、Ｎ2Ｏガス又はＮ2ガス等を用いて発生させたプラズマ雰囲気中で熱処理を行う。熱処理の結果、層間絶縁膜２５３等の内部の水分が除去されるとともに、層間絶縁膜２５３等の質が変化し、層間絶縁膜２５３に水分が入りにくくなる。層間絶縁膜２５３のＣＭＰによる平坦化後に、例えば厚さが約２５０ｎｍの酸化シリコン膜をＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成してもよい。この酸化シリコン膜を形成することにより、ＣＭＰの影響で、複数の強誘電体キャパシタ２０１の間にて層間絶縁膜２５３の表面に凹部が生じていたとしても、この凹部が埋め込まれて平坦な表面が得られる。この酸化シリコン膜を形成した場合も、その後にＮ2Ｏガス又はＮ2ガス等を用いて発生させたプラズマ雰囲気中で熱処理を行うことが好ましい。
次いで、図５Ｆに示すように、層間絶縁膜２５３、保護膜２５２及び保護膜２５１に上部電極２４８を露出するコンタクトホール２５４を形成する。コンタクトホール２５４の形成では、例えば、フォトリソグラフィ法により層間絶縁膜２５３、保護膜２５２及び保護膜２５１をパターニングする。上部電極２４８上にハードマスクが残存している場合、コンタクトホール２５４は、例えばハードマスクも貫通するように形成する。コンタクトホール２５４の形成後に、酸素雰囲気中で４５０℃の温度で４０分間のアニールを行う。このアニールにより容量絶縁膜２４７に酸素が供給される。その後、コンタクトホール２５４内に導電プラグ２５６を形成する。導電プラグ２５６としては、例えば図６（ｂ）に示す導電積層体４２０と同様の積層構造を有するものを形成する。より具体的には、例えば、コンタクトホール２５４内にＣＶＤ法により密着膜（グルー膜）として窒化チタン膜４２１を形成し、窒化チタン膜４２１上にＣＶＤ法によりタングステン膜４２２を形成する。そして、層間絶縁膜２５３の上面が露出するまでタングステン膜４２２及び窒化チタン膜４２１をＣＭＰ法により研磨する。窒化チタン膜４２１に代えて、チタン膜及び窒化チタン膜の積層体を形成してもよい。
その後、図５Ｇに示すように、導電プラグ２５６に電気的に接続される配線２６１を層間絶縁膜２５３上に形成する。配線２６１としては、例えば図６（ｃ）に示す導電積層体４４０と同様の積層構造を有するものを形成する。より具体的には、例えば、層間絶縁膜２５３及び導電プラグ２５６上に、厚さが６０ｎｍのチタン膜４４１、厚さが３０ｎｍの窒化チタン膜４４２、厚さが３６０ｎｍのＡｌＣｕ合金膜４４３、厚さが５ｎｍのチタン膜４４４、及び厚さが７０ｎｍの窒化チタン膜４４５を順にスパッタ法により形成する。そして、これらの膜をフォトリソグラフィ法によりパターニングする。
続いて、図５Ｈに示すように、配線２６１を覆う層間絶縁膜２６２を層間絶縁膜２５３上に形成し、層間絶縁膜２６２上に配線２６３を形成する。次いで、配線２６３を覆う層間絶縁膜２６４を層間絶縁膜２６２上に形成し、層間絶縁膜２６４上に配線２６５を形成し、配線２６５を覆う層間絶縁膜２６６を層間絶縁膜２６２上に形成する。配線２６３及び配線２６５としては、例えば図６（ｃ）に示す導電積層体４４０と同様の積層構造を有するものを形成する。層間絶縁膜２６２、層間絶縁膜２６４及び層間絶縁膜２６６としては、例えば酸化シリコン膜を、ＴＥＯＳ、酸素及びヘリウムの混合ガスを用いたプラズマＣＶＤ法により形成する。これら層間絶縁膜として、例えば、絶縁性を有する無機膜等を形成してもよい。そして、さらに上層の配線及び層間絶縁膜等を形成して半導体装置を完成させる。
この製造方法によれば、特に強誘電体キャパシタ２０１にダメージが生じやすい、コンタクトホール２５４の形成後で導電プラグ２５６の形成前のアニールの際に、既に疑似強誘電体キャパシタ１０１が形成されている。このため、疑似強誘電体キャパシタ１０１の外側からの水分及び水素の浸入を適切に抑制することができ、強誘電体キャパシタ２０１が受ける工程劣化を著しく抑制することができる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は強誘電体メモリの一例である。図７は、第２の実施形態に係る半導体装置の構成を示す断面図である。第２の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図７は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２の実施形態に係る半導体装置１００２では、図７に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１の他に、平面形状が環状の疑似配線６６１が含まれる。疑似配線６６１は、層間絶縁膜２５３上に環状に形成されており、配線２６１と同様の積層構造（図６（ｃ））並びに同程度の高さ及び幅を備えている。他の構成は第１の実施形態（図３Ａ）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図７に示すものと同様の構成を備えている。疑似配線６６１は第１の導電パターンの一例である。
半導体装置１００２によっても第１の実施形態と同様の効果が得られる。更に、疑似配線６６１も水分及び水素の浸入の抑制に寄与する。疑似配線６６１は配線２６１と並行して形成することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は強誘電体メモリの一例である。図８は、第３の実施形態に係る半導体装置の構成を示す断面図である。第３の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図８は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第３の実施形態に係る半導体装置１００３では、図８に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び疑似配線６６１の他に、平面形状が環状の疑似配線６２８が含まれる。疑似配線６２８は、層間絶縁膜２２６及びエッチングストッパ膜２２５に形成された環状の開口部内に形成されており、配線２２８と同程度の幅を備えている。他の構成は第２の実施形態（図７）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図８に示すものと同様の構成を備えている。疑似配線６２８は第３の導電パターンの一例である。
半導体装置１００３によっても第２の実施形態と同様の効果が得られる。更に、疑似配線６２８も水分及び水素の浸入の抑制に寄与する。疑似配線６２８は配線２２８と並行して形成することができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は強誘電体メモリの一例である。図９は、第４の実施形態に係る半導体装置の構成を示す断面図である。第４の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図９は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第４の実施形態に係る半導体装置１００４では、図９に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び疑似配線６６１の他に、平面形状が環状の疑似配線６２４が含まれる。疑似配線６２４は、層間絶縁膜２２２及びカバー膜２２１に形成された環状の開口部内に形成されており、導電プラグ２２４の直径と同程度の幅を備えている。他の構成は第２の実施形態（図７）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図９に示すものと同様の構成を備えている。疑似配線６２４は第４の導電パターンの一例である。
半導体装置１００４によっても第２の実施形態と同様の効果が得られる。更に、疑似配線６２４も水分及び水素の浸入の抑制に寄与する。疑似配線６２４は導電プラグ２２４と並行して形成することができる。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は強誘電体メモリの一例である。図１０は、第５の実施形態に係る半導体装置の構成を示す断面図である。第５の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１０は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第５の実施形態に係る半導体装置１００５では、図１０に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び疑似配線６６１の他に、平面形状が環状の疑似配線６２８及び疑似配線６２４が含まれる。他の構成は第２の実施形態（図７）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１０に示すものと同様の構成を備えている。
半導体装置１００５によっても第２の実施形態と同様の効果が得られる。更に、疑似配線６２８及び疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は強誘電体メモリの一例である。図１１は、第６の実施形態に係る半導体装置の構成を示す断面図である。第６の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１１は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第６の実施形態に係る半導体装置１００６では、図１１に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。疑似配線６３２は、酸化防止膜２２９及び緩衝膜２３０に形成された環状の開口部内に形成されており、導電プラグ２３２の直径よりも大きな幅を備えている。窒化アルミニウムチタン膜２４２及び窒化チタン膜２４１を疑似下部電極の一部とみなせば、疑似配線６３２は疑似下部電極の下面に接する。他の構成は第４の実施形態（図９）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１１に示すものと同様の構成を備えている。疑似配線６３２は第５の導電パターンの一例である。
半導体装置１００６によっても第４の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。疑似配線６３２は、コンタクトホール２３１を形成する際に疑似配線６３２用の開口部を緩衝膜２３０及び酸化防止膜２２９のみに形成し、導電プラグ２３２と並行して導電膜の成膜及び研磨を行うことで形成することができる。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は強誘電体メモリの一例である。図１２は、第７の実施形態に係る半導体装置の構成を示す断面図である。第７の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１２は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第７の実施形態に係る半導体装置１００７には、図１２に示すように、第１の実施形態では分割されている配線２６１に代わって、一体化された配線２７１が設けられている。配線２７１は、配線２６１と同様に、例えば図６（ｃ）に示す導電積層体４４０と同様の積層構造を有し、プレート線２０５の一部として機能する。配線２７１は、複数の強誘電体キャパシタ２０１から選択された一部又は全部の複数の強誘電体キャパシタ２０１に接続され、選択された複数の強誘電体キャパシタ２０１及びこれら選択された強誘電体キャパシタ２０１の間の領域を上部電極２４８の上方から覆っている。ここで、選択された複数の強誘電体キャパシタ２０１には、互いに異なるワード線２０３によりオン／オフが切り替えられる２以上のスイッチング素子２０２に接続された強誘電体キャパシタ２０１が含まれ、互いに異なるビット線２０４に接続された２以上のスイッチング素子２０２に接続された強誘電体キャパシタ２０１が含まれる。従って、平面視で、配線２７１の輪郭内に、この配線２７１に接続された複数の強誘電体キャパシタ２０１及びこれら複数の強誘電体キャパシタ２０１の間の領域がある。配線２７１はガードリング１１０１内にも広がるように形成されており、配線２７１の一部がガードリング１１０１に含まれている。他の構成は第１の実施形態（図３Ａ）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１２に示すものと同様の構成を備えている。
半導体装置１００７によっても第１の実施形態と同様の効果が得られる。更に、配線２７１がそれよりも上方からの水分及び水素の浸入の抑制に寄与する。従って、より高い分極電荷量を得ることができる。
また、本実施形態でも、ＣＯＢ構造が採用されている。そして、ＣＯＢ構造が採用されているため、プレート線２０５の一部である配線２７１が所定の複数の強誘電体キャパシタ２０１及びこれら複数の強誘電体キャパシタ２０１の間の領域を上方から覆った構造が極めて有効である。
配線２７１が上方から覆う強誘電体キャパシタ２０１の数は限定されないが、より多数の強誘電体キャパシタ及びこれら複数の強誘電体キャパシタ２０１の間の領域が一つの配線２７１により覆われていることが好ましい。つまり、一つの半導体装置に含まれる配線２７１の数が少なく、配線２７１間の隙間がより小さいことが好ましい。
なお、配線２７１にガードリング１１０１に含まれる部分が存在しなくてもよい。例えば、ガードリング１１０１に、配線２７１から絶縁された疑似配線６６１が含まれていてもよく、配線２７１の一部及び疑似配線６６１の双方が含まれていなくてもよい。第７の実施形態は、疑似強誘電体キャパシタ１０１上方の疑似配線が、複数の強誘電体キャパシタ２０１及びこれら強誘電体キャパシタ２０１の間の領域を上部電極２４８の上方から覆う配線に繋がった構造を有するとみなすこともできる。
配線２７１は、配線２６１を形成する際のエッチングのパターンを変更することで形成することができる。
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は強誘電体メモリの一例である。図１３は、第８の実施形態に係る半導体装置の構成を示す断面図である。第８の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１３は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第８の実施形態に係る半導体装置１００８では、図１３に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び配線２７１の一部の他に、平面形状が環状の疑似配線６２８が含まれる。他の構成は第７の実施形態（図１２）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１３に示すものと同様の構成を備えている。
半導体装置１００８によっても第７の実施形態と同様の効果が得られる。更に、疑似配線６２８も水分及び水素の浸入の抑制に寄与する。
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は強誘電体メモリの一例である。図１４は、第９の実施形態に係る半導体装置の構成を示す断面図である。第９の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１４は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第９の実施形態に係る半導体装置１００９では、図１４に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び配線２７１の一部の他に、平面形状が環状の疑似配線６２４が含まれる。他の構成は第７の実施形態（図１２）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１４に示すものと同様の構成を備えている。
半導体装置１００９によっても第７の実施形態と同様の効果が得られる。更に、疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第１０の実施形態）
次に、第１０の実施形態について説明する。第１０の実施形態は強誘電体メモリの一例である。図１５は、第１０の実施形態に係る半導体装置の構成を示す断面図である。第１０の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１５は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１０の実施形態に係る半導体装置１０１０では、図１５に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び配線２７１の一部の他に、平面形状が環状の疑似配線６２８及び疑似配線６２４が含まれる。他の構成は第７の実施形態（図１２）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１５に示すものと同様の構成を備えている。
半導体装置１０１０によっても第７の実施形態と同様の効果が得られる。更に、疑似配線６２８及び疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第１１の実施形態）
次に、第１１の実施形態について説明する。第１１の実施形態は強誘電体メモリの一例である。図１６は、第１１の実施形態に係る半導体装置の構成を示す断面図である。第１１の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１６は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１１の実施形態に係る半導体装置１０１１では、図１６に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第９の実施形態（図１４）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１６に示すものと同様の構成を備えている。
半導体装置１０１１によっても第９の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第１２の実施形態）
次に、第１２の実施形態について説明する。第１２の実施形態は強誘電体メモリの一例である。図１７は、第１２の実施形態に係る半導体装置の構成を示す断面図である。第１２の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１７は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１２の実施形態に係る半導体装置１０１２では、図１７に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１の他に、平面形状が環状の疑似配線６２８が含まれる。他の構成は第１の実施形態（図３Ａ）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１７に示すものと同様の構成を備えている。
半導体装置１０１２によっても第１の実施形態と同様の効果が得られる。更に、疑似配線６２８も水分及び水素の浸入の抑制に寄与する。
（第１３の実施形態）
次に、第１３の実施形態について説明する。第１３の実施形態は強誘電体メモリの一例である。図１８は、第１３の実施形態に係る半導体装置の構成を示す断面図である。第１３の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１８は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１３の実施形態に係る半導体装置１０１３では、図１８に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１の他に、平面形状が環状の疑似配線６２４が含まれる。他の構成は第１の実施形態（図３Ａ）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１８に示すものと同様の構成を備えている。
半導体装置１０１３によっても第１の実施形態と同様の効果が得られる。更に、疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第１４の実施形態）
次に、第１４の実施形態について説明する。第１４の実施形態は強誘電体メモリの一例である。図１９は、第１４の実施形態に係る半導体装置の構成を示す断面図である。第１４の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図１９は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１４の実施形態に係る半導体装置１０１４では、図１９に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１の他に、平面形状が環状の疑似配線６２８及び疑似配線６２４が含まれる。他の構成は第１の実施形態（図３Ａ）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図１９に示すものと同様の構成を備えている。
半導体装置１０１４によっても第１の実施形態と同様の効果が得られる。更に、疑似配線６２８及び疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第１５の実施形態）
次に、第１５の実施形態について説明する。第１５の実施形態は強誘電体メモリの一例である。図２０は、第１５の実施形態に係る半導体装置の構成を示す断面図である。第１５の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２０は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１５の実施形態に係る半導体装置１０１５では、図２０に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第１３の実施形態（図１８）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２０に示すものと同様の構成を備えている。
半導体装置１０１５によっても第１３の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第１６の実施形態）
次に、第１６の実施形態について説明する。第１６の実施形態は強誘電体メモリの一例である。図２１は、第１６の実施形態に係る半導体装置の構成を示す断面図である。第１６の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２１は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１６の実施形態に係る半導体装置１０１６では、図２１に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び疑似配線６６１の他に、平面形状が環状の疑似配線６５６が含まれる。疑似配線６５６は、層間絶縁膜２５３、保護膜２５２及び保護膜２５１に形成された環状の開口部内に形成されており、導電プラグ２５６の直径よりも大きな幅を備えている。他の構成は第２の実施形態（図７）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２１に示すものと同様の構成を備えている。疑似配線６５６は第２の導電パターンの一例である。
半導体装置１０１６によっても第２の実施形態と同様の効果が得られる。更に、疑似配線６５６も水分及び水素の浸入の抑制に寄与する。疑似配線６５６は導電プラグ２５６と並行して形成することができる。この場合、疑似配線６５６用の開口部の形成後で疑似配線６５６用の導電膜の成膜前にアニールが行われる。従って、このアニール中に層間絶縁膜２５３のこの開口部よりも外側の部分から強誘電体キャパシタ２０１に向かって拡散してくる水分及び水素は、この開口部から排出され、強誘電体キャパシタ２０１まで達しない。その一方で、この開口部を介して強誘電体キャパシタ２０１に酸素を供給することもできる。
（第１７の実施形態）
次に、第１７の実施形態について説明する。第１７の実施形態は強誘電体メモリの一例である。図２２は、第１７の実施形態に係る半導体装置の構成を示す断面図である。第１７の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２２は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１７の実施形態に係る半導体装置１０１７では、図２２に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１及び疑似配線６５６の他に、平面形状が環状の疑似配線６２８が含まれる。他の構成は第１６の実施形態（図２１）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２２に示すものと同様の構成を備えている。
半導体装置１０１７によっても第１６の実施形態と同様の効果が得られる。更に、疑似配線６２８も水分及び水素の浸入の抑制に寄与する。
（第１８の実施形態）
次に、第１８の実施形態について説明する。第１８の実施形態は強誘電体メモリの一例である。図２３は、第１８の実施形態に係る半導体装置の構成を示す断面図である。第１８の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２３は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１８の実施形態に係る半導体装置１０１８では、図２３に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１及び疑似配線６５６の他に、平面形状が環状の疑似配線６２４が含まれる。他の構成は第１６の実施形態（図２１）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２３に示すものと同様の構成を備えている。
半導体装置１０１８によっても第１６の実施形態と同様の効果が得られる。更に、疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第１９の実施形態）
次に、第１９の実施形態について説明する。第１９の実施形態は強誘電体メモリの一例である。図２４は、第１９の実施形態に係る半導体装置の構成を示す断面図である。第１９の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２４は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第１９の実施形態に係る半導体装置１０１９では、図２４に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１及び疑似配線６５６の他に、平面形状が環状の疑似配線６２４及び疑似配線６２８が含まれる。他の構成は第１６の実施形態（図２１）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２４に示すものと同様の構成を備えている。
半導体装置１０１９によっても第１６の実施形態と同様の効果が得られる。更に、疑似配線６２８及び疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第２０の実施形態）
次に、第２０の実施形態について説明する。第２０の実施形態は強誘電体メモリの一例である。図２５は、第２０の実施形態に係る半導体装置の構成を示す断面図である。第２０の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２５は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２０の実施形態に係る半導体装置１０２０では、図２５に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１、疑似配線６５６及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第１８の実施形態（図２３）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２５に示すものと同様の構成を備えている。
半導体装置１０２０によっても第１８の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第２１の実施形態）
次に、第２１の実施形態について説明する。第２１の実施形態は強誘電体メモリの一例である。図２６は、第２１の実施形態に係る半導体装置の構成を示す断面図である。第２１の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２６は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２１の実施形態に係る半導体装置１０２１では、図２６に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１及び配線２７１の一部の他に、平面形状が環状の疑似配線６５６が含まれる。他の構成は第７の実施形態（図１２）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２６に示すものと同様の構成を備えている。
半導体装置１０２１によっても第７の実施形態と同様の効果が得られる。更に、疑似配線６５６も水分及び水素の浸入の抑制に寄与する。
（第２２の実施形態）
次に、第２２の実施形態について説明する。第２２の実施形態は強誘電体メモリの一例である。図２７は、第２２の実施形態に係る半導体装置の構成を示す断面図である。第２２の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２７は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２２の実施形態に係る半導体装置１０２２では、図２７に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部及び疑似配線６５６の他に、平面形状が環状の疑似配線６２８が含まれる。他の構成は第２１の実施形態（図２６）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２７に示すものと同様の構成を備えている。
半導体装置１０２２によっても第２１の実施形態と同様の効果が得られる。更に、疑似配線６２８も水分及び水素の浸入の抑制に寄与する。
（第２３の実施形態）
次に、第２３の実施形態について説明する。第２３の実施形態は強誘電体メモリの一例である。図２８は、第２３の実施形態に係る半導体装置の構成を示す断面図である。第２３の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２８は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２３の実施形態に係る半導体装置１０２３では、図２８に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部及び疑似配線６５６の他に、平面形状が環状の疑似配線６２４が含まれる。他の構成は第２１の実施形態（図２６）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２８に示すものと同様の構成を備えている。
半導体装置１０２３によっても第２１の実施形態と同様の効果が得られる。更に、疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第２４の実施形態）
次に、第２４の実施形態について説明する。第２４の実施形態は強誘電体メモリの一例である。図２９は、第２４の実施形態に係る半導体装置の構成を示す断面図である。第２４の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図２９は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２４の実施形態に係る半導体装置１０２４では、図２９に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部及び疑似配線６５６の他に、平面形状が環状の疑似配線６２８及び疑似配線６２４が含まれる。他の構成は第２１の実施形態（図２６）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図２９に示すものと同様の構成を備えている。
半導体装置１０２４によっても第２１の実施形態と同様の効果が得られる。更に、疑似配線６２８及び疑似配線６２４も水分及び水素の浸入の抑制に寄与する。
（第２５の実施形態）
次に、第２５の実施形態について説明する。第２５の実施形態は強誘電体メモリの一例である。図３０は、第２５の実施形態に係る半導体装置の構成を示す断面図である。第２５の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３０は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２５の実施形態に係る半導体装置１０２５では、図３０に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部、疑似配線６５６及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第２３の実施形態（図２８）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３０に示すものと同様の構成を備えている。
半導体装置１０２５によっても第２３の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第２６の実施形態）
次に、第２６の実施形態について説明する。第２６の実施形態は強誘電体メモリの一例である。図３１は、第２６の実施形態に係る半導体装置の構成を示す断面図である。第２６の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３１は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２６の実施形態に係る半導体装置１０２６では、図３１に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１、疑似配線６５６及び疑似配線６２８の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第１７の実施形態（図２２）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３１に示すものと同様の構成を備えている。
半導体装置１０２６によっても第１７の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第２７の実施形態）
次に、第２７の実施形態について説明する。第２７の実施形態は強誘電体メモリの一例である。図３２は、第２７の実施形態に係る半導体装置の構成を示す断面図である。第２７の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３２は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２７の実施形態に係る半導体装置１０２７では、図３２に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１、疑似配線６５６、疑似配線６２８及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第１８の実施形態（図２３）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３２に示すものと同様の構成を備えている。
半導体装置１０２７によっても第１８の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第２８の実施形態）
次に、第２８の実施形態について説明する。第２８の実施形態は強誘電体メモリの一例である。図３３は、第２８の実施形態に係る半導体装置の構成を示す断面図である。第２８の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３３は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２８の実施形態に係る半導体装置１０２８では、図３３に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、疑似配線６６１、疑似配線６５６、疑似配線６２８及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第１９の実施形態（図２４）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３３に示すものと同様の構成を備えている。
半導体装置１０２８によっても第１９の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第２９の実施形態）
次に、第２９の実施形態について説明する。第２９の実施形態は強誘電体メモリの一例である。図３４は、第２９の実施形態に係る半導体装置の構成を示す断面図である。第２９の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３４は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第２９の実施形態に係る半導体装置１０２９では、図３４に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部、疑似配線６５６及び疑似配線６２８の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第２２の実施形態（図２７）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３４に示すものと同様の構成を備えている。
半導体装置１０２９によっても第２２の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第３０の実施形態）
次に、第３０の実施形態について説明する。第３０の実施形態は強誘電体メモリの一例である。図３５は、第３０の実施形態に係る半導体装置の構成を示す断面図である。第３０の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３５は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第３０の実施形態に係る半導体装置１０３０では、図３５に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部、疑似配線６５６及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第２３の実施形態（図２８）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３５に示すものと同様の構成を備えている。
半導体装置１０３０によっても第２３の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
（第３１の実施形態）
次に、第３１の実施形態について説明する。第３１の実施形態は強誘電体メモリの一例である。図３６は、第３１の実施形態に係る半導体装置の構成を示す断面図である。第３１の実施形態に係る半導体装置のレイアウト及び回路構成は第１の実施形態のそれらと同様である。図３６は、図１中のＩ−Ｉ線に沿った断面に相当する断面を示す。
第３１の実施形態に係る半導体装置１０３１では、図３６に示すように、ガードリング１１０１に、疑似強誘電体キャパシタ１０１、配線２７１の一部、疑似配線６５６、疑似配線６２８及び疑似配線６２４の他に、平面形状が環状の疑似配線６３２が含まれる。他の構成は第２４の実施形態（図２９）と同様である。ガードリング１１０１は、図１中のＩＩ−ＩＩ線に沿った断面、ＩＩＩ−ＩＩＩ線に沿った断面、及びＩＶ−ＩＶ線に沿った断面でも、図３６に示すものと同様の構成を備えている。
半導体装置１０３１によっても第２４の実施形態と同様の効果が得られる。更に、疑似配線６３２も水分及び水素の浸入の抑制に寄与する。
第１〜第３１の実施形態のいずれにおいても、ガードリング１１０１により取り囲まれる強誘電体キャパシタ２０１の数は特に限定されない。
（第３２の実施形態）
次に、第３２の実施形態について説明する。第３２の実施形態は強誘電体メモリの一例である。図３７は、第３２の実施形態に係る半導体装置のレイアウトを示す図であり、図３８は、図３７中の一部を拡大して示す図である。図３８（ａ）は図３７中の領域２０２１に相当し、図３８（ｂ）は図３７中の領域２０２２に相当する。図３９は、図３８中のＩ−Ｉ線に沿った断面図であり、図４０は、図３８中のＩＩ−ＩＩ線に沿った断面図であり、図４１は、図３８中のＩＩＩ−ＩＩＩ線に沿った断面図である。
先ず、レイアウトについて説明する。第３２の実施形態に係る半導体装置１０３２では、２５６本のワード線が平行に延び、ワード線と直交するように複数のビット線が平行に延び、これらが交差する部分に１個ずつメモリセルが設けられている。１個のメモリセルには１個の強誘電体キャパシタ及び１個のスイッチング素子が含まれる。図３７では、上下方向にビット線が延び、左右方向にワード線が延びている。２個のロウデコーダ２０１３が設けられており、ワード線は３２本毎にグループ化され、１２８本（４グループ）のワード線が１個のロウデコーダ２０１３に接続されている。また、ビット線は２２ビット（４４本）毎にグループ化され、２２ビット（４４本）のビット線が１個のセンスアンプ（ＳＡ）２０１１に接続され、１本のビット線には１２８個のメモリセルが接続されている。センスアンプ２０１１毎に当該センスアンプ２０１１の動作を制御する制御回路２０１２が設けられている。
１グループのワード線と１グループのビット線との組み合わせ毎に１つのセル領域２００４が設定されており、１つのセル領域２００４に含まれる７０４個の強誘電体キャパシタ間で１つのプレート線が共有されている。また、ビット線が延びる方向で隣り合う４つのセル領域２００４間でビット線が共有されている。後述の配線８７１がプレート線の一部であり、配線８２８がビット線の一部である。
セル領域２００４の各々の外側に、ビット線と平行に延びる保護構造２００２及びワード線と平行に延びる保護構造２００３が設けられている。詳細は後述するが、保護構造２００２には、第２９の実施形態（図３４）のガードリングと同様の構造が含まれ、保護構造２００３には、第２１の実施形態（図２６）のガードリングと同様の構造が含まれる。保護構造２００２は、１個のロウデコーダ２０１３に接続されるワード線の４グループの間で連続して繋がっている。また、保護構造２００３の両端は保護構造２００２と繋がっている。
ビット線が延びる方向で隣り合う８つのセル領域２００４は、保護構造２００２及び保護構造２００３の外側から保護構造２００１により取り囲まれている。詳細は後述するが、保護構造２００１には、第２９の実施形態（図３４）のガードリングと同様の構造が含まれる。ワード線が延びる方向で隣り合う保護構造２００１の間では、プレート線の一部として機能する配線８７１より上層にワード線の裏打ち（シャント）２０１４が設けられている。
次に、半導体装置１０３２の断面構造について説明する。半導体装置１０３２では、半導体基板８１１の表面にトランジスタの活性領域等を画定する素子分離領域８１２が形成されている。活性領域にＰウェル８１３が形成されており、Ｐウェル８１３を用いたスイッチング素子が形成されている。スイッチング素子は、例えば電界効果トランジスタである。この電界効果トランジスタには、例えば、図４（ａ）に示すように、ゲート絶縁膜４０１、ゲート電極４０２、不純物注入領域４０３、絶縁性のサイドウォール４０４、不純物注入領域４０５及びシリサイド層４０６が含まれている。ゲート電極４０２はワード線の一部として機能する。
スイッチング素子等を覆うカバー膜８２１が半導体基板８１１上に形成され、カバー膜８２１上に層間絶縁膜８２２が形成されている。層間絶縁膜８２２及びカバー膜８２１にシリサイド層４０６を露出するコンタクトホールが形成されており、このコンタクトホール内に導電プラグ８２４が形成されている。層間絶縁膜８２２及び導電プラグ８２４上にエッチングストッパ膜８２５が形成され、エッチングストッパ膜８２５上に層間絶縁膜８２６が形成されている。層間絶縁膜８２６及びエッチングストッパ膜８２５に開口部が形成され、この開口部内に配線８２８が形成されている。配線８２８は一部の導電プラグ８２４に接続されており、ビット線の一部として機能する。層間絶縁膜８２６及び配線８２８上に酸化防止膜８２９が形成され、酸化防止膜８２９上に緩衝膜８３０が形成されている。緩衝膜８３０、酸化防止膜８２９、層間絶縁膜８２６及びエッチングストッパ膜８２５に一部の導電プラグ８２４を露出するコンタクトホールが形成され、このコンタクトホール内に導電プラグ８３２が形成されている。
緩衝膜８３０及び導電プラグ８３２上に窒化チタン膜８４１及び窒化アルミニウムチタン膜８４２が形成されている。そして、窒化アルミニウムチタン膜８４２上に、強誘電体キャパシタ２０１、保護構造２００１に含まれる疑似強誘電体キャパシタ７０１、保護構造２００２に含まれる疑似強誘電体キャパシタ７０２、及び保護構造２００３に含まれる疑似強誘電体キャパシタ７０３が形成されている。疑似強誘電体キャパシタ７０１は保護構造２００１内に形成され、疑似強誘電体キャパシタ７０２は保護構造２００２内に形成され、疑似強誘電体キャパシタ７０３は保護構造２００３内に形成されている。強誘電体キャパシタ８０１に、下部電極８４６、容量絶縁膜８４７及び上部電極８４８が含まれ、疑似強誘電体キャパシタ７０１、疑似強誘電体キャパシタ７０２及び疑似強誘電体キャパシタ７０３の各々に、疑似下部電極７４６、疑似容量絶縁膜７４７及び疑似上部電極７４８が含まれる。窒化チタン膜８４１及び窒化アルミニウムチタン膜８４２は、下部電極８４６、容量絶縁膜８４７及び上部電極８４８、並びに疑似下部電極７４６、疑似容量絶縁膜７４７及び疑似上部電極７４８と同様にパターニングされている。１個の導電プラグ８３２に１個の強誘電体キャパシタ８０１の下部電極８４６が電気的に接続されている。
下部電極８４６には、図４（ｂ）に示すように、イリジウム膜４３１、酸化イリジウム膜４３２及び白金膜４３３が含まれている。容量絶縁膜８４７には、強誘電体膜４３４及び強誘電体膜４３５が含まれている。強誘電体膜４３４と強誘電体膜４３５との間では、例えば組成が相違している。上部電極８４８には、酸化イリジウム膜４３６、酸化イリジウム膜４３７及びイリジウム膜４３８が含まれている。例えば、酸化イリジウム膜４３７の酸化度は酸化イリジウム膜４３６の酸化度より高い。
疑似下部電極７４６には、図４（ｃ）に示すように、イリジウム膜３３１、酸化イリジウム膜３３２及び白金膜３３３が含まれている。疑似容量絶縁膜７４７には、強誘電体膜３３４及び強誘電体膜３３５が含まれている。強誘電体膜３３４と強誘電体膜３３５との間では、例えば組成が相違している。疑似上部電極７４８には、酸化イリジウム膜３３６、酸化イリジウム膜３３７及びイリジウム膜３３８が含まれている。例えば、酸化イリジウム膜３３７の酸化度は酸化イリジウム膜３３６の酸化度より高い。
強誘電体キャパシタ８０１、疑似強誘電体キャパシタ７０１、疑似強誘電体キャパシタ７０２及び疑似強誘電体キャパシタ７０３を覆う保護膜８５１が緩衝膜８３０上に形成され、保護膜８５１上に保護膜８５２が形成され、層間絶縁膜８５３が保護膜８５２上に形成されている。層間絶縁膜８５３、保護膜８５２及び保護膜８５１に上部電極８４８を露出するコンタクトホールが形成され、このコンタクトホール内に導電プラグ８５６が形成されている。
導電プラグ８５６に電気的に接続される配線８７１が層間絶縁膜２５３上に形成されている。配線８７１はプレート線の一部として機能する。配線８７１は、セル領域２００４に含まれるすべての強誘電体キャパシタ８０１及びこれら強誘電体キャパシタ８０１の間の領域を上部電極８４８の上方から覆うように形成されている。従って、平面視で、配線８７１の輪郭内に、この配線８７１に接続された複数の強誘電体キャパシタ８０１及びこれら複数の強誘電体キャパシタ８０１の間の領域がある。配線８７１は保護構造２００２及び保護構造２００３内にも広がるように形成されており、配線８７１の一部が保護構造２００２及び保護構造２００３に含まれている。配線８６１を覆う層間絶縁膜８６２が層間絶縁膜８５３上に形成され、その他第１の実施形態と同様の配線等が形成されている。
保護構造２００２には、上記のように、疑似強誘電体キャパシタ７０２が含まれている。図３９に示すように、疑似強誘電体キャパシタ７０２の疑似上部電極７４８は層間絶縁膜８５３等内の疑似配線９５６を介して配線８７１に接続されている。また、緩衝膜８３０及び酸化防止膜８２９内に、疑似強誘電体キャパシタ７０２下の窒化チタン膜８４１と接する疑似配線９３２が形成され、層間絶縁膜８２６及びエッチングストッパ膜８２５内に、疑似配線９３２と接する疑似配線９２８が形成されている。疑似配線９５６、疑似強誘電体キャパシタ７０２、疑似配線９３２及び疑似配線９２８は、保護構造２００２の一方の端部から他方の端部まで延在している。
保護構造２００３には、上記のように、疑似強誘電体キャパシタ７０３が含まれている。図４０及び図４１に示すように、疑似強誘電体キャパシタ７０３の疑似上部電極７４８は層間絶縁膜８５３等内の疑似配線９５６を介して配線８７１に接続されている。疑似配線９５６及び疑似強誘電体キャパシタ７０２は、保護構造２００３の一方の端部から他方の端部まで延在している。また、疑似配線９５６は保護構造２００２と保護構造２００３との境界で連続して繋がっており、保護構造２００２と保護構造２００３との境界で疑似強誘電体キャパシタ７０２と疑似強誘電体キャパシタ７０３とが連続して繋がっている。
保護構造２００１には、上記のように、疑似強誘電体キャパシタ７０１が含まれている。図３９及び図４０に示すように、疑似強誘電体キャパシタ７０１の疑似上部電極７４８は層間絶縁膜８５３等内の疑似配線９５６を介して疑似配線９６１に接続されている。疑似配線９６１は配線８７１から絶縁されており、フローティング状態となる。また、緩衝膜８３０及び酸化防止膜８２９内に、疑似強誘電体キャパシタ７０１下の窒化チタン膜８４１と接する疑似配線９３２が形成され、層間絶縁膜８２６及びエッチングストッパ膜８２５内に、疑似配線９３２と接する疑似配線９２８が形成されている。疑似配線９６１、疑似配線９５６、疑似強誘電体キャパシタ７０２、疑似配線９３２及び疑似配線９２８は、保護構造２００１の全周にわたって延在している。
保護構造２００１、保護構造２００２及び保護構造２００３がガードリング２００５に含まれる。疑似強誘電体キャパシタ７０１が第２の疑似強誘電体キャパシタの一例であり、疑似下部電極７４６が第２の疑似下部電極の一例であり、疑似容量絶縁膜７４７が第２の疑似容量絶縁膜の一例であり、疑似上部電極７４８が第２の上部電極の一例である。
図４０に示すように、配線８２８は保護構造２００１よりも内側まで延びている。また、素子分離領域８１２上に、電界効果トランジスタと並行して形成された絶縁膜９０１、配線９０２、シリサイド層９０６及び絶縁膜９２４が、保護構造２００１の下を潜るようにして形成されている。そして、配線９０２と配線８２８とが、層間絶縁膜８２２等内の導電プラグ９４１を介して電気的に接続されている。配線９０２の他端は、すなわち保護構造２００１より外側の端は、層間絶縁膜８２２等内の導電プラグ９４２、層間絶縁膜８２６等内の導電膜９４３、及び層間絶縁膜８５３等内の導電プラグ９４４を介して層間絶縁膜８５３上の配線９４５に接続されている。配線９０２及び配線９４５もビット線の一部として機能し、配線９４５がセンスアンプ２０１１に接続される。
第３２の実施形態では、ガードリング２００５に２重の保護構造（保護構造２００１及び２００２、又は保護構造２００１及び２００３）が設けられているため、水分及び水素の浸入をより一層抑制することができる。また、ビット線が延びる方向では、セル領域２００４間に保護構造２００３が形成され、保護構造２００３には、配線８２８を分断する部分が存在しないため、比較的工程劣化が生じにくい領域でのチップ面積の増大を回避することができる。その一方で、センスアンプ２０１１とその直近のセル領域２００４との間に保護構造２００１が形成され、保護構造２００１には疑似配線９３２及び疑似配線９２８も含まれているため、工程劣化が特に生じやすい領域での水分及び水素の浸入をより強固に妨げることができる。
なお、図４２に示すように、保護構造２００１の疑似強誘電体キャパシタ７０１と保護構造２００３の疑似強誘電体キャパシタ７０３との間に１又は２以上の疑似強誘電体キャパシタ７０４があってもよい。同様に、保護構造２００１の疑似強誘電体キャパシタ７０１と保護構造２００２の疑似強誘電体キャパシタ７０２との間に１又は２以上の疑似強誘電体キャパシタがあってもよい。
（第３３の実施形態）
次に、第３３の実施形態について説明する。図４３は、第３３の実施形態に係る半導体装置のレイアウトを示す図であり、図４４は、図４３中のＩ−Ｉ線に沿った断面図である。
第３３の実施形態に係る半導体装置３００１には、図４３に示すように、メモリセルアレイ領域３００２が含まれている。メモリセルアレイ領域３００２には、複数の強誘電体キャパシタ（図示せず）及びこれら強誘電体キャパシタを取り囲むガードリング１１０１が含まれている。メモリセルアレイ領域３００２には、例えば、第１〜第３１の実施形態のいずれかの構成が採用されている。メモリセルアレイ領域３００２の近傍にメモリ周辺回路３００３及び３００４が設けられている。メモリ周辺回路３００３及び３００４には、ロウデコーダ、センスアンプ及び増幅器等が含まれる。半導体装置３００１には、制御回路３００５も含まれる。制御回路３００５には、電源供給回路及び入出力パッド等が含まれる。そして、メモリセルアレイ領域３００２、メモリ周辺回路３００３及び３００４並びに制御回路３００５を取り囲むガードリング３０１０が外縁に沿って形成されている。
図４４に示すように、窒化アルミニウムチタン膜２４２上に、ガードリング３０１０に含まれる平面形状が環状の疑似強誘電体キャパシタ２１０１が２重に形成されている。疑似強誘電体キャパシタ２１０１はガードリング３０１０に含まれ、複数の強誘電体キャパシタ２０１及び疑似強誘電体キャパシタ１０１を側方から包囲する。疑似強誘電体キャパシタ２１０１に、疑似下部電極２１４６、疑似容量絶縁膜２１４７及び疑似上部電極２１４８が含まれる。ガードリング３０１０には、平面形状が環状の疑似配線２６２４、２６２８、２６３２及び２６５６が含まれる。疑似配線２６２４はカバー膜２２１及び層間絶縁膜２２２内に２重に形成され、疑似配線２６２８はエッチングストッパ膜２２５、層間絶縁膜２２６内に２重に形成され、疑似配線２６３２は酸化防止膜２２９及び緩衝膜２３０内に２重に形成されている。疑似配線２６５６は保護膜２５１、保護膜２５２及び層間絶縁膜２５３内に２重に形成されている。ガードリング３０１０には、層間絶縁膜２５３上の疑似配線２６６１、層間絶縁膜２６２上の疑似配線２２６３及び層間絶縁膜２６４上の疑似配線２２６５が含まれている。疑似配線２６６１、疑似配線２２６３及び疑似配線２２６５の平面形状は環状である。疑似配線２６６１と疑似配線２２６３との間に疑似配線２２６２が２重に形成され、疑似配線２２６３と疑似配線２２６５との間に疑似配線２２６４が２重に形成されている。疑似配線２２６２及び疑似配線２２６４の平面形状は環状である。
半導体装置３００１の製造過程では、図４５に示すように、一つのウェハに複数の半導体装置３００１がスクライブ領域３０２０を間に挟んで縦列に並ぶように形成される。そして、スクライブ領域３０２０は半導体装置３００１の内部よりも多く、水分を吸着しやすい層間絶縁膜を含んでいる。第３３の実施形態では、半導体装置３００１のスクライブ領域３０２０の近傍に、平面形状が環状の疑似強誘電体キャパシタ２１０１を含むガードリング３０１０が形成されているため、スクライブ領域３０２０から半導体装置３００１内部への水分の侵入を抑制することができる。このため、強誘電体キャパシタ２０１の特性劣化をより確実に抑制することができる。
なお、ガードリング３０１０が図４６に示すように構成されていてもよい。即ち、上方ほど、ガードリング３０１０に含まれる疑似配線の外縁が半導体装置３００１の内側するようにガードリング３０１０が構成されていてもよい。この例には、層間絶縁膜２６６上の疑似配線２６６７及び層間絶縁膜２６６８が含まれ、疑似配線２６６５と疑似配線２６６７との間に疑似配線２６６６が形成されている。疑似配線２６６１をＰウェル２１３とつなぐ疑似配線２７５６、２７３２及び２７４２も形成されている。疑似配線２６６７、２６６６、２７５６、２７３２及び２７４２の平面形状は環状である。更に、ガードリング３０１０には、疑似配線２８６５、２８６４、２８６３、２８６２、２８６１、２８５６、２８３２及び２８４２が含まれている。疑似配線２８６５、２８６４、２８６３、２８６２、２８６１、２８５６、２８３２及び２８４２の平面形状は環状である。この構成はスクライブ領域３０２０の幅が小さい場合に特に効果的である。スクライビング時にクラックが伝播しにくいためである。
（第３４の実施形態）
次に、第３４の実施形態について説明する。図４７は、第３４の実施形態に係る半導体装置のレイアウトを示す図であり、図４８は、図４７中のＩ−Ｉ線に沿った断面図である。
第３４の実施形態に係る半導体装置３０２１には、図４７に示すように、ガードリング３０１０の内側かつ制御回路３００５の外側でメモリセルアレイ領域３００２、メモリ周辺回路３００３及び３００４を取り囲むガードリング３０３０が形成されている。レイアウトに関する他の構成は第３３の実施形態と同様である。
図４８に示すように、窒化アルミニウムチタン膜２４２上に、ガードリング３０３０に含まれる平面形状が環状の疑似強誘電体キャパシタ２２０１が２重に形成されている。疑似強誘電体キャパシタ２２０１はガードリング３０３０に含まれ、複数の強誘電体キャパシタ２０１及び疑似強誘電体キャパシタ１０１を側方から包囲し、疑似強誘電体キャパシタ２１０１により側方から包囲される。疑似強誘電体キャパシタ２２０１に、疑似下部電極２２４６、疑似容量絶縁膜２２４７及び疑似上部電極２２４８が含まれる。ガードリング３０３０には、平面形状が環状の疑似配線２９２８、２９３２及び２９５６が含まれる。疑似配線２９２８はエッチングストッパ膜２２５、層間絶縁膜２２６内に２重に形成され、疑似配線２９３２は酸化防止膜２２９及び緩衝膜２３０内に２重に形成されている。疑似配線２９５６は保護膜２５１、保護膜２５２及び層間絶縁膜２５３内に２重に形成されている。ガードリング３０３０には、層間絶縁膜２５３上の疑似配線２９６１、層間絶縁膜２６２上の疑似配線２９６３及び層間絶縁膜２６４上の疑似配線２９６５が含まれている。疑似配線２９６１、疑似配線２９６３及び疑似配線２９６５の平面形状は環状である。
第３４の実施形態によれば、より高い耐湿性能を得ることができる。
次に、ガードリングの構造と分極電荷量との関係に関して本願発明者が行った実験の結果について説明する。
この実験では、下記の５種類の構造について分極電荷量を測定した。構造Ａは、図４９Ａ（ａ）に示すように、強誘電体キャパシタの周囲にガードリングを含まない。構造Ｂは、図４９Ａ（ｂ）に示すように、強誘電体キャパシタの周囲のガードリングが疑似配線６６１、疑似配線１０２及び疑似配線６２８を含む。構造Ｃは、図４９Ｂ（ｃ）に示すように、強誘電体キャパシタの周囲のガードリングが疑似強誘電体キャパシタ１０１、疑似配線６６１、疑似配線６５６、疑似配線６３２及び疑似配線６２８を含む。構造Ｄは、図４９Ｂ（ｄ）に示すように、強誘電体キャパシタの周囲のガードリングが疑似強誘電体キャパシタ１０１、疑似配線６６１及び疑似配線６５６を含む。構造Ｅは、図４９Ｂ（ｅ）に示すように、強誘電体キャパシタの周囲のガードリングが疑似強誘電体キャパシタ１０１を含む。
構造Ｃの試料、構造Ｄの試料、及び構造Ｅの試料は、それぞれ第２６の実施形態（図３１）、第１６の実施形態（図２１）、第１の実施形態（図３Ａ）に倣って作製した。構造Ａの試料は、第１の実施形態に倣いつつ、疑似強誘電体キャパシタ１０１の形成を省略することにより作製した。構造Ｂの試料は、第３の実施形態（図８）に倣いつつ、疑似強誘電体キャパシタ１０１の形成の形成を省略し、導電プラグ２５６と並行して疑似配線１０２を形成することにより作製した。これら５種類の構造における１．８Ｖでの分極電荷量Ｑｓｗの測定結果を図５０に示す。図５０では、構造Ａの分極電荷量Ｑｓｗの平均値を１．０とした相対値を示している。
図５０に示すように、構造Ｃ、構造Ｄ及び構造Ｅのいずれにおいても、最小値、最大値及び平均値が構造Ａのそれらよりも高かった。また、構造Ｃ、構造Ｄ及び構造Ｅのいずれにおいても、最小値、最大値及び平均値のうちで最も重要な最小値が構造Ｂのそれよりも高かった。更に、構造Ｃ、構造Ｄ及び構造Ｅのいずれにおいても分極電荷量のばらつきが構造Ｂのそれよりも小さかった。これらの結果から、構造Ｃ、構造Ｄ及び構造Ｅによれば、構造Ａ及び構造Ｂよりも優れた特性が得られたといえる。また、構造Ｃにおいて、最も優れた特性が得られた。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
半導体基板と、
前記半導体基板上の強誘電体キャパシタと、
前記半導体基板上の前記強誘電体キャパシタの周囲の第１のガードリングと、
を有し、
前記強誘電体キャパシタは、下部電極、容量絶縁膜及び上部電極を有し、
前記第１のガードリングは、第１の疑似下部電極、第１の疑似容量絶縁膜及び第１の疑似上部電極を有し、平面視で前記強誘電体キャパシタを側方から包囲することを特徴とする半導体装置。
（付記２）
前記第１の疑似下部電極は前記下部電極と同一の層にあり、
前記第１の疑似容量絶縁膜は前記容量絶縁膜と同一の層にあり、
前記第１の疑似上部電極は前記上部電極と同一の層にあることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１のガードリングは、前記第１の擬似上部電極上の第１の導電パターンを有することを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記第１のガードリングは、前記第１の擬似上部電極の上面及び前記第１の導電パターンの下面に接する第２の導電パターンを有することを特徴とする付記３に記載の半導体装置。
（付記５）
前記上部電極上及び前記第１の擬似上部電極上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、を有し、
前記第１の導電パターンは前記第２の絶縁膜中に形成され、
前記第２の導電パターンは前記第１の絶縁膜中に形成された
ことを特徴とする付記４に記載の半導体装置。
（付記６）
前記第１のガードリングは、前記第１の擬似下部電極の下に形成された第３の導電パターンを有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記第１のガードリングは、前記第３の導電パターンの下に第４の導電パターンを有することを特徴とする付記６に記載の半導体装置。
（付記８）
前記第１の擬似下部電極及び前記下部電極の下の第３の絶縁膜と、
前記第３の絶縁膜の下の第４の絶縁膜と、を有し
前記第１の擬似下部電極及び前記下部電極は前記第３の絶縁膜上に形成され、
前記第３の導電パターンは前記第４の絶縁膜に形成されたことを特徴とする付記６又は７に記載の半導体装置。
（付記９）
前記第１のガードリングは、前記第１の擬似下部電極の下面及び前記第３の導電パターンの上面に接する第５の導電パターンを有することを特徴とする付記６乃至８のいずれか１項に記載の半導体装置。
（付記１０）
前記第４の導電パターンは、前記半導体基板に接続する
ことを特徴とする付記７に記載の半導体装置。
（付記１１）
前記下部電極及び前記第１の疑似下部電極の下の第３の絶縁膜と、
前記第３の絶縁膜下の第４の絶縁膜と、
前記第４の絶縁膜下の第５の絶縁膜と、
を有し、
前記第３の導電パターンは、前記第４の絶縁膜に形成されたことを特徴とする付記６に記載の半導体装置。
（付記１２）
前記下部電極及び前記第１の疑似下部電極の下の第３の絶縁膜と、
前記第３の絶縁膜下の第４の絶縁膜と、
前記第４の絶縁膜下の第５の絶縁膜と、
を有し、
前記第５の導電パターンは前記第３の絶縁膜中に形成され、
前記第３の導電パターンは前記第４の絶縁膜に形成された
ことを特徴とする付記９に記載の半導体装置。
（付記１３）
前記下部電極及び前記第１の疑似下部電極の下の第３の絶縁膜と、
前記第３の絶縁膜下の第４の絶縁膜と、
前記第４の絶縁膜下の第５の絶縁膜と、
を有し、
前記第４の導電パターンは前記第５の絶縁膜に形成されたことを特徴とする付記７又は１０に記載の半導体装置。
（付記１４）
複数の前記強誘電体キャパシタ及び複数の前記強誘電体キャパシタの間の領域と平面視で重なり、前記上部電極の上方に形成された配線を有することを特徴とする付記１乃至１３のいずれか１項に記載の半導体装置。
（付記１５）
前記第１の導電パターンが前記配線に繋がっていることを特徴とする付記１４に記載の半導体装置。
（付記１６）
第２の疑似下部電極、第２の疑似容量絶縁膜及び第２の疑似上部電極を含む第２ガードリング有し、
前記第２のガードリングは平面視で前記第１のガードリングを外側から包囲することを特徴とする付記１乃至１５のいずれか１項に記載の半導体装置。
（付記１７）
前記下部電極及び第１の擬似下部電極の下に、窒化シリコン膜を有することを特徴とする付記１乃至１６のいずれか１項に記載の半導体装置。
（付記１８）
半導体基板上に第１の導電膜、強誘電体膜及び第２の導電膜を形成する工程と、
前記第１の導電膜、前記強誘電体膜及び前記第２の導電膜をエッチングすることにより、強誘電体キャパシタ及び第１のガードリングを形成する工程と、
を有し、
前記第１のガードリングは、前記強誘電体キャパシタの周囲を平面視で側方から包囲することを特徴とする半導体装置の製造方法。
１０１、７０１、７０２、７０３：疑似強誘電体キャパシタ
２０１：強誘電体キャパシタ
２０２：スイッチング素子
２７１、８７１：配線
６２４、６２８、６３２、６５６、６６１、９２８、９３２、９５６、９６１：疑似配線
１１０１、２００５：ガードリング
２００１、２００２、２００３：保護構造

Claims (10)

  1. 半導体基板と、
    前記半導体基板上の強誘電体キャパシタと、
    前記半導体基板上の前記強誘電体キャパシタの周囲の第１のガードリングと、
    を有し、
    前記強誘電体キャパシタは、下部電極、容量絶縁膜及び上部電極を有し、
    前記第１のガードリングは、第１の疑似下部電極、第１の疑似容量絶縁膜及び第１の疑似上部電極を有し、平面視で前記強誘電体キャパシタを側方から包囲することを特徴とする半導体装置。
  2. 前記第１の疑似下部電極は前記下部電極と同一の層にあり、
    前記第１の疑似容量絶縁膜は前記容量絶縁膜と同一の層にあり、
    前記第１の疑似上部電極は前記上部電極と同一の層にあることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のガードリングは、前記第１の擬似上部電極上の第１の導電パターンを有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１のガードリングは、前記第１の擬似上部電極の上面及び前記第１の導電パターンの下面に接する第２の導電パターンを有することを特徴とする請求項３に記載の半導体装置。
  5. 前記第１のガードリングは、前記第１の擬似下部電極の下に形成された第３の導電パターンを有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第１のガードリングは、前記第３の導電パターンの下に第４の導電パターンを有することを特徴とする請求項５に記載の半導体装置。
  7. 前記第１のガードリングは、前記第１の擬似下部電極の下面及び前記第３の導電パターンの上面に接する第５の導電パターンを有することを特徴とする請求項５又は６に記載の半導体装置。
  8. 複数の前記強誘電体キャパシタ及び複数の前記強誘電体キャパシタの間の領域と平面視で重なり、前記上部電極の上方に形成された配線を有し、
    前記第１の導電パターンが前記配線に繋がっていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 第２の疑似下部電極、第２の疑似容量絶縁膜及び第２の疑似上部電極を含む第２ガードリング有し、
    前記第２のガードリングは平面視で前記第１のガードリングを外側から包囲することを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 半導体基板上に第１の導電膜、強誘電体膜及び第２の導電膜を形成する工程と、
    前記第１の導電膜、前記強誘電体膜及び前記第２の導電膜をエッチングすることにより、強誘電体キャパシタ及び第１のガードリングを形成する工程と、
    を有し、
    前記第１のガードリングは、前記強誘電体キャパシタの周囲を平面視で側方から包囲することを特徴とする半導体装置の製造方法。
JP2014201912A 2014-09-30 2014-09-30 半導体装置及びその製造方法 Pending JP2016072502A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014201912A JP2016072502A (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法
US14/830,925 US20160093627A1 (en) 2014-09-30 2015-08-20 Semiconductor device and method of manufacturing the same
DE102015216011.4A DE102015216011A1 (de) 2014-09-30 2015-08-21 Halbleitervorrichtung und Verfahren zur Herstellung desselben
US15/836,298 US20180102373A1 (en) 2014-09-30 2017-12-08 Semiconductor device including ferroelectric capacitor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014201912A JP2016072502A (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016072502A true JP2016072502A (ja) 2016-05-09

Family

ID=55486033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014201912A Pending JP2016072502A (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US20160093627A1 (ja)
JP (1) JP2016072502A (ja)
DE (1) DE102015216011A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009339A (ja) * 2017-06-27 2019-01-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2020021852A (ja) * 2018-08-01 2020-02-06 ローム株式会社 半導体装置
JP2020092153A (ja) * 2018-12-05 2020-06-11 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び電子装置
WO2021251272A1 (ja) * 2020-06-11 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置、及び半導体記憶装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6617394B2 (ja) * 2015-12-18 2019-12-11 ローム株式会社 半導体装置
US10727401B2 (en) 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US20200235180A1 (en) * 2019-01-18 2020-07-23 Samsung Display Co., Ltd. Display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100912A (ja) * 2001-07-18 2003-04-04 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2004047943A (ja) * 2002-03-20 2004-02-12 Fujitsu Ltd 半導体装置
WO2006134631A1 (ja) * 2005-06-13 2006-12-21 Fujitsu Limited 半導体装置
JP2009277893A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626925B2 (ja) * 2001-05-08 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4025605B2 (ja) 2002-08-30 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100912A (ja) * 2001-07-18 2003-04-04 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2004047943A (ja) * 2002-03-20 2004-02-12 Fujitsu Ltd 半導体装置
WO2006134631A1 (ja) * 2005-06-13 2006-12-21 Fujitsu Limited 半導体装置
JP2009277893A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009339A (ja) * 2017-06-27 2019-01-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2020021852A (ja) * 2018-08-01 2020-02-06 ローム株式会社 半導体装置
JP7242210B2 (ja) 2018-08-01 2023-03-20 ローム株式会社 半導体装置
JP2020092153A (ja) * 2018-12-05 2020-06-11 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP7239808B2 (ja) 2018-12-05 2023-03-15 富士通セミコンダクターメモリソリューション株式会社 半導体装置、半導体装置の製造方法及び電子装置
WO2021251272A1 (ja) * 2020-06-11 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置、及び半導体記憶装置の製造方法

Also Published As

Publication number Publication date
DE102015216011A1 (de) 2016-03-31
US20180102373A1 (en) 2018-04-12
US20160093627A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP2016072502A (ja) 半導体装置及びその製造方法
JP2005175204A (ja) 半導体装置およびその製造方法
JP2008210893A (ja) 半導体装置とその製造方法
JP2015149354A (ja) 半導体装置及びその製造方法
JP6617394B2 (ja) 半導体装置
KR100873894B1 (ko) 반도체 장치의 제조 방법
JP2005229001A (ja) 半導体装置及び半導体装置の製造方法
JP5168273B2 (ja) 半導体装置とその製造方法
JP6142710B2 (ja) 半導体装置及びその設計方法
JP6872437B2 (ja) 半導体装置及び半導体装置の製造方法
JP5369491B2 (ja) 半導体装置
JP2016046269A (ja) 半導体装置および半導体装置の製造方法
JP2014187132A (ja) 半導体装置
JP6402528B2 (ja) 半導体装置及びその製造方法
JP6617393B2 (ja) 半導体装置
JP4798979B2 (ja) 強誘電体メモリの製造方法
JP7448429B2 (ja) 半導体装置および半導体装置の製造方法
JP7027916B2 (ja) 半導体装置及びその製造方法
JP2012049365A (ja) 半導体装置の製造方法
JP5504993B2 (ja) 半導体装置の製造方法
JP2010157576A (ja) 半導体装置
JP2006319355A (ja) 半導体装置及びその製造方法
JP2018046261A (ja) 強誘電体メモリ装置の製造方法
JP4777127B2 (ja) 半導体装置及びその製造方法
JP2017123388A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190312