JP7027916B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7027916B2 JP7027916B2 JP2018015193A JP2018015193A JP7027916B2 JP 7027916 B2 JP7027916 B2 JP 7027916B2 JP 2018015193 A JP2018015193 A JP 2018015193A JP 2018015193 A JP2018015193 A JP 2018015193A JP 7027916 B2 JP7027916 B2 JP 7027916B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- hydrogen
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Description
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置を示す断面図である。
次に、第2の実施形態について説明する。第2の実施形態に係る半導体装置は強誘電体メモリの一例に関する。図3は、第2の実施形態に係る半導体装置のレイアウトの概要を示す図である。図4は、個片化前の第2の実施形態に係る半導体装置を示す図である。図5は、第2の実施形態に係る半導体装置を示す断面図である。図5は、図3中のI-I線に沿った断面図に相当する。
(付記1)
基板と、
前記基板の表面に形成されたトランジスタと、
前記トランジスタの上方に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成された第4の絶縁膜と、
前記第4の絶縁膜上に形成された強誘電体キャパシタと、
を有し、
前記第3の絶縁膜は、前記第1の絶縁膜よりも水素を透過させやすく、
前記第2の絶縁膜及び前記第4の絶縁膜は、前記第1の絶縁膜及び前記第3の絶縁膜よりも水素及び酸素を透過させやすいことを特徴とする半導体装置。
(付記2)
前記第1の絶縁膜は、第1の窒化シリコン膜であり、
前記第3の絶縁膜は、前記第1の窒化シリコン膜よりも窒素含有率が低い第2の窒化シリコン膜であることを特徴とする付記1に記載の半導体装置。
(付記3)
X線光電子分光法による分析において、前記第3の絶縁膜は前記第1の絶縁膜よりも大きなSi-O結合のピークを示すことを特徴とする付記2に記載の半導体装置。
(付記4)
前記第4の絶縁膜上に形成され、前記強誘電体キャパシタの上面及び側面を覆い、前記第3の絶縁膜よりも水素を透過させにくく、前記第2の絶縁膜及び前記第4の絶縁膜よりも酸素を透過させにくい第5の絶縁膜を有することを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記5)
前記第5の絶縁膜は、窒化アルミニウム膜であることを特徴とする付記4に記載の半導体装置。
(付記6)
前記第1の絶縁膜及び前記第2の絶縁膜内に形成された第1の導電体と、
前記第3の絶縁膜及び前記第4の絶縁膜内に形成され、前記第1の導電体及び前記強誘電体キャパシタに接続された第2の導電体と、
前記第1の導電体の下面に接し、前記トランジスタに接続された第3の導電体と、
を有することを特徴とする付記1乃至5のいずれか1項に記載の半導体装置。
(付記7)
前記第1の絶縁膜及び前記第2の絶縁膜内に形成された第4の導電体と、
前記第4の導電体の下面に接し、前記トランジスタに接続された第5の導電体と、
を有することを特徴とする付記6に記載の半導体装置。
(付記8)
前記第1の絶縁膜及び前記第3の絶縁膜は、平面視で当該半導体装置の全体に設けられていることを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。
(付記9)
基板の表面にトランジスタを形成する工程と、
前記トランジスタの上方に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、前記第1の絶縁膜よりも水素及び酸素を透過させやすい第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に、前記第1の絶縁膜よりも水素を透過させやすく、前記第2の絶縁膜よりも水素及び酸素を透過させにくい第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に、前記第1の絶縁膜及び前記第3の絶縁膜よりも水素及び酸素を透過させやすい第4の絶縁膜を形成する工程と、
前記第4の絶縁膜上に強誘電体キャパシタを形成する工程と、
アニールにより、前記第2の絶縁膜及び前記第4の絶縁膜に含まれる水素を脱離させる工程と、
を有することを特徴とする半導体装置の製造方法。
(付記10)
前記第1の絶縁膜は、第1の窒化シリコン膜であり、
前記第3の絶縁膜は、前記第1の窒化シリコン膜よりも窒素含有率が低い第2の窒化シリコン膜であることを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)
前記第3の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第2のN/Si比は、前記第1の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第1のN/Si比よりも低いことを特徴とする付記10に記載の半導体装置の製造方法。
(付記12)
前記第4の絶縁膜上に、前記強誘電体キャパシタの上面及び側面を覆い、前記第3の絶縁膜よりも水素を透過させにくく、前記第2の絶縁膜及び前記第4の絶縁膜よりも酸素を透過させにくい第5の絶縁膜を形成する工程を有することを特徴とする付記9乃至11のいずれか1項に記載の半導体装置の製造方法。
(付記13)
前記第5の絶縁膜は、窒化アルミニウム膜であることを特徴とする付記12に記載の半導体装置の製造方法。
(付記14)
前記第2の絶縁膜を形成する工程と前記第3の絶縁膜を形成する工程との間に、アニールにより、前記第2の絶縁膜に含まれる水素を脱離させる工程を有することを特徴とする付記9乃至13のいずれか1項に記載の半導体装置の製造方法。
106、116、118:導電体
111、112、113、114:絶縁膜
200:半導体装置
206C、218:導電プラグ
216:配線
211、213:酸化防止膜
212、214:層間絶縁膜
231:バリア膜
Q:強誘電体キャパシタ
Tr、TrC、TrL、TrP:トランジスタ
Claims (6)
- 基板と、
前記基板の表面に形成されたトランジスタと、
前記トランジスタの上面及び側面を覆って形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の絶縁膜と前記第2の絶縁膜を貫通して形成されて前記トランジスタに接続した第1のプラグと、
前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記第3の絶縁膜上に形成された第4の絶縁膜と、
前記第3の絶縁膜と前記第4の絶縁膜を貫通して形成されて前記第1のプラグと接続した第1の配線と、
前記第4の絶縁膜上に形成された第5の絶縁膜と、
前記第5の絶縁膜上に形成された第6の絶縁膜と、
前記第5の絶縁膜と前記第6の絶縁膜を貫通して形成されて前記第1の配線と接続した第2のプラグと、
前記第6の絶縁膜上に形成されて前記第2のプラグと接続した強誘電体キャパシタと、
を有し、
前記第5の絶縁膜は、前記第3の絶縁膜よりも水素を透過させやすく、
前記第4の絶縁膜及び前記第6の絶縁膜は、前記第3の絶縁膜及び前記第5の絶縁膜よりも水素及び酸素を透過させやすいことを特徴とする半導体装置。 - 前記第3の絶縁膜は、第1の窒化シリコン膜であり、
前記第5の絶縁膜は、前記第1の窒化シリコン膜よりも窒素含有率が低い第2の窒化シリコン膜であることを特徴とする請求項1に記載の半導体装置。 - X線光電子分光法による分析において、前記第5の絶縁膜は前記第3の絶縁膜よりも大きなSi-O結合のピークを示すことを特徴とする請求項2に記載の半導体装置。
- 前記第6の絶縁膜上に形成され、前記強誘電体キャパシタの上面及び側面を覆い、前記第5の絶縁膜よりも水素を透過させにくく、前記第4の絶縁膜及び前記第6の絶縁膜よりも酸素を透過させにくい第7の絶縁膜を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 基板の表面にトランジスタを形成する工程と、
前記トランジスタの上面及び側面を覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
前記第1の絶縁膜と前記第2の絶縁膜を貫通して前記トランジスタに接続する第1のプラグを形成する工程と、
前記第2の絶縁膜上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に、前記第3の絶縁膜よりも水素及び酸素を透過させやすい第4の絶縁膜を形成する工程と、
前記第3の絶縁膜と前記第4の絶縁膜を貫通して前記第1のプラグと接続する第1の配線を形成する工程と、
前記第4の絶縁膜上に、前記第3の絶縁膜よりも水素を透過させやすく、前記第4の絶縁膜よりも水素及び酸素を透過させにくい第5の絶縁膜を形成する工程と、
前記第5の絶縁膜上に、前記第3の絶縁膜及び前記第5の絶縁膜よりも水素及び酸素を透過させやすい第6の絶縁膜を形成する工程と、
前記第5の絶縁膜と前記第6の絶縁膜を貫通して前記第1の配線と接続する第2のプラグを形成する工程と、
前記第6の絶縁膜上に前記第2のプラグと接続する強誘電体キャパシタを形成する工程と、
アニールにより、前記第4の絶縁膜及び前記第6の絶縁膜に含まれる水素を脱離させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3の絶縁膜は、第1の窒化シリコン膜であり、
前記第5の絶縁膜は、前記第1の窒化シリコン膜よりも窒素含有率が低い第2の窒化シ
リコン膜であることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018015193A JP7027916B2 (ja) | 2018-01-31 | 2018-01-31 | 半導体装置及びその製造方法 |
US16/238,854 US10847522B2 (en) | 2018-01-31 | 2019-01-03 | Semiconductor device and fabrication method |
DE102019200787.2A DE102019200787B4 (de) | 2018-01-31 | 2019-01-23 | Halbleitervorrichtung mit ferroelektrischen Kondensator und Verfahren zu deren Herstellung |
CN201910066184.4A CN110098194B (zh) | 2018-01-31 | 2019-01-24 | 半导体器件和制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018015193A JP7027916B2 (ja) | 2018-01-31 | 2018-01-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019134071A JP2019134071A (ja) | 2019-08-08 |
JP7027916B2 true JP7027916B2 (ja) | 2022-03-02 |
Family
ID=67224520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018015193A Active JP7027916B2 (ja) | 2018-01-31 | 2018-01-31 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10847522B2 (ja) |
JP (1) | JP7027916B2 (ja) |
CN (1) | CN110098194B (ja) |
DE (1) | DE102019200787B4 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036126A (ja) | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
WO2009057225A1 (ja) | 2007-11-02 | 2009-05-07 | Fujitsu Microelectronics Limited | 半導体装置とその製造方法 |
JP2010093064A (ja) | 2008-10-08 | 2010-04-22 | Panasonic Corp | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3607697A (en) * | 1968-04-18 | 1971-09-21 | Sprague Electric Co | Sputtering process for making a film of silica and silicon nitride |
JP3851909B2 (ja) | 2004-03-18 | 2006-11-29 | 株式会社東芝 | 強誘電体記憶装置の製造方法 |
JP4181135B2 (ja) * | 2005-01-28 | 2008-11-12 | 株式会社東芝 | 半導体記憶装置 |
JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN101203957B (zh) | 2005-06-17 | 2011-03-30 | 富士通半导体股份有限公司 | 半导体装置的制造方法 |
WO2008111199A1 (ja) | 2007-03-14 | 2008-09-18 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
WO2008126197A1 (ja) | 2007-03-20 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
US7812425B2 (en) * | 2007-10-05 | 2010-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film |
JP2010056133A (ja) * | 2008-08-26 | 2010-03-11 | Panasonic Corp | 半導体記憶装置 |
CN104752441B (zh) * | 2015-03-20 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
-
2018
- 2018-01-31 JP JP2018015193A patent/JP7027916B2/ja active Active
-
2019
- 2019-01-03 US US16/238,854 patent/US10847522B2/en active Active
- 2019-01-23 DE DE102019200787.2A patent/DE102019200787B4/de active Active
- 2019-01-24 CN CN201910066184.4A patent/CN110098194B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036126A (ja) | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
WO2009057225A1 (ja) | 2007-11-02 | 2009-05-07 | Fujitsu Microelectronics Limited | 半導体装置とその製造方法 |
JP2010093064A (ja) | 2008-10-08 | 2010-04-22 | Panasonic Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110098194B (zh) | 2023-07-04 |
DE102019200787B4 (de) | 2022-02-24 |
US10847522B2 (en) | 2020-11-24 |
DE102019200787A1 (de) | 2019-08-01 |
CN110098194A (zh) | 2019-08-06 |
US20190237471A1 (en) | 2019-08-01 |
JP2019134071A (ja) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8956881B2 (en) | Method of manufacturing a FeRAM device | |
KR101109028B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8373212B2 (en) | Semiconductor device and method for manufacturing the same | |
US9006808B2 (en) | Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication | |
JP5170101B2 (ja) | 半導体装置とその製造方法 | |
JP5347381B2 (ja) | 半導体装置の製造方法 | |
JP6510678B2 (ja) | 予備パターン化された底部電極及び酸化障壁上に強誘電体ランダムアクセスメモリを製造する方法 | |
JP5168273B2 (ja) | 半導体装置とその製造方法 | |
US7728370B2 (en) | Semiconductor device and manufacturing method of the same | |
JP5832715B2 (ja) | 半導体装置の製造方法 | |
JP7027916B2 (ja) | 半導体装置及びその製造方法 | |
JP5239294B2 (ja) | 半導体装置の製造方法 | |
JP5785523B2 (ja) | 半導体装置及びその製造方法 | |
JP2010003741A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2006011196A1 (ja) | 半導体装置とその製造方法 | |
JP2003086776A (ja) | 半導体装置及びその製造方法 | |
US9093418B2 (en) | Manufacture method for semiconductor device capable of preventing reduction of ferroelectric film | |
JP2017123388A (ja) | 半導体装置及びその製造方法 | |
JP2010087350A (ja) | 半導体装置とその製造方法 | |
JP5998844B2 (ja) | 半導体装置およびその製造方法 | |
JP2022010624A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004281935A (ja) | 半導体装置及びその製造方法 | |
WO2008004297A1 (fr) | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer | |
JP2014057104A (ja) | 半導体装置及びその製造方法 | |
WO2005101508A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20200708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7027916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |