JP3851909B2 - 強誘電体記憶装置の製造方法 - Google Patents

Description

本発明は、強誘電体メモリを有する強誘電体記憶装置の製造方法に関する。

近年、不揮発性半導体メモリの一つとして、強誘電体キャパシタを用いた強誘電体メモリ（ＦｅＲＡＭ：Ferro-electric Random Access Memory）が注目されている。

しかし、従来のＦｅＲＡＭでは、次のような問題あった。強誘電体キャパシタとトランジスタとを接続するコンタクトのアスペクト比は、デバイスの高集積化とともに高くなる。このため、従来のプロセス（例えばスパッタ膜とドライエッチングによるメタライゼーション）では、コンタクトの埋め込み特性及び電気的信頼性が不十分となる。この観点から、コンタクトは、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いてＴｉＮ，Ｗなどで形成するのが最適であると考えられる。しかしながら、プラズマＣＶＤ法を用いてＴｉＮ，Ｗなどからなるコンタクトを形成すると、プロセス中に多量の水素が発生するため強誘電体キャパシタに対して致命的なダメージを与えることがわかっている。この強誘電体キャパシタのダメージを回復させるには、高温酸素アニールが必要であるが、この高温酸素アニールを行うと、従来のＦｅＲＡＭではＴｉＮ，Ｗなどからなるコンタクトが酸化してしまうという問題があった。

本発明は上記課題を解決するためになされたものであり、その目的とするところは、コンタクトの酸化を防止することが可能な強誘電体記憶装置の製造方法を提供することにある。

本発明は、前記目的を達成するために以下に示す手段を用いている。

本発明の一視点による強誘電体記憶装置の製造方法は、半導体基板にゲート電極と第１及び第２の拡散層とを有するトランジスタを形成する工程と、前記トランジスタの上方に第１の酸素バリア膜を形成する工程と、前記第１の酸素バリア膜の上方に下部電極と誘電体膜と上部電極とを有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタを覆う第２の酸素バリア膜を形成し、この第２の酸素バリア膜を前記第１の酸素バリア膜と接触させる工程と、前記第１の拡散層に電気的に接続する第１のコンタクトを形成する工程と、前記第１のコンタクト上に第３の酸素バリア膜を形成し、この第３の酸素バリア膜を前記第２の酸素バリア膜と接触させる工程と、前記第２及び第３の酸素バリア膜を選択的に除去し、前記上部電極の上面を露出するコンタクトホールを形成する工程と、前記第２の酸素バリア膜を前記第１及び第３の酸素バリア膜にそれぞれ接触させた状態で、酸素アニールを行う工程と、前記コンタクトホール内に第２のコンタクトを形成する工程と、前記第１のコンタクト上の前記第３の酸素バリア膜を除去する工程と、前記第１及び第２のコンタクトを電気的に接続する配線を形成する工程とを具備する。

本発明によれば、コンタクトの酸化を防止することが可能な強誘電体記憶装置の製造方法を提供できる。

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

尚、各実施形態では、ＴＣ並列ユニット直列接続型構造の強誘電体メモリ（ＦｅＲＡＭ：Ferro-electric Random Access Memory）を例にあげて説明するが、この構造に限定されず、種々の構造に適用することも可能である。ここで、ＴＣ並列ユニット直列接続型構造とは、セルトランジスタ（Ｔ）のソースドレイン間にキャパシタ（Ｃ）の両端をそれぞれ接続し、これをユニットセルとし、このユニットセルを複数直列に接続した構造のことをいう。

［第１の実施形態］
第１の実施形態は、オフセット構造のＦｅＲＡＭを例にあげる。

図１及び図２は、本発明の第１の実施形態に係る強誘電体記憶装置を示す。以下に、第１の実施形態に係る強誘電体記憶装置の構造について説明する。

図１及び図２に示すように、シリコン基板１１上にゲート電極１３ａ，１３ｂ，１３ｃ，１３ｄが形成され、シリコン基板１１内にソース／ドレイン拡散層１４が形成されることで、トランジスタ１５ａ，１５ｂ，１５ｃ，１５ｄが形成されている。トランジスタ１５ｂ，１５ｃ間のソース／ドレイン拡散層１４には、コンタクト１７ａが接続され、トランジスタ１５ａ，１５ｂ間のソース／ドレイン拡散層１４には、コンタクト１７ｂが接続され、トランジスタ１５ｃ，１５ｄ間のソース／ドレイン拡散層１４には、コンタクト１７ｃが接続されている。尚、コンタクト１７ｂ，１７ｃは、コンタクト１７ａとは異なる列に配置されている。

また、層間絶縁膜１９上には、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが形成されている。この強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄは、下部電極２１と、上部電極２３と、これら下部電極２１及び上部電極２３間に設けられた強誘電体膜２２とで、それぞれ形成されている。ここで、２つの強誘電体キャパシタ２５ａ，２５ｂは、下部電極２１を強誘電体キャパシタ２５ａ，２５ｂ毎に分断せずに共有し、同様に、２つの強誘電体キャパシタ２５ｃ，２５ｄは、下部電極２１を強誘電体キャパシタ２５ｃ，２５ｄ毎に分断せずに共有している。

また、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄの上部電極２３上には、コンタクト３２ａ，３２ｂ，３２ｃ，３２ｄがそれぞれ設けられ、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄの下部電極２１上には、コンタクト３２ｅ，３２ｆがそれぞれ設けられている。また、コンタクト１７ａ上には、コンタクト２９ａが設けられている。そして、コンタクト２９ａ，３２ｂ，３２ｃ上には配線３４ａが設けられ、コンタクト３２ｅ上には配線３４ｂが設けられ、コンタクト３２ｆ上には配線３４ｃが設けられている。

ここで、図１及び図２では４つのセルが示されており、そのうち第２及び第３のセルを例にあげてＴＣ並列ユニット直列接続型構造について説明する。第２のセルの強誘電体キャパシタ２５ｂにおいて、上部電極２３は、コンタクト３２ｂ〜配線３４ａ〜コンタクト２９ａ〜コンタクト１７ａを介して、トランジスタ１５ｂのソース／ドレイン拡散層１４の一方に接続され、下部電極２１は、コンタクト３２ｅ〜配線３４ｂ〜コンタクト（図示せず）〜コンタクト１７ｂを介して、トランジスタ１５ｂのソース／ドレイン拡散層１４の他方に接続されている。これにより、強誘電体キャパシタ２５ｂの上部電極２３及び下部電極２１は、トランジスタ１５ｂのソース／ドレイン拡散層１４と電気的に並列接続されている。同様に、第３のセルの強誘電体キャパシタ２５ｃにおいて、上部電極２３は、コンタクト３２ｃ〜配線３４ａ〜コンタクト２９ａ〜コンタクト１７ａを介して、トランジスタ１５ｃのソース／ドレイン拡散層１４の一方に接続され、下部電極２１は、コンタクト３２ｆ〜配線３４ｃ〜コンタクト（図示せず）〜コンタクト１７ｃを介して、トランジスタ１５ｃのソース／ドレイン拡散層１４の他方に接続されている。これにより、強誘電体キャパシタ２５ｃの上部電極２３及び下部電極２１は、トランジスタ１５ｃのソース／ドレイン拡散層１４と電気的に並列接続されている。そして、第２及び第３のセルにおいて、トランジスタ１５ａ，１５ｂと上部電極２３との接続部分を共有することで、第２及び第３のセルが直列に接続されている。これにより、ＴＣ並列ユニット直列接続型構造のＦｅＲＡＭが形成されている。

このような第１の実施形態に係る構造では、酸素の拡散を防止する膜として、絶縁性の酸素バリア膜１８、絶縁性の水素及び酸素バリア膜２６、絶縁性の酸素バリア膜３０がそれぞれ設けられている。ここで、酸素バリア膜１８は、コンタクト１７ａ，１７ｂ，１７ｃ及び層間絶縁膜１６上に形成されている。水素及び酸素バリア膜２６は、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９の側面、酸素バリア膜１８上に形成されている。酸素バリア膜３０は、水素及び酸素バリア膜２６、層間絶縁膜２７上に形成されている。

以上のように、酸素バリア膜１８がコンタクト１７ａ，１７ｂ，１７ｃ上に設けられ、酸素バリア膜３０がコンタクト２９ａ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｘ部分（コンタクト１７ａ上付近）で酸素バリア膜１８と接触し、Ｙ部分（コンタクト２９ａ，３２ｂ間の上部付近及びコンタクト２９ａ，３２ｃ間の上部付近）でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

尚、図２では、下部電極２１の端部は、上部電極２３及び強誘電体膜２２の側面よりも突出し、水素及び酸素バリア膜２６と接触しているが、下部電極２１の端部は、水素及び酸素バリア膜２６と接触していなくてもよい。

図３乃至図１９は、本発明の第１の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る強誘電体記憶装置の製造方法について説明する。ここでは、強誘電体キャパシタが存在するキャパシタ回路部とこのキャパシタ回路部を制御する周辺回路部とを同時に形成する場合を例にあげる。尚、キャパシタ回路部では、図１及び図２のゲート電極１５ａ，１５ｄの図示は省略する。

まず、図３に示すように、シリコン基板１１内に素子分離を行うためのＳＴＩ（Shallow Trench Isolation）領域１２が形成される。その後、シリコン基板１１上にゲート電極１３ｂ，１３ｃ，１３ｅ，１３ｆが形成され、このゲート電極１３ｂ，１３ｃ，１３ｅ，１３ｆを挟むようにソース／ドレイン拡散層１４が形成される。このようにして、キャパシタ回路部のトランジスタ１５ｂ，１５ｃと周辺回路部のトランジスタ１５ｅ，１５ｆが形成される。

次に、図４に示すように、シリコン基板１１及びトランジスタ１５ｂ，１５ｃ，１５ｅ，１５ｆ上に層間絶縁膜１６が堆積され、この層間絶縁膜１６の上面が例えばＣＭＰ（Chemical Mechanical Polish）で平坦化される。この層間絶縁膜１６の材料としては、例えば、ＢＰＳＧ（Boron Phosphorous Silicate Glass），Ｐ−ＴＥＯＳ（Plasma-Tetra Ethoxy Silane）などがあげられる。

次に、図５に示すように、層間絶縁膜１６内に、ソース／ドレイン拡散層１４に接続するコンタクト１７ａ，１７ｂ，１７ｃ、ゲート電極１３ｅ，１３ｆに接続するコンタクト１７ｄ，１７ｅが形成される。これらのコンタクト１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅの材料には、例えば、Ｗ、ドープした多結晶シリコンなどが用いられる。

次に、図６に示すように、コンタクト１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ及び層間絶縁膜１６上に絶縁性の酸素バリア膜１８が形成され、この酸素バリア膜１８上に層間絶縁膜１９が堆積される。ここで、絶縁性の酸素バリア膜１８の材料には、例えばＡｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＰＺＴ、ＴｉＯ_２などが用いられ、層間絶縁膜１９の材料には、例えばＢＰＳＧ，Ｐ−ＴＥＯＳなどが用いられる。

次に、図７に示すように、層間絶縁膜１９上に、下部電極２１、強誘電体膜２２、及び上部電極２３が順に堆積される。ここで、下部電極２１は、例えば、Ｉｒ、ＩｒＯ_２、Ｒｕ、ＲｕＯ_２、Ｐｔなどが含まれている材料で形成される。強誘電体膜２２の材料としては、ＰＺＴ、ＳＢＴなどがあげられる。上部電極２３の材料としては、Ｐｔ、Ｉｒ、ＩｒＯ_２、ＳＲＯ、Ｒｕ、ＲｕＯ_２などがあげられる。

次に、図８に示すように、上部電極２３上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて、上部電極２３及び強誘電体膜２２がパターニングされる。

次に、図９に示すように、上部電極２３及び下部電極２１上に層間絶縁膜２４が形成される。この層間絶縁膜２４の材料には、例えばＢＰＳＧ，Ｐ−ＴＥＯＳなどが用いられる。

次に、図１０に示すように、層間絶縁膜２４上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて層間絶縁膜２４がパターニングされる。さらに、このパターニングされた層間絶縁膜２４をマスクとして下部電極２１及び層間絶縁膜１９が加工される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが形成される。

次に、図１１に示すように、スパッタリングやＣＶＤ（Chemical Vapor Deposition）法により、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９の側面、酸素バリア膜１８の上面に、絶縁性の水素及び酸素バリア膜２６が形成される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが水素及び酸素バリア膜２６で覆われる。ここで、この絶縁性の水素及び酸素バリア膜２６の材料としては、例えば、Ａｌ_２Ｏ_３，ＳｉＮ，ＳｉＯＮ，ＴｉＯ_２，ＰＺＴなどがあげられる。

次に、図１２に示すように、水素及び酸素バリア膜２６上に層間絶縁膜２７が堆積され、この層間絶縁膜２７の上面が水素及び酸素バリア膜２６が露出するまで平坦化される。ここで、層間絶縁膜２７の材料としては、例えば、Ｐ−ＴＥＯＳ、Ｏ_３−ＴＥＯＳ、ＳＯＧ、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮなどがあげられる。

次に、図１３に示すように、層間絶縁膜２７、水素及び酸素バリア膜２６及び酸素バリア膜１８を貫通するコンタクトホール２８ａ，２８ｂ，２８ｃが形成される。

次に、図１４に示すように、コンタクトホール２８ａ，２８ｂ，２８ｃが例えばＴｉ，ＴｉＮ，Ｗなどを含む金属材で埋め込まれ、この金属材の上面が平坦化される。これにより、コンタクト１７ａ，１７ｄ，１７ｅに接続するコンタクト２９ａ，２９ｂ，２９ｃが形成される。尚、アスペクト比の高いコンタクトホール２８ａ，２８ｂ，２８ｃの埋め込みを可能にするには、プラズマＣＶＤ法を用いてコンタクト２９ａ，２９ｂ，２９ｃの金属材を埋め込むとよい。

次に、図１５に示すように、コンタクト２９ａ，２９ｂ，２９ｃ、水素及び酸素バリア膜２６及び層間絶縁膜２７上に、絶縁性の酸素バリア膜３０が形成される。ここで、絶縁性の酸素バリア膜３０の材料には、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＰＺＴ、ＴｉＯ_２などが用いられる。

次に、図１６に示すように、酸素バリア膜３０、水素及び酸素バリア膜２６及び層間絶縁膜２４を貫通するコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆが形成される。次に、例えば６５０℃の酸素雰囲気中で１時間などの条件で、高温の酸素アニールが行われる。

次に、図１７に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどの金属材でコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆが埋め込まれ、この金属材の上面が平坦化される。これにより、上部電極２３に接続するコンタクト３２ａ，３２ｂ，３２ｃ，３２ｄ、下部電極２１に接続するコンタクト３２ｅ，３２ｆが形成される。

次に、図１８に示すように、コンタクト３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆ及び酸素バリア膜３０上に、層間絶縁膜３３が形成される。

次に、図１９に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどからなる配線３４ａ，３４ｂ，３４ｃ，３４ｄが形成される。その結果、配線３４ａを用いて、キャパシタ２５ｂ，２５ｃの上部電極２３とトランジスタ１５ｂ，１５ｃのソース／ドレイン拡散層１４とが電気的に接続される。配線３４ｂを用いて、キャパシタ２５ｂの下部電極２１とトランジスタ１５ｂのソース／ドレイン拡散層１４とが電気的に接続される。配線３４ｃを用いて、キャパシタ２５ｃの下部電極２１とトランジスタ１５cのソース／ドレイン拡散層１４とが電気的に接続される。

このような第１の実施形態に係る製造方法では、図１６の工程において、コンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを形成した後、キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄのダメージ回復のために高温の酸素アニールが行われる。この際、図２０に示すように、アニールによる酸素がＡ，Ｂ，Ｃの経路でコンタクト２９ａ付近に拡散する。

そこで、第１の実施形態では、経路Ａによる酸素拡散は酸素バリア膜３０により防ぎ、経路Ｂよる酸素拡散は水素及び酸素バリア膜２６により防ぎ、経路Ｃよる酸素拡散は酸素バリア膜１８により防いでいる。

尚、Ｘ部分において、水素及び酸素バリア膜２６と酸素バリア膜１８との間に隙間が存在すると、この隙間からコンタクト２９ａへ酸素が拡散し、コンタクト２９ａが酸化されてしまう。また、Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０との間に隙間が存在すると、この隙間からコンタクト２９ａへ酸素が拡散し、コンタクト２９ａが酸化されてしまう。従って、酸素アニールによるコンタクト２９ａの酸化を防止するには、酸素アニールの際、（ａ）Ｘ部分において、水素及び酸素バリア膜２６と酸素バリア膜１８とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第１の実施形態によれば、コンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを形成した後、キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄのダメージ回復のために高温の酸素アニールが行われるが、この際、酸素バリア膜１８，３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図２１の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止できる。従って、Ｗなどからなるコンタクト２９ａを形成しても高温酸素アニールを行うことが可能となるため、キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄのダメージを回復させることもできる。また、プラズマＣＶＤ法によるＷ，ＴｉＮなどでコンタクト２９ａを形成することができるので、アスペクト比が高いコンタクト２９ａの埋め込み特性を向上することができる。

尚、オフセット構造のＦｅＲＡＭの場合、下部電極２１の直下にＷなどからなるコンタクトが存在しない。このため、下部電極２１は、通常、酸素拡散防止効果を有する材料で形成しないことが多いが、酸素拡散防止効果を有する材料で形成することも可能である。この場合、Ｘ部分において、水素及び酸素バリア膜２６と酸素バリア膜１８との間に隙間が生じていても、Ｚ部分において、下部電極２１の端部と水素及び酸素バリア膜２６とが接していれば（図２２参照）、酸素の拡散を防止することは可能である。

［第２の実施形態］
第２の実施形態は、第１の実施形態の変形例であり、水素及び酸素バリア膜２６をコンタクト１７ａに直接接するようにしたものである。

図２３は、本発明の第２の実施形態に係る強誘電体記憶装置を示す。図２３に示すように、第２の実施形態において、第１の実施形態と異なる点は、酸素バリア膜１８が下部電極２１と同様に分断され、水素及び酸素バリア膜２６がコンタクト１７ａに直接接触している点である。

また、第２の実施形態では、酸素バリア膜１８がコンタクト１７ｂ，１７ｃ上に設けられ、酸素バリア膜３０がコンタクト２９ａ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｘ部分で酸素バリア膜１８と接触し、Ｙ部分でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

図２４及び図２５は、本発明の第２の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第２の実施形態に係る強誘電体記憶装置の製造方法について説明する。

まず、第１の実施形態における図３乃至図９の工程が行われ、上部電極２３及び下部電極２１上に層間絶縁膜２４が形成される。

次に、図２４に示すように、層間絶縁膜２４上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて層間絶縁膜２４がパターニングされる。さらに、このパターニングされた層間絶縁膜２４をマスクとして下部電極２１、層間絶縁膜１９及び酸素バリア膜１８が加工される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが形成される。また、酸素バリア膜１８が分断されることで、コンタクト１７ａ，１７ｄ，１７ｅの上面が露出される。

次に、図２５に示すように、スパッタリングやＣＶＤ法により、層間絶縁膜２４の上面及び側面、下部電極２１、層間絶縁膜１９及び酸素バリア膜１８の側面、層間絶縁膜１６及びコンタクト１７ａ，１７ｄ，１７ｅの上面に、水素及び酸素バリア膜２６が形成される。これにより、水素及び酸素バリア膜２６は、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄを覆い、コンタクト１７ａ，１７ｄ，１７ｅに直接接する。ここで、水素及び酸素バリア膜２６の材料としては、例えば、Ａｌ_２Ｏ_３，ＳｉＮ，ＳｉＯＮ，ＴｉＯ_２，ＰＺＴなどがあげられる。

その後は、第１の実施形態における図１２乃至図１９の工程が行われ、強誘電体記憶装置が形成される。

このような第２の実施形態による製造方法では、図２６に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第１の実施形態と同様、酸素アニールの際、（ａ）Ｘ部分において、水素及び酸素バリア膜２６と酸素バリア膜１８とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第２の実施形態によれば、上記第１の実施形態と同様、高温の酸素アニールが行われる際、酸素バリア膜１８，３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図２７の網線部参照）、酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、水素及び酸素バリア膜２６をコンタクト１７ａに直接接続させている。このため、酸素バリア膜１８の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。

［第３の実施形態］
第３の実施形態は、第２の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成している。

図２８は、本発明の第３の実施形態に係る強誘電体記憶装置を示す。図２８に示すように、第３の実施形態では、第２の実施形態のコンタクト２９ａ，１７ａを一つのコンタクト２９ａで一括形成し、コンタクト２９ａがソース／ドレイン拡散層１４に直接接続している。

また、第３の実施形態では、酸素バリア膜１８がコンタクト１７ｂ，１７ｃ上に設けられ、酸素バリア膜３０がコンタクト２９ａ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｘ部分で酸素バリア膜１８と接触し、Ｙ部分でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

このような第３の実施形態では、図２９に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第１の実施形態と同様、酸素アニールの際、（ａ）Ｘ部分において、水素及び酸素バリア膜２６と酸素バリア膜１８とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第３の実施形態によれば、上記第２の実施形態と同様、高温の酸素アニールが行われる際、酸素バリア膜１８，３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図３０の網線部参照）、酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、第２の実施形態と同様、水素及び酸素バリア膜２６をコンタクト１７ａに直接接続させている。このため、酸素バリア膜１８の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。

また、配線３４ａとソース／ドレイン拡散層１４とを接続するコンタクト２９ａを一括形成しているため、この部分におけるコンタクトを一括で形成しない場合に比べて、合わせずれによってコンタクトの歩留まりが低下することを抑制でき、コストの削減を図ることが可能となる。

尚、第３の実施形態では、第１の実施形態の構造を変形させて、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成することも勿論可能である。

［第４の実施形態］
第１の実施形態では、オフセット構造を例にあげたのに対し、第４の実施形態では、ＣＯＰ（Capacitor On Plug）構造を例にあげる。

図３１及び図３２は、本発明の第４の実施形態に係る強誘電体記憶装置を示す。以下に、第４の実施形態に係る強誘電体記憶装置の構造について説明する。ここでは、第１の実施形態と異なる構造を主に説明する。

図３１及び図３２に示すように、第４の実施形態はＣＯＰ構造であるため、具体的には次のような構造になっている。トランジスタ１５ａ，１５ｂ間のソース／ドレイン拡散層１４上にコンタクト２０ａが設けられ、このコンタクト２０ａが強誘電体キャパシタ２５ａ，２５ｂの下部電極２１に直接接続されている。同様に、トランジスタ１５ｃ，１５ｄ間のソース／ドレイン拡散層１４上にコンタクト２０ｂが設けられ、このコンタクト２０ｂが強誘電体キャパシタ２５ｃ，２５ｄの下部電極２１に直接接続されている。

このような第４の実施形態に係る構造では、酸素の拡散を防止する膜として、絶縁性の酸素バリア膜１８、絶縁性の水素及び酸素バリア膜２６、絶縁性の酸素バリア膜３０がそれぞれ設けられ、さらに、酸素拡散防止効果を有する材料で形成された導電性の下部電極２１が設けられている。

ここで、酸素バリア膜１８は、コンタクト１７ａ及び層間絶縁膜１６上に形成されている。水素及び酸素バリア膜２６は、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９上に形成されている。酸素バリア膜３０は、水素及び酸素バリア膜２６、層間絶縁膜２７上に形成されている。下部電極２１は、コンタクト２０ａ，２０ｂ上に設けられ、強誘電体膜２２及び上部電極２３よりも端部が突出するように形成されている。

以上のように、酸素バリア膜１８がコンタクト１７ａ上に設けられ、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト２０ａ，２０ｂ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

図３３乃至図４７は、本発明の第４の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第４の実施形態に係る強誘電体記憶装置の製造方法について説明する。ここでは、強誘電体キャパシタが存在するキャパシタ回路部とこのキャパシタ回路部を制御する周辺回路部とを同時に形成する場合を例にあげる。尚、キャパシタ回路部では、図３１及び図３２のゲート電極１５ａ，１５ｄの図示は省略する。

まず、図３３に示すように、シリコン基板１１内に素子分離を行うためのＳＴＩ領域１２が形成される。その後、キャパシタ回路部のトランジスタ１５ｂ，１５ｃと周辺回路部のトランジスタ１５ｅ，１５ｆが形成される。次に、シリコン基板１１及びトランジスタ１５ｂ，１５ｃ，１５ｅ，１５ｆ上に層間絶縁膜１６が堆積され、この層間絶縁膜１６の上面が例えばＣＭＰで平坦化される。この層間絶縁膜１６の材料としては、例えば、ＢＰＳＧ，Ｐ−ＴＥＯＳなどがあげられる。次に、層間絶縁膜１６内に、ソース／ドレイン拡散層１４に接続するコンタクト１７ａ、ゲート電極１３ｅ，１３ｆに接続するコンタクト１７ｄ，１７ｅが形成される。これらのコンタクト１７ａ，１７ｄ，１７ｅの材料には、例えば、Ｗ、ドープした多結晶シリコンなどが用いられる。

次に、図３４に示すように、コンタクト１７ａ，１７ｄ，１７ｅ及び層間絶縁膜１６上に絶縁性の酸素バリア膜１８が形成され、この酸素バリア膜１８上に層間絶縁膜１９が堆積される。ここで、絶縁性の酸素バリア膜１８の材料には、例えばＡｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＰＺＴ、ＴｉＯ_２などが用いられ、層間絶縁膜１９の材料には、例えばＢＰＳＧ，Ｐ−ＴＥＯＳなどが用いられる。

次に、図３５に示すように、トランジスタ１５ｂ，１５ｃのソース／ドレイン拡散層１４に接続するコンタクト２０ａ，２０ｂが形成される。次に、コンタクト２０ａ，２０ｂ及び層間絶縁膜１９上に、下部電極２１、強誘電体膜２２、及び上部電極２３が順に堆積される。ここで、下部電極２１としては、酸素拡散防止効果を有する導電性の材料（例えば、Ｉｒ、ＩｒＯ_２、Ｒｕ、ＲｕＯ_２、Ｐｔなどが含まれている材料）で形成される。強誘電体膜２２の材料としては、ＰＺＴ、ＳＢＴなどがあげられる。上部電極２３の材料としては、Ｐｔ、Ｉｒ、ＩｒＯ_２、ＳＲＯ、Ｒｕ、ＲｕＯ_２などがあげられる。

次に、図３６に示すように、上部電極２３上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて、上部電極２３及び強誘電体膜２２がパターニングされる。

次に、図３７に示すように、上部電極２３及び下部電極２１上に層間絶縁膜２４が形成される。この層間絶縁膜２４の材料には、例えばＢＰＳＧ，Ｐ−ＴＥＯＳなどが用いられる。

次に、図３８に示すように、層間絶縁膜２４上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて層間絶縁膜２４がパターニングされる。さらに、このパターニングされた層間絶縁膜２４をマスクとして下部電極２１が加工される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが形成される。

次に、図３９に示すように、スパッタリングやＣＶＤ法により、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９の上面に、水素及び酸素バリア膜２６が形成される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが水素及び酸素バリア膜２６で覆われる。ここで、この水素及び酸素バリア膜２６の材料としては、例えば、Ａｌ_２Ｏ_３，ＳｉＮ，ＳｉＯＮ，ＴｉＯ_２，ＰＺＴなどがあげられる。

次に、図４０に示すように、水素及び酸素バリア膜２６上に層間絶縁膜２７が堆積され、この層間絶縁膜２７の上面が水素及び酸素バリア膜２６が露出するまで平坦化される。ここで、層間絶縁膜２７の材料としては、例えば、Ｐ−ＴＥＯＳ、Ｏ_３−ＴＥＯＳ、ＳＯＧ、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮなどがあげられる。

次に、図４１に示すように、層間絶縁膜１９，２７、水素及び酸素バリア膜２６及び酸素バリア膜１８を貫通するコンタクトホール２８ａ，２８ｂ，２８ｃが形成される。

次に、図４２に示すように、コンタクトホール２８ａ，２８ｂ，２８ｃが例えばＴｉ，ＴｉＮ，Ｗなどを含む金属材で埋め込まれ、この金属材の上面が平坦化される。これにより、コンタクト１７ａ，１７ｄ，１７ｅに接続するコンタクト２９ａ，２９ｂ，２９ｃが形成される。尚、アスペクト比の高いコンタクトホール２８ａ，２８ｂ，２８ｃの埋め込みを可能にするには、プラズマＣＶＤ法を用いてコンタクト２９ａ，２９ｂ，２９ｃの金属材を埋め込むとよい。

次に、図４３に示すように、コンタクト２９ａ，２９ｂ，２９ｃ、水素及び酸素バリア膜２６及び層間絶縁膜２７上に、絶縁性の酸素バリア膜３０が形成される。ここで、絶縁性の酸素バリア膜３０の材料には、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＰＺＴ、ＴｉＯ_２などが用いられる。

次に、図４４に示すように、酸素バリア膜３０、水素及び酸素バリア膜２６及び層間絶縁膜２４を貫通するコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが形成される。次に、例えば６５０℃の酸素雰囲気中で１時間などの条件で、高温の回復アニールが行われる。

次に、図４５に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどの金属材でコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが埋め込まれ、この金属材の上面が平坦化される。これにより、上部電極２３に接続するコンタクト３２ａ，３２ｂ，３２ｃ，３２ｄが形成される。

次に、図４６に示すように、コンタクト３２ａ，３２ｂ，３２ｃ，３２ｄ及び酸素バリア膜３０上に、層間絶縁膜３３が形成される。

次に、図４７に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどからなる配線３４ａ，３４ｄが形成される。その結果、配線３４ａを用いて、キャパシタ２５ｂ，２５ｃの上部電極２３とトランジスタ１５ｂ，１５ｃのソース／ドレイン拡散層１４とが電気的に接続される。

このような第４の実施形態に係る製造方法では、図４４の工程において、コンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄを形成した後、キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄのダメージ回復のために高温の酸素アニールが行われる。この際、図４８に示すように、アニールによる酸素がＡ，Ｂ，Ｃの経路でコンタクト２９ａ付近に拡散する。

そこで、第４の実施形態では、経路Ａによる酸素拡散は酸素バリア膜３０により防ぎ、経路Ｂよる酸素拡散は水素及び酸素バリア膜２６により防ぎ、経路Ｃよる酸素拡散は酸素拡散防止効果を有する下部電極２１により防いでいる。

尚、Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１との間に隙間が存在すると、この隙間からコンタクト２９ａへ酸素が拡散し、コンタクト２９ａが酸化されてしまう。また、Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０との間に隙間が存在すると、この隙間からコンタクト２９ａへ酸素が拡散し、コンタクト２９ａが酸化されてしまう。従って、酸素アニールによるコンタクト２９ａの酸化を防止するには、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第４の実施形態によれば、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図４９の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、ＣＯＰ構造であるため、下部電極２１とソース／ドレイン拡散層１４との接続をコンタクト２０ａ，２０ｂのみで容易に行うことができ、セル面積の縮小も図ることができる。

［第５の実施形態］
第５の実施形態は、第４の実施形態の変形例であり、強誘電体キャパシタ下の酸素バリア膜を無くした構造である。

図５０は、本発明の第５の実施形態に係る強誘電体記憶装置を示す。図５０に示すように、第５の実施形態において、第４の実施形態と異なる点は、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄ下の酸素バリア膜１８及び層間絶縁膜１９を無くしている点である。このため、下部電極２１は層間絶縁膜１６に直接接し、水素及び酸素バリア膜２６はコンタクト１７ａ及び層間絶縁膜１６に直接接している。そして、コンタクト２９ａに接続するコンタクト１７ａと下部電極２１に接続するコンタクト１７ｂ，１７ｃとは、同時に同じ材料で形成され、同じ深さを有している。

また、第５の実施形態では、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト１７ｂ，１７ｃ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

図５１及び図５２は、本発明の第５の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第５の実施形態に係る強誘電体記憶装置の製造方法について説明する。

まず、図５１に示すように、シリコン基板１１内に素子分離を行うためのＳＴＩ領域１２が形成される。その後、キャパシタ回路部のトランジスタ１５ｂ，１５ｃと周辺回路部のトランジスタ１５ｅ，１５ｆが形成される。次に、シリコン基板１１及びトランジスタ１５ｂ，１５ｃ，１５ｅ，１５ｆ上に層間絶縁膜１６が堆積され、この層間絶縁膜１６の上面が例えばＣＭＰで平坦化される。この層間絶縁膜１６の材料としては、例えば、ＢＰＳＧ，Ｐ−ＴＥＯＳなどがあげられる。次に、層間絶縁膜１６内に、ソース／ドレイン拡散層１４に接続するコンタクト１７ａ，１７ｂ，１７ｃ、ゲート電極１３ｅ，１３ｆに接続するコンタクト１７ｄ，１７ｅが形成される。これらのコンタクト１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅの材料には、例えば、Ｗ、ドープした多結晶シリコンなどが用いられる。

次に、コンタクト１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ及び層間絶縁膜１６上に下部電極２１、強誘電体膜２２、上部電極２３が順に堆積され、その後は、第４の実施形態における図３６乃至図４０の工程が行われる。その結果、図５２に示すように、水素及び酸素バリア膜２６がコンタクト１７ａに直接接するように形成される。

その後は、第４の実施形態における図４１乃至図４７の工程が行われ、強誘電体記憶装置が形成される。

このような第５の実施形態では、図５３に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第４の実施形態と同様、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第５の実施形態によれば、上記第４の実施形態と同様、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図５４の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、第４の実施形態と同様、ＣＯＰ構造であるため、セル面積の縮小も図ることができる。

また、第５の実施形態では、第４の実施形態における酸素バリア膜１８及び層間絶縁膜１９を無くしている。このため、酸素バリア膜１８及び層間絶縁膜１９の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。さらに、コンタクト１７ａ，１７ｂ，１７ｃを同時に一括形成できるため、コストの削減も図ることができる。

［第６の実施形態］
第６の実施形態は、第５の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成している。

図５５は、本発明の第６の実施形態に係る強誘電体記憶装置を示す。図５５に示すように、第６の実施形態では、第５の実施形態のコンタクト２９ａ，１７ａを一つのコンタクト２９ａで一括形成し、コンタクト２９ａがソース／ドレイン拡散層１４に直接接続している。

また、第６の実施形態では、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト１７ｂ，１７ｃ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分でコンタクト３２ｂ，３２ｃ及び配線３４ａと接触し、層間絶縁膜２４上の部分で酸素バリア膜３０と接触している。

このような第６の実施形態では、図５６に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第４の実施形態と同様、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

上記第６の実施形態によれば、上記第４の実施形態と同様、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図５７の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、第４の実施形態と同様、ＣＯＰ構造であるため、セル面積の縮小も図ることができる。

また、第５の実施形態と同様、第４の実施形態における酸素バリア膜１８及び層間絶縁膜１９を無くしている。このため、酸素バリア膜１８及び層間絶縁膜１９の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。

また、配線３４ａとソース／ドレイン拡散層１４とを接続するコンタクト２９ａを一括形成しているため、この部分におけるコンタクトを一括で形成しない場合に比べて、合わせずれによってコンタクトの歩留まりが低下することを抑制でき、コストの削減を図ることが可能となる。

尚、第６の実施形態では、第４の実施形態の構造を変形させて、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成することも勿論可能である。

［第７の実施形態］
第７の実施形態は、第４の実施形態の変形例であり、キャパシタの上部電極上にストッパー膜を設けた例である。

図５８及び図５９は、本発明の第７の実施形態に係る強誘電体記憶装置を示す。図５８及び図５９に示すように、第７の実施形態において、第４の実施形態と異なる点は、上部電極２３上のコンタクト３２ａ，３２ｂ，３２ｃ，３２ｄの周囲に、ストッパー膜４０が設けられている点である。このストッパー膜４０は、層間絶縁膜２７の平坦化の際、ストッパーとして機能する。

このような第７の実施形態に係る構造では、酸素の拡散を防止する膜として、絶縁性の酸素バリア膜１８、絶縁性の水素及び酸素バリア膜２６、絶縁性の酸素バリア膜３０、酸素拡散防止効果を有する材料で形成された導電性の下部電極２１がそれぞれ設けられている。

ここで、酸素バリア膜１８は、コンタクト１７ａ及び層間絶縁膜１６上に形成されている。水素及び酸素バリア膜２６は、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９上に形成されている。酸素バリア膜３０は、水素及び酸素バリア膜２６、層間絶縁膜２７及びストッパー膜４０上に形成されている。下部電極２１は、コンタクト２０ａ，２０ｂ上に設けられ、強誘電体膜２２及び上部電極２３よりも端部が突出するように形成されている。

以上のように、酸素バリア膜１８がコンタクト１７ａ上に設けられ、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト２０ａ，２０ｂ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分で配線３４ａと接触している。

尚、ストッパー膜４０は、酸素拡散防止効果を有する膜で形成してもよい。この場合、ストッパー膜４０は、キャパシタ２５ｂ，２５ｃ部分においては、上部電極２３と配線３４ａとに接触させ、キャパシタ２５ａ，２５ｄ部分においては、上部電極２３と酸素バリア膜３０とに接触させるよい。

図６０乃至図７１は、本発明の第７の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第７の実施形態に係る強誘電体記憶装置の製造方法について説明する。

まず、第４の実施形態における図３３乃至図３５の工程が行われ、下部電極２１、強誘電体膜２２及び上部電極２３が順に堆積される。

次に、図６０に示すように、上部電極２３上にストッパー膜４０が堆積される。このストッパー膜４０の材料としては、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＴｉＯ_２、ＴｉＮ、ＰＺＴなどがあげられる。

次に、図６１に示すように、ストッパー膜４０上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて、ストッパー膜４０、上部電極２３及び強誘電体膜２２がパターニングされる。

次に、図６２に示すように、ストッパー膜４０及び下部電極２１上に層間絶縁膜２４が形成される。この層間絶縁膜２４の材料には、例えばＢＰＳＧ，Ｐ−ＴＥＯＳなどが用いられる。

次に、図６３に示すように、層間絶縁膜２４上にマスク（図示せず）が形成され、このマスクがパターニングされる。その後、このパターニングされたマスクを用いて層間絶縁膜２４がパターニングされる。さらに、このパターニングされた層間絶縁膜２４をマスクとして下部電極２１が加工される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが形成される。

次に、図６４に示すように、スパッタリングやＣＶＤ法により、層間絶縁膜２４の上面及び側面、下部電極２１の側面、層間絶縁膜１９の上面に、水素及び酸素バリア膜２６が形成される。これにより、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄが水素及び酸素バリア膜２６で覆われる。ここで、この水素及び酸素バリア膜２６の材料としては、例えば、Ａｌ_２Ｏ_３，ＳｉＮ，ＳｉＯＮ，ＴｉＯ_２，ＰＺＴなどがあげられる。

次に、図６５に示すように、水素及び酸素バリア膜２６上に層間絶縁膜２７が堆積される。ここで、層間絶縁膜２７の材料としては、例えば、Ｐ−ＴＥＯＳ、Ｏ_３−ＴＥＯＳ、ＳＯＧ、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮなどがあげられる。

次に、図６６に示すように、ストッパー膜４０が露出するまで、層間絶縁膜２７及び水素及び酸素バリア膜２６がＣＭＰで平坦化される。

次に、図６７に示すように、層間絶縁膜１９，２７、水素及び酸素バリア膜２６及び酸素バリア膜１８を貫通するコンタクトホール２８ａ，２８ｂ，２８ｃが形成される。次に、コンタクトホール２８ａ，２８ｂ，２８ｃが例えばＴｉ，ＴｉＮ，Ｗなどを含む金属材で埋め込まれ、この金属材の上面が平坦化される。これにより、コンタクト１７ａ，１７ｄ，１７ｅに接続するコンタクト２９ａ，２９ｂ，２９ｃが形成される。尚、アスペクト比の高いコンタクトホール２８ａ，２８ｂ，２８ｃの埋め込みを可能にするには、プラズマＣＶＤ法を用いてコンタクト２９ａ，２９ｂ，２９ｃの金属材を埋め込むとよい。

次に、図６８に示すように、コンタクト２９ａ，２９ｂ，２９ｃ、水素及び酸素バリア膜２６、ストッパー膜４０及び層間絶縁膜２７上に、絶縁性の酸素バリア膜３０が形成される。ここで、絶縁性の酸素バリア膜３０の材料には、例えば、Ａｌ_２Ｏ_３、ＳｉＮ、ＳｉＯＮ、ＰＺＴ、ＴｉＯ_２などが用いられる。

次に、図６９に示すように、酸素バリア膜３０及びストッパー膜４０を貫通するコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが形成される。次に、例えば６５０℃の酸素雰囲気中で１時間などの条件で、高温の回復アニールが行われる。

次に、図７０に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどの金属材でコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが埋め込まれ、この金属材の上面が平坦化される。これにより、上部電極２３に接続するコンタクト３２ａ，３２ｂ，３２ｃ，３２ｄが形成される。

次に、図７１に示すように、コンタクト３２ａ，３２ｂ，３２ｃ，３２ｄ及び酸素バリア膜３０上に、層間絶縁膜３３が形成される。次に、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどからなる配線３４ａ，３４ｄが形成される。その結果、配線３４ａを用いて、キャパシタ２５ｂ，２５ｃの上部電極２３とトランジスタ１５ｂ，１５ｃのソース／ドレイン拡散層１４とが電気的に接続される。

このような第７の実施形態では、図７２に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第４の実施形態と同様、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

尚、ストッパー膜４０が酸素拡散防止効果を有する場合は、このストッパー膜４０で経路Ｂ，Ｃにより酸素が拡散することを防止できる。そこで、この効果を得るためには、酸素アニールの際、（ｃ）ストッパー膜４０と酸素バリア膜３０とが接していること、（ｄ）ストッパー膜４０と上部電極２３とが接していること、が重要である。

上記第７の実施形態によれば、上記第４の実施形態と同様、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図７３の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止できる。

さらに、第４の実施形態と同様、ＣＯＰ構造であるため、セル面積の縮小も図ることができる。

また、ストッパー膜４０を酸素バリア膜で形成した場合、コンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄから酸素が侵入する段階でも酸素をバリアすることができる。このため、コンタクト２９ａの酸化防止効果をより高めることができる。

また、キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄの上方の水素及び酸素バリア膜２６を無くし、層間絶縁膜２４を第４の実施形態よりも薄くできる。このため、コンタクト２９ａのアスペクト比を低減することができる。

［第８の実施形態］
第８の実施形態は、第７の実施形態の変形例であり、強誘電体キャパシタ下の酸素バリア膜を無くした構造である。

図７４は、本発明の第８の実施形態に係る強誘電体記憶装置を示す。図７４に示すように、第８の実施形態において、第７の実施形態と異なる点は、強誘電体キャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄ下の酸素バリア膜１８及び層間絶縁膜１９を無くしている点である。このため、下部電極２１は層間絶縁膜１６に直接接し、水素及び酸素バリア膜２６はコンタクト１７ａ及び層間絶縁膜１６に直接接している。そして、コンタクト２９ａに接続するコンタクト１７ａと下部電極２１に接続するコンタクト１７ｂ，１７ｃとは、同時に同じ材料で形成され、同じ深さを有している。

また、第８の実施形態では、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト１７ａ，１７ｂ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分で配線３４ａと接触している。

尚、ストッパー膜４０は、酸素拡散防止効果を有する膜で形成してもよい。この場合、ストッパー膜４０は、キャパシタ２５ｂ，２５ｃ部分においては、上部電極２３と配線３４ａとに接触させ、キャパシタ２５ａ，２５ｄ部分においては、上部電極２３と酸素バリア膜３０とに接触させるよい。

このような第８の実施形態では、図７５に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第４の実施形態と同様、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

尚、ストッパー膜４０が酸素拡散防止効果を有する場合は、このストッパー膜４０で経路Ｂ，Ｃにより酸素が拡散することを防止できる。そこで、この効果を得るためには、酸素アニールの際、（ｃ）ストッパー膜４０と酸素バリア膜３０とが接していること、（ｄ）ストッパー膜４０と上部電極２３とが接していること、が重要である。

上記第８の実施形態によれば、上記第７の実施形態と同様、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図７６の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止でき、この効果は、ストッパー膜４０に酸素バリア機能を持たせた場合にさらに高めることができる。

さらに、第４の実施形態と同様、ＣＯＰ構造であるため、セル面積の縮小も図ることができる。

また、第７の実施形態における酸素バリア膜１８及び層間絶縁膜１９を無くしている。このため、酸素バリア膜１８及び層間絶縁膜１９の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。さらに、コンタクト１７ａ，１７ｂ，１７ｃを同時に一括形成できるため、コストの削減も図ることができる。

［第９の実施形態］
第９の実施形態は、第８の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成している。

図７７は、本発明の第９の実施形態に係る強誘電体記憶装置を示す。図７７に示すように、第９の実施形態では、第８の実施形態のコンタクト２９ａ，１７ａを一つのコンタクト２９ａで一括形成し、コンタクト２９ａがソース／ドレイン拡散層１４に直接接続している。

また、第９の実施形態では、酸素バリア膜３０がコンタクト２９ａ上に設けられ、酸素拡散防止効果を有する下部電極２１がコンタクト１７ａ，１７ｂ上に設けられ、水素及び酸素バリア膜２６がキャパシタ２５ａとコンタクト２９ａとの間及びキャパシタ２５ｃとコンタクト２９ａとの間に設けられ、そして、水素及び酸素バリア膜２６は、Ｚ部分で下部電極２１の端部と接触し、Ｙ部分で配線３４ａと接触している。

尚、ストッパー膜４０は、酸素拡散防止効果を有する膜で形成してもよい。この場合、ストッパー膜４０は、キャパシタ２５ｂ，２５ｃ部分においては、上部電極２３と配線３４ａとに接触させ、キャパシタ２５ａ，２５ｄ部分においては、上部電極２３と酸素バリア膜３０とに接触させるよい。

このような第９の実施形態では、図７８に示すように、経路Ａ，Ｂ，Ｃにより酸素が拡散し、コンタクト２９ａが酸化することを防止するには、第４の実施形態と同様、酸素アニールの際、（ａ）Ｚ部分において、水素及び酸素バリア膜２６と下部電極２１とが接していること、（ｂ）Ｙ部分において、水素及び酸素バリア膜２６と酸素バリア膜３０とが接していること、が重要である。

尚、ストッパー膜４０が酸素拡散防止効果を有する場合は、このストッパー膜４０で経路Ｂ，Ｃにより酸素が拡散することを防止できる。そこで、この効果を得るためには、酸素アニールの際、（ｃ）ストッパー膜４０と酸素バリア膜３０とが接していること、（ｄ）ストッパー膜４０と上部電極２３とが接していること、が重要である。

上記第９の実施形態によれば、上記第７の実施形態と同様、高温の酸素アニールが行われる際、酸素拡散防止効果を有する下部電極２１、酸素バリア膜３０及び水素及び酸素バリア膜２６で、Ｗなどからなるコンタクト２９ａを囲んでいるため（図７９の網線部参照）、高温酸素アニールによりコンタクト２９ａが酸化することを防止でき、この効果は、ストッパー膜４０に酸素バリア機能を持たせた場合にさらに高めることができる。

さらに、第４の実施形態と同様、ＣＯＰ構造であるため、セル面積の縮小も図ることができる。

また、第８の実施形態と同様、第７の実施形態における酸素バリア膜１８及び層間絶縁膜１９を無くしている。このため、酸素バリア膜１８及び層間絶縁膜１９の膜厚だけコンタクト２９ａのアスペクト比を低減することができる。

また、配線３４ａとソース／ドレイン拡散層１４とを接続するコンタクト２９ａを一括形成しているため、この部分におけるコンタクトを一括で形成しない場合に比べて、合わせずれによってコンタクトの歩留まりが低下することを抑制でき、コストの削減を図ることが可能となる。

尚、第９の実施形態では、第７の実施形態の構造を変形させて、キャパシタの上部電極とトランジスタのソース／ドレインとを接続するコンタクトを一括形成することも勿論可能である。

［第１０の実施形態］
上記各実施形態の最終工程図では、コンタクト２９ａ，３２ｂ，３２ｃ上に配線３４ａを設けることで、Ｙ部分において水素及び酸素バリア膜２６と酸素バリア膜３０とが接触している部分が無くなっている。

そこで、第１０の実施形態では、Ｙ部分において水素及び酸素バリア膜２６と酸素バリア膜３０とが接していることを確認できる構造にした。

図８０乃至図８８は、本発明の第１０の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第１０の実施形態に係る強誘電体記憶装置の製造方法について説明する。

まず、図４０の工程後、図８０に示すように、水素及び酸素バリア膜２６及び層間絶縁膜２７上に、絶縁性の酸素バリア膜３０が形成される。

次に、図８１に示すように、層間絶縁膜１９，２７、水素及び酸素バリア膜２６及び酸素バリア膜１８，３０を貫通するコンタクトホール２８ａ，２８ｂ，２８ｃが形成される。

次に、図８２に示すように、コンタクトホール２８ａ，２８ｂ，２８ｃが例えばＴｉ，ＴｉＮ，Ｗなどを含む金属材で埋め込まれ、この金属材の上面が平坦化される。これにより、コンタクト１７ａ，１７ｄ，１７ｅに接続するコンタクト２９ａ，２９ｂ，２９ｃが形成される。

次に、図８３に示すように、酸素バリア膜３０、水素及び酸素バリア膜２６及び層間絶縁膜２４を貫通するコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが形成される。

次に、図８４に示すように、ＡＬＤ(Atomic Layer Deposition)法を用いてＡＬＤアルミナ膜５０ａが形成され、このＡＬＤアルミナ膜５０ａ上にスパッタリングを用いてスパッタアルミナ膜５０ｂが形成される。このようにして、ＡＬＤアルミナ膜５０ａとスパッタアルミナ膜５０ｂとからなる酸素バリア膜５０が形成される。ここで、ＡＬＤアルミナ膜５０ａはコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ内にも形成されるが、スパッタアルミナ膜５０ｂはコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄ内には殆ど形成されない。

次に、図８５に示すように、ＲＩＥにより、上部電極２３上のＡＬＤアルミナ膜５０ａが除去される。その後、例えば６５０℃の酸素雰囲気中で１時間などの条件で、高温の回復アニールが行われる。

次に、図８６に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどの金属材３２でコンタクトホール３１ａ，３１ｂ，３１ｃ，３１ｄが埋め込まれ、スパッタアルミナ膜５０ｂが露出するまで金属材３２の上面が平坦化される。

次に、図８７に示すように、コンタクト２９ａ，２９ｂ，２９ｃが露出するまで平坦化が行われる。これにより、上部電極２３に接続するコンタクト３２ａ，３２ｂ，３２ｃ，３２ｄが形成される。

次に、図８８に示すように、例えばＷ、Ｃｕ、Ａｌ、ＴｉＮなどの金属材が堆積され、ＲＩＥでパターニングされる。これにより、配線３４ａ，３４ｄ，３４ｅが形成される。その結果、配線３４ａを用いて、キャパシタ２５ｂ，２５ｃの上部電極２３とトランジスタ１５ｂ，１５ｃのソース／ドレイン拡散層１４とが電気的に接続される。

上記第１０の実施形態によれば、Ｙ部分において、Ｙ部分において水素及び酸素バリア膜２６と酸素バリア膜３０とが接していることが確認できる。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。

例えば、水素及び酸素バリア膜２６は、ゲート電極のサイドウォールのように形成してもよい。つまり、第１の実施形態を例にあげると、図１１の工程後、層間絶縁膜２４及び酸素バリア膜１８上の水素及び酸素バリア膜２６を除去し、そして、図１２の工程のように層間絶縁膜２７を堆積することも可能である。この場合、最終工程後は、図８９に示すような構造になる。

また、水素及び酸素バリア膜２６は、少なくとも酸素バリア効果を有していればよく、水素バリア効果を有していなくてもよい。但し、酸素バリア膜２６に水素バリア効果もあれば、水素によるキャパシタ２５ａ，２５ｂ，２５ｃ，２５ｄのダメージを防止できるという利点がある。

また、図９０に示すように、ＣＯＰ構造においても、水素及び酸素バリア膜２６が、Ｘ部分（コンタクト１７ａ上付近）で酸素バリア膜１８と接触していてもよい。ここで、図９１に示すように、Ｘ部分における水素及び酸素バリア膜２６と酸素バリア膜１８との接触は、一部だけでもよい。さらに、図９２に示すように、Ｘ部分における水素及び酸素バリア膜２６が酸素バリア膜１８を突き抜けていてもよい。尚、図９１及び図９２の構造は、下部電極２１の加工の際、Ｘ部分において酸素バリア膜１８が露出した段階又は層間絶縁膜１６が露出した段階でエッチングを停止すると、水素及び酸素バリア膜２６と酸素バリア膜１８との間に層間絶縁膜１９が残るようになる。

さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態に係わる強誘電体記憶装置を示す平面図。 図１のII−II線に沿った強誘電体記憶装の断面図。 本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図５に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図７に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図９に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１０に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１１に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１２に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１３に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１４に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１５に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１６に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１７に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図１８に続く、本発明の第１の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の第１の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第１の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第１の実施形態に係わる他の強誘電体記憶装置を示す断面図。 本発明の第２の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第２の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図２４に続く、本発明の第２の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の第２の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第２の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第３の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第３の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第３の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第４の実施形態に係わる強誘電体記憶装置を示す平面図。 図３１のXXXII−XXXII線に沿った強誘電体記憶装の断面図。 本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３３に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３４に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３５に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３６に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３７に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３８に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図３９に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４０に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４１に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４２に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４３に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４４に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４５に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図４６に続く、本発明の第４の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の第４の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第４の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第５の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第５の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図５１に続く、本発明の第５の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の第５の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第５の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第６の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第６の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第６の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第７の実施形態に係わる強誘電体記憶装置を示す平面図。 図５８のLIX−LIX線に沿った強誘電体記憶装の断面図。 本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６０に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６１に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６２に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６３に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６４に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６５に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６６に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６７に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６８に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図６９に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図７０に続く、本発明の第７の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の第７の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第７の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第８の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第８の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第８の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第９の実施形態に係わる強誘電体記憶装置を示す断面図。 本発明の第９の実施形態に係わる強誘電体記憶装置の酸素アニール工程を示す断面図。 本発明の第９の実施形態に係わる強誘電体記憶装置の酸素アニール工程時においてコンタクトの酸化防止を示す断面図。 本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８０に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８１に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８２に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８３に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８４に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８５に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８６に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 図８７に続く、本発明の第１０の実施形態に係わる強誘電体記憶装置の製造工程を示す断面図。 本発明の各実施形態に係わる他の強誘電体記憶装置を示す断面図。 本発明の各実施形態に係わる他の強誘電体記憶装置を示す断面図。 本発明の各実施形態に係わる他の強誘電体記憶装置を示す断面図。 本発明の各実施形態に係わる他の強誘電体記憶装置を示す断面図。

符号の説明

１１…半導体基板、１２…ゲート電極、１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ…ゲート電極、１４…ソース／ドレイン拡散層、１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ…トランジスタ、１６，１９，２４，２７，３３…層間絶縁膜、１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，２０ａ，２０ｂ，２９ａ，２９ｂ，２９ｃ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆ…コンタクト、１８，３０，５０…酸素バリア膜、２１…下部電極、２２…強誘電体膜、２３…上部電極、２５ａ，２５ｂ，２５ｃ，２５ｄ…強誘電体キャパシタ、２６…水素及び酸素バリア膜、２８ａ，２８ｂ，２８ｃ，３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆ…コンタクトホール、３４ａ，３４ｂ，３４ｃ，３４ｄ…配線、４０…ストッパー膜、５０ａ…ＡＬＤアルミナ膜、５０ｂ…スパッタアルミナ膜。

Claims (5)

1. 半導体基板にゲート電極と第１及び第２の拡散層とを有するトランジスタを形成する工程と、
   前記トランジスタの上方に第１の酸素バリア膜を形成する工程と、
   前記第１の酸素バリア膜の上方に下部電極と誘電体膜と上部電極とを有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタを覆う第２の酸素バリア膜を形成し、この第２の酸素バリア膜を前記第１の酸素バリア膜と接触させる工程と、
   前記第１の拡散層に電気的に接続する第１のコンタクトを形成する工程と、
   前記第１のコンタクト上に第３の酸素バリア膜を形成し、この第３の酸素バリア膜を前記第２の酸素バリア膜と接触させる工程と、
   前記第２及び第３の酸素バリア膜を選択的に除去し、前記上部電極の上面を露出するコンタクトホールを形成する工程と、
   前記第２の酸素バリア膜を前記第１及び第３の酸素バリア膜にそれぞれ接触させた状態で、酸素アニールを行う工程と、
   前記コンタクトホール内に第２のコンタクトを形成する工程と、
   前記第１のコンタクト上の前記第３の酸素バリア膜を除去する工程と、
   前記第１及び第２のコンタクトを電気的に接続する配線を形成する工程と
   を具備することを特徴とする強誘電体記憶装置の製造方法。
2. 前記第１の酸素バリア膜を形成する前に、前記第１の拡散層に電気的に接続する第３のコンタクトを形成する工程と、
   前記第３のコンタクト上に前記第１の酸素バリア膜を形成し、前記第３のコンタクト上の前記第１の酸素バリア膜を除去する工程と、
   前記第２の酸素バリア膜を前記第３のコンタクトと接触するように形成する工程と、
   前記第３のコンタクト上の前記第２の酸素バリア膜を除去する工程と、
   前記第１のコンタクトを前記第３のコンタクトと電気的に接続するように形成する工程と
   をさらに具備することを特徴とする請求項１に記載の強誘電体記憶装置の製造方法。
3. 前記第１のコンタクトは、前記第１の拡散層に直接接続するように一括形成することを特徴とする請求項１に記載の強誘電体記憶装置の製造方法。
4. 半導体基板にゲート電極と第１及び第２の拡散層とを有するトランジスタを形成する工程と、
   前記トランジスタの上方に第１の酸素バリア膜を形成する工程と、
   前記第１の酸素バリア膜の上方に下部電極と誘電体膜と上部電極とを有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタを覆う第２の酸素バリア膜を形成する工程と、
   前記第２の酸素バリア膜上に第３の酸素バリア膜を形成し、この第３の酸素バリア膜を前記第２の酸素バリア膜と接触させる工程と、
   前記第１の拡散層に電気的に接続する第１のコンタクトを形成する工程と、
   前記第２及び第３の酸素バリア膜を選択的に除去し、前記上部電極の上面を露出するコンタクトホールを形成する工程と、
   前記第１のコンタクト及び前記第３の酸素バリア膜上に第４の酸素バリア膜を形成する工程と、
   前記コンタクトホール内の前記上部電極上の前記第４の酸素バリア膜を除去する工程と、
   前記第２の酸素バリア膜を前記第３の酸素バリア膜に接触させた状態で、酸素アニールを行う工程と、
   前記コンタクトホール内に第２のコンタクトを形成する工程と、
   前記第１のコンタクト上の前記第４の酸素バリア膜を除去する工程と、
   前記第１及び第２のコンタクトを電気的に接続する配線を形成する工程と
   を具備することを特徴とする強誘電体記憶装置の製造方法。
5. 前記下部電極は酸素バリア材料を含み、
   前記第２の酸素バリア膜の形成時に前記第２の酸素バリア膜を前記下部電極に接触させ、前記第２の酸素バリア膜を前記下部電極及び前記第３の酸素バリア膜にそれぞれ接触させた状態で前記酸素アニールを行うことを特徴とする請求項４に記載の強誘電体記憶装置の製造方法。

Images