JP3851909B2 - 強誘電体記憶装置の製造方法 - Google Patents
強誘電体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP3851909B2 JP3851909B2 JP2004077713A JP2004077713A JP3851909B2 JP 3851909 B2 JP3851909 B2 JP 3851909B2 JP 2004077713 A JP2004077713 A JP 2004077713A JP 2004077713 A JP2004077713 A JP 2004077713A JP 3851909 B2 JP3851909 B2 JP 3851909B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen barrier
- barrier film
- contact
- oxygen
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 238000000034 method Methods 0.000 title claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 409
- 239000001301 oxygen Substances 0.000 claims description 409
- 229910052760 oxygen Inorganic materials 0.000 claims description 409
- 230000004888 barrier function Effects 0.000 claims description 295
- 239000003990 capacitor Substances 0.000 claims description 91
- 238000009792 diffusion process Methods 0.000 claims description 72
- 238000000137 annealing Methods 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 117
- 239000001257 hydrogen Substances 0.000 description 117
- 229910052739 hydrogen Inorganic materials 0.000 description 117
- 239000011229 interlayer Substances 0.000 description 114
- 239000010410 layer Substances 0.000 description 33
- 230000003405 preventing effect Effects 0.000 description 29
- 239000007769 metal material Substances 0.000 description 20
- 229910052721 tungsten Inorganic materials 0.000 description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 17
- 229910052718 tin Inorganic materials 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 13
- 229910004541 SiN Inorganic materials 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910010413 TiO 2 Inorganic materials 0.000 description 10
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 10
- 230000002265 prevention Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
第1の実施形態は、オフセット構造のFeRAMを例にあげる。
第2の実施形態は、第1の実施形態の変形例であり、水素及び酸素バリア膜26をコンタクト17aに直接接するようにしたものである。
第3の実施形態は、第2の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース/ドレインとを接続するコンタクトを一括形成している。
第1の実施形態では、オフセット構造を例にあげたのに対し、第4の実施形態では、COP(Capacitor On Plug)構造を例にあげる。
第5の実施形態は、第4の実施形態の変形例であり、強誘電体キャパシタ下の酸素バリア膜を無くした構造である。
第6の実施形態は、第5の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース/ドレインとを接続するコンタクトを一括形成している。
第7の実施形態は、第4の実施形態の変形例であり、キャパシタの上部電極上にストッパー膜を設けた例である。
第8の実施形態は、第7の実施形態の変形例であり、強誘電体キャパシタ下の酸素バリア膜を無くした構造である。
第9の実施形態は、第8の実施形態の変形例であり、キャパシタの上部電極とトランジスタのソース/ドレインとを接続するコンタクトを一括形成している。
上記各実施形態の最終工程図では、コンタクト29a,32b,32c上に配線34aを設けることで、Y部分において水素及び酸素バリア膜26と酸素バリア膜30とが接触している部分が無くなっている。
Claims (5)
- 半導体基板にゲート電極と第1及び第2の拡散層とを有するトランジスタを形成する工程と、
前記トランジスタの上方に第1の酸素バリア膜を形成する工程と、
前記第1の酸素バリア膜の上方に下部電極と誘電体膜と上部電極とを有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う第2の酸素バリア膜を形成し、この第2の酸素バリア膜を前記第1の酸素バリア膜と接触させる工程と、
前記第1の拡散層に電気的に接続する第1のコンタクトを形成する工程と、
前記第1のコンタクト上に第3の酸素バリア膜を形成し、この第3の酸素バリア膜を前記第2の酸素バリア膜と接触させる工程と、
前記第2及び第3の酸素バリア膜を選択的に除去し、前記上部電極の上面を露出するコンタクトホールを形成する工程と、
前記第2の酸素バリア膜を前記第1及び第3の酸素バリア膜にそれぞれ接触させた状態で、酸素アニールを行う工程と、
前記コンタクトホール内に第2のコンタクトを形成する工程と、
前記第1のコンタクト上の前記第3の酸素バリア膜を除去する工程と、
前記第1及び第2のコンタクトを電気的に接続する配線を形成する工程と
を具備することを特徴とする強誘電体記憶装置の製造方法。 - 前記第1の酸素バリア膜を形成する前に、前記第1の拡散層に電気的に接続する第3のコンタクトを形成する工程と、
前記第3のコンタクト上に前記第1の酸素バリア膜を形成し、前記第3のコンタクト上の前記第1の酸素バリア膜を除去する工程と、
前記第2の酸素バリア膜を前記第3のコンタクトと接触するように形成する工程と、
前記第3のコンタクト上の前記第2の酸素バリア膜を除去する工程と、
前記第1のコンタクトを前記第3のコンタクトと電気的に接続するように形成する工程と
をさらに具備することを特徴とする請求項1に記載の強誘電体記憶装置の製造方法。 - 前記第1のコンタクトは、前記第1の拡散層に直接接続するように一括形成することを特徴とする請求項1に記載の強誘電体記憶装置の製造方法。
- 半導体基板にゲート電極と第1及び第2の拡散層とを有するトランジスタを形成する工程と、
前記トランジスタの上方に第1の酸素バリア膜を形成する工程と、
前記第1の酸素バリア膜の上方に下部電極と誘電体膜と上部電極とを有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う第2の酸素バリア膜を形成する工程と、
前記第2の酸素バリア膜上に第3の酸素バリア膜を形成し、この第3の酸素バリア膜を前記第2の酸素バリア膜と接触させる工程と、
前記第1の拡散層に電気的に接続する第1のコンタクトを形成する工程と、
前記第2及び第3の酸素バリア膜を選択的に除去し、前記上部電極の上面を露出するコンタクトホールを形成する工程と、
前記第1のコンタクト及び前記第3の酸素バリア膜上に第4の酸素バリア膜を形成する工程と、
前記コンタクトホール内の前記上部電極上の前記第4の酸素バリア膜を除去する工程と、
前記第2の酸素バリア膜を前記第3の酸素バリア膜に接触させた状態で、酸素アニールを行う工程と、
前記コンタクトホール内に第2のコンタクトを形成する工程と、
前記第1のコンタクト上の前記第4の酸素バリア膜を除去する工程と、
前記第1及び第2のコンタクトを電気的に接続する配線を形成する工程と
を具備することを特徴とする強誘電体記憶装置の製造方法。 - 前記下部電極は酸素バリア材料を含み、
前記第2の酸素バリア膜の形成時に前記第2の酸素バリア膜を前記下部電極に接触させ、前記第2の酸素バリア膜を前記下部電極及び前記第3の酸素バリア膜にそれぞれ接触させた状態で前記酸素アニールを行うことを特徴とする請求項4に記載の強誘電体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077713A JP3851909B2 (ja) | 2004-03-18 | 2004-03-18 | 強誘電体記憶装置の製造方法 |
US10/858,441 US6972990B2 (en) | 2004-03-18 | 2004-06-02 | Ferro-electric memory device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077713A JP3851909B2 (ja) | 2004-03-18 | 2004-03-18 | 強誘電体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005268478A JP2005268478A (ja) | 2005-09-29 |
JP3851909B2 true JP3851909B2 (ja) | 2006-11-29 |
Family
ID=34986080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004077713A Expired - Fee Related JP3851909B2 (ja) | 2004-03-18 | 2004-03-18 | 強誘電体記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6972990B2 (ja) |
JP (1) | JP3851909B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101322241A (zh) * | 2005-11-29 | 2008-12-10 | 富士通株式会社 | 半导体器件及其制造方法 |
JP5051344B2 (ja) * | 2006-08-08 | 2012-10-17 | セイコーエプソン株式会社 | 強誘電体メモリ |
US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
US8440508B2 (en) * | 2009-03-06 | 2013-05-14 | Texas Instruments Incorporated | Hydrogen barrier for ferroelectric capacitors |
JP5742658B2 (ja) * | 2011-10-20 | 2015-07-01 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP7027916B2 (ja) | 2018-01-31 | 2022-03-02 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373743B1 (en) * | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
DE10000005C1 (de) | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
JP2002151657A (ja) | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
JP3643091B2 (ja) | 2001-06-25 | 2005-04-27 | 松下電器産業株式会社 | 半導体記憶装置及びその製造方法 |
JP2003179212A (ja) | 2001-12-12 | 2003-06-27 | Sony Corp | キャパシタ、メモリ素子およびその製造方法 |
-
2004
- 2004-03-18 JP JP2004077713A patent/JP3851909B2/ja not_active Expired - Fee Related
- 2004-06-02 US US10/858,441 patent/US6972990B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6972990B2 (en) | 2005-12-06 |
US20050207202A1 (en) | 2005-09-22 |
JP2005268478A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874456B2 (ja) | 三重金属配線一つのトランジスター/一つのキャパシタ及びその製造方法 | |
JP4316358B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4025829B2 (ja) | 半導体装置及びその製造方法 | |
JPH1117124A (ja) | 半導体装置およびその製造方法 | |
CN100468745C (zh) | 半导体器件及其制造方法 | |
JP2009076653A (ja) | 半導体装置及びその製造方法 | |
JP4025232B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
JP5168273B2 (ja) | 半導体装置とその製造方法 | |
JP3810349B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP3793207B2 (ja) | 強誘電体記憶装置及びその製造方法 | |
JP3851909B2 (ja) | 強誘電体記憶装置の製造方法 | |
JP2002198494A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2006054333A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
US20090206379A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4703937B2 (ja) | 半導体装置の製造方法 | |
JP2000349247A (ja) | 半導体装置及びその製造方法 | |
US20080308902A1 (en) | Semiconductor device | |
JP2004193430A (ja) | 半導体装置及びその製造方法 | |
JP2004207681A (ja) | 半導体装置及びその製造方法 | |
JP4445445B2 (ja) | 半導体装置およびその製造方法 | |
JP2004303995A (ja) | 半導体装置の構造およびその製造方法 | |
JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
JP2006253194A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |