JP2004303995A - 半導体装置の構造およびその製造方法 - Google Patents

Abstract

【課題】１Ｔ１Ｃ型の強誘電体メモリにおいて、Ｗプラグが酸化雰囲気中でも酸化されず、また強誘電体層が水素雰囲気中でも還元され難い、強誘電体キャパシタ装置を提供する。
【解決手段】Ｗプラグ上に酸素または窒素雰囲気中でプラズマ処理されたＴｉＡｌＮ膜を形成してＷプラグの酸化防止膜としてもちいる。また強誘電体キャパシタ下部導電層にＩｒＯｘを追加することにより更なるＷプラグ防止を図り、また膜剥がれの防止にもなった。
強誘電体キャパシタ上部導電層にＩｒＯｘを追加し上部導電層の膜剥がれを防止し、且つ層間膜の水素ダメ−ジを防止することができた。ロ−カルインタ−コネクトに酸素または窒素雰囲気中でプラズマ処理されたＴｉＡｌＮ膜を用い、強誘電体キャパシタ部及び強誘電体キャパシタ上部の層間膜を完全に覆った配線構造にし、更にその上にＡｌ_２Ｏ_３を被せるカプセル構造にすることにより、さらなる層間膜の水素ダメ−ジを防止することができた。また層間絶縁膜であるオゾンＴＥＯＳ膜に対して脱水処理を施し膜中の水分を低減させた。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体キャパシタを含む半導体装置の構造およびその製造方法に関する。
【０００２】
【従来の技術】
プラグ上に記記憶容量部が形成されている強誘電体キャパシタは一般的にスタック型ＦｅＲＡＭと呼ばれ、強誘電体材料には主にＰｂ（ＺｒｘＴｉ１−Ｘ）Ｏ_３（以下ＰＺＴという）及びＳｒＢｉ_２Ｔａ_２Ｏ_９（以下ＳＢＴという）等のペロブスカイト型結晶構造を有する金属酸化物を使用し、残留分極の向きにより情報の記憶を行っている。
【０００３】
スタック型ＦｅＲＡＭは従来のプレ−ナ−型と呼ばれる構造と比較にて、強誘電体下の導電層が直接ＣＭＯＳと導通するためのＷプラグと接しているため、プレ−ナ型のように強誘電体下の導電層を強誘電体の面積以外に引き伸ばし、ＣＭＯＳと導通させるコンタクトの面積が不要となるため、高集積化にもっとも適した構造と考えられている。
【０００４】
強誘電体キャパシタで使用されるＰＺＴ及びＳＢＴはペロブスカイト型結晶構造を確実なものとするため、酸素雰囲気で６００〜８００℃の間で数回酸化処理が行わなければならない。
【０００５】
強誘電体キャパシタを形成した後、層間絶縁層の形成工程やドライエッチング工程などにおいて、強誘電体層が水素雰囲気下に曝されることがある。強誘電体層は、一般に金属酸化物からなる。このため、強誘電体層が水素に曝されると、強誘電体層を構成する酸素がこの水素により還元される。これにより、強誘電体層がダメージを受けることになる。
これを防止する目的で、一般的に水素バリア膜と称される保護膜を強誘電体キャパシタ上に被覆する。水素バリア膜としては各種酸化物が検討されており、特にＡｌ_２Ｏ_３の化学式で表される化合物が優れた水素バリア性能を示すため有力な候補材料として使用されている。
【０００６】
強誘電体キャパシタの第二導電層と導通をとるため、第二導電層上にコンタクトホ−ルが形成され、そこに金属が成膜されフォトリソ、エッチングにより配線形成される。
【０００７】
【発明が解決しようとする課題】
本発明は、ＣＭＯＳ論理回路で構成されている部分と記憶容量部で構成されている半導体装置で、ＣＭＯＳ論理回路と記憶容量部との間に層間絶縁膜が形成され、層間絶縁膜には前記ＣＭＯＳ論理回路と前記記憶容量部を構成するトランジスタ層に至る開口部に耐熱金属が埋め込まれているＷプラグを形成され、さらに前記プラグ上に前記記憶容量部が形成されている半導体装置において、強誘電体材料で使用されるＰＺＴ及びＳＢＴの結晶化のため、酸素雰囲気で６００〜８００℃の間で数回酸化処理が行わなければならない。しかしＷプラグは一般的に酸化し易い物質で、酸化するとＷＯｘとして生成し、体積が２倍近く膨張してしまう。そのような膨張によりＷプラグ上に形成した強誘電体メモリ−部は持ち上げられ破壊されてしまう。そのようなＷプラグの酸化防止をするためにＷプラグ上に酸化防止する膜を形成する必要性がある。
【０００８】
また水素バリア膜と称される保護膜を強誘電体キャパシタ上に被覆した後も
層間絶縁膜の成膜、フォトリソ、エッチング処理のダメ−ジにより強誘電体キャパシタのデバイス特性が著しく劣化してしまうため、ダメ−ジの影響を最低限に抑えるためどのような強誘電体キャパシタ構成、層間絶縁膜構成、配線構成にすればよいか熟考する必要があった。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の構造はＣＭＯＳ論理回路で構成されている部分と記憶容量部で構成されている半導体装置において、ＣＭＯＳ論理回路と記憶容量部との間に層間絶縁膜が形成され、層間絶縁膜には前記ＣＭＯＳ論理回路と前記記憶容量部を構成するトランジスタ層に至る開口部に耐熱金属が埋め込まれているプラグを形成され、さらに前記プラグ上にＴｉＡｌＮからなる窒化金属を用いたことを特徴とする。
【００１０】
上記構成によれば、強誘電体の結晶化のためにＯ_２雰囲気で６００℃から８００℃で焼結する工程において、プラグの材質であるＷの酸化を防止することができるという効果を有する。一般にＴｉＡｌＮは耐酸化性に強い物質として世に知られている。
【００１１】
本発明の半導体装置の構造はＴｉＡｌＮからなる窒化金属をＯ_２又はＮ_２雰囲気中でプラズマ処理を施すことを特徴とする。
【００１２】
上記構成によれば、ＴｉＡｌＮの金属結晶は、ＴｉＮ膜のものと同一で柱状構造になっている。この柱状構造は比較的に縦方向に隙間が生じており、耐酸化性に強い物質とはいえ酸化条件によっては酸素分子が隙間を通じてプラグを酸化させてしまう。この現象を防ぐためにＯ_２又はＮ_２雰囲気中でプラズマ処理を施す。これはプラズマ処理によりＯ_２又はＮ_２分子をプラズマ化し、原子レベルに分解させ柱状構造の隙間にＯ、Ｎ原子を埋め込み、後から強誘電体の結晶化のための酸化処理にＯ_２分子がこの隙間を通過するのを防ぐ役割を有している。Ｏ，Ｎ原子を埋め込んたＴｉＡｌＮの厚みは表面から数百Åの範囲で存在している。これによりＴｉＡｌＮ膜の耐酸化性能をより強固にする効果を有する。
【００１３】
本発明の半導体装置の構造は強誘電体からなる金属酸化物の下に、複数の金属膜からなる第一導電層の材質の１つにＩｒＯｘ膜を有することを特徴とする。
【００１４】
上記構成によれば、ＩｒＯｘ膜は上記ＴｉＡｌＮと同様に耐酸化性に優れた材質であるためプラズマ処理を施したＴｉＡｌＮ膜単体よりも、ＩｒＯｘ膜を第一導電層に追加することにより、更なるＷプラグに対する耐酸化性の向上を図ることができる。またＩｒＯｘ膜は膜の密着性を向上させる効果を有し、第一導電層での膜剥がれ防止にも役立っている。
【００１５】
本発明の半導体装置の構造は強誘電体からなる金属酸化物の上に、複数の金属膜からなる第二導電層の材質の１つにＩｒＯｘ膜を有することを特徴とする。
【００１６】
上記構成によれば、ＩｒＯｘ膜はキャパシタ部を形成した後の層間絶縁膜の成膜中に発生する水素が強誘電体を還元し特性劣化を防ぐ効果も持ち合わせている。またＩｒＯｘ膜は膜の密着性を向上させる効果を有し、第二導電層での膜剥がれ防止にも役立っている。
【００１７】
本発明の半導体装置の構造においてＴｉＡｌＮ膜、第一導電膜、強誘電体、第二導電膜を一括にフォトリソ、エッチングにより立方体状に強誘電体キャパシタを形成することを特徴とする。
【００１８】
上記構成によれば、１回でフォトリソ、エッチングすることにより強誘電体キャパシタ形成する工程を短くすることができ、且つ複数回のフォトリソ、エッチングによる合わせマ−ジンが不要になるため、最小面積で強誘電体キャパシタを形成する効果を有する。
【００１９】
本発明の半導体装置の構造において、上記強誘電体キャパシタの上面及び側壁を被う水素バリア性能を有する材料が酸化物であることを特徴とする。
【００２０】
上記構成によれば、第二導電層と層間絶縁層との密着力をきわめて強固にすることができるという効果を有する。
【００２１】
本発明の半導体装置の構造において、前記酸化物がＡｌ_２Ｏ_３の化学式で表記される酸化物を含有していることを特徴とする。
【００２２】
上記構成によれば、密着層がきわめて優れた水素バリア性能を発揮するため、上部電極の上部あるいは上部電極の側壁部から侵入する水素を完全に強誘電体層から遮断できるという効果を有する。
【００２３】
本発明の半導体装置の構造において、Ａｌ_２Ｏ_３の化学式で表記される酸化物上の層間絶縁膜はＴＥＯＳを原料としてプラズマ処理により成膜するプラズマＴＥＯＳ単層か、ＴＥＯＳを原料としてオゾンと熱分解により成膜するオゾンＴＥＯＳと前記プラズマＴＥＯＳの２層構造のどちらかで構成されている。オゾンＴＥＯＳ成膜直後には酸素雰囲気でプラズマ処理が施される。またオゾンＴＥＯＳと酸素雰囲気のプラズマ処理、プラズマＴＥＯＳは同一装置内で連続して処理が施されることを特徴とする。
【００２４】
上記構成によれば、オゾンＴＥＯＳ成膜直後に酸素雰囲気でプラズマ処理することにより、オゾンＴＥＯＳ膜中の水分が放出されるため、水分によるＡｌ_２Ｏ_３膜の劣化及び強誘電体特性の劣化を防ぐことができるという効果を有する。
【００２５】
本発明の半導体装置の構造において、記憶容量部の第二導電層と導電をとるために、第二導電層直上にコンタクトホ−ルが形成されており、コンタクトホ−ルに形成される金属はＴｉＡｌＮからなる窒化金属を用い、周辺回路への導通及び基盤への導通を取るために、上記金属で配線を形成するいわゆるロ−カルインタ−コネクトを構成することを特徴とする。
【００２６】
上記構成によれば、ロ−カルインタ−コネクトを構成することによりキャパシタ直上にＷプラグを形成することが避けることができ、強誘電体特性の劣化を防ぐことができるという効果を有する。
【００２７】
本発明の半導体装置の構造は上記ロ−カルインタ−コネクトであるＴｉＡｌＮをＯ_２又はＮ_２雰囲気中でプラズマ処理を施すことを特徴とする。
【００２８】
上記構成によれば、ＴｉＡｌＮの金属結晶は、耐還元性にも強く水素を通し難い物質でもある。この膜の構造はＴｉＮ膜のものと同一で柱状構造になっている。この柱状構造は比較的に縦方向に隙間が生じており、耐還元性に強い物質とはいえ還元条件によっては水素分子が隙間を通じて強誘電体を還元させてしまう。この現象を防ぐためにＯ_２又はＮ_２雰囲気中でプラズマ処理を施す。これはプラズマ処理によりＯ_２又はＮ_２分子をプラズマ化し、原子レベルに分解させ柱状構造の隙間にＯ，Ｎ原子を埋め込み、後からプラズマＴＥＯＳ及びオゾンＴＥＯＳ成膜時に発生する水素原子の透過を防ぐ。Ｏ，Ｎ原子を埋め込んたＴｉＡｌＮの厚みは表面から数百Åの範囲で存在している。これによりＴｉＡｌＮ膜の耐還元性能をより強固にする効果を有する。
【００２９】
本発明の半導体装置の構造において、記憶容量部の第二導電層と導電ととるために、第二導電層直上にコンタクトホ−ルが形成されており、そこにＴｉＡｌＮからなるロ−カルインタ−コネクトが形成されており、ロ−カルインタ−コネクトはキャパシタ部及びキャパシタ上部に成膜している層間絶縁膜の上面及び側壁を完全に被うような構造を特徴とする。
【００３０】
上記構成によれば、ロ−カルインタ−コネクトの材質はＯ_２又はＮ_２雰囲気中でプラズマ処理されたＴｉＡｌＮでこれらがキャパシタ部及びキャパシタ上部に成膜している層間絶縁膜を被うような構造にすることにより、その後の層間絶縁膜を形成する際に発生する水素のキャパシタへの進入を防止する効果を有する。
【００３１】
本発明の半導体装置の構造において、ロ−カルインタ−コネクトの上部及び側面を被う水素バリア性能を有する材料が酸化物であることを特徴とする。
【００３２】
上記構成によれば、ロ−カルインタ−コネクトと層間絶縁層との密着力をきわめて強固にすることができるという効果を有する。
【００３３】
本発明の半導体装置の構造において、前記酸化物がＡｌ_２Ｏ_３の化学式で表記される酸化物を含有していることを特徴とする。
【００３４】
上記構成によれば、密着層がきわめて優れた水素バリア性能を発揮するため、ロ−カルインタ−コネクトの上部あるいは側壁部から侵入する水素を完全にキャパシタ部から遮断できるという効果を有する。
【００３５】
本発明の半導体装置の構造において、Ａｌ_２Ｏ_３上に成膜する層間絶縁膜は、ＴＥＯＳを原料としてプラズマ処理により成膜するプラズマＴＥＯＳ単層か、ＴＥＯＳを原料としてオゾンと熱分解により成膜するオゾンＴＥＯＳと前記プラズマＴＥＯＳの２層構造のどちらかで構成されている。オゾンＴＥＯＳ成膜直後には酸素雰囲気でプラズマ処理が施される。またオゾンＴＥＯＳと酸素雰囲気のプラズマ処理、プラズマＴＥＯＳは同一装置内で連続して処理が施されることを特徴とする。
【００３６】
上記構成によれば、オゾンＴＥＯＳ成膜直後に酸素雰囲気でプラズマ処理することにより、オゾンＴＥＯＳ膜中の水分が放出されるため、水分によるＡｌ_２Ｏ_３膜の劣化及び強誘電体特性の劣化を防ぐことができるという効果を有する。
【００３７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
図１はこの発明の実施の形態によるＦｅＲＡＭの１つのメモリ−セルに注目した断面図を示しており、ＣＭＯＳトランジスタ部１と強誘電体メモリ部２及びアルミ配線部３により構成される。以下に図２から図４まで本発明の製造工程を説明する。
【００３８】
図２において、先ずＰ型基盤（１０）に素子分離（１１）をヒ−ト工程により形成する。本発明においてはＬＯＣＯＳ形状を示しているが、トレンチを使用した素子分離形状（ＳＴＩ）でも構わない。そして拡散層をイオンインプラント工程とヒ−ト工程により形成した後にゲ−ト電極（１３）を形成する。ここで必要であればイオンインプラント工程を追加して拡散層にＰ型拡散層（１２ａ）、Ｎ型拡散層（１２ｂ）と分けて形成してもよい。そしてその上にＢＰＳＧ層（１４）を約１００００Å堆積させリフロ−させる。場合によってはＢＰＳＧ層上にさらにＮＳＧ膜を数千Å堆積させてもよい。その後ＣＭＰにより平坦化処理を行う。
【００３９】
次に拡散層（１２）に導通を取るために、拡散層の位置に対応して第一コンタクトホ−ル（１５）をフォトリソ、エッチングにより形成する。第一コンタクトホ−ルをＷにて埋め込むために下地としてＴｉ（１６ａ）とＴｉＮ（１７ａ）をスパッタ工程で成膜する。次に第一コンタクトホ−ルをＷでＣＶＤにより完全に埋め込む。そして堆積したＷを所定のところまでＣＭＰにて研磨する。この際エッチバックプロセスによりＷを削除しても構わない。これによりＷプラグ（１８ａ）が形成される。
【００４０】
図３においてスパッタによりＴｉＡｌＮ（１９ａ）を１５００Å成膜する。ここでＴｉＡｌＮはＴｉＡｌのタ−ゲットを使用しておりＴｉとＡｌの組成比はそれぞれのプロセスに応じて変化させてもよい。ここではＴｉ／Ａｌは６０／４０の比率のタ−ゲットを使用することとする。スパッタの条件はＰｏｗｅｒ約１．５ｋｗｈ、Ｎ_２／Ａｒ流量約２．５ｓｃｃｍ／４７．５ｓｃｃｍである。ＴｉＡｌＮ膜をＷプラグ上に形成する理由は、強誘電体材料で使用されるＰＺＴ及びＳＢＴの結晶化のため、酸素雰囲気で６００〜８００℃の間で数回酸化処理が行わなければならないが、Ｗプラグは非常に酸化し易い物質で、酸化するとＷＯｘとして生成し、体積が２倍近く膨張してしまう。そのような膨張によりＷプラグ上に形成した強誘電体メモリ−部は持ち上げられ破壊されてしまう。そのようなＷプラグの酸化防止をするためにＷプラグ上にＴｉＡｌＮ膜を形成する必要性がある。そして更なる耐酸化防止のため、ＴｉＡｌＮ膜をウェハ−全面にスパッタした後は、Ｏ_２またはＮ_２雰囲気中でプラズマ処理を実施する。このプラズマ処理によりＯ_２またはＮ_２を原子レベルに分解させ、ＴｉＡｌＮの柱状構造の隙間にＯ，Ｎ原子を埋め込まれる層を数百Å程度形成させる。この層を追加することにより、ＴｉＡｌＮ膜の耐酸化性能をより強固にし、強誘電体の結晶化のための酸化処理にＯ_２分子がこの隙間を通過するのを防ぐ役割をしている。
【００４１】
図４ではプラズマ処理を施したＴｉＡｌＮ膜上にＩｒ（２０ａ）５００Å、ＩｒＯｘ（２０ｂ）５００Åの順に成膜する。ＩｒＯｘ膜はＴｉＡｌＮと同様に耐酸化性に優れた材質であるためプラズマ処理を施したＴｉＡｌＮ膜単体よりも、更なるＷプラグに対する耐酸化性の向上を図ることができ、またＩｒＯｘ膜は膜の密着性を向上させる効果を有し、第一導電層での膜剥がれ防止にも役立っている。次のＰｔ（２０ｃ）を１５００Å程度成膜する。これにより第一導電層（２０）を形成する。
【００４２】
次に強誘電体層（２１）を形成する。本実施形態では強誘電体としてＰＺＴを使用し、ゾル−ゲル法を用いている。先ずＰＺＴを第一導電層（２０）上に数回に分けて塗布・３００℃でベ−ク処理を実施し、規定の厚みになったところで炉で酸素雰囲気、６００℃で結晶化させる。このようにして強誘電体層を形成する。次にＰｔ（２２ａ）５００Å、ＩｒＯｘ（２２ｂ）１０００Å、Ｐｔ（２２ｃ）５００Åの順にスパッタにて成膜して第二導電層（２２）を形成する。さらに炉で酸素雰囲気、７００℃で結晶化させる。第二導電層にもＩｒＯｘを追加することにより、Ｗプラグに対する耐酸化性の向上を更に図ることができ、またＩｒＯｘ膜は膜の密着性を向上させる効果を有し、第二導電層での膜剥がれ防止にも役立っている。更にＩｒＯｘ膜はキャパシタ部を形成した後の層間絶縁膜の成膜中に発生する水素が強誘電体を還元し特性劣化を防ぐ効果も持ち合わせている。従って第二導電層にＩｒＯｘ膜を追加することはＷプラグの酸化防止、密着性向上だけではなく、層間絶縁膜の水素ダメ−ジも防止する３重の効果を有する。
【００４３】
図５では強誘電体キャパシタを形成するためにフォトリソ、エッチングにより一括で処理する方法をとっている。一括でフォトリソ、エッチングすることにより強誘電体キャパシタ形成する工程を短くすることができ、且つ複数回のフォトリソ、エッチングによる合わせマ−ジンが不要になるため、最小面積で強誘電体キャパシタを形成する効果を有する。
【００４４】
図６では強誘電体キャパシタが形成された後、Ａｌ_２Ｏ_３（２３ａ）をスパッタもしくはＣＶＤにより６００Å成膜する。Ａｌ_２Ｏ_３は優れた水素バリア性能を発揮するため、強誘電体キャパシタの上部あるいは側壁部から侵入する水素を完全に遮断できる効果を有する。次にＡｌ_２Ｏ_３上にオゾンＴＥＯＳ（２４）を２０００Å成膜直後、同一処理チャンバ−内で酸素雰囲気でプラズマ処理を実施する。酸素雰囲気でプラズマ処理することにより、オゾンＴＥＯＳ膜中の水分が放出されるため、水分によるＡｌ_２Ｏ_３膜の劣化及び強誘電体特性の劣化を防ぐことができるという効果を有する。次にプラズマＴＥＯＳ（２５）を３０００Å成膜する。
【００４５】
図７ではフォトリソ、エッチングにより、強誘電体キャパシタ上部に第二コンタクトホ−ル（２６）を形成する。コンタクトホ−ルは強誘電体キャパシタ上に成膜したＡｌ_２Ｏ_３（２３ａ）、オゾンＴＥＯＳ（２４ａ）、プラズマＴＥＯＳ（２５ａ）を除去する。また同時に強誘電体キャパシタ周辺以外の領域もＡｌ_２Ｏ_３、オゾンＴＥＯＳ、プラズマＴＥＯＳを除去する。
【００４６】
図８では第二コンタクトホ−ルに形成される金属はＴｉＡｌＮ（１６ｂ）を用いスパッタにより成膜する。本実施例ではＴｉＡｌＮを用いた例を示す。ＴｉＡｌＮを１５００Åスパッタ後、Ｏ_２又はＮ_２雰囲気中でプラズマ処理を実施する。これはプラズマ処理によりＯ_２又はＮ_２分子をプラズマ化し、原子レベルに分解させ柱状構造の隙間にＯ，Ｎ原子を埋め込み、後からプラズマＴＥＯＳ及びオゾンＴＥＯＳ成膜時に発生する水素原子の透過を防ぐためである。次にフォトリソ、エッチングにより上記金属で配線を形成するロ−カルインタ−コネクトを構成する。これはロ−カルインタ−コネクトを構成することによりキャパシタ直上にＷプラグを形成することが避けることができ、強誘電体特性の劣化を防ぐことができるからである。さらにこのロ−カルインタ−コネクトは強誘電体キャパシタ部及びキャパシタ上部に成膜している層間絶縁膜を被うような構造をしており、これによりその後の層間絶縁膜を形成する際に発生する水素が強誘電体キャパシタへ進入するのを防止するためである。
【００４７】
図９では上記ロ−カルインタ−コネクト上にＡｌ_２Ｏ_３（２３ｂ）をスパッタもしくはＣＶＤにより６００Å成膜する。Ａｌ_２Ｏ_３は優れた水素バリア性能があり、プラズマ処理されたＴｉＡｌＮ膜のみより更に強固な水素バリアとして水素を完全に遮断できる効果がある。フォトリソ、エッチングによりロ−カルインタ−コネクトを完全に被うように形成する。これにより図８で形成したロ−カルインタ−コネクトの役割と同様に、層間絶縁膜を形成する際に発生する水素が強誘電体キャパシタへ進入するのを２重に防止することができる。ロ−カルインタ−コネクト以外は除去する。
【００４８】
図１０ではオゾンＴＥＯＳ（２４ｂ）を３０００Å成膜直後、同一処理チャンバ−内で酸素雰囲気でプラズマ処理を実施する。酸素雰囲気でプラズマ処理することにより、オゾンＴＥＯＳ膜中の水分が放出されるため、水分によるＡｌ_２Ｏ_３膜の劣化及び強誘電体特性の劣化を防ぐことができるという効果を有する。次にプラズマＴＥＯＳ（２５ｂ）を１００００Å成膜する。続いて平坦化処理のためＣＭＰにてプラズマＴＥＯＳをウェハ−全面が平坦になるまで削る。次にＡＬ配線（２８）とロ−カルインタ−コネクトに導通を取るために、ロ−カルインタ−コネクトの位置に対応して第三コンタクトホ−ル（２７）をフォトリソ、エッチングにより形成する。その際ホ−ル底部のＡｌ_２Ｏ_３も除去する。次に第三コンタクトホ−ルをＷにて埋め込むために下地としてＴｉ（１６ｂ）とＴｉＮ１７（ｂ）をスパッタ工程で成膜する。次に第三コンタクトホ−ルをＷでＣＶＤにより完全に埋め込む。そして堆積したＷを所定のところまでＣＭＰにて研磨する。この際エッチバックプロセスによりＷを削除しても構わない。これによりＷプラグ（１８ｂ）が形成される。
【００４９】
図１１ではＡＬ配線の形成を示す。スパッタによりＴｉ（２８ａ）、ＴｉＮ（２８ｂ）、Ａｌ−Ｃｕ（２８ｃ）、ＴｉＮ（２８ｄ）を連続成膜によりそれぞれ１５０Å、１０００Å、５０００Å、６００Åの膜厚で成膜をする。次にフォトリソ、エッチングにより所望のＡＬ配線を形成する。図解はしないがこれ以降の工程では目的のプロセス仕様により、さらに層間絶縁膜を成膜し、コンタクトホ−ル、Ｗプラグ、ＡＬ配線を形成してもよい。最後にはパシベ−ション膜、ポリイミド膜を成膜して製品となる。
【図面の簡単な説明】
【図１】実施例に係る強誘電体キャパシタ装置を模式的に示す断面図である。
【図２】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図３】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図４】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図５】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図６】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図７】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図８】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図９】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図１０】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【図１１】強誘電体メモリ装置の製造工程を模式的に示す断面図である。
【符号の説明】
１ トランジスタ部
２ 強誘電体メモリ部
３ アルミ配線部
１０ Ｐ型基板
１１ 素子分離
１２ 拡散層
１２ａ Ｐ型拡散層
１２ｂ Ｎ型拡散層
１３ ゲ−ト電極
１４ ＢＰＳＧ層
１５ 第一コンタクトホ−ル
１６ａ１６ｂ Ｔｉ
１７ａ１７ｂ ＴｉＮ
１８ａ１８ｂ Ｗプラグ
１９ａ１９ｂ ＴｉＡｌＮ
２０ 第一導電層
２０ａ２２ａ Ｉｒ
２０ｂ２２ｂ ＩｒＯｘ
２０ｃ２２ｃ Ｐｔ
２１ 強誘電体
２２ 第二導電層
２３ａ２３ｂ Ａｌ_２Ｏ_３
２４ａ２４ｂ オゾンＴＥＯＳ
２５ａ２５ｂ プラズマＴＥＯＳ
２６ 第二コンタクトホ−ル
２７ 第三コンタクトホ−ル
２８ ＡＬ配線部
２８ａ Ｔｉ
２８ｂ２８ｄ ＴｉＮ
２８ｃ Ａｌ−Ｃｕ

Claims (16)

1. ＣＭＯＳ論理回路で構成されている部分と記憶容量部で構成されている半導体装置において、ＣＭＯＳ論理回路と記憶容量部との間に層間絶縁膜が形成され、層間絶縁膜には前記ＣＭＯＳ論理回路と前記記憶容量部を構成するトランジスタ層に至る開口部に耐熱金属であるＷプラグが形成され、さらに前記Ｗプラグ上に前記記憶容量部が形成されていることを特徴とする半導体装置の構造。
2. 記憶容量部として強誘電体からなる金属酸化物を用いたことを特徴とする請求項１に記載の半導体装置の構造。
3. 上記プラグ上に接するようにＴｉＡｌＮからなる窒化金属を用いたことを特徴とする請求項１から請求項２に記載の半導体装置の構造。
4. 上記ＴｉＡｌＮからなる窒化金属に酸素及び窒素雰囲気中でプラズマ処理を施したことを特徴とする請求項１から請求項３に記載の半導体装置の構造。
5. 記憶容量部において強誘電体からなる金属酸化物の下に積層構造からなる第一導電層と、強誘電体からなる金属酸化物の上に単層及び積層構造からなる第二導電層が形成されていることを特徴とする請求項１から請求項４に記載の半導体装置の構造。
6. 上記第一導電層はＩｒＯｘを含んだ積層構造であることを特徴とする請求項１から請求項５に記載の半導体装置の構造。
7. 上記第二導電層はＩｒＯｘを含んだ積層構造であることを特徴とする請求項１から請求項６に記載の半導体装置の構造。
8. 上記記憶容量部は上記ＴｉＡｌＮ層、上記第一導電層、上記強誘電体、上記第二導電層はフォトリソ、エッチングにより一括して立方体状に形成されることを特徴とする請求項１から請求項７に記載の半導体装置の構造。
9. 上記記憶容量部の上面、側壁とも完全に覆って直接接する膜として、水素バリア性能を有する材料がＡｌ_２Ｏ_３の化学式で表記される酸化物１であることを特徴とする請求項１から請求項８に記載の半導体装置の構造。
10. 上記記憶容量部の第二導電層と電気的導通をとるためにロ−カルインタ−コネクトを使用して、上記記憶容量部と上記ロ−カルインタ−コネクトとの短絡をさけるためＴＥＯＳ膜が上記記憶容量部と上記ロ−カルインタ−コネクトとの間に形成することを特徴とする請求項１から請求項９に記載の半導体装置の構造。
11. 上記ＴＥＯＳ膜にはＯ３ＴＥＯＳを含んでおり、Ｏ３ＴＥＯＳ表面に酸素雰囲気中でプラズマ処理を施したことを特徴とする請求項１から請求項１０に記載の半導体装置の構造。
12. 上記ＴＥＯＳ膜は上記ロ−カルインタ−コネクトに上面、側壁とも完全に覆われていることを特徴とする請求項１から請求項１１に記載の半導体装置の構造。
13. 上記ロ−カルインタ−コネクトの材質はＴｉＡｌＮからなる窒化金属を用いたことを特徴とする請求項１から請求項１２に記載の半導体装置の構造。
14. 上記ロ−カルインタ−コネクトは酸素及び窒素雰囲気中でプラズマ処理を施したことを特徴とする請求項１から請求項１３に記載の半導体装置の構造。
15. 上記ロ−カルインタ−コネクトはＡｌ_２Ｏ_３の化学式で表記される酸化物２に上面、側壁とも完全に覆われていることを特徴とする請求項１から請求項１４に記載の半導体装置の構造。
16. 上記酸化物２上にＯ３ＴＥＯＳを含む層間絶縁膜が形成され、Ｏ３ＴＥＯＳ表面に酸素雰囲気中でプラズマ処理を施したことを特徴とする請求項１から請求項１５に記載の半導体装置の構造。

Images