JP2006108152A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006108152A JP2006108152A JP2004288736A JP2004288736A JP2006108152A JP 2006108152 A JP2006108152 A JP 2006108152A JP 2004288736 A JP2004288736 A JP 2004288736A JP 2004288736 A JP2004288736 A JP 2004288736A JP 2006108152 A JP2006108152 A JP 2006108152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- ferroelectric
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板上に形成された層間絶縁膜と、層間絶縁膜中に形成され、一端が半導体基板に電気的に接続されたコンタクトプラグと、層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、コンタクトプラグの他端に電気的に接続された第2の電極と、からなる強誘電体キャパシタと、強誘電体キャパシタを被覆すると共に、第1の電極を露出する開口部を有する絶縁膜と、強誘電体キャパシタ及び絶縁膜を被覆し、開口部によって露出された第1の電極と電気的に接続された配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる配線膜と、を備えた半導体記憶装置。
【選択図】 図5
Description
また、「実質的に水素の吸着が起きない膜」の材料として有効なものとして、銀、アルミニウム、シリコン、鉛、ビスマス等があり、「水素分子の拡散を実質的になくす膜」の材料として有効なものとして、タングステン、導電性の酸化物等があるとしているものがある(特許文献1)。
Yong Tak Lee、外8名,"Effects of Encapsulating Barrier Layer on Ferroelectric Properties of Ir/IrO2/PZT/Pt/IrO2 Capacitor",Extended Abstracts of the 1999 International Conference on Solid State Devices and Materials, Tokyo, 1999,(日本),1999年,p.394−395
従って本発明は、追加の工程を必要とすることなく強誘電体膜への水素拡散を防止することができる構造の強誘電体キャパシタを備える半導体記憶装置を提供することを目的とする。
すなわち、半導体基板上に形成された層間絶縁膜と、層間絶縁膜中に形成され、一端が半導体基板に電気的に接続されたコンタクトプラグと、層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、コンタクトプラグの他端に電気的に接続された第2の電極と、からなる強誘電体キャパシタと、強誘電体キャパシタを被覆すると共に、第1の電極を露出する開口部を有する絶縁膜と、強誘電体キャパシタ及び絶縁膜を被覆し、開口部によって露出された第1の電極と電気的に接続された配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる配線膜と、を備えた半導体記憶装置を提供する。
本発明の第1の実施の形態に係る半導体記憶装置及びその製造方法を図2乃至図17を用いて説明する。なお、図2乃至図10は、第1の実施の形態に係る半導体製造装置の断面図、平面図又は斜視図を、図11乃至図17は、第1の実施の形態に係る半導体記憶装置の製造工程毎の断面を示している。
図2は、半導体基板100上の層間絶縁膜110上に形成された強誘電体キャパシタ140と、それを被覆する絶縁膜137とが配線膜161によって被覆された状態を示した平面図である。配線膜161が、少なくとも1の強誘電体キャパシタ140を被覆している状態を図示している。なお、図示された1の強誘電体キャパシタ140以外の強誘電体キャパシタは、いくつでも、どのような位置に配置されていても良いし、配線膜161は、当該半導体記憶装置に必要な任意の配線パターンに応じて図示された強誘電体キャパシタ140以外の強誘電体キャパシタをまとめて被覆することができる。
半導体基板100上には、層間絶縁膜110が形成されている。層間絶縁膜110中には、一端が半導体基板100に電気的に接続されたコンタクトプラグ113が形成されている。すなわち、半導体基板100上に形成された層間絶縁膜110中には、一端が選択トランジスタのソース/ドレイン領域105と電気的に接続されたコンタクトプラグ113が形成されている。コンタクトプラグ113の材料としてはポリシリコンを用いたが、タングステンを用いても良い。
層間絶縁膜110上には、第1の電極145と、強誘電体膜143と、前記コンタクトプラグ113の他端に電気的に接続された第2の電極141と、からなる強誘電体キャパシタ140が形成されている。
ここで、本明細書において「第1の電極を露出する開口部」とは、開口部131は、第1の電極145の全部又は一部を露出する、ということを意味する。すなわち、開口部131は、第1の電極145の全部又は一部を露出する限り、どのような位置・大きさ・範囲であっても構わない。具体的には、図8のように、図5の開口部131よりもやや右方向の位置に、やや大きめの大きさに形成されていても良いし、図9のように第1の電極145の全部を露出させるように形成されていても良い。
すなわち配線膜161は、導電性を有し第1の電極145と電気的に接続されているため、同様の構造からなる他の強誘電体キャパシタをもまとめて被覆することにより、配線の機能を果たす。また配線膜161は、水素拡散防止機能を有する材料からなり強誘電体キャパシタを被覆しているため、配線膜を形成した後の工程における強誘電体膜への水素の進入及び拡散を防止することができる。
次に、本発明の第1の実施の形態に係る半導体記憶装置の製造方法を図11乃至図17を用いて説明する。なお、図11乃至図17は、図5によって示された断面を示す断面図である。
なお、コンタクトプラグ113としてはタングステンを用いても良いし、強誘電体キャパシタ140としては、PZTを用いても良い。
また、絶縁膜137はコンフォーマルに付くものが良いが、薄くても良い。
また、配線膜161のアルミニウムはDCスパッタ法により形成しても良いが、ECRスパッタのようなカバレッジの良い方法により形成すると好適である。
本発明の第2の実施の形態に係る半導体記憶装置及びその製造方法を図18乃至図22を用いて説明する。なお、図18乃至図22は、第2の実施の形態に係る半導体記憶装置の断面図、平面図又は斜視図を示している。
図18は、半導体基板100上の層間絶縁膜110上に形成された複数の強誘電体キャパシタ140と、それを被覆する絶縁膜137とが、配線膜161によってまとめて被覆されている状態を示した平面図である。なお、本明細書において「複数」とは、「2以上」を意味し、第2の実施の形態においては2つの強誘電体キャパシタが形成されている。また、複数の強誘電体キャパシタは、いくつでも、どのような位置に配置されていても良いし、配線膜161は、当該半導体記憶装置に必要な任意の配線パターンに応じて任意の複数の強誘電体キャパシタ140をまとめて被覆することができる。
図19のa−a’断面図は図5と同様であり、図20は、図19のa−a’断面図を含む斜視図である。
本発明の第2の実施の形態に係る半導体記憶装置の製造方法は、基本的には第1の実施の形態に係る半導体記憶装置の製造方法[工程1−1]から[工程1−3]と同様であるが、[工程1−3]においては、配線膜161は、複数の強誘電体キャパシタ140及び絶縁膜137をまとめて被覆し、開口部131によって露出されたそれぞれの強誘電体キャパシタ140における第1の電極145と電気的に接続されることにより、2つの強誘電体キャパシタ140における第1の電極145同士を電気的に接続する点が異なる。このように形成された結果、図19及び図21又は図22で示されるような構造となる。また、ここで配線膜161によって被覆される複数の強誘電体キャパシタ140は、いくつでも、どのような位置に配置されていても良いし、配線膜161は、当該半導体記憶装置に必要な任意の配線パターンに応じて任意の強誘電体キャパシタ140をまとめて被覆することができる。その他の諸点については、第1の実施の形態と同様である。
本発明の第3の実施の形態に係る半導体記憶装置及びその製造方法を図23乃至図26を用いて説明する。
図23は、半導体基板100上の層間絶縁膜110上に、行方向及び列方向に沿って配列された複数の強誘電体キャパシタ140と、それを被覆する絶縁膜137とが、配線膜161によって各列ごとにまとめて被覆された状態を示す平面図である。
ここで、同一の列に含まれる強誘電体キャパシタ140同士は最小設計寸法(F)だけ離れて配置されており、異なる列に含まれる強誘電体キャパシタ140同士は最小設計寸法の5倍(5F)だけ離れて配置されている。
その他の諸点については、第1の実施の形態と同様である。
本発明の第3の実施の形態に係る半導体記憶装置の製造方法は、基本的には第1の実施の形態に係る半導体記憶装置の製造方法[工程1−1]から[工程1−3]と同様である。
その他の諸点においては、第1の実施の形態と同様である。
本発明の第4の実施の形態に係る半導体記憶装置を図27乃至図35を用いて説明する。なお、図27乃至図30は、第4の実施の形態に係る半導体製造装置の断面図、平面図又は斜視図を、図31乃至図35は、第4の実施の形態に係る半導体記憶装置の製造工程毎の断面を示している。
図27は、半導体基板100上の層間絶縁膜110上に、行方向及び列方向に沿って配列された複数の強誘電体キャパシタ140と、それを被覆する絶縁膜137とが、配線膜161によって複数列ごとにまとめて被覆された状態を示す平面図である。なお、第4の実施の形態では2列ごとに被覆された例を示すが、複数列であれば3列以上でもよい。
図28は、図27で示された、配線膜161によってまとめて被覆された2列の強誘電体キャパシタを抜き出して示した拡大図である。配線膜161は、複数の強誘電体キャパシタ140及び絶縁膜137を2列ごとにまとめて被覆し、開口部131によって露出されたそれぞれの強誘電体キャパシタ140における第1の電極145と電気的に接続されることにより、2列ごとに複数の強誘電体キャパシタ140における第1の電極145同士を電気的に接続している。
その他の諸点については、第1の実施の形態と同様である。
次に、本発明の第4の実施の形態に係る半導体記憶装置の製造方法を図31乃至図35を用いて説明する。なお、図31乃至図35は、図30によって示された断面を示す断面図である。
更に望ましくは、コンタクトプラグ113と第2の電極141の間には、密着層120を設けると良い。密着層120としては下からTiAlN、Ir、IrO2と積層すると良い。
その他、膜の材料、開口部の形成方法等については、第1の実施の形態における記載と同様で、多様な変形例がある。
本発明に関連する実験データを、以下説明する。
図36及び図37によってこの実験条件を説明する。図36は、本実験で用いた強誘電体キャパシタ840及びその上方の第1メタル配線層851の断面図である。強誘電体キャパシタ840の第1の電極845は、コンタクトプラグ833によってその上方のアルミニウムシリコン銅合金の第1メタル配線層851と接続されている。そして本実験では、この第1メタル配線層851は、図37に示すように絶縁膜830の全面を被覆するように形成した。この後に通常のバックエンドプロセス(トランジスタ等の素子を相互に接続するための配線又は電源若しくはグラウンド用の配線構造をつくる工程)を経て強誘電体キャパシタ840の分極−電界特性を測定した結果が、図38のaに示すグラフである。一方、図38のbに示すグラフは、図39に示すような、キャパシタの外形寸法よりも狭い通常の幅の第1メタル配線層853が形成され、その後の通常のバックエンドプロセスを経た場合の分極−電界特性を示すものである。このaとbのグラフの比較から、アルミニウムシリコン銅合金から成る膜で絶縁膜を挟んで強誘電体キャパシタを被覆することで、バックエンドプロセスにおける強誘電体キャパシタへの水素拡散が防止され、強誘電体特性の劣化が防止されたことを読み取ることができる。そうすると、同様にアルミニウムから成る膜で絶縁膜を挟んで強誘電体キャパシタを被覆する構造をとる本発明の第1乃至第4の実施の形態においても、バックエンドプロセスによる強誘電体キャパシタへの水素拡散が防止され、強誘電体特性の劣化が防止されることが推測される。
3 ゲート電極
5 ソース/ドレイン領域
7 ドレイン/ソース領域
10,30 層間絶縁膜
11,31 コンタクトホール
13 コンタクトプラグ
33 コンタクトプラグ
35 水素拡散防止膜
41 第2の電極
43 強誘電体膜
45 第1の電極
51 配線
100 半導体基板
103 ゲート電極
105 ソース/ドレイン領域
107 ドレイン/ソース領域
110 層間絶縁膜
111 コンタクトホール
113 コンタクトプラグ
120 密着層
131 開口部
137 絶縁膜
140 強誘電体キャパシタ
141 第2の電極
143 強誘電体膜
145 第1の電極
150 バリア層
161 配線膜
800 半導体基板
803 ゲート電極
805 ソース/ドレイン領域
807 ドレイン/ソース領域
810,830,850 絶縁膜
813 コンタクトプラグ
833 コンタクトプラグ
813,833 コンタクトプラグ
841 第2の電極
843 強誘電体膜
845 第1の電極
851,853 第1メタル配線層
900 半導体基板
903 ゲート電極
905 ソース/ドレイン領域
907 ドレイン/ソース領域
910 層間絶縁膜
913 コンタクトプラグ
933 コンタクトプラグ
931 開口部
937 絶縁膜
940 強誘電体キャパシタ
941 第1の電極
943 強誘電体膜
945 第2の電極
961 配線膜
Claims (7)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成され、一端が前記半導体基板に電気的に接続されたコンタクトプラグと、
前記層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、前記コンタクトプラグの他端に電気的に接続された第2の電極と、からなる強誘電体キャパシタと、
前記強誘電体キャパシタを被覆すると共に、前記第1の電極を露出する開口部を有する絶縁膜と、
前記強誘電体キャパシタ及び前記絶縁膜を被覆し、前記開口部によって露出された前記第1の電極と電気的に接続された配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる前記配線膜と、
を備えた半導体記憶装置。 - 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成され、一端が前記半導体基板に電気的に接続された複数のコンタクトプラグと、
前記層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、前記コンタクトプラグの他端に電気的に接続された第2の電極と、からなる複数の強誘電体キャパシタと、
前記複数の強誘電体キャパシタを被覆すると共に、前記第1の電極を露出する開口部を有する絶縁膜と、
前記複数の強誘電体キャパシタ及び前記絶縁膜をまとめて被覆し、前記開口部によって露出された前記第1の電極同士を電気的に接続する配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる前記配線膜と、
を備えた半導体記憶装置。 - 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成され、一端が前記半導体基板に電気的に接続された複数のコンタクトプラグと、
前記層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、前記コンタクトプラグの他端に電気的に接続された第2の電極と、からなる複数の強誘電体キャパシタであって、前記層間絶縁膜上に、行方向及び列方向に沿って配列された前記複数の強誘電体キャパシタと、
前記複数の強誘電体キャパシタを被覆すると共に、前記第1の電極を露出する開口部を有する絶縁膜と、
前記複数の強誘電体キャパシタ及び前記絶縁膜を各列ごとにまとめて被覆し、前記開口部によって露出された前記第1の電極同士を各列ごとに電気的に接続する配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる前記配線膜と、
を備えた半導体記憶装置。 - 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成され、一端が前記半導体基板に電気的に接続された複数のコンタクトプラグと、
前記層間絶縁膜上に形成され、第1の電極と、強誘電体膜と、前記コンタクトプラグの他端に電気的に接続された第2の電極と、からなる複数の強誘電体キャパシタであって、前記層間絶縁膜上に、行方向及び列方向に沿って配列された前記複数の強誘電体キャパシタと、
前記複数の強誘電体キャパシタを被覆すると共に、前記第1の電極を露出する開口部を有する絶縁膜と、
前記複数の強誘電体キャパシタ及び前記絶縁膜を複数列ごとにまとめて被覆し、前記開口部によって露出された前記第1の電極同士を複数列ごとに電気的に接続する配線膜であって、導電性を有しかつ水素拡散防止機能をも有する材料からなる前記配線膜と、
を備えた半導体記憶装置。 - 請求項1、請求項2、請求項3又は請求項4に記載の半導体記憶装置において、前記配線膜はアルミニウム又はアルミニウムを主成分とする材料から成ることを特徴とする、半導体記憶装置。
- 請求項1、請求項2、請求項3、請求項4又は請求項5に記載の半導体記憶装置において、前記配線膜はプレート線として用いられることを特徴とする、半導体記憶装置。
- 請求項1、請求項2、請求項3、請求項4、請求項5又は請求項6に記載の半導体記憶装置であって、前記第1の電極と前記配線膜の間にバリア層を備えたことを特徴とする半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288736A JP2006108152A (ja) | 2004-09-30 | 2004-09-30 | 半導体記憶装置 |
US11/155,609 US7291879B2 (en) | 2004-09-30 | 2005-06-20 | Semiconductor memory device including capacitor with conductive hydrogen diffusion prevention wiring film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288736A JP2006108152A (ja) | 2004-09-30 | 2004-09-30 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108152A true JP2006108152A (ja) | 2006-04-20 |
Family
ID=36144393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004288736A Pending JP2006108152A (ja) | 2004-09-30 | 2004-09-30 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7291879B2 (ja) |
JP (1) | JP2006108152A (ja) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637280A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体記憶装置 |
JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
JPH10242426A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
WO1998044551A1 (fr) * | 1997-03-27 | 1998-10-08 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication de ce dernier |
JPH1168041A (ja) * | 1997-08-21 | 1999-03-09 | Nec Corp | 半導体装置の構造およびその製造方法 |
JPH11126883A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 半導体メモリ素子 |
JP2001007303A (ja) * | 1999-06-18 | 2001-01-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002198494A (ja) * | 2000-10-17 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
JP2003100912A (ja) * | 2001-07-18 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2003174145A (ja) * | 2001-09-27 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JP2003229542A (ja) * | 2002-02-01 | 2003-08-15 | Fujitsu Ltd | 半導体装置の製造方法及び熱処理装置 |
JP2004303995A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 半導体装置の構造およびその製造方法 |
JP2005209324A (ja) * | 2003-09-22 | 2005-08-04 | Toshiba Corp | 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変lsi装置、icカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW468253B (en) | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
-
2004
- 2004-09-30 JP JP2004288736A patent/JP2006108152A/ja active Pending
-
2005
- 2005-06-20 US US11/155,609 patent/US7291879B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637280A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体記憶装置 |
JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
JPH10242426A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
WO1998044551A1 (fr) * | 1997-03-27 | 1998-10-08 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication de ce dernier |
JPH1168041A (ja) * | 1997-08-21 | 1999-03-09 | Nec Corp | 半導体装置の構造およびその製造方法 |
JPH11126883A (ja) * | 1997-10-24 | 1999-05-11 | Sharp Corp | 半導体メモリ素子 |
JP2001007303A (ja) * | 1999-06-18 | 2001-01-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002198494A (ja) * | 2000-10-17 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
JP2003100912A (ja) * | 2001-07-18 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2003174145A (ja) * | 2001-09-27 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JP2003229542A (ja) * | 2002-02-01 | 2003-08-15 | Fujitsu Ltd | 半導体装置の製造方法及び熱処理装置 |
JP2004303995A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 半導体装置の構造およびその製造方法 |
JP2005209324A (ja) * | 2003-09-22 | 2005-08-04 | Toshiba Corp | 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変lsi装置、icカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060076594A1 (en) | 2006-04-13 |
US7291879B2 (en) | 2007-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100870361B1 (ko) | 강유전체 메모리 및 그 제조방법 | |
JP4453846B2 (ja) | 強誘電体メモリ装置およびその製造方法 | |
US6717196B2 (en) | Ferroelectric memory device | |
US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
JP2003273328A (ja) | ビアエッチング阻止膜を用いる強誘電体メモリ素子及びその製造方法 | |
US20060033138A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US8674478B2 (en) | Semiconductor device having capacitor with upper electrode whose circumference is made long | |
KR20060053884A (ko) | 유전체메모리 및 그 제조방법 | |
JP2010062329A (ja) | 半導体装置及びその製造方法 | |
US7498625B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002190577A (ja) | 半導体記憶装置及びその製造方法 | |
JP4450222B2 (ja) | 強誘電体メモリ及びその製造方法 | |
JP2008130615A (ja) | 半導体記憶装置及びその製造方法 | |
JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
JP2006108152A (ja) | 半導体記憶装置 | |
US6922328B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2002343940A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ素子 | |
US20230345735A1 (en) | Ferroelectric random access memory (fram) capacitors and methods of construction | |
JP2006253194A (ja) | 半導体装置およびその製造方法 | |
US20050009209A1 (en) | Process for selectively sealing ferroelectric capactive elements incorporated in semiconductor integrated non-volatile memory cells | |
KR100772692B1 (ko) | 강유전체 메모리 셀 및 그 제조방법 | |
JP2008294273A (ja) | 半導体記憶装置及びその製造方法 | |
JP4711063B2 (ja) | 半導体装置 | |
JP2004296732A (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP4332119B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |