JP4453846B2 - 強誘電体メモリ装置およびその製造方法 - Google Patents
強誘電体メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP4453846B2 JP4453846B2 JP2007300566A JP2007300566A JP4453846B2 JP 4453846 B2 JP4453846 B2 JP 4453846B2 JP 2007300566 A JP2007300566 A JP 2007300566A JP 2007300566 A JP2007300566 A JP 2007300566A JP 4453846 B2 JP4453846 B2 JP 4453846B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- hydrogen barrier
- hydrogen
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 258
- 230000004888 barrier function Effects 0.000 claims description 141
- 229910052739 hydrogen Inorganic materials 0.000 claims description 90
- 239000001257 hydrogen Substances 0.000 claims description 90
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 89
- 239000003990 capacitor Substances 0.000 claims description 41
- 239000011229 interlayer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 4
- 239000003638 chemical reducing agent Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、強誘電体メモリ装置およびその製造方法に関する。
強誘電体メモリ装置を製造する過程においては、強誘電体キャパシタの特性の劣化を防止することが重要である。強誘電体キャパシタは、水素、水などの還元性を有する物質と接触することにより、その特性が劣化することが知られている。そのため、強誘電体キャパシタは、一般に水素バリア層で覆われている。
強誘電体キャパシタの上部電極層とコンタクト部が接続する領域は、導通を確保するため、水素バリア層の一部が除去されている。そのため、コンタクト部の製造工程など、その後の工程において、コンタクト部を介して強誘電体キャパシタに水素等の劣化因子が侵入し、強誘電体キャパシタの特性の劣化が起こりやすい。
製造工程における強誘電体キャパシタの特性の劣化を抑制するためには、コンタクト部を介した強誘電体キャパシタへの水素等の劣化因子の侵入を防止することが重要である。このような課題を解決する技術として、例えば、特開２００６−２２２３８９号公報がある。
特開２００６−２２２３８９号公報
本発明の目的は、製造工程における強誘電体キャパシタの特性の劣化を抑制することができる強誘電体メモリ装置およびその製造方法を提供することにある。
本発明に係る強誘電体メモリ装置は、
基板と、
前記基板の上方に形成され、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う第１水素バリア層と、
前記第１水素バリア層の上方に形成された層間絶縁層と、
前記層間絶縁層および前記第１水素バリア層を貫通し、前記上部電極層に接続されたコンタクト部と、を含み、
前記コンタクト部は、前記上部電極層と接する第１バリア層と、
前記第１バリア層の上方に形成された第２水素バリア層と、
前記第２水素バリア層の上方に形成されたプラグ層と、
を有する。
基板と、
前記基板の上方に形成され、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う第１水素バリア層と、
前記第１水素バリア層の上方に形成された層間絶縁層と、
前記層間絶縁層および前記第１水素バリア層を貫通し、前記上部電極層に接続されたコンタクト部と、を含み、
前記コンタクト部は、前記上部電極層と接する第１バリア層と、
前記第１バリア層の上方に形成された第２水素バリア層と、
前記第２水素バリア層の上方に形成されたプラグ層と、
を有する。
本発明に係る強誘電体メモリ装置は、コンタクト部に第２水素バリア層を有することにより、製造工程における強誘電体キャパシタの特性の劣化を抑制することができる。
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
本発明に係る強誘電体メモリ装置において、
前記コンタクト部は、前記第２水素バリア層と前記プラグ層との間に第２バリア層を有することができる。
前記コンタクト部は、前記第２水素バリア層と前記プラグ層との間に第２バリア層を有することができる。
本発明に係る強誘電体メモリ装置において、
前記第２水素バリア層は、絶縁性材料からなることができる。
前記第２水素バリア層は、絶縁性材料からなることができる。
本発明に係る強誘電体メモリ装置の製造方法は、
基板の上方に、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆うように第１水素バリア層を形成する工程と、
前記第１水素バリア層の上方に層間絶縁層を形成する工程と、
前記層間絶縁層および前記第１水素バリア層をエッチングすることによって、前記上部電極層に到達するコンタクトホールを形成する工程と、
前記コンタクトホールに前記上部電極層に接する第１バリア層を形成する工程と、
前記第１バリア層の上方に第２水素バリア層を形成する工程と、
前記第２水素バリア層の上方にプラグ層を形成する工程と、
を含む。
基板の上方に、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆うように第１水素バリア層を形成する工程と、
前記第１水素バリア層の上方に層間絶縁層を形成する工程と、
前記層間絶縁層および前記第１水素バリア層をエッチングすることによって、前記上部電極層に到達するコンタクトホールを形成する工程と、
前記コンタクトホールに前記上部電極層に接する第１バリア層を形成する工程と、
前記第１バリア層の上方に第２水素バリア層を形成する工程と、
前記第２水素バリア層の上方にプラグ層を形成する工程と、
を含む。
以下に本発明の好適な実施形態について、図面を参照しながら説明する。
１．強誘電体メモリ装置
図１は、本発明の実施形態に係る強誘電体メモリ装置１００を模式的に示す断面図である。
図１は、本発明の実施形態に係る強誘電体メモリ装置１００を模式的に示す断面図である。
本実施形態に係る強誘電体メモリ装置１００は、基板１２と、強誘電体キャパシタ５０と、コンタクト部６０とを含む。
基板１２は、例えば、単結晶シリコン基板を用いることができる。
素子分離領域１４は、基板１２に形成されている。素子分離領域１４は、基板１２を電気的に絶縁分離する機能を有する。
トランジスタ２０は、素子分離領域１４によって画定された領域に形成される。トランジスタ２０は、ソースまたはドレインを構成する第１および第２不純物領域２２，２８と、ゲート絶縁膜２４と、ゲート絶縁膜上のゲート２６と、サイドウォール絶縁層２７とを有する。第１層間絶縁層１６は、トランジスタ２０上に形成されている。コンタクト部３０は、第１不純物領域２２上に形成されている。コンタクト部４０は、第２不純物領域２８上に形成されている。
強誘電体キャパシタ５０は、コンタクト部３０上に形成されている。強誘電体キャパシタ５０は、下部電極層５２と、強誘電体層５４と、上部電極層５６とを有する。
下部電極層５２の材質は、例えば、白金、ルテニウム、イリジウムおよびこれらの酸化物から選ばれる少なくとも１種とすることができる。また、下部電極層５２は、単一層でもよいし、または例示した物質を積層した複数層でもよい。
強誘電体層５４は、複合酸化物からなることができる。この複合酸化物は、ペロブスカイト型の結晶構造を有することができる。このような複合酸化物としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）が代表的な材料であり、この基本構成にさらに微量の添加元素を含んでもよい。また、複合酸化物としては、ペロブスカイト型の結晶構造を有するＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）、およびＰｂ（Ｚｒ１−ｘ−ｙ，Ｔｉｘ）ＮｂｙＯ３（ＰＺＴＮ）（０．０＜ｘ≦０．５、０．０＜ｙ≦０．２）などを用いることができる。
上部電極層５６の材質は、例えば、白金、ルテニウム、イリジウムおよびこれらの酸化物から選ばれる少なくとも１種とすることができる。また、上部電極層５６は、単一層でもよいし、または例示した物質を積層した複数層でもよい。
第１水素バリア層５８は、少なくとも強誘電体キャパシタ５０を覆うように形成されている。第１水素バリア層５８としては、例えば、酸化アルミニウム、窒化シリコンなどの水素バリア性の高い絶縁性材料を用いることができる。第１水素バリア層５８は、特に、強誘電体キャパシタ５０が水素、水などの還元性を有する物質と接触することを防ぐために設けられている。
第２層間絶縁層８４は、第１層間絶縁層１６および第１水素バリア層５８の上に形成されている。第２層間絶縁層８４の材質は、絶縁性を有する物質であれば任意である。第２層間絶縁層８４の材質は、例えば、酸化シリコン、窒化シリコンおよび窒化酸化シリコンの少なくとも１種とすることができる。第２層間絶縁層８４は、単一層であってもよいし、複数層であってもよい。第２層間絶縁層８４には、コンタクト部６０，７０が形成されている。
コンタクト部６０は、強誘電体キャパシタ５０上に形成されている。コンタクト部６０は、第１バリア層６２と、第２水素バリア層６４と、第２バリア層６６と、プラグ層６８とを有する。コンタクト部６０は、第２層間絶縁層８４および第１水素バリア層５８を貫通して、上部電極層５６と接続している。すなわち、コンタクト部６０は、強誘電体キャパシタ５０と配線８０とを電気的に接続する。
第１バリア層６２は、コンタクトホール６９の内壁および上部電極層５６の上面に沿って形成されている。第１バリア層６２の材質は、例えば、窒化チタンアルミニウムおよび窒化チタンの少なくとも１種とすることができる。第１バリア層６２は、強誘電体キャパシタ５０が水素、水などの還元性を有する物質と接触することを防ぐ機能を有する。さらに、第１バリア層６２は、プラグ層６８を構成する物質が第２層間絶縁層８４あるいは上部電極層５６へ拡散することを防ぐ機能を有する。
第２水素バリア層６４は、第１バリア層６２上に形成されている。第２水素バリア層６４は、第１バリア層６２に比べて水素バリア性の高い材料からなる。第２水素バリア層６４としては、例えば、酸化アルミニウム、窒化シリコンなどの水素バリア性の高い絶縁性材料を用いることができる。第２水素バリア層６４は、強誘電体キャパシタ５０が水素、水などの還元性を有する物質と接触することを防ぐ機能を有する。
第２バリア層６６は、第２水素バリア層６４上に形成されている。第２バリア層６６の材質は、第１バリア層６２と同様に、例えば、窒化チタンアルミニウムおよび窒化チタンの少なくとも１種とすることができる。本実施形態では、第２バリア層６６は、第１バリア層６２および第２水素バリア層６４によって十分な水素バリア性が確保されているので、形成されていなくてもよい。
コンタクト部６０は、第２水素バリア層６４が絶縁性であるため、第１バリア層６２によって電気的な導通を図っている。第１バリア層６２は、電気的な導通を図る必要があるため、電気的な導通にほとんど寄与しない第２バリア層６６と比較して、膜厚を厚く形成することができる。
プラグ層６８は、第２バリア層６６によって囲まれたコンタクトホール６９の内部に形成されている。プラグ層６８の材質は、例えば、タングステン、銅などの金属を用いることができる。
一般にプラグ層６８を形成する工程では、水素が存在する。この工程において、例えば、コンタクト部６０が第２水素バリア層６４を有さない場合、第１バリア層６２および第２バリア層６６の水素バリア性が低いため、強誘電体キャパシタ５０が形成された領域への水素の侵入を完全に防ぐことは困難である。本実施形態の強誘電体メモリ装置１００では、コンタクト部６０が水素バリア性の高い絶縁性材料を用いた第２水素バリア層６４を有することにより、強誘電体キャパシタ５０が形成された領域への水素の侵入を確実に防ぐことができる。したがって、本実施形態の強誘電体メモリ装置１００においては、プラグ層６８を形成する工程における強誘電体キャパシタ５０の特性の劣化を抑制することができる。
第２水素バリア層６４は、絶縁性材料を用いることができる。そのため、第２バリア層６６およびプラグ層６８は、電気的な導通にほとんど寄与しない。したがって、コンタクト部６０は、主に第１バリア層６２で電気的な導通を図っている。コンタクト部６０は、強誘電体キャパシタ５０に電圧を印加できればよいので強誘電体メモリ装置に適用できる。
コンタクト部７０は、コンタクト部４０上に形成されている。コンタクト部７０は、バリア層７２と、プラグ層７４とを有する。バリア層７２の材質は、例えば、窒化チタンアルミニウムおよび窒化チタンの少なくとも１種とすることができる。プラグ層７４の材質は、例えば、タングステン、銅などの金属を用いることができる。
配線８０は、コンタクト部６０上に形成されている。配線８２は、コンタクト部７０上に形成されている。配線８０，８２の材質は、例えば、アルミニウムなどを用いることができる。
本実施形態の強誘電体メモリ装置１００は、例えば、以下の特徴を有する。
本実施形態の強誘電体メモリ装置１００では、強誘電体キャパシタ５０は、第２層間絶縁層８４と接する領域が第１水素バリア層５８で覆われている。さらに、コンタクト部６０は、第２水素バリア層６４が第１バリア層６２を介してコンタクトホール６９の内壁および上部電極層５６の上面に沿うように形成されている。したがって、本実施形態の強誘電体メモリ装置１００によれば、強誘電体キャパシタ５０は、第２層間絶縁層８４からの劣化因子の侵入に加えて、コンタクト部６０を介した劣化因子の侵入も確実に防ぐことができる。このように、本実施形態の強誘電体メモリ装置１００では、第１水素バリア層５８と第２水素バリア層６４を有することにより、高い水素バリア性を発揮し、製造工程における強誘電体キャパシタ５０の特性の劣化を抑制することができる。
２．強誘電体メモリ装置の製造方法
次に、本実施形態に係る強誘電体メモリ装置１００の製造方法について、図面を参照しながら説明する。図２〜６は、本実施形態に係る強誘電体メモリ装置１００の製造工程を模式的に示す断面図である。
次に、本実施形態に係る強誘電体メモリ装置１００の製造方法について、図面を参照しながら説明する。図２〜６は、本実施形態に係る強誘電体メモリ装置１００の製造工程を模式的に示す断面図である。
まず、図２に示すように、基板１２に素子分離領域１４、トランジスタ２０を形成する。素子分離領域１４、トランジスタ２０は、公知技術を適用して形成されることができる。
次に、トランジスタ２０上に第１層間絶縁層１６を形成する。第１層間絶縁層１６は、公知技術を適用して形成されることができる。
次に、コンタクト部３０，４０を形成する。コンタクト部３０，４０は、公知の方法で形成されることができる。例えば、第１層間絶縁層１６にドライエッチングによってコンタクトホール３６，４６を形成したのち、コンタクトホール３６，４６にスパッタ法、化学気相成長（ＣＶＤ）法によってバリア層３２，４２およびプラグ層３４，４４を埋め込む。その後、化学的機械研磨（ＣＭＰ）法によって第１層間絶縁層１６上のバリア層３２，４２およびプラグ層３４，４４を除去することにより、コンタクト部３０，４０を形成することができる。
次に、コンタクト部３０および第１層間絶縁層１６の上に、強誘電体キャパシタ５０を形成する。まず、コンタクト部３０および第１層間絶縁層１６の上に下部電極層５２、強誘電体層５４、上部電極層５６を順次積層する。下部電極層５２および上部電極層５６は、例えば、スパッタ法、蒸着法などにより形成されることができる。強誘電体層５４は、例えば、ゾルゲル法、化学気相成長（ＣＶＤ）法、有機金属分解（ＭＯＤ）法、スパッタ法などにより形成されることができる。その後、下部電極層５２、強誘電体層５４および上部電極層５６を所定の形状にパターニングする。これにより、強誘電体キャパシタ５０が形成される。
次に、強誘電体キャパシタ５０上に第１水素バリア層５８を形成する。第１水素バリア層５８は、例えば、スパッタ法、化学気相成長（ＣＶＤ）法などにより形成されることができる。その後、第１水素バリア層５８を、少なくとも強誘電体キャパシタ５０を覆うようにパターニングする。
次に、第１水素バリア層５８および第１層間絶縁層１６の上に第２層間絶縁層８４を形成する。第２層間絶縁層８４は、化学気相成長（ＣＶＤ）法、スピンコート法などの公知技術を適用して形成されることができる。第２層間絶縁層８４は、化学的機械研磨（ＣＭＰ）法などにより第２層間絶縁層８４の上面を平坦化されることができる。
次に、強誘電体キャパシタ５０上にコンタクトホール６９を形成する。コンタクトホール６９は、例えば、フォトリソグラフィ技術などにより形成されることができる。コンタクトホール６９は、第２層間絶縁層８４および第１水素バリア層５８を貫通し、上部電極層５６が露出するように形成されることができる。
次に、図３に示すように、第２層間絶縁層８４上、コンタクトホール６９の内壁（第２層間絶縁層８４および第１水素バリア層５８の側壁）およびコンタクトホール６９の底部（上部電極層５６の上面）に、第１バリア層６２、第２水素バリア層６４を順次積層する。第１バリア層６２は、例えば、スパッタ法などにより形成されることができる。第１バリア層６２の膜厚としては、例えば、５０〜２００ｎｍとすることができる。第２水素バリア層６４は、例えば、原子層化学気相成長（ＡＬＣＶＤ）法などにより形成されることができる。第２水素バリア層６４の膜厚は、例えば、酸化アルミニウムを用いた場合には５〜２０ｎｍ、窒化シリコンを用いた場合には５〜５０ｎｍとすることができる。原子層化学気相成長（ＡＬＣＶＤ）法は、スパッタ法等と比較して、優れた埋め込み特性を有するため、微細化に対応することが可能となる。
次に、図４に示すように、第２層間絶縁層８４上の第１バリア層６２、第２水素バリア層６４を除去する。第１バリア層６２、第２水素バリア層６４は、第２層間絶縁層８４が露出するまで除去される。第１バリア層６２、第２水素バリア層６４の除去は、例えば、化学的機械研磨（ＣＭＰ）法、エッチバック法などにより行われることができる。
次に、図５に示すように、コンタクト部４０上にコンタクトホール７６を形成する。コンタクトホール７６は、例えば、フォトリソグラフィ技術などにより形成されることができる。詳しくは、例えば、第２層間絶縁層８４の一部を開口するようにレジスト層（図示しない）を形成し、その後、レジスト層の開口領域をドライエッチングすることによってコンタクトホール７６を形成することができる。
次に、図６に示すように、第２水素バリア層６４上に第２バリア層６６およびプラグ層６８を形成するとともに、コンタクトホール７６にバリア層７２、プラグ層７４を形成する。具体的には、まず、第２バリア層６６、バリア層７２となる層を、第２層間絶縁層８４上、第２水素バリア層６４上およびコンタクトホール７６の内部に沿って形成する。第２バリア層６６、バリア層７２となる層は、例えば、スパッタ法などにより形成されることができる。次に、第２バリア層６６、バリア層７２となる層上に、プラグ層６８，７４を形成する。プラグ層６８，７４は、例えば、化学気相成長（ＣＶＤ）法などにより形成されることができる。例えば、６フッ化タングステン（ＷＦ６）と水素（Ｈ２）、または、６フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）を熱反応させることにより、タングステンを堆積させる。その後、第２層間絶縁層８４上の第２バリア層６６、バリア層７２となる層およびプラグ層６８，７４を第２層間絶縁層８４が露出するまで除去する。除去工程は、例えば、化学的機械研磨（ＣＭＰ）法、エッチバック法などにより行われることができる。
次に、図１に示すように、配線８０，８２を形成する。配線層８０，８２は、例えば、スパッタ法などにより形成されることができる。配線層８０，８２は、公知の方法によりパターニングされ、所望の領域に形成されることができる。
以上の工程によって、図１に示すように、本実施形態に係る強誘電体メモリ装置１００を形成することができる。
本実施形態に係る強誘電体メモリ装置１００の製造方法は、例えば、以下の特徴を有する。
本実施形態に係る強誘電体メモリ装置１００の製造方法によれば、コンタクト部６０は、第２水素バリア層６４を有することによって、プラグ層６８の形成工程で存在する水素が、強誘電体キャパシタ５０へ侵入することを確実に防ぐことができる。したがって、本実施形態によれば、製造工程における強誘電体キャパシタ５０の特性の劣化を抑制することができる。
例えば、コンタクト部６０が第２水素バリア層６４を有しない場合、第１バリア層６２の水素バリア性を高める必要があるため、コンタクトホール６９および第１バリア層６２の形成に高度な制御が必要となる。本実施形態に係る強誘電体メモリ装置１００の製造方法によれば、水素バリア性の高い第２水素バリア層６４を有することによって、コンタクトホール６９および第１バリア層６２の形成に高度な制御を必要とすることなく、製造のマージンを高めることができる。
以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものではない。例えば、上述した例では、第２水素バリア層６４の材質は、絶縁性材料であったが、これにかえて、チタンアルミニウムなどの水素バリア性を有する導電性材料であってもよい。また、例えば、コンタクト部７０は、コンタクト部６０と同様に、第２水素バリア層６４が形成されていてもよい。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できよう。したがって、このような変形例は、全て本発明の範囲に含まれるものとする。
１２ 基板、１４ 素子分離領域、１６ 第１層間絶縁層、２０ トランジスタ、２２ 第１不純物領域、２４ ゲート絶縁膜、２６ ゲート、２７ サイドウォール絶縁層、２８ 第２不純物領域、３０ コンタクト部、３２ バリア層、３４ プラグ層、３６ コンタクトホール、４０ コンタクト部、４２ バリア層、４４ プラグ層、４６ コンタクトホール、５０ 強誘電体キャパシタ、５２ 下部電極層、５４ 強誘電体層、５６ 上部電極層、５８ 第１水素バリア層、６０ コンタクト部、６２ 第１バリア層、６４ 第２水素バリア層、６６ 第２バリア層、６８ プラグ層、６９ コンタクトホール、７０ コンタクト部、７２ バリア層、７４ プラグ層、７６ コンタクトホール、８０，８２ 配線、８４ 第２層間絶縁層、１００ 強誘電体メモリ装置
Claims (3)
- 基板と、
前記基板の上方に形成され、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う第１水素バリア層と、
前記第１水素バリア層の上方に形成された層間絶縁層と、
前記層間絶縁層および前記第１水素バリア層を貫通し、前記上部電極層に接続されたコンタクト部と、を含み、
前記コンタクト部は、
前記層間絶縁層および前記第１水素バリア層を貫通するコンタクトホールと、
前記コンタクトホールの内壁および前記上部電極層の上面に沿って形成された第１バリア層と、
前記第１バリア層の上方に形成された第２水素バリア層と、
前記第２水素バリア層の上方に形成されたプラグ層と、
を有し、
前記第２水素バリア層は、絶縁性材料からなる、強誘電体メモリ装置。 - 請求項１において、
前記コンタクト部は、前記第２水素バリア層と前記プラグ層との間に第２バリア層を有する、強誘電体メモリ装置。 - 基板の上方に、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆うように第１水素バリア層を形成する工程と、
前記第１水素バリア層の上方に層間絶縁層を形成する工程と、
前記層間絶縁層および前記第１水素バリア層をエッチングすることによって、前記上部電極層に到達するコンタクトホールを形成する工程と、
前記コンタクトホールの内壁および前記上部電極層の上面に沿って第１バリア層を形成する工程と、
前記第１バリア層の上方に絶縁性材料からなる第２水素バリア層を形成する工程と、
前記第２水素バリア層の上方にプラグ層を形成する工程と、
を含む、強誘電体メモリ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007300566A JP4453846B2 (ja) | 2007-11-20 | 2007-11-20 | 強誘電体メモリ装置およびその製造方法 |
| US12/270,321 US20090127604A1 (en) | 2007-11-20 | 2008-11-13 | Ferroelectric memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007300566A JP4453846B2 (ja) | 2007-11-20 | 2007-11-20 | 強誘電体メモリ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009129972A JP2009129972A (ja) | 2009-06-11 |
| JP4453846B2 true JP4453846B2 (ja) | 2010-04-21 |
Family
ID=40640968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007300566A Expired - Fee Related JP4453846B2 (ja) | 2007-11-20 | 2007-11-20 | 強誘電体メモリ装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090127604A1 (ja) |
| JP (1) | JP4453846B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190014445A (ko) * | 2017-08-02 | 2019-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5644120B2 (ja) | 2010-01-26 | 2014-12-24 | セイコーエプソン株式会社 | 熱型光検出器、熱型光検出装置、電子機器および熱型光検出器の製造方法 |
| JP5644121B2 (ja) | 2010-01-26 | 2014-12-24 | セイコーエプソン株式会社 | 熱型光検出器、熱型光検出装置、電子機器および熱型光検出器の製造方法 |
| JP5218460B2 (ja) | 2010-03-26 | 2013-06-26 | セイコーエプソン株式会社 | 焦電型光検出器、焦電型光検出装置及び電子機器 |
| JP5589486B2 (ja) | 2010-03-26 | 2014-09-17 | セイコーエプソン株式会社 | 焦電型光検出器、焦電型光検出装置及び電子機器 |
| JP5771900B2 (ja) | 2010-03-26 | 2015-09-02 | セイコーエプソン株式会社 | 熱型光検出器、熱型光検出装置及び電子機器 |
| JP5569134B2 (ja) | 2010-05-10 | 2014-08-13 | セイコーエプソン株式会社 | 熱型光検出装置および電子機器 |
| JP5589605B2 (ja) | 2010-06-25 | 2014-09-17 | セイコーエプソン株式会社 | 焦電型検出器、焦電型検出装置及び電子機器 |
| JP5585241B2 (ja) | 2010-06-25 | 2014-09-10 | セイコーエプソン株式会社 | 焦電型検出器、焦電型検出装置及び電子機器 |
| JP5521827B2 (ja) | 2010-06-28 | 2014-06-18 | セイコーエプソン株式会社 | 焦電型検出器、焦電型検出装置及び電子機器 |
| JP5636787B2 (ja) | 2010-07-26 | 2014-12-10 | セイコーエプソン株式会社 | 熱型光検出器、熱型光検出装置及び電子機器 |
| US8395196B2 (en) * | 2010-11-16 | 2013-03-12 | International Business Machines Corporation | Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip |
| CN102564601A (zh) * | 2010-12-22 | 2012-07-11 | 精工爱普生株式会社 | 热式光检测装置、电子设备、热式光检测器及其制造方法 |
| US20200373200A1 (en) | 2019-05-24 | 2020-11-26 | Applied Materials, Inc. | Metal based hydrogen barrier |
| US11751405B2 (en) | 2020-09-25 | 2023-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method for fabricating the same |
| US11894267B2 (en) * | 2021-01-05 | 2024-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating integrated circuit device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
| JP4778765B2 (ja) * | 2005-10-07 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2008066615A (ja) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-11-20 JP JP2007300566A patent/JP4453846B2/ja not_active Expired - Fee Related
-
2008
- 2008-11-13 US US12/270,321 patent/US20090127604A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190014445A (ko) * | 2017-08-02 | 2019-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
| KR102066247B1 (ko) * | 2017-08-02 | 2020-01-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009129972A (ja) | 2009-06-11 |
| US20090127604A1 (en) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453846B2 (ja) | 強誘電体メモリ装置およびその製造方法 | |
| KR100870361B1 (ko) | 강유전체 메모리 및 그 제조방법 | |
| US20090250787A1 (en) | Semiconductor storage device and manufacturing method of the same | |
| JP4690985B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2009065089A (ja) | 半導体装置及びその製造方法 | |
| JP2006222389A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4181135B2 (ja) | 半導体記憶装置 | |
| JP2009141179A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| US20060046318A1 (en) | Ferroelectric memory and its manufacturing method | |
| JP2004349474A (ja) | 半導体装置とその製造方法 | |
| JP2008198885A (ja) | 半導体装置およびその製造方法 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP5215552B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US20090206379A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006310637A (ja) | 半導体装置 | |
| KR20060124560A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR20060101165A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
| JP5022679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 | |
| JP2009158704A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |