JP2003068993A

JP2003068993A - 半導体装置およびその製造方法

Info

Publication number: JP2003068993A
Application number: JP2001258248A
Authority: JP
Inventors: Junji Noma; 淳史野間; Tomoe Kutouchi; 知恵久都内
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-08-28
Filing date: 2001-08-28
Publication date: 2003-03-07
Anticipated expiration: 2021-08-28
Also published as: JP4280006B2

Abstract

(57)【要約】【課題】Ｗプラグ形成時において、高濃度水素雰囲気
中で処理を行なっても容量絶縁膜の特性劣化を回避でき
る半導体装置およびその製造方法を提供する。【解決手段】半導体能動素子５を有する半導体基板１
上に形成された第１層間絶縁膜６の上には、容量素子１
５が形成されている。第１層間絶縁膜６の上には第２層
間絶縁膜１７が形成されている。第２層間絶縁膜１７と
第１層間絶縁膜６とを貫通して半導体能動素子５におけ
る不純物拡散層に到達するコンタクトホール１８と、コ
ンタクトホール１８を埋めるＷからなる配線用プラグ２
０ａとが形成されている。水素透過防止用膜を、コンタ
クトホール１８の壁面か、容量素子１５における電極と
半導体能動素子５における不純物拡散層とを接続するコ
ンタクトホールの壁面に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体材料また
は高誘電率材料からなる容量絶縁膜を有する容量素子を
備えた半導体装置およびその製造方法に関するものであ
る。

【０００２】

【従来の技術】近年、デジタル技術の進展に伴い、大容
量のデータを高速で処理または保存する傾向が高まる中
で、電子機器に使用される半導体装置の高集積化、高性
能化が要求されている。

【０００３】そこで、半導体記憶装置（ＤＲＡＭ）の高
集積化を実現するために、これを構成する容量素子の容
量絶縁膜として、従来のケイ素酸化物または窒化物に代
えて、高誘電率膜を用いる技術が広く研究開発されてい
る。また、従来の容量素子にはない程度に低電圧かつ高
速での書き込み、読み出し動作が可能な不揮発性ＲＡＭ
を実現するために、容量絶縁膜として、自発分極特性を
有する強誘電体膜を用いる技術も盛んに研究開発されて
いる。

【０００４】一般に、これらの高誘電率膜や強誘電体膜
の材料としては、チタン酸バリウムストロンチウム，五
酸化タンタル，チタン酸ジルコン酸鉛，タンタル酸ビス
マスストロンチウム等の絶縁性金属酸化物が広く用いら
れている。

【０００５】しかしながら、これらの絶縁性金属酸化物
は、水素を含む雰囲気中で熱処理を行なうと容易に還元
されるため、リーク電流の増加、比誘電率の減少、残留
分極値の減少等の容量素子特性の劣化が引き起こされる
おそれがある。よって、これらの絶縁性金属酸化物を用
いた容量素子を半導体集積回路上に搭載して集積化する
場合には、半導体集積回路の製造工程において水素を含
む雰囲気中での熱処理の際に、水素が容量素子に到達す
ることを防止する必要がある。

【０００６】そのための技術としては、例えば特開平１
１−１２６８８１号公報に開示されているように、容量
素子を何らかの水素透過防止層によって完全に被覆する
という方法がある。

【０００７】以下、上記従来の半導体装置およびその製
造方法について、図１０および図１１を参照しながら説
明する。図１０は、上記従来の半導体装置の構造を示す
断面図であり、図１１（ａ）〜（ｈ）は、上記従来の半
導体装置の製造工程を示す断面図である。

【０００８】図１０に示すように、従来の半導体装置に
おいて、半導体基板１０１の表面部には、不純物拡散層
１０４としてソース・ドレイン領域が離間して設けられ
ている。半導体基板１０１のうち、不純物拡散層１０４
のソース領域とドレイン領域との間に介在する部分がチ
ャネル領域として機能する。半導体基板１０１の活性領
域上において不純物拡散層１０４のソース領域とドレイ
ン領域との間にはゲート酸化膜１０２が設けられ、ゲー
ト酸化膜１０２の上にはゲート電極１０３が設けられて
いる。上記不純物拡散層１０４，チャネル領域，ゲート
酸化膜１０２およびゲート電極１０３によりメモリセル
トランジスタ１０５が形成されている。

【０００９】半導体基板１０１の上には、ゲート電極１
０３を覆う第１層間絶縁膜１０６が設けられており、第
１層間絶縁膜１０６の上の一部には、絶縁材料であるア
ルミニウム酸化物（以下では、Ａｌ₂Ｏ₃と記す。）か
らなり，容量素子１１５内への水素侵入を防止する水素
透過防止用下敷き層１０７ａが形成されている。そし
て、水素透過防止用下敷き層１０７ａおよび第１層間絶
縁膜１０６を貫通して不純物拡散層１０４に到達するコ
ンタクトホール１０８と、それを埋めるＷ（タングステ
ン）からなるキャパシタ用プラグ１１０ａが形成されて
いる。キャパシタ用プラグ１１０ａの上面の全体と、水
素透過防止用下敷き層１０７ａの上面のうちキャパシタ
用プラグ１１０ａを囲む部分とは、導電体材料である窒
化チタンアルミニウムからなる下部電極用水素透過防止
層１１１ａによって覆われている。下部電極用水素透過
防止層１１１ａの上にはＰｔからなる下部電極主要部１
１２ａが形成されている。導電体からなる下部電極用水
素透過防止層１１１ａは、下部電極主要部１１２ａとキ
ャパシタ用プラグ１１０ａとの間に介在することによ
り、下部電極の一部として機能すると同時に、水素がキ
ャパシタ用プラグ１１０ａを通過して下部電極主要部１
１２ａに侵入することを防止する役割を果たす。下部電
極主要部１１２ａの上には、下部電極主要部１１２ａと
下部電極用水素透過防止層１１１ａとを覆い，水素透過
防止用下敷き層１０７ａの上の一部に延びる容量絶縁膜
１１３ａが形成されている。容量絶縁膜１１３ａの材料
としては強誘電体材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮ
ｂ_x）Ｏ₉ （０≦ｘ≦２）などが用いられる。さら
に、容量絶縁膜１１３ａを挟んで下部電極主要部１１２
ａに対向する，Ｐｔからなる上部電極１１４ａが設けら
れている。上部電極１１４ａは容量絶縁膜１１３ａを覆
って，水素透過防止用下敷き層１０７ａの上面と接する
ように形成されている。そして、上部電極１１４ａは、
絶縁体材料であるＡｌ₂Ｏ₃からなる水素透過防止用被覆
層１１６ａにより覆われている。以上のように、下部電
極主要部１１２ａ，容量絶縁膜１１３ａ，上部電極１１
４ａからなる容量素子１１５は、水素透過防止用下敷き
層１０７ａ，下部電極用水素透過防止層１１１ａおよび
水素透過防止用被覆層１１６ａによって、ほぼ全周囲を
囲まれている。

【００１０】第１層間絶縁膜１０６の上には、上述の容
量素子１１５を覆う第２層間絶縁膜１１７が設けられて
いる。そして、第２層間絶縁膜１１７と第１層間絶縁膜
１０６とを貫通して半導体基板１０１における不純物拡
散層１０４に到達するコンタクトホール１１８が形成さ
れており、それを埋めるＷからなる配線用プラグ１２０
ａが形成されている。配線用プラグ１２０ａは、第２層
間絶縁膜１１７の上において配線と接続されて、外部回
路と接続可能になっている。

【００１１】以下、上記従来の半導体装置の製造方法に
ついて、図１１（ａ）〜（ｈ）を参照しながら説明す
る。

【００１２】まず、図１１（ａ）に示す工程で、不純物
拡散層１０４，チャネル領域，ゲート酸化膜１０２，ゲ
ート電極１０３からなるメモリセルトランジスタ１０５
を有する半導体基板１０１の上に、第１層間絶縁膜１０
６を堆積する。その後、第１層間絶縁膜１０６の上に、
Ａｌ₂Ｏ₃膜１０７を形成する。

【００１３】次に、図１１（ｂ）に示す工程で、Ａｌ₂
Ｏ₃膜１０７と第１層間絶縁膜１０６とを貫通して半導
体基板１０１における不純物拡散層１０４に到達するコ
ンタクトホール１０８をエッチングにより形成する。そ
の後、基板上に、コンタクトホール１０８を埋めて，Ａ
ｌ₂Ｏ₃膜１０７を覆うＷ膜１１０を堆積する。

【００１４】次に、図１１（ｃ）に示す工程で、ＣＭＰ
を行なってＷ膜１１０をＡｌ₂Ｏ₃膜１０７が露出するま
で除去することにより、コンタクトホール１０８を埋め
るキャパシタ用プラグ１１０ａを形成する。そして、Ａ
ｌ₂Ｏ₃膜１０７とキャパシタ用プラグ１１０ａとの上
に、窒化チタンアルミニウム膜１１１を形成し、さら
に、下部電極用Ｐｔ膜１１２を形成する。

【００１５】そして、図１１（ｄ）に示す工程で、窒化
チタンアルミニウム膜１１１と下部電極用Ｐｔ膜１１２
とのうち、キャパシタ用プラグ１１０ａとその外縁部と
の上に位置する部分を残してパターニングすることによ
り、下部電極用水素透過防止層１１１ａと下部電極主要
部１１２ａとを形成する。その後、基板上にＳｒ₂Ｂｉ₂
（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆積した後、下部電
極主要部１１２ａと下部電極用水素透過防止層１１１ａ
とを覆う部分を残してパターニングすることにより容量
絶縁膜１１３ａを形成する。さらに、基板上に、上部電
極用Ｐｔ膜１１４を形成する。

【００１６】次に、図１１（ｅ）に示す工程で、上部電
極用Ｐｔ膜１１４のうち容量絶縁膜１１３ａを覆う部分
を残してパターニングし、続けて、Ａｌ₂Ｏ₃膜１０７の
うち上面に露出している部分を除去する。これにより、
上部電極１１４ａと水素透過防止用下敷き層１０７ａを
形成する。それから、基板上にＡｌ₂Ｏ₃膜１１６を形成
する。

【００１７】その後、図１１（ｆ）に示す工程で、Ａｌ
₂Ｏ₃膜１１６のうち上部電極１１４ａを覆う部分を残し
てパターニングすることにより、水素透過防止用被覆層
１１６ａを形成する。このとき、水素透過防止用下敷き
層１０７ａと水素透過防止用被覆層１１６ａとは第１層
間絶縁膜１０６上においてつながっている。その後、基
板上に、水素透過防止用被覆層１１６ａを覆う第２層間
絶縁膜１１７を形成する。

【００１８】次に、図１１（ｇ）に示す工程で、フォト
リソグラフィーとエッチングとを行なって、第２層間絶
縁膜１１７と第１層間絶縁膜１０６とを貫通して、半導
体基板１０１における不純物拡散層１０４に到達するコ
ンタクトホール１１８を形成する。その後、コンタクト
ホール１１８を埋めて，第２層間絶縁膜１１７の上を覆
うＷ膜１２０を形成する。

【００１９】図１１（ｈ）に示す工程で、ＣＭＰを行な
ってＷ膜１２０を第２層間絶縁膜１１７が露出するまで
除去することにより、コンタクトホール１１８を埋める
配線用プラグ１２０ａを形成する。その後、配線用プラ
グ１２０ａの上面上に配線層１２１を形成する。

【００２０】なお、上述の工程を行なうことによりトラ
ンジスタの特性は劣化するため、特性の回復のために、
図１１（ｈ）に示す工程を経た後の半導体装置には、水
素を含む雰囲気中で熱処理を行なう。

【００２１】上記従来の半導体装置では、容量素子１１
５は、水素透過防止用下敷き層１０７ａ，下部電極用水
素透過防止層１１１ａおよび水素透過防止用被覆層１１
６ａによって、ほぼ全周囲を囲まれている。すなわち、
水素を含む雰囲気中で処理を行う際に、容量素子１１５
の外部に存在する水素が容量素子１１５内に侵入するこ
とにより起こる容量絶縁膜１１３ａの還元の防止を図っ
ている。

【００２２】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置およびその製造方法には以下に述べるよ
うな不具合があった。

【００２３】上記従来の半導体装置において、コンタク
トホール１１８は開口部の面積に対するホールの深さの
割合が大きく、アスペクト比の大きい形状になる。

【００２４】このような場合には、図１１（ｇ）に示す
工程で、ＷをＣＶＤ（化学気相成長）法によって堆積す
ることによりコンタクトホール１１８を埋める導電性の
プラグ１２０を形成する。このとき、Ｗの核形成工程と
成長工程とを連続して行い、核形成工程では、六フッ化
タングステンを、水素のみを含む雰囲気中で還元堆積さ
せる手法を用いる。つまり、ここでは、水素濃度が非常
に高い雰囲気において処理を行なう。そして、この処理
中に、多量の水素が第２層間絶縁膜１１７と第１層間絶
縁膜１０６とに拡散する。

【００２５】図１２は、図１１（ｇ）に示す工程でＷ膜
１２０を形成するときの、容量絶縁膜１１３ａへの水素
の進入経路を示した断面図である。図１２に示すよう
に、水素の容量絶縁膜１１３ａへの主な侵入経路は、第
２層間絶縁膜１１７の上面から水素透過防止用被覆層１
１６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１
１８内から水素透過防止用被覆層１１６ａに向かう経路
Ｂ（矢印Ｂ），コンタクトホール１１８内から水素透過
防止用下敷き層１０７ａに向かう経路Ｃ（矢印Ｃ），コ
ンタクトホール１１８内から下部電極用水素透過防止層
１１１ａに向かう経路Ｄ（矢印Ｄ）である。水素濃度が
きわめて高い雰囲気で処理を行うため、いずれの経路に
おいても水素の拡散量は多量となる。

【００２６】ここで、容量素子１１５を被覆する水素透
過防止層のうち、水素透過防止用下敷き層１０７ａと水
素透過防止用被覆層１１６ａとの材料には、水素透過防
止性能が高い、絶縁体材料であるＡｌ₂Ｏ₃を用いてい
る。そのため、経路Ａ，Ｂ，Ｃ，Ｄのうち、水素透過防
止用下敷き層１０７ａと水素透過防止用被覆層１１６ａ
とに到達する経路である経路Ａ，Ｂ，Ｃでは、水素の容
量素子内への侵入は、ほぼ阻止される。

【００２７】しかしながら、Ａｌ₂Ｏ₃が極めて安定で緻
密な材料であるために、これをパターニングするために
はドライエッチングの際に高エネルギーのイオンを用い
る必要である。よって、水素透過防止用被覆層１１６ａ
を形成する際に、この高エネルギーのイオンが水素透過
防止用被覆層１１６ａの下に既に形成されている容量絶
縁膜１１３ａにダメージを与え、容量素子１１５の特性
が劣化するおそれがあった。

【００２８】一方、容量素子１１５を被覆する水素透過
防止層のうち下部電極用水素透過防止層１１１ａは、水
素の侵入を防ぐだけでなく下部電極の一部として機能
し、キャパシタ用プラグ１１０ａと下部電極主要部１１
２ａとの電気的接続を維持する。よって、下部電極用水
素透過防止層１１１ａにおいて材料の選択には制約があ
り、従来用いられている窒化チタンアルミニウムにおい
ても、その水素透過防止機能には限界がある。このこと
から、経路Ａ，Ｂ，Ｃ，Ｄのうちで下部電極用水素透過
防止層１１１ａに到達する経路である経路Ｄでは、高濃
度の水素が拡散した場合に水素の一部が容量素子内に侵
入してしまう。その結果、ＣＶＤ法によってコンタクト
ホール１１８にＷを堆積する際に、高濃度水素雰囲気中
での処理によって、容量素子１１５の特性が劣化するお
それがあった。

【００２９】しかしながら、下部電極用水素透過防止層
１１１ａの性能向上を図ってその膜厚を厚くすると、下
部電極用水素透過防止層１１１ａの内部応力が増大す
る。そのため、容量絶縁膜１１３ａの結晶化のための熱
処理のときに下部電極用水素透過防止層１１１ａが剥離
しやすくなってしまい、製造歩留まりが低下してしま
う。

【００３０】また、容量絶縁膜１１３ａ内への水素拡散
量を減少させることを目的として、ＣＶＤ法によるＷの
核形成工程において雰囲気中の水素濃度を低減させる
と、核形成が不十分となってしまう。不十分な核形成
は、引き続いて行われるＷの成長工程に支障をきたし、
配線用プラグ１２０ａ内にシーム（空洞）が発生してコ
ンタクト抵抗が増大するおそれがあった。

【００３１】本発明の目的は、Ｗプラグ形成時における
高濃度水素雰囲気中での処理においても容量素子の特性
劣化を抑制する手段を講ずることにより、優れた特性を
有する容量素子を備えた半導体装置およびその製造方法
を提供することにある。

【００３２】

【課題を解決するための手段】本発明の第１の半導体装
置は、半導体基板上に形成されたゲート電極と、上記半
導体基板における上記ゲート電極の両側方の領域に形成
された第１，第２の不純物拡散層とを有するトランジス
タと、上記トランジスタを覆う第１層間絶縁膜と、上記
第１層間絶縁膜の上に形成され、上部電極と，下部電極
と，上記上部電極と上記下部電極との間に介在する容量
絶縁膜とを有し、上記上部電極または上記下部電極が上
記トランジスタの上記第１の不純物拡散層に接続される
容量素子と、上記第１層間絶縁膜と上記容量素子とを覆
う第２層間絶縁膜と、上記第１層間絶縁膜と上記第２層
間絶縁膜とを貫通し、上記トランジスタの上記第２の不
純物拡散層に到達する第１のコンタクトホールと、上記
第１のコンタクトホールの内表面を覆う、水素透過防止
機能を有する配線プラグ用水素透過防止層と、上記配線
プラグ用水素透過防止層の上に設けられ上記第１のコン
タクトホールを埋める配線用プラグとを備えている。

【００３３】これにより、高濃度水素雰囲気下において
配線用プラグを形成する際に、雰囲気中から第１層間絶
縁膜と第２層間絶縁膜とに拡散する水素の量を低減させ
ることができる。このことにより、容量絶縁膜に到達し
ている水素の量が少ないので、容量素子の劣化の小さい
半導体装置が得られる。

【００３４】上記配線プラグ用水素透過防止層は、窒化
チタンアルミニウム，窒化チタン，窒化タンタルのうち
の少なくともいずれか１つの材料からなることが好まし
い。

【００３５】上記第１層間絶縁膜を貫通して、上記トラ
ンジスタの上記第１不純物拡散層に到達する第２のコン
タクトホールと、上記第２のコンタクトホールの内表面
を覆う、水素透過防止機能を有するキャパシタプラグ用
水素透過防止層と、上記キャパシタプラグ用水素透過防
止層の上に設けられ上記第２のコンタクトホールを埋め
るキャパシタ用プラグとを有し、上記キャパシタ用プラ
グが上記下部電極と接していることにより、配線用プラ
グを形成する際に、雰囲気中から第１層間絶縁膜に拡散
した水素がキャパシタ用プラグを通過して容量絶縁膜に
到達することが少ない半導体装置を得ることができる。

【００３６】上記キャパシタプラグ用水素透過防止層
は、窒化チタンアルミニウム，窒化チタン，窒化タンタ
ルのうちの少なくともいずれか１つからなることが好ま
しい。

【００３７】上記下部電極の下部は、下部電極用水素透
過防止層であり、上記下部電極用水素透過防止層および
上記容量絶縁膜と第１層間絶縁膜との間に介在する，絶
縁体からなる水素透過防止用下敷き層と、上記上部電極
の上方を覆い、上記水素透過防止用下敷き層に接触する
水素透過防止用被覆層とをさらに備えていることによ
り、配線用プラグを形成する際に、雰囲気中から第１層
間絶縁膜と第２層間絶縁膜とに拡散した水素の容量絶縁
膜への到達が阻止されるので、容量素子の劣化が抑制さ
れる。

【００３８】上記水素透過防止用被覆層は、窒化チタン
アルミニウム，窒化チタンまたは窒化タンタルからなる
ことにより、高エネルギーイオンを用いずに水素透過防
止用被覆層を形成することができるため、受けるダメー
ジが小さく劣化が少ない容量素子が得られる。

【００３９】上記容量絶縁膜は、タンタル酸ビスマスス
トロンチウムなどのビスマス層状ペロブスカイト構造を
有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタ
ン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウム
か，チタン酸バリウムストロンチウムか，酸化タンタル
のうちの少なくとも一つの化合物により形成されている
ことが好ましい。

【００４０】本発明の第２の半導体装置は、半導体基板
上に形成されたゲート電極と、上記半導体基板における
上記ゲート電極の両側方の領域に形成された第１，第２
の不純物拡散層とを有するトランジスタと、上記トラン
ジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜を
貫通し、上記トランジスタの上記第１の不純物拡散層に
到達するコンタクトホールと、上記コンタクトホールの
内表面を覆う、水素透過防止機能を有するキャパシタプ
ラグ用水素透過防止層と、上記キャパシタプラグ用水素
透過防止層の上に設けられ上記コンタクトホールを埋め
るキャパシタ用プラグと、上記第１層間絶縁膜の上に形
成され、上記キャパシタ用プラグに接する下部電極と，
上記下部電極に対向する上部電極と，上記下部電極と上
記上部電極との間に介在する容量絶縁膜とを有する容量
素子とを備えている。

【００４１】これにより、高濃度水素雰囲気にさらされ
る際に、雰囲気中から第１層間絶縁膜に拡散した水素が
キャパシタ用プラグを通過して容量絶縁膜に到達するの
が阻止されるので、容量素子の劣化が抑制される。

【００４２】上記キャパシタプラグ用水素透過防止層
は、窒化チタンアルミニウム，窒化チタン，窒化タンタ
ルのうちの少なくともいずれか１つからなることが好ま
しい。

【００４３】上記容量絶縁膜は、タンタル酸ビスマスス
トロンチウムなどのビスマス層状ペロブスカイト構造を
有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタ
ン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウム
か，チタン酸バリウムストロンチウムか，酸化タンタル
のうちの少なくとも一つの化合物で形成されていること
が好ましい。

【００４４】本発明の第１の半導体装置の製造方法は、
半導体基板上に形成されたゲート電極と、第１，第２の
不純物拡散層とを有するトランジスタを備えた半導体装
置の製造方法であって、上記半導体基板上に、上記トラ
ンジスタを覆う第１層間絶縁膜を形成する工程（ａ）
と、上記第１層間絶縁膜の上に、下部電極と，容量絶縁
膜と，上部電極とを有し、上記下部電極または上記上部
電極が上記トランジスタの上記第１の不純物拡散層に接
続される容量素子を形成する工程（ｂ）と、上記第１層
間絶縁膜と上記容量素子との上に第２層間絶縁膜を形成
して、上記第１層間絶縁膜と上記第２層間絶縁膜とを貫
通し，上記トランジスタの上記第２の不純物拡散層に到
達する第１のコンタクトホールを形成する工程（ｃ）
と、上記第１のコンタクトホールの内表面を覆う配線プ
ラグ用水素透過防止層を形成する工程（ｄ）と、上記配
線プラグ用水素透過防止層の上に上記第１のコンタクト
ホールを埋める配線用プラグを形成する工程（ｅ）とを
含む。

【００４５】これにより、工程（ｅ）において、高濃度
水素雰囲気下で配線用プラグを形成する際に、雰囲気中
から第１層間絶縁膜と第２層間絶縁膜とに拡散する水素
の量を低減させることができる。このことにより、容量
絶縁膜に到達する水素の量も低減させることができ、形
成される容量素子の劣化を抑制することができる。

【００４６】上記工程（ｂ）は、上記第１層間絶縁膜を
貫通して上記トランジスタの上記第１の不純物拡散層に
到達する第２のコンタクトホールを形成する副工程（ｂ
１）と、上記第２のコンタクトホールの内表面を覆う，
水素透過防止機能を有するキャパシタプラグ用水素透過
防止層を形成する副工程（ｂ２）と、上記副工程（ｂ
２）の後、上記キャパシタプラグ用水素透過防止層の上
に上記第２のコンタクトホールを埋めるキャパシタ用プ
ラグを形成する副工程（ｂ３）と、上記キャパシタ用
プラグの上に上記下部電極を形成する副工程（ｂ４）と
を有することにより、配線用プラグを形成する工程で、
雰囲気中から第１層間絶縁膜に拡散した水素が、キャパ
シタ用プラグを通過して容量絶縁膜に到達することを阻
止することができる。

【００４７】本発明の第２の半導体装置の製造方法は、
半導体基板上に形成されたゲート電極と、第１，第２の
不純物拡散層とを有するトランジスタを備えた半導体装
置の製造方法であって、上記半導体基板上に、上記トラ
ンジスタを覆う第１層間絶縁膜を形成する工程（ａ）
と、上記第１層間絶縁膜を貫通し、上記トランジスタの
上記第１の不純物拡散層に到達するコンタクトホールを
形成する工程（ｂ）と、上記コンタクトホールの内表面
を覆うキャパシタプラグ用水素透過防止層を形成し、上
記キャパシタプラグ用水素透過防止層の上に、上記コン
タクトホールを埋めるキャパシタ用プラグを形成する工
程（ｃ）と、上記第１層間絶縁膜の上に、上記キャパシ
タ用プラグに接する下部電極と，容量絶縁膜と，上部電
極とを有する容量素子を形成する工程（ｄ）とを含む。

【００４８】これにより、工程（ｄ）の後の高濃度水素
雰囲気にさらされる工程においても、雰囲気中から第１
層間絶縁膜に拡散した水素が、キャパシタ用プラグを通
過して容量絶縁膜に到達することを阻止することができ
る。その結果、劣化の小さい容量素子を備えた半導体装
置を製造することができる。

【００４９】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態における半導体装置およびその製造方法につ
いて、図１，図２（ａ）〜（ｈ）を参照しながら説明す
る。図１は、本実施形態における半導体装置の構造を示
した断面図である。図２（ａ）〜（ｈ）は、本実施形態
における半導体装置の製造工程を示した断面図である。

【００５０】図１に示すように、本実施形態の半導体装
置において、半導体基板１の表面部には、不純物拡散層
４としてソース・ドレイン領域が離間して設けられてい
る。半導体基板１のうち、不純物拡散層４のソース領域
とドレイン領域との間に介在する部分がチャネル領域と
して機能する。半導体基板１の活性領域上において不純
物拡散層４のソース領域とドレイン領域との間にはゲー
ト酸化膜２が設けられ、ゲート酸化膜２の上にはゲート
電極３が設けられている。上記不純物拡散層４，チャネ
ル領域，ゲート酸化膜２およびゲート電極３によりメモ
リセルトランジスタ５が形成されている。

【００５１】半導体基板１の上には、ゲート電極３を覆
う第１層間絶縁膜６が設けられており、第１層間絶縁膜
６の上の一部には、絶縁体材料であるＡｌ₂Ｏ₃からな
り，容量素子１５内への水素侵入を防止する水素透過防
止用下敷き層７ａが形成されている。そして、水素透過
防止用下敷き層７ａおよび第１層間絶縁膜６を貫通して
不純物拡散層４に到達するコンタクトホール８が形成さ
れており、それを埋めるＷ（タングステン）からなるキ
ャパシタ用プラグ１０ａが形成されている。キャパシタ
用プラグ１０ａの上面の全体と、水素透過防止用下敷き
層７ａの上面のうちキャパシタ用プラグ１０ａを囲む部
分とは、導電体材料である窒化チタンアルミニウムから
なる下部電極用水素透過防止層１１ａによって覆われて
いる。下部電極用水素透過防止層１１ａの上にはＰｔか
らなる下部電極主要部１２ａが形成されている。導電体
材料からなる下部電極用水素透過防止層１１ａは、下部
電極主要部１２ａとキャパシタ用プラグ１０ａとの間に
介在することにより、下部電極の一部として機能すると
同時に、水素がキャパシタ用プラグ１０ａを通過して下
部電極主要部１２ａに侵入することを防止する役割を果
たす。下部電極主要部１２ａの上には、下部電極主要部
１２ａと下部電極用水素透過防止層１１ａとを覆い，水
素透過防止用下敷き層７ａの上の一部に延びる容量絶縁
膜１３ａが形成されている。容量絶縁膜１３ａの材料と
しては強誘電体材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）
Ｏ₉ （０≦ｘ≦２）などが用いられる。さらに、容量
絶縁膜１３ａを挟んで下部電極主要部１２ａに対向す
る，Ｐｔからなる上部電極１４ａが設けられている。上
部電極１４ａは容量絶縁膜１３ａを覆って，水素透過防
止用下敷き層７ａの上面と接するように形成されてい
る。そして、上部電極１４ａは、絶縁体材料であるＡｌ
₂Ｏ₃からなる水素透過防止用被覆層１６ａにより覆われ
ている。以上のように、容量絶縁膜１３ａは、水素透過
防止用下敷き層７ａ，下部電極用水素透過防止層１１ａ
および水素透過防止用被覆層１６ａによって、ほぼ全周
囲を囲まれている。

【００５２】第１層間絶縁膜６の上には、上述の容量素
子１５を覆う第２層間絶縁膜１７が設けられている。そ
して、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通
して半導体基板１における不純物拡散層４に到達するコ
ンタクトホール１８が形成されており、コンタクトホー
ル１８の内表面は、窒化チタンアルミニウムからなる配
線プラグ用水素透過防止層１９ａにより覆われている。
そして、配線プラグ用水素透過防止層１９ａの上には、
コンタクトホール１８を埋める，Ｗからなる配線用プラ
グ２０ａが形成されている。配線用プラグ２０ａは、第
２層間絶縁膜１７の上において配線層２１と接続され
て、外部回路と接続可能になっている。

【００５３】なお、本実施形態においては、容量素子１
５における上部電極１４ａは短冊状に延びて複数のセル
に共有されている。つまり、１つの上部電極１４ａの下
には、複数個の下部電極主要部１２ａが上部電極１４ａ
に対向して並んでいる。この構造を採ることにより、上
部電極１４ａと外部回路とを電気的に接続するために
は、１つの上部電極１４ａについて少なくとも一カ所で
コンタクトが形成されておればよい。

【００５４】次に、本実施形態における半導体装置の製
造方法において、図２（ａ）〜（ｈ）を参照しながら説
明する。

【００５５】まず、図２（ａ）に示す工程で、不純物拡
散層４，チャネル領域，ゲート酸化膜２，ゲート電極３
からなるメモリセルトランジスタ５を有する半導体基板
１の上に、第１層間絶縁膜６を堆積する。その後、第１
層間絶縁膜６の上に、Ａｌ₂Ｏ₃膜７を形成する。

【００５６】次に、図２（ｂ）に示す工程で、Ａｌ₂Ｏ₃
膜７と第１層間絶縁膜６とを貫通して半導体基板１にお
ける不純物拡散層４に到達するコンタクトホール８を、
ＲＩＥ（Reactive Ion Etching）等によってエッチング
することにより形成する。その後、基板上に、コンタク
トホール８を埋めて，Ａｌ₂Ｏ₃膜７を覆うＷ膜１０
を、ＣＶＤにより堆積する。なお、Ｗ膜１０に代わっ
て、ポリシリコン膜を用いてもよい。

【００５７】次に、図２（ｃ）に示す工程で、ＣＭＰ
（Chemical Mechanical Polishing)を行なってＷ膜１０
をＡｌ₂Ｏ₃膜７が露出するまで除去することにより、コ
ンタクトホール８を埋めるキャパシタ用プラグ１０ａを
形成する。そして、Ａｌ₂Ｏ₃膜７とキャパシタ用プラグ
１０ａとの上に、窒化チタンアルミニウム膜１１を形成
し、さらに、下部電極用Ｐｔ膜１２を形成する。

【００５８】そして、図２（ｄ）に示す工程で、窒化チ
タンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのう
ち、メモリセルプラブ１０ａとその外縁部との上に位置
する部分を残してパターニングすることにより、下部電
極用水素透過防止層１１ａと下部電極主要部１２ａとを
形成する。その後、基板上に、絶縁性金属酸化物材料で
あるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆積
した後、下部電極主要部１２ａと下部電極用水素透過防
止層１１ａとを覆う部分を残してパターニングすること
により容量絶縁膜１３ａを形成する。ここで、容量絶縁
膜１３ａの堆積方法としては、ＭＯＤ（Metal Organic
Deposition）法，ゾルゲル法，スパッタ法，ＣＶＤ法な
どがある。さらに、基板上に、上部電極用Ｐｔ膜１４を
形成する。

【００５９】次に、図２（ｅ）に示す工程で、上部電極
用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残し
てパターニングし、続けて、Ａｌ₂Ｏ₃膜７のうち上面に
露出している部分を除去する。これにより、上部電極１
４ａと水素透過防止用下敷き層７ａを形成する。その
後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理
を行なうことにより、容量絶縁膜１３ａを構成する絶縁
性金属酸化物を結晶化させる。それから、スパッタ法，
ＣＶＤ法などにより基板上にＡｌ₂Ｏ₃膜１６を形成す
る。

【００６０】その後、図２（ｆ）に示す工程で、Ａｌ₂
Ｏ₃膜１６のうち上部電極１４ａを覆う部分を残してＲ
ＩＥなどによりパターニングして、水素透過防止用被覆
層１６ａを形成する。このとき、水素透過防止用下敷き
層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁
膜６上においてつながっている。その後、基板上に、水
素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７
を、ＣＶＤにより形成する。

【００６１】次に、図２（ｇ）に示す工程で、フォトリ
ソグラフィーとＲＩＥによるエッチングとを行なって、
第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、
半導体基板１における不純物拡散層４に到達するコンタ
クトホール１８を形成する。その後、スパッタ法によ
り、コンタクトホール１８の内壁上と第２層間絶縁膜１
７上とに窒化チタンアルミニウム膜１９を形成する。続
いて、窒化チタンアルミニウム膜１８の上に、Ｗ膜２０
を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１
９を挟んでコンタクトホール１８を埋め，かつ窒化チタ
ンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆
っている。

【００６２】図２（ｈ）に示す工程で、ＣＭＰを行なっ
て、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２
層間絶縁膜１７が露出するまで除去することにより、配
線プラグ用水素透過防止層１９ａと、配線プラグ用水素
透過防止層１９ａを挟んでコンタクトホール１８を埋め
る配線用プラグ２０ａとを形成する。その後、配線用プ
ラグ２０ａの上面上に配線層２１を形成する。

【００６３】以下に、本実施形態の半導体装置の製造工
程における利点について、図２（ｇ），図３を参照しな
がら述べる。図３は、実施形態の半導体装置の製造工程
のうち図２（ｇ）に示す工程における水素の拡散経路を
示した断面図である。

【００６４】本実施形態においては、図２（ｇ）に示す
工程で、ＷをＣＶＤ（化学気相成長）法によって堆積し
てコンタクトホール１８を埋めるＷ膜２０を形成する。
このとき、Ｗの核形成工程と成長工程とを連続して行
い、核形成工程では、六フッ化タングステンを、水素の
みを含む雰囲気中で還元堆積させる手法を用いる。つま
り、ここでは、水素濃度が非常に高い雰囲気において処
理を行なう。

【００６５】このとき、容量絶縁膜１３ａ内に水素が侵
入する可能性のある経路としては、図３に示すように、
第２層間絶縁膜１７の上面から水素透過防止用被覆層１
６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１８
内から水素透過防止用被覆層１６ａに向かう経路Ｂ（矢
印Ｂ），コンタクトホール１８内から水素透過防止用下
敷き層７ａに向かう経路Ｃ（矢印Ｃ），コンタクトホー
ル１８内から下部電極用水素透過防止層１１ａに向かう
経路Ｄ（矢印Ｄ）がある。

【００６６】従来の製造方法においては、従来の技術の
欄で述べたように多量の水素が各経路Ａ〜Ｄに拡散する
ため、特に経路Ｄにおいては水素の一部が容量絶縁膜１
３ａ内に侵入していた。

【００６７】しかし、本実施形態においては、配線用プ
ラグ２０ａを形成するためにＷを堆積するときには、コ
ンタクトホール１８の内壁上および第２層間絶縁膜１７
の上は、水素透過防止機能を有する窒化チタンアルミニ
ウム膜１９により覆われている。そのため、高濃度水素
雰囲気下においてＷを堆積する際に、雰囲気中から第１
層間絶縁膜６，第２層間絶縁膜１７へ拡散する水素の量
は、従来の製造方法の場合と比較して少なくなる。そし
て、経路Ｄ（矢印Ｄ）においても拡散する水素の量が減
少するため、下部電極用水素透過防止層１１ａを通過し
て容量絶縁膜１３ａへ到達する水素の量を低減すること
ができる。その結果、容量素子１５の特性劣化を抑制す
ることができる。

【００６８】ところで、本実施形態においては、水素透
過防止被覆膜１６ａの材料として、従来用いられている
Ａｌ₂Ｏ₃に代えて窒化チタンアルミニウム等の窒化物系
導電性材料を用いることにより、より高い性能を有する
半導体装置を得ることができる。それについて以下に述
べる。

【００６９】従来では、プラグを形成するために基板上
にＷを堆積する工程では、雰囲気中の水素が多量に第１
層間絶縁膜，第２層間絶縁膜に拡散するため、容量素子
を囲む水素透過防止層のうち下部電極用水素透過防止層
を除くものの材料には、高い水素透過防止機能を有する
Ａｌ₂Ｏ₃を用いていた。しかし、Ａｌ₂Ｏ₃は安定で緻密
な材料であるため、高いエネルギーを有するイオンを用
いてエッチングを行なう必要があり、その高いエネルギ
ーを有するイオンが容量素子にダメージを与えることも
あった。

【００７０】しかし、本実施形態においては、配線用プ
ラグ２０ａを形成するためにＷを堆積するときには、コ
ンタクトホール１８の内壁上および第２層間絶縁膜１７
の上は、水素透過防止機能を有する窒化チタンアルミニ
ウム膜１９により覆われている。そのため、第１層間絶
縁膜６，第２層間絶縁膜１７へ拡散する水素の量は従来
の製造方法における場合より少なくなる。すると、水素
透過防止被覆層１６ａに到達する経路である経路Ａ，Ｂ
においても拡散する水素の量は減少する。その結果、水
素透過防止用被覆膜１６ａの材料としてＡｌ₂Ｏ₃より水
素透過防止機能の低い窒化チタンアルミニウムを用いた
場合でも、ほぼ確実に容量絶縁膜１３ａへの水素の侵入
を阻止することができる。

【００７１】そして、窒化チタンアルミニウムをパター
ニングする際には、Ａｌ₂Ｏ₃のパターニングほど高いエ
ネルギーを有するイオンが必要ないので、容量素子１５
に与えるダメージを低減することができる。なお、水素
透過防止用被覆膜１６ａの膜厚を、水素透過をほぼ完全
に防止できる程度に厚くしても、剥がれ等の不具合は生
じない。以上のことから、水素透過防止用被覆膜１６ａ
の材料として窒化チタンアルミニウムを用いた場合に
は、Ａｌ₂Ｏ₃を用いた場合と比較して高い性能を得るこ
とができる。

【００７２】また、水素透過防止用被覆膜１６ａの材料
として導電性材料である窒化チタンアルミニウムを用い
ているが、水素透過防止用下敷き膜７ａとして絶縁材料
を用いることによって、容量素子１５の上部電極１４ａ
と下部電極主要部１２ａとが電気的に接続されることに
より発生するショートを回避することができる。

【００７３】ここで、本実施形態における半導体装置と
従来の半導体装置とのヒステリシス特性について述べ
る。

【００７４】容量絶縁膜の材料として、自発分極を有す
るＳｒ₂Ｂｉ₂（Ｔａ_2-XＮｂ_X）Ｏ₉（０≦ｘ≦２）のよ
うな強誘電体材料を用いた強誘電体容量素子において
は、その容量特性の良否は残留分極（Ｐｒ）の大きさで
表される。この残留分極値は分極履歴特性（ヒステリシ
ス特性）を測定することにより得られる。

【００７５】図４は、本実施形態における半導体装置と
従来の半導体装置とにおける容量素子のヒステリシス特
性を比較したものである。図４において、残留分極値は
ヒステリシス曲線と分極軸（縦軸）との交点の示す値で
ある。通常は、ヒステリシス曲線と分極軸との交点のう
ち正の分極軸における交点と負の分極軸における交点と
の間の距離を２Ｐｒと呼び、残留分極値の目安とする。

【００７６】図４において、点線曲線Ａ１は従来の半導
体装置のヒステリシス特性を示しており、破線曲線Ａ２
は本実施形態の半導体装置のうち水素透過防止用被覆膜
１６ａとしてＡｌ₂Ｏ₃を用いた場合のヒステリシス特性
を示している。従来の半導体装置において、２Ｐｒの値
は約５μＣ／ｃｍ²である。それに対し、本実施形態の
半導体装置において水素透過防止被覆膜１６ａの材料と
してＡｌ₂Ｏ₃を用いた場合には、２Ｐｒの値は約１５μ
Ｃ／ｃｍ²であり、従来の半導体装置と比較してヒステ
リシス特性が向上していることがわかる。それは、配線
用プラグ２０ａを形成するためにＷを堆積する際に、コ
ンタクトホール１８の内壁上と第２層間絶縁膜１７の上
とを窒化チタンアルミニウム膜１９により覆ったことに
より、第１層間絶縁膜６，第２層間絶縁膜１７中を経て
容量絶縁膜１３ａに到達する水素の量が減少したためで
ある。

【００７７】一方、図４において、実線曲線Ａ３は、本
実施形態の半導体装置のうち水素透過防止被膜層１６ａ
の材料として窒化チタンアルミニウムを用いた場合のヒ
ステリシス特性を示している。この場合の２Ｐｒの値は
約１７．５μＣ／ｃｍ²であり、上記のＡｌ₂Ｏ₃を用い
た場合と比較してさらにヒステリシス特性が向上してい
ることがわかる。その理由としては次のことが挙げられ
る。配線用プラグ１２０ａを形成するためにＷを堆積す
る際に、コンタクトホール１８の内壁上と第２層間絶縁
膜１７の上とを窒化チタンアルミニウム膜１９により覆
ったことにより、第１層間絶縁膜６，第２層間絶縁膜１
７中へ水素が拡散する量が低減したため、水素透過防止
被覆層１６ａの材料として窒化チタンアルミニウムを用
いても、容量絶縁膜１３ａへの水素の侵入をほぼ確実に
阻止できる。それに加え、窒化チタンアルミニウムはＡ
ｌ₂Ｏ₃よりも加工しやすいため、エッチングの際に容量
素子１５に与えるダメージを低減することができるため
である。

【００７８】（第２の実施形態）本発明の第２の実施形
態における半導体装置およびその製造方法について、図
５，図６（ａ）〜（ｈ）を参照しながら説明する。図５
は、本実施形態における半導体装置の構造を示した断面
図である。図６（ａ）〜（ｈ）は、本実施形態における
半導体装置の製造工程を示した断面図である。

【００７９】なお、図５において第１の実施形態と同じ
構造を有する部材には、図１と同じ符号を付けて、その
説明を省略する。

【００８０】本実施形態の半導体装置の特徴は、第１の
実施形態の半導体装置の構造に加えて、コンタクトホー
ル８の内表面が窒化チタンアルミニウムからなるキャパ
シタプラグ用水素透過防止層９ａにより覆われている点
である。Ｗからなるキャパシタ用プラグ１０ａは、キャ
パシタプラグ用水素透過防止層９ａを挟んでコンタクト
ホール８を埋めている。キャパシタ用プラグ１０ａとキ
ャパシタプラグ用水素透過防止層９ａとの上面の全体
と、水素透過防止用下敷き層７ａの上面のうちキャパシ
タプラグ用水素透過防止層９ａを囲む部分とは、導電体
材料である窒化チタンアルミニウムからなる下部電極用
水素透過防止層１１ａによって覆われている。

【００８１】次に、本実施形態における半導体装置の製
造方法において、図６（ａ）〜（ｈ）を参照しながら説
明する。

【００８２】まず、図６（ａ）に示す工程で、不純物拡
散層４，チャネル領域，ゲート酸化膜２，ゲート電極３
からなるメモリセルトランジスタ５を有する半導体基板
１の上に、第１層間絶縁膜６を堆積する。その後、第１
層間絶縁膜６の上に、Ａｌ₂Ｏ₃膜７を形成する。次に、
図６（ｂ）に示す工程で、Ａｌ₂Ｏ₃膜７と第１層間絶縁
膜６とを貫通して半導体基板１における不純物拡散層４
に到達するコンタクトホール８を、ＲＩＥ等によってエ
ッチングすることにより形成する。その後、スパッタ法
により、コンタクトホール８の内壁上とＡｌ₂Ｏ₃膜７上
とに窒化チタンアルミニウム膜９を形成する。続いて、
窒化チタンアルミニウム膜９の上に、Ｗ膜１０を形成す
る。Ｗ膜１０は、窒化チタンアルミニウム膜９を挟んで
コンタクトホール９を埋め、かつ窒化チタンアルミニウ
ム膜９を挟んでＡｌ₂Ｏ₃膜７を覆っている。なお、Ｗ膜
１０に代わって、ポリシリコン膜を用いてもよい。

【００８３】次に、図６（ｃ）に示す工程で、ＣＭＰを
行なってＷ膜１０と窒化チタンアルミニウム膜９とをＡ
ｌ₂Ｏ₃膜７が露出するまで除去することにより、キャパ
シタプラグ用水素透過防止層９ａと、キャパシタプラグ
用水素透過防止層９ａを挟んでコンタクトホール８を埋
めるキャパシタ用プラグ１０ａとを形成する。そして、
Ａｌ₂Ｏ₃膜７とキャパシタ用プラグ１０ａとの上に、窒
化チタンアルミニウム膜１１を形成し、さらに、下部電
極用Ｐｔ膜１２を形成する。

【００８４】そして、図６（ｄ）に示す工程で、窒化チ
タンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのう
ち、キャパシタ用プラグ１０ａとその外縁部との上に位
置する部分を残してパターニングすることにより、下部
電極用水素透過防止層１１ａと下部電極主要部１２ａと
を形成する。その後、基板上に、絶縁性金属酸化物材料
であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆
積した後、下部電極主要部１２ａと下部電極用水素透過
防止層１１ａとを覆う部分を残してパターニングするこ
とにより容量絶縁膜１３ａを形成する。ここで、容量絶
縁膜１３ａの堆積方法としては、ＭＯＤ法，ゾルゲル
法，スパッタ法，ＣＶＤ法などがある。さらに、基板上
に、上部電極用Ｐｔ膜１４を形成する。

【００８５】次に、図６（ｅ）に示す工程で、上部電極
用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残し
てパターニングし、続けて、Ａｌ₂Ｏ₃膜７のうち上面に
露出している部分を除去する。これにより、上部電極１
４ａと水素透過防止用下敷き層７ａを形成する。その
後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理
を行なうことにより、容量絶縁膜１３ａを構成する絶縁
性金属酸化物を結晶化させる。それから、スパッタ法，
ＣＶＤ法などにより基板上にＡｌ₂Ｏ₃膜１６を形成す
る。

【００８６】その後、図６（ｆ）に示す工程で、Ａｌ₂
Ｏ₃膜１６のうち上部電極１４ａを覆う部分を残してＲ
ＩＥなどによりパターニングして、水素透過防止用被覆
層１６ａを形成する。このとき、水素透過防止用下敷き
層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁
膜６上においてつながっている。その後、基板上に、水
素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７
を、ＣＶＤにより形成する。

【００８７】次に、図６（ｇ）に示す工程で、フォトリ
ソグラフィーとＲＩＥによるエッチングとを行なって、
第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、
半導体基板１における不純物拡散層４に到達するコンタ
クトホール１８を形成する。その後、スパッタ法によ
り、コンタクトホール１８の内壁上と第２層間絶縁膜１
７上とに窒化チタンアルミニウム膜１９を形成する。続
いて、窒化チタンアルミニウム膜１９の上に、Ｗ膜２０
を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１
９を挟んでコンタクトホール１８を埋め，かつ窒化チタ
ンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆
っている。

【００８８】図６（ｈ）に示す工程で、ＣＭＰを行なっ
て、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２
層間絶縁膜１７が露出するまで除去することにより、配
線プラグ用水素透過防止層１９ａと、配線プラグ用水素
透過防止層１９ａを挟んでコンタクトホール１８を埋め
る配線用プラグ２０ａとを形成する。その後、配線用プ
ラグ２０ａの上面上に配線層２１を形成する。

【００８９】以下に、本実施形態の半導体装置の製造工
程における利点について、図６（ｇ），図７を参照しな
がら述べる。図７は、本実施形態の半導体装置の製造工
程のうち図６（ｇ）に示す工程における水素の拡散経路
を示した断面図である。

【００９０】本実施形態においては、第１の実施形態の
半導体装置の製造方法において発揮される効果がそのま
ま発揮される。

【００９１】それに加えて、図６（ｇ）に示す工程で配
線用プラグ２０ａを形成するためにＷを堆積するときに
は、コンタクトホール８の内壁がキャパシタプラグ用水
素透過防止層９ａによって覆われている。そのため、経
路Ｄにおいて、第１層間絶縁膜６に拡散してきた水素
が、キャパシタ用プラグ８ａ内に侵入することが阻止さ
れる。その結果、経路Ｄにおいて、容量絶縁膜１３ａに
到達する水素の量をより減少させることができる。その
結果、より確実に、容量素子１５の特性の劣化を抑制す
ることができる。

【００９２】さらに、本実施形態のうち上記の半導体装
置には、次のような利点がある。容量素子１５が形成さ
れた後、その周囲の領域においてトランジスタ等が形成
されるときに水素が使用されても、容量絶縁膜１３ａの
内部への水素の侵入をほぼ確実に抑制できる。それは、
容量素子１５の外部から下部電極用水素透過防止層１１
ａの方向へ向かい，容量絶縁膜１３ａの内部に侵入しよ
うとする水素が、下部電極用水素透過防止層１１ａとキ
ャパシタプラグ用水素透過防止層９ａとにより、二重に
阻止されるからである。

【００９３】本実施形態において、水素透過防止用被覆
膜１６ａの材料として、窒化チタンアルミニウム等の窒
化物係導電性材料を用いた場合にも、第１の実施形態の
半導体装置の製造方法において発揮される効果がそのま
ま発揮される。

【００９４】ここで、本実施形態における半導体装置と
従来の半導体装置とのヒステリシス特性について、図８
を参照しながら述べる。図８は、本実施形態における半
導体装置と従来の半導体装置とにおける容量素子のヒス
テリシス特性を比較したものである。

【００９５】図８において、点線曲線Ｂ１は従来の半導
体装置のヒステリシス特性を示しており、破線曲線Ｂ２
は本実施形態の半導体装置のうち水素透過防止用被覆膜
１６ａとしてＡｌ₂Ｏ₃を用いた場合のヒステリシス特性
を示している。従来の半導体装置における２Ｐｒの値は
約５μＣ／ｃｍ²である。そして、本実施形態の半導体
装置において水素透過防止被覆膜１６ａの材料としてＡ
ｌ₂Ｏ₃を用いた場合には、２Ｐｒの値は約１８μＣ／ｃ
ｍ²であり、この値は、従来の半導体装置における値よ
り向上している。それは、配線用プラグ１２０ａを形成
するためにＷを堆積する際に、コンタクトホール１８の
内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミ
ニウム膜１９により覆い、さらにコンタクトホール８の
内壁上をキャパシタプラグ用水素透過防止層９ａで覆っ
たことにより、容量絶縁膜１３ａに到達する水素の量が
減少したためである。

【００９６】一方、図４において、実線曲線Ｂ３は、本
実施形態の半導体装置のうち水素透過防止被膜層１６ａ
の材料として窒化チタンアルミニウムを用いた場合のヒ
ステリシス特性を示している。この場合の２Ｐｒの値は
約２０．５μＣ／ｃｍ²であり、上記のＡｌ₂Ｏ₃を用い
た場合と比較してさらにヒステリシス特性が向上してい
ることがわかる。その理由は、第１の実施形態の欄です
でに述べた通りである。

【００９７】しかも、本実施形態における２Ｐｒの値
は、水素透過防止用被覆層１６ａがＡｌ₂Ｏ₃であるとき
には約１８μＣ／ｃｍ²であり、窒化チタンアルミニウ
ムであるときには約２０．５μＣ／ｃｍ²である。この
それぞれの値は、第１の実施形態におけるそれぞれの値
と比較して高い値となっている。（第１の実施形態にお
ける２Ｐｒの値は、前者が約１５μＣ／ｃｍ²であり、
後者が約１７．５μＣ／ｃｍ²である。）それは、配線
用プラグ２０ａを形成するためにＷを堆積する工程にお
いて、コンタクトホール１８の内壁上に加えてコンタク
トホール８の内壁上をも窒化チタンアルミニウム膜で覆
うことにより、経路Ｄにおいて容量絶縁膜１３ａ内に侵
入する水素の量をさらに減少させることができるからで
ある。

【００９８】（その他の実施形態）上記第１，第２の実
施形態では、上部電極１４ａが短冊状に延びて複数のセ
ルに共有されているが、本発明においては、上部電極が
１つのセルからなり、上部電極，容量絶縁体，下部電極
から構成される容量素子ごとに上部電極へのコンタクト
が形成されていてもよい。以下に、その場合の半導体装
置について図９を参照しながら述べる。

【００９９】図９は、本発明の半導体装置のうち、上部
電極と外部回路とを接続するためのコンタクトが各容量
素子に形成されている半導体装置の構造を示した断面図
である。図９に示す半導体装置の特徴として、次の点が
挙げられる。第１の実施形態の半導体装置の構造に加え
て、第２層間絶縁膜１７を貫通して水素透過防止用被覆
層１６ａに到達するコンタクトホール２２が形成されて
いる。そして、コンタクトホール２２の内表面を覆う上
部電極用水素透過防止層２３ａと、その上にコンタクト
ホール２２を埋めるプラグ２４ａとが設けられている。
なお、水素透過防止用被覆層１６ａ，上部電極用水素透
過防止層２３ａは、導電体材料の窒化チタンアルミニウ
ム，窒化チタンまたは窒化タンタルからなっており、水
素透過防止用被覆層１６ａ，上部電極用水素透過防止層
２３ａによりプラグ２４ａと上部電極１４ａとが電気的
に接続されている。

【０１００】なお、図９では第１の実施形態の半導体装
置の構造に加えて上部電極用のコンタクトを形成してい
るが、第２の実施形態の半導体装置の構造に加えても同
様に上部電極用コンタクトを形成することができる。

【０１０１】上記の実施形態では、下部電極用水素透過
防止層１１ａの材料に窒化チタンアルミニウムを用いた
が、本発明においては下部電極用水素透過防止層１１ａ
の材料は、導電性の窒化物系材料の窒化チタン，窒化タ
ンタルなどであってもよい。

【０１０２】上記の実施形態では、水素透過防止用被覆
膜，配線用プラグ被覆層１９ａ，キャパシタプラグ用水
素透過防止層９ａの材料に窒化チタンアルミニウムを用
いたが、本発明においては、水素透過防止用被覆膜，配
線プラグ用水素透過防止層１９ａ，キャパシタプラグ用
水素透過防止層９ａの材料は、窒化物系材料の窒化チタ
ン，窒化タンタル，窒化ケイ素などでもよい。

【０１０３】上記の実施形態では、容量絶縁膜１３ａと
して強誘電体のＳｒ₂Ｂｉ₂（Ｔａ_2- _xＮｂ_x）Ｏ₉が用い
られていたが、本発明においては、他の強誘電体材料，
高誘電体材料を用いてもよい。容量絶縁膜１３ａの具体
的な材料としては、チタン酸ストロンチウム膜，チタン
酸バリウムストロンチウム膜，酸化タンタル膜，チタン
酸ジルコン酸鉛膜，チタン酸ジルコン酸ランタン鉛膜，
タンタル酸化膜とシリコン窒化膜との積層膜等が挙げら
れる。

【０１０４】なお、本発明の半導体層１が形成される半
導体基板としては、Ｓｉ基板やＳＯＩ基板が挙げられ
る。

【０１０５】上述の第２の実施形態においては、キャパ
シタプラグ用水素透過防止層９ａと配線プラグ用水素透
過防止層１９ａとが形成されているが、本発明において
は、キャパシタプラグ用水素透過防止層９ａのみが形成
されていてもよい。

【０１０６】上記実施形態では、上部電極１４ａがセル
プレートとなっているが、本発明では、下部電極が大き
なセルプレートとなっており、上部電極が配線を介して
メモリセルトランジスタの不純物拡散層に接続されてい
る構造を有していてもよい。

【０１０７】

【発明の効果】本発明における半導体装置およびその製
造方法によれば、コンタクトホールの内壁上を水素透過
防止層で覆った後にコンタクトホールを埋める配線用プ
ラグを形成する。このことにより、高濃度水素雰囲気下
で配線用プラグを形成しても、容量素子における容量絶
縁膜への水素の拡散量を低減できることから、容量素子
の特性の劣化を防ぐことができる。

【０１０８】さらに、容量素子の上面および側面を被覆
する水素透過防止層に用いる材料を、よりエッチングが
容易である材料に代えることができるため、容量素子の
特性をさらに向上させることが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における半導体装置の
構造を示す断面図である。

【図２】（ａ）〜（ｈ）は、本発明の第１の実施形態に
おける半導体装置の製造工程を示す断面図である。

【図３】図２（ｇ）に示す工程で、配線用プラグを形成
するためのＷ膜をタングステンＣＶＤ法によって形成す
るときの水素の拡散経路を示した断面図である。

【図４】本発明の第１の実施形態の半導体装置と従来の
半導体装置とにおけるヒステリシス特性を比較した図で
ある。

【図５】本発明の第２の実施形態における半導体装置の
構造を示す断面図である。

【図６】（ａ）〜（ｈ）は、本発明の第２の実施形態に
おける半導体装置の製造工程を示す断面図である。

【図７】図６（ｇ）に示す工程で、配線用プラグのため
のＷ膜をタングステンＣＶＤ法によって形成するときの
水素の拡散経路を示す断面図である。

【図８】本発明の第１の実施形態の半導体装置と従来の
半導体装置とにおけるヒステリシス特性を比較した図で
ある。

【図９】本発明のその他の実施形態における半導体装置
の構造を示す断面図である。

【図１０】従来の半導体装置の構造を示す断面図であ
る。

【図１１】（ａ）〜（ｈ）は、従来の半導体装置の製造
工程を示す断面図である。

【図１２】図１１（ｇ）に示す工程で、配線用プラグの
ためのＷ膜をタングステンＣＶＤ法によって形成すると
きの水素の拡散経路を示す断面図である。

【符号の説明】

１半導体基板２ゲート酸化膜３ゲート電極４不純物拡散層５メモリセルトランジスタ６層間絶縁膜７Ａｌ₂Ｏ₃膜７ａ水素透過防止用下敷き膜８コンタクトホール９窒化チタンアルミニウム９ａキャパシタプラグ用水素透過防止層１０Ｗ膜１０ａキャパシタ用プラグ１１窒化チタンアルミニウム膜１１ａ下部電極水素透過防止層１２下部電極用Ｐｔ膜１２ａ下部電極主要部１３ａ容量絶縁膜１４上部電極用Ｐｔ膜１４ａ上部電極１５容量素子１６Ａｌ₂Ｏ₃膜１６ａ水素透過防止用被覆層１７第２層間絶縁膜１８コンタクトホール１９窒化チタンアルミニウム膜１９ａ配線プラグ用水素透過防止層２０Ｗ膜２０ａ配線用プラグ２１配線層２２コンタクトホール２３ａ上部電極用水素透過防止層２４ａプラグ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 GG03 HH07 HH10 HH33 JJ04 JJ10 JJ19 JJ21 JJ32 JJ33 KK01 KK07 MM05 MM13 NN06 NN07 NN17 PP06 PP15 QQ09 QQ13 QQ37 QQ48 QQ71 QQ74 QQ82 RR03 SS08 SS11 SS22 VV10 VV16 XX00 5F083 FR02 GA25 JA14 JA15 JA17 JA38 JA39 JA40 MA05 MA06 MA17 MA19 PR21 PR40

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたゲート電極
と、上記半導体基板における上記ゲート電極の両側方の
領域に形成された第１，第２の不純物拡散層とを有する
トランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜の上に形成され、上部電極と，下部
電極と，上記上部電極と上記下部電極との間に介在する
容量絶縁膜とを有し、上記上部電極または上記下部電極
が上記トランジスタの上記第１の不純物拡散層に接続さ
れる容量素子と、上記第１層間絶縁膜と上記容量素子とを覆う第２層間絶
縁膜と上記第１層間絶縁膜と上記第２層間絶縁膜とを貫
通し、上記トランジスタの上記第２の不純物拡散層に到
達する第１のコンタクトホールと、上記第１のコンタクトホールの内表面を覆う、水素透過
防止機能を有する配線プラグ用水素透過防止層と、上記配線プラグ用水素透過防止層の上に設けられ上記第
１のコンタクトホールを埋める配線用プラグとを備えて
いる半導体装置。
【請求項２】請求項１に記載の半導体装置において、上記配線プラグ用水素透過防止層は、窒化チタンアルミ
ニウム，窒化チタン，窒化タンタルのうちの少なくとも
いずれか１つからなることを特徴とする半導体装置。
【請求項３】請求項１または２に記載の半導体装置に
おいて、上記第１層間絶縁膜を貫通して、上記トランジスタの上
記第１不純物拡散層に到達する第２のコンタクトホール
と、上記第２のコンタクトホールの内表面を覆う、水素透過
防止機能を有するキャパシタプラグ用水素透過防止層
と、上記キャパシタプラグ用水素透過防止層の上に設けられ
上記第２のコンタクトホールを埋めるキャパシタ用プラ
グとを有し、上記キャパシタ用プラグが上記下部電極と
接していることを特徴とする半導体装置。
【請求項４】請求項３に記載の半導体装置において、上記キャパシタプラグ用水素透過防止層は、窒化チタン
アルミニウム，窒化チタン，窒化タンタルのうちの少な
くともいずれか１つからなることを特徴とする半導体装
置。
【請求項５】請求項１〜４のいずれかに記載の半導体
装置において、上記下部電極の下部は、下部電極用水素透過防止層であ
り、上記下部電極用水素透過防止層および上記容量絶縁膜と
第１層間絶縁膜との間に介在する，絶縁体からなる水素
透過防止用下敷き層と、上記上部電極の上方を覆い、上記水素透過防止用下敷き
層に接触する水素透過防止用被覆層とをさらに備えてい
ることを特徴とする半導体装置。
【請求項６】請求項５に記載の半導体装置において、上記水素透過防止用被覆層は、窒化チタンアルミニウ
ム，窒化チタンまたは窒化タンタルからなることを特徴
とする半導体装置。
【請求項７】請求項１〜６のうちいずれか１つに記載
の半導体装置において、上記容量絶縁膜は、タンタル酸ビスマスストロンチウム
などのビスマス層状ペロブスカイト構造を有する強誘電
体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン
酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸
バリウムストロンチウムか，酸化タンタルのうちの少な
くとも一つにより形成されていることを特徴とする半導
体装置。
【請求項８】半導体基板上に形成されたゲート電極
と、上記半導体基板における上記ゲート電極の両側方の
領域に形成された第１，第２の不純物拡散層とを有する
トランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記
第１の不純物拡散層に到達するコンタクトホールと、上記コンタクトホールの内表面を覆う、水素透過防止機
能を有するキャパシタプラグ用水素透過防止層と、上記
キャパシタプラグ用水素透過防止層の上に設けられ上記
コンタクトホールを埋めるキャパシタ用プラグと上記第
１層間絶縁膜の上に形成され、上記キャパシタ用プラグ
に接続される下部電極と，上記下部電極に対向する上部
電極と，上記下部電極と上記上部電極との間に介在する
容量絶縁膜とを有する容量素子とを備えている半導体装
置。
【請求項９】請求項８に記載の半導体装置において、上記キャパシタプラグ用水素透過防止層は、窒化チタン
アルミニウム，窒化チタン，窒化タンタルのうちの少な
くともいずれか１つからなることを特徴とする半導体装
置。
【請求項１０】請求項８または９に記載の半導体装置
において、上記容量絶縁膜は、タンタル酸ビスマスストロンチウム
などのビスマス層状ペロブスカイト構造を有する強誘電
体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン
酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸
バリウムストロンチウムか，酸化タンタルのうちの少な
くとも一つにより形成されていることを特徴とする半導
体装置。
【請求項１１】半導体基板上に形成されたゲート電極
と、第１，第２の不純物拡散層とを有するトランジスタ
を備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間
絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜の上に、下部電極と，容量絶縁膜
と，上部電極とを有し、上記下部電極または上記上部電
極が上記トランジスタの上記第１の不純物拡散層に接続
される容量素子を形成する工程（ｂ）と、上記第１層間絶縁膜と上記容量素子との上に第２層間絶
縁膜を形成して、上記第１層間絶縁膜と上記第２層間絶
縁膜とを貫通し，上記トランジスタの上記第２の不純物
拡散層に到達する第１のコンタクトホールを形成する工
程（ｃ）と、上記第１のコンタクトホールの内表面を覆う配線プラグ
用水素透過防止層を形成する工程（ｄ）と、上記配線プラグ用水素透過防止層の上に上記第１のコン
タクトホールを埋める配線用プラグを形成する工程
（ｅ）とを含む半導体装置の製造方法。
【請求項１２】請求項１１に記載の半導体装置の製造
方法において、上記工程（ｂ）は、上記第１層間絶縁膜を貫通して上記トランジスタの上記
第１の不純物拡散層に到達する第２のコンタクトホール
を形成する副工程（ｂ１）と、上記第２のコンタクトホールの内表面を覆う，水素透過
防止機能を有するキャパシタプラグ用水素透過防止層を
形成する副工程（ｂ２）と、上記副工程（ｂ２）の後、上記キャパシタプラグ用水素
透過防止層の上に上記第２のコンタクトホールを埋める
キャパシタ用プラグを形成する副工程（ｂ３）と、上記キャパシタ用プラグの上に上記下部電極を形成する
副工程（ｂ４）とを有することを特徴とする半導体装置
の製造方法。
【請求項１３】半導体基板上に形成されたゲート電極
と、第１，第２の不純物拡散層とを有するトランジスタ
を備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間
絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記
第１の不純物拡散層に到達するコンタクトホールを形成
する工程（ｂ）と、上記コンタクトホールの内表面を覆うキャパシタプラグ
用水素透過防止層を形成し、上記キャパシタプラグ用水
素透過防止層の上に、上記コンタクトホールを埋めるキ
ャパシタ用プラグを形成する工程（ｃ）と、上記第１層間絶縁膜の上に、上記キャパシタ用プラグに
接する下部電極と，容量絶縁膜と，上部電極とを有する
容量素子を形成する工程（ｄ）とを含む半導体装置の製
造方法。