JP5045101B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5045101B2 JP5045101B2 JP2006512706A JP2006512706A JP5045101B2 JP 5045101 B2 JP5045101 B2 JP 5045101B2 JP 2006512706 A JP2006512706 A JP 2006512706A JP 2006512706 A JP2006512706 A JP 2006512706A JP 5045101 B2 JP5045101 B2 JP 5045101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- forming
- wiring
- wiring layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 26
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 154
- 239000011229 interlayer Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、強誘電体キャパシタを備えた不揮発性メモリに好適な半導体装置及びその製造方法に関する。
強誘電体メモリの上部には、外部から配線等が接続されるパッドが設けられている。図６は、従来の強誘電体メモリの構造を示す断面図である。
従来の強誘電体メモリでは、シリコン基板（図示せず）上にトランジスタ（図示せず）が形成され、これらの上方に、層間絶縁膜５２が形成されている。層間絶縁膜５２上に、下部電極５１ａ、強誘電体膜５１ｂ及び上部電極５１ｃを備えた強誘電体キャパシタ５１が形成されている。強誘電体キャパシタ５１を覆う層間絶縁膜５３が層間絶縁膜５２上に形成されている。層間絶縁膜５２及び５３に、トランジスタ等まで到達する孔が形成され、この孔内にプラグ５４が形成されている。また、層間絶縁膜５３に、上部電極５１ａ及び下部電極５１ｃまで到達する孔も形成されており、これらの孔内及びプラグ５４上に配線５５が形成されている。配線５５を覆うアルミナ膜５６が形成され、アルミナ膜５６上に層間絶縁膜５７が形成されている。アルミナ膜５６及び層間絶縁膜５７に、配線５５まで到達する孔が形成され、この孔内にプラグ５８が形成されている。層間絶縁膜５７上に配線５９が形成されている。配線５９を覆う層間絶縁膜６０が層間絶縁膜５７上に形成されている。層間絶縁膜６０に、配線５９まで到達する孔が形成され、この孔内にプラグ６４が形成されている。
そして、層間絶縁膜６０上に、パッドを兼ねる配線６５が形成されている。配線６５を覆うシリコン酸化膜６６及びシリコン窒化膜６７が形成されている。シリコン酸化膜６６及びシリコン窒化膜６７の厚さは、夫々１００ｎｍ程度、３５０ｎｍ程度である。シリコン酸化膜６６及びシリコン窒化膜６７に、配線６５の一部を露出させるパッド開口部６８が形成されている。シリコン窒化膜６７上に、ポリイミド膜７０が形成されている。シリコン酸化膜６６は、ＴＥＯＳ（tetraethylorthosilicate）等を用いて形成されている。
シリコン窒化膜６７は、その厚さが厚いほど外部からの水素及び水分の浸入を抑制することができる。しかし、シリコン窒化膜６７の形成時には、Ｈを含有するガスを用いるため、シリコン窒化膜６７を厚く形成すると、その形成時に強誘電体膜５１ｂに悪影響を及ぼす水素が内部に浸入してしまう。従来の強誘電体メモリでは、これらの事情を考慮してシリコン窒化膜６７の厚さは３５０ｎｍ程度に設定されている。
しかしながら、１００ｎｍ程度のシリコン酸化膜６６と３５０ｎｍ程度のシリコン窒化膜６７との組み合わせでは、使用中等にシリコン窒化膜６７にクラックが発生し、そこから内部に水素及び水分等が浸入することがある。そして、このような浸入が生じると、ＰＴＨＳ（Pressure Temperature Humidity Stress）不良及び／又は単ビット不良が誘発されることがある。このようなクラックの原因として、シリコン窒化膜６７の平坦度が低いことが挙げられる。シリコン酸化膜６６を厚くすれば、シリコン窒化膜６７の平坦度を向上することは可能である。しかし、ＴＥＯＳを用いて厚いシリコン酸化膜６６を形成すると、シリコン酸化膜６６中の水分が後の加熱工程等の際に強誘電体キャパシタまで多量に拡散する虞がある。
このような状況に対し、ＤＲＡＭ（Dynamic Random Access Memory）等の強誘電体キャパシタを有しない半導体装置では、カバー膜を構成するシリコン酸化膜として厚いＳＯＧ（Spin On Glass）膜が使用されることがある。
しかしながら、ＳＯＧ膜を強誘電体メモリに適用することはできない。ＳＯＧ膜の形成のためには、高温での熱処理が必要であり、また、この熱処理時に多量の水素及び水分が拡散するからである。また、ＳＯＧ膜自体の吸湿性が高く、形成後にＳＯＧ膜が吸収した水分が、後に強誘電体キャパシタまで拡散する虞もある。
本発明の目的は、上層及び外部からの強誘電体キャパシタへの悪影響を抑制することができる半導体装置及びその製造方法を提供することにある。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本願発明に係る半導体装置には、強誘電体キャパシタと、前記強誘電体キャパシタの上方に形成された２個以上の配線層と、前記２個以上の配線層のうちで最も上方に位置する２個の配線層の間に形成された平坦な第１のアルミナ膜と、前記最も上方に位置する１個の配線層を直接覆う第２のアルミナ膜と、前記第２のアルミナ膜上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン窒化膜と、が設けられている。前記最も上方に位置する１個の配線層の上の、前記第２のアルミナ膜、前記シリコン酸化膜及び前記シリコン窒化膜にパッド開口部が形成されている。
本願発明に係る半導体装置の製造方法では、強誘電体キャパシタを形成した後、前記強誘電体キャパシタの上方に２個以上の配線層を形成する。但し、前記２個以上の配線層を形成する工程の間に、前記２個以上の配線層のうちで最も上方に位置する２個の配線層の間に平坦な第１のアルミナ膜を形成する。また、前記２個以上の配線層を形成した後に、前記２個以上の配線層のうちで最も上方に位置する１個の配線層を直接覆う第２のアルミナ膜を形成し、前記第２のアルミナ膜上にシリコン酸化膜を形成し、前記シリコン酸化膜上にシリコン窒化膜を形成する。前記最も上方に位置する１個の配線層の上の、前記第２のアルミナ膜、前記シリコン酸化膜及び前記シリコン窒化膜にパッド開口部を形成する。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る方法によって製造する強誘電体メモリ（半導体装置）のメモリセルアレイの構成を示す回路図である。
このメモリセルアレイには、一の方向に延びる複数本のビット線１０３、並びにビット線１０３が延びる方向に対して垂直な方向に延びる複数本のワード線１０４及びプレート線１０５が設けられている。また、これらのビット線１０３、ワード線１０４及びプレート線１０５が構成する格子と整合するようにして、本実施形態に係る強誘電体メモリの複数個のメモリセルがアレイ状に配置されている。各メモリセルには、強誘電体キャパシタ１０１及びＭＯＳトランジスタ１０２が設けられている。
ＭＯＳトランジスタ１０２のゲートはワード線１０４に接続されている。また、ＭＯＳトランジスタ１０２の一方のソース・ドレインはビット線１０３に接続され、他方のソース・ドレインは強誘電体キャパシタ１０１の一方の電極に接続されている。そして、強誘電体キャパシタ１０１の他方の電極がプレート線１０５に接続されている。なお、各ワード線１０４及びプレート線１０５は、それらが延びる方向と同一の方向に並ぶ複数個のＭＯＳトランジスタ１０２により共有されている。同様に、各ビット線１０３は、それが延びる方向と同一の方向に並ぶ複数個のＭＯＳトランジスタ１０２により共有されている。ワード線１０４及びプレート線１０５が延びる方向、ビット線１０３が延びる方向は、夫々行方向、列方向とよばれることがある。但し、ビット線１０３、ワード線１０４及びプレート線１０５の配置は、上述のものに限定されない。
このように構成された強誘電体メモリのメモリセルアレイでは、強誘電体キャパシタ１０１に設けられた強誘電体膜の分極状態に応じて、データが記憶される。
次に、本発明の種々の参考例及び実施形態について説明する。但し、ここでは、便宜上、強誘電体メモリの各メモリセルの断面構造については、その製造方法と共に説明する。
（第１の参考例）
先ず、第１の参考例の強誘電体メモリ（半導体装置）の製造方法について説明する。図２Ａ乃至図２Ｉは、第１の参考例の強誘電体メモリの製造方法を工程順に示す断面図である。
先ず、第１の参考例の強誘電体メモリ（半導体装置）の製造方法について説明する。図２Ａ乃至図２Ｉは、第１の参考例の強誘電体メモリの製造方法を工程順に示す断面図である。
第１の参考例においては、先ず、シリコン基板等の半導体基板（図示せず）上にトランジスタ（図示せず）を形成する。このトランジスタは、図１におけるＭＯＳトランジスタ１０２に相当する。次に、これらの上方に、図２Ａに示すように、層間絶縁膜２を形成する。次いで、層間絶縁膜２上に、下部電極１ａ、強誘電体膜（例えば、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）膜）、１ｂ及び上部電極１ｃを備えた強誘電体キャパシタ１を形成する。その後、強誘電体キャパシタ１を覆う層間絶縁膜３を層間絶縁膜２上に形成する。
続いて、層間絶縁膜２及び３に、トランジスタ等まで到達する孔を形成し、この孔内にプラグ４を形成する。次に、層間絶縁膜３に、上部電極１ａ及び下部電極１ｃまで到達する孔を形成する。次いで、これらの孔内及びプラグ４上に配線５を形成する。
その後、配線５を覆うアルミナ膜６を形成し、更に、アルミナ膜６上に層間絶縁膜７を形成する。続いて、アルミナ膜６及び層間絶縁膜７に、配線５まで到達する孔を形成し、この孔内にプラグ８を形成する。次に、層間絶縁膜７上に配線９を形成する。配線９を覆う層間絶縁膜１０を層間絶縁膜７上に形成する。
次いで、図２Ｂに示すように、層間絶縁膜１０上に実質的に平坦なアルミナ膜１１を水素及び水分の拡散を抑制する拡散抑制膜として形成する。アルミナ膜１１の厚さは、例えば７０ｎｍとする。更に、アルミナ膜１１上に層間絶縁膜１２を形成する。
その後、図２Ｃに示すように、層間絶縁膜１０、アルミナ膜１１及び層間絶縁膜１２に、配線９まで到達する孔１３を形成する。
続いて、図２Ｄに示すように、孔１３内にプラグ１４を形成する。
次に、図２Ｅに示すように、層間絶縁膜１２上に、プラグ１４に接続される配線１５を形成する。なお、アルミナ膜１１を形成する前に、ＣＭＰを行うことにより、層間絶縁膜１２をフラット（平坦）にしても良い。
次いで、図２Ｆに示すように、全面に塗布型のＳＯＧ膜１６を形成する。その後、ＳＯＧ膜１６に対して、Ｎを含有する雰囲気下でプラズマ処理を行う。この結果、ＳＯＧ膜１６の表面が若干窒化し、その吸湿性が低下する。更に、ＳＯＧ膜１６上に、シリコン窒化膜１７を形成する。ＳＯＧ膜１６の厚さは、例えば３５０ｎｍ程度とし、シリコン窒化膜１７の厚さは、例えば３５０ｎｍ乃至５００ｎｍとする。塗布型のＳＯＧ膜１６の平坦度は比較的高いため、シリコン窒化膜１７の平坦度も比較的高くなり、シリコン窒化膜１７にクラックは生じにくい。
続いて、図２Ｇに示すように、ＳＯＧ膜１６及びシリコン窒化膜１７に、配線１５の一部を露出させるパッド開口部１８を形成する。配線１５の露出した部分がパッドとなる。
次に、図２Ｈに示すように、パッド開口部１８の側壁部にシリコン窒化膜１９を形成する。シリコン窒化膜１９によりＳＯＧ膜１６の側部が覆われる。
次いで、図２Ｉに示すように、シリコン窒化膜１７上に、パッド開口部１８を覆わないようにして、ポリイミド膜２０を形成する。
このような第１の参考例によれば、パッドを兼ねる配線１５の上方に、塗布型のＳＯＧ膜１６を形成しているため、その上に形成するシリコン窒化膜１７の平坦度を高くすることができる。この結果、シリコン窒化膜１７のクラックを抑制することができる。また、単にＳＯＧ膜１６を形成しただけでは、ＳＯＧ膜１６の形成に伴う水分等の拡散が生じてしまうが、第１の参考例では、アルミナ膜１１を形成しているため、水分等の強誘電体キャパシタ１へ向かう拡散を抑制することができる。
（第２の参考例）
次に、第２の参考例について説明する。図３Ａ乃至図３Ｂは、第２の参考例の強誘電体メモリの製造方法を工程順に示す断面図である。
次に、第２の参考例について説明する。図３Ａ乃至図３Ｂは、第２の参考例の強誘電体メモリの製造方法を工程順に示す断面図である。
第２の参考例では、先ず、図３Ａに示すように、第１の参考例と同様にして、配線１５の形成までの工程を行う。次に、全面にＴＥＯＳ膜２１を、例えばプラズマＣＶＤ法により形成する。ＴＥＯＳ膜２１の厚さは、例えば１３００ｎｍ乃至２０００ｎｍとする。次いで、ＣＭＰ（Chemical Mechanical Polishing）によりＴＥＯＳ膜２１を平坦化する。平坦化後のＴＥＯＳ膜２１の厚さは、例えば、配線１５の表面を基準として３５０ｎｍ乃至５００ｎｍとする。その後、ＴＥＯＳ膜２１に対して、Ｎを含有する雰囲気下でプラズマ処理を行う。この結果、ＴＥＯＳ膜２１の表面が若干窒化し、その吸湿性が低下する。続いて、ＴＥＯＳ膜２１上に、シリコン酸化膜２２を形成する。そして、シリコン酸化膜２２上に、シリコン窒化膜１７を形成する。シリコン窒化膜１７の厚さは、例えば３５０ｎｍ乃至５００ｎｍとする。
次に、図３Ｂに示すように、パッド開口部１８を形成する。そして、シリコン窒化膜１９の形成以降の工程を、第１の参考例と同様にして行う。
このような第２の参考例では、ＳＯＧ膜１６ではなくＴＥＯＳ膜２１を形成しているが、第１の参考例と同様の効果が得られる。
（実施形態）
次に、本発明の実施形態について説明する。図４Ａ乃至図４Ｂは、本発明の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
次に、本発明の実施形態について説明する。図４Ａ乃至図４Ｂは、本発明の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
本実施形態では、先ず、図４Ａに示すように、第１の参考例と同様にして、配線１５の形成までの工程を行う。次に、配線１５に対して、Ｎ2アニール処理を行う。このＮ2アニール処理の条件は、例えば、温度：３５０℃、Ｎ2の流速：２０ｌ／ｍｉｎ、時間：３０分間とする。次いで、配線１５を覆うアルミナ膜３１を全面に形成する。
その後、図４Ｂに示すように、シリコン酸化膜１６を形成する。シリコン酸化膜１６の厚さは、例えば３５０ｎｍ程度とする。そして、シリコン窒化膜１７の形成以降の工程を、第１の参考例と同様にして行う。
このような本実施形態では、シリコン酸化膜１６の直下にアルミナ膜３１を形成しているため、外部から水素及び水分の強誘電体膜１ｂへの拡散をより一層抑制することができる。また、アルミナ膜３１の形成前に配線１５に対して窒素を含有する雰囲気中でのアニール処理を施しているため、アルミナ膜３１の局所的な剥がれを抑制し、この剥がれに伴う水素及び水分の浸入も抑制することができる。
（第３の参考例）
次に、第３の参考例について説明する。図５は、第３の参考例の強誘電体メモリの製造方法を示す断面図である。
次に、第３の参考例について説明する。図５は、第３の参考例の強誘電体メモリの製造方法を示す断面図である。
第３の参考例では、強誘電体キャパシタ１の上方に位置する複数の配線層のうちで最も下層の配線５とその上の配線９との間の層間絶縁膜内にアルミナ膜を形成する。即ち、第１の参考例で層間絶縁膜７を形成するのに対し、本実施形態では、図５に示すように、層間絶縁膜７ａ、アルミナ膜４１及び層間絶縁膜７ｂを順次形成する。その他の工程は、第１の参考例と同様にして行う。
このような第３の参考例では、強誘電体キャパシタ１の近傍にアルミナ膜４１を形成しているため、例え外部から水分等が浸入してきたとしても、強誘電体膜１ｂまで到達する前にその拡散を抑制することができる。
なお、実施形態及び第１〜第３の参考例のいずれかを２種以上組み合わせてもよい。
また、シリコン窒化膜１９の形成を省略してもよい。
次に、本願発明者が行った試験の結果について説明する。
（第１の試験）
第１の試験では、３種の試料を１０個ずつ作製し、王水の染み込み具合を観察した。その後、ポリイミド膜の形成まで行って強誘電体メモリを完成させた後、硫酸中に約３０秒間浸漬してポリイミド膜を剥離した。そして、各試料を王水中に約１分間浸漬し、染み込みの発生具合を評価した。この結果を、条件と共に下記表１に示す。なお、これらの３種の試料では、パッドを覆うシリコン酸化膜及びシリコン窒化膜の形成条件及び厚さを相違させると共に、実施例１のみにパッド下のアルミナ膜を形成した。
第１の試験では、３種の試料を１０個ずつ作製し、王水の染み込み具合を観察した。その後、ポリイミド膜の形成まで行って強誘電体メモリを完成させた後、硫酸中に約３０秒間浸漬してポリイミド膜を剥離した。そして、各試料を王水中に約１分間浸漬し、染み込みの発生具合を評価した。この結果を、条件と共に下記表１に示す。なお、これらの３種の試料では、パッドを覆うシリコン酸化膜及びシリコン窒化膜の形成条件及び厚さを相違させると共に、実施例１のみにパッド下のアルミナ膜を形成した。
なお、実施例１では、シリコン酸化膜として、配線（パッド）を覆うＴＥＯＳ膜を１６００ｎｍ形成した後、ＣＭＰにより厚さが３５０ｎｍとなるまで研磨した。即ち、実施例１は第２の参考例に準じたものである。一方、比較例１及び２では、ＴＥＯＳを用いてシリコン酸化膜を１００ｎｍの厚さで形成した。更に、比較例１の試料を硫酸中に浸漬し、ＳＥＭ（Scanning Electron Microscope）観察を行ったところ、図７に示すように、Ａｌ配線に腐食している部分（矢印で示す部分）が存在した。また、本願発明者は、図７中の矢印Ａ及びＢで示す部分のＳＥＭ写真を撮影した。図８は、図７中の矢印Ａで示す部分のＳＥＭ写真であり、図９は、図７中の矢印Ｂで示す部分のＳＥＭ写真である。図８及び図９に示すように、シリコン窒化膜にクラック（円で囲んだ領域内）が発生していた。
（第２の試験）
第２の試験では、２種の試料を２０個ずつ作製し、ＰＴＨＳ耐性の評価を行った。この結果を表２に示す。実施例２は、第２の参考例に準じたものであり、比較例３は、第２の参考例からパッド下のアルミナ膜を除いたものに相当する。
第２の試験では、２種の試料を２０個ずつ作製し、ＰＴＨＳ耐性の評価を行った。この結果を表２に示す。実施例２は、第２の参考例に準じたものであり、比較例３は、第２の参考例からパッド下のアルミナ膜を除いたものに相当する。
以上詳述したように、本発明によれば、最も上方に位置する２個の配線層の間にアルミナ膜が形成されているため、上層及び外部からの強誘電体キャパシタへの悪影響を抑制することができる。例えば、外部からの水分の浸入を抑制することができる。また、最も上方に位置する配線層を覆うカバー膜を、水分が拡散しやすい材料を用いて形成したとしても、強誘電体キャパシタまでの拡散を抑制することができる。従って、カバー膜として、従来使用を避けていた、高い平坦度を得ることができるものの水分が拡散しやすい材料からなる膜も形成することができる。このため、カバー膜のクラックを抑制することも可能である。
Claims (7)
- 強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された２個以上の配線層と、
前記２個以上の配線層のうちで最も上方に位置する２個の配線層の間に形成された平坦な第１のアルミナ膜と、
前記最も上方に位置する１個の配線層を直接覆う第２のアルミナ膜と、
前記第２のアルミナ膜上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成されたシリコン窒化膜と、
を有し、
前記最も上方に位置する１個の配線層の上の、前記第２のアルミナ膜、前記シリコン酸化膜及び前記シリコン窒化膜にパッド開口部が形成されていることを特徴とする半導体装置。 - 前記シリコン酸化膜は、ＳＯＧ膜であることを特徴とする請求項１に記載の半導体装置。
- 前記シリコン酸化膜は、平坦化処理が施されたＴＥＯＳ膜であることを特徴とする請求項１に記載の半導体装置。
- 強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの上方に２個以上の配線層を形成する工程と、
を有し、
前記２個以上の配線層を形成する工程の間に、前記２個以上の配線層のうちで最も上方に位置する２個の配線層の間に平坦な第１のアルミナ膜を形成する工程を有し、
前記２個以上の配線層を形成する工程の後に、
前記２個以上の配線層のうちで最も上方に位置する１個の配線層を直接覆う第２のアルミナ膜を形成する工程と、
前記第２のアルミナ膜上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
前記最も上方に位置する１個の配線層の上の、前記第２のアルミナ膜、前記シリコン酸化膜及び前記シリコン窒化膜にパッド開口部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜として、ＳＯＧ膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記シリコン酸化膜を形成する工程は、
ＴＥＯＳ膜を形成する工程と、
前記ＴＥＯＳ膜に対して平坦化処理を施す工程と、
を有することを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記２個以上の配線層を形成する工程と前記第２のアルミナ膜を形成する工程との間に、
前記２個以上の配線層のうちで最も上方に位置する１個の配線層に対して、窒素を含有する雰囲気中でアニール処理を施す工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2004/006289 WO2005106957A1 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005106957A1 JPWO2005106957A1 (ja) | 2008-03-21 |
| JP5045101B2 true JP5045101B2 (ja) | 2012-10-10 |
Family
ID=35241935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006512706A Expired - Fee Related JP5045101B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7999301B2 (ja) |
| JP (1) | JP5045101B2 (ja) |
| CN (1) | CN1922731B (ja) |
| WO (1) | WO2005106957A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165350A (ja) * | 2005-12-09 | 2007-06-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP5098647B2 (ja) * | 2005-12-27 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP5309988B2 (ja) * | 2006-03-29 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP6080961B2 (ja) * | 2013-09-05 | 2017-02-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN104637864B (zh) * | 2013-11-14 | 2017-11-24 | 中芯国际集成电路制造(上海)有限公司 | 提高数据保持能力的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358309A (ja) * | 1999-05-14 | 2001-12-26 | Toshiba Corp | 半導体装置 |
| JP2002035442A (ja) * | 2000-07-27 | 2002-02-05 | Sony Corp | 模型及び遠隔操作系 |
| JP2002190577A (ja) * | 2000-12-20 | 2002-07-05 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2003068993A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
| JP2003209223A (ja) * | 2002-01-15 | 2003-07-25 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276007B2 (ja) * | 1999-07-02 | 2002-04-22 | 日本電気株式会社 | 混載ｌｓｉ半導体装置 |
| US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| KR20020004539A (ko) * | 2000-07-06 | 2002-01-16 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| JP2002217198A (ja) | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
| US7358578B2 (en) * | 2001-05-22 | 2008-04-15 | Renesas Technology Corporation | Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring |
| JP3756422B2 (ja) * | 2001-05-22 | 2006-03-15 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2004
- 2004-04-30 JP JP2006512706A patent/JP5045101B2/ja not_active Expired - Fee Related
- 2004-04-30 WO PCT/JP2004/006289 patent/WO2005106957A1/ja active Application Filing
- 2004-04-30 CN CN200480042133.XA patent/CN1922731B/zh not_active Expired - Fee Related
-
2006
- 2006-10-11 US US11/545,534 patent/US7999301B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358309A (ja) * | 1999-05-14 | 2001-12-26 | Toshiba Corp | 半導体装置 |
| JP2002035442A (ja) * | 2000-07-27 | 2002-02-05 | Sony Corp | 模型及び遠隔操作系 |
| JP2002190577A (ja) * | 2000-12-20 | 2002-07-05 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2003068993A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
| JP2003209223A (ja) * | 2002-01-15 | 2003-07-25 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005106957A1 (ja) | 2005-11-10 |
| US20080217668A1 (en) | 2008-09-11 |
| US7999301B2 (en) | 2011-08-16 |
| JPWO2005106957A1 (ja) | 2008-03-21 |
| CN1922731A (zh) | 2007-02-28 |
| CN1922731B (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7390678B2 (en) | Method for fabricating semiconductor device | |
| TW408433B (en) | Method for fabricating semiconductor integrated circuit | |
| JPWO2007102214A1 (ja) | 半導体装置及びその製造方法 | |
| JP5251129B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007150025A (ja) | 強誘電体メモリの製造方法 | |
| US7999301B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8367541B2 (en) | Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same | |
| KR19980081764A (ko) | 전자 재료, 그 제조 방법, 유전체 캐패시터, 불휘발성 메모리및 반도체 장치 | |
| US20050072998A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2009001466A1 (ja) | 熱処理装置、及び半導体装置の製造方法 | |
| JP2002305289A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2009200154A (ja) | 半導体装置とその製造方法 | |
| JPWO2004095578A1 (ja) | 半導体装置及びその製造方法 | |
| JP2009212299A (ja) | 半導体装置及びその製造方法 | |
| JP5076429B2 (ja) | 半導体装置の製造方法 | |
| JP5190198B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006202988A (ja) | 半導体装置及びその製造方法 | |
| KR100878865B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPWO2006098005A1 (ja) | 半導体装置及びその製造方法 | |
| JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011119417A (ja) | 半導体装置の製造方法 | |
| JP5202846B2 (ja) | 半導体装置及びその製造方法 | |
| KR100985793B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100867363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5309988B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5045101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |