JP2007165350A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007165350A
JP2007165350A JP2005355683A JP2005355683A JP2007165350A JP 2007165350 A JP2007165350 A JP 2007165350A JP 2005355683 A JP2005355683 A JP 2005355683A JP 2005355683 A JP2005355683 A JP 2005355683A JP 2007165350 A JP2007165350 A JP 2007165350A
Authority
JP
Japan
Prior art keywords
film
heat treatment
silicon oxide
gas
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005355683A
Other languages
English (en)
Inventor
Tetsuo Yaegashi
鉄男 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005355683A priority Critical patent/JP2007165350A/ja
Priority to US11/366,510 priority patent/US7232764B1/en
Publication of JP2007165350A publication Critical patent/JP2007165350A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

【課題】層間絶縁膜上に平坦なバリア膜を形成する場合であっても、導体プラグを良好に形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上及び強誘電体キャパシタ４２上に第１の絶縁膜４８を形成する工程と、第１の配線５６ａ〜５６ｃを形成する工程と、第２の絶縁膜６０を形成する工程と、第２の絶縁膜の表面を平坦化する工程と、熱処理炉を用いて熱処理を行うことにより第２の絶縁膜中から水分を除去する工程と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うことにより、第２の絶縁膜中から水分を除去するとともに第２の絶縁膜の表面を窒化する工程と、第２の絶縁膜上にバリア膜６２を形成する工程と、バリア膜及び第２の絶縁膜にコンタクトホール６８を形成する工程と、コンタクトホール内に導体プラグ７０を埋め込む工程とを有している。
【選択図】 図１２

Description

本発明は、半導体装置の製造方法に係り、特に強誘電体キャパシタを有する半導体装置の製造方法に関する。
近時、キャパシタの誘電体膜として強誘電体膜を用いることが注目されている。このような強誘電体キャパシタを用いた強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）は、高速動作が可能である、低消費電力である、書き込み／読み出し耐久性に優れている等の特徴を有する不揮発性メモリであり、今後の更なる発展が見込まれている。
しかしながら、強誘電体キャパシタは、外部からの水素ガスや水分により容易にその特性が劣化するという性質を有している。具体的には、Ｐｔ膜よりなる下部電極と、ＰＺＴ膜よりなる強誘電体膜と、Ｐｔ膜よりなる上部電極とが順次積層されてなる標準的なＦｅＲＡＭの強誘電体キャパシタの場合、水素分圧４０Ｐａ（０．３Ｔｏｒｒ）程度の雰囲気にて２００℃程度の温度に基板を加熱すると、ＰｂＺｒ１−ＸＴｉＸＯ３膜（ＰＺＴ膜）の強誘電性はほぼ失われてしまうことが知られている。また、強誘電体キャパシタが水分を吸着した状態、或いは水分が強誘電体キャパシタの近傍に存在する状態にて熱処理を行うと、強誘電体キャパシタの強誘電体膜の強誘電性は、著しく劣化してしまうことが知られている。
このような強誘電体キャパシタの性質のため、ＦｅＲＡＭの製造工程においては、強誘電体膜を形成した後のプロセスとして、可能な限り、水分の発生が少なく、且つ低温のプロセスが選択されている。また、層間絶縁膜を成膜するプロセスには、例えば、水素の発生量の比較的少ない原料ガスを用いたＣＶＤ（Chemical Vapor Deposition）法等による成膜プロセスが選択されている。
さらには、水素や水分による強誘電体膜の劣化を防止する技術として、強誘電体キャパシタを覆うように酸化アルミニウム膜より成るバリア膜を形成する技術や、強誘電体キャパシタ上に形成された層間絶縁膜上に酸化アルミニウム膜より成るバリア膜を形成する技術が提案されている。酸化アルミニウム膜より成るバリア膜は、水素や水分の拡散を防止する機能を有している。このため、提案されている技術によれば、水素や水分が強誘電体膜に達するのを防止することができ、水素や水分による強誘電体膜の劣化を防止することが可能となる。
しかし、表面に段差が生じている層間絶縁膜上に単にバリア膜を形成した場合には、バリア膜の被覆性があまり良好でないため、バリア膜において水素や水分の拡散を十分に防止し得ない。水素や水分が強誘電体キャパシタの強誘電体膜に達すると、強誘電体膜を構成する金属酸化物が水素により還元されてしまい、強誘電体キャパシタの電気的特性の劣化を招いてしまう。
そこで、層間絶縁膜の表面を平坦化し、平坦化された層間絶縁膜上にバリア膜を形成する技術が提案されている。平坦なバリア膜は被覆性が極めて良好であるため、バリア膜により水素や水分の拡散をより確実に防止することが可能となる。
特開２００５−２１７０４４号公報 特開２００３−１５２１６５号公報 特開２００４−２３０８６号公報 特開２００４−１５３０３１号公報 特開２００２−７６２９６号公報 特開平１０−１４４６８１号公報 特開２００３−１５８２４７号公報 特開２００４−３０３９９５号公報 特開２００４−３２００６３号公報 特開２００３−２７３３２５号公報
しかしながら、層間絶縁膜上に平坦なバリア膜を形成した場合には、層間絶縁膜に埋め込む導体プラグが良好に形成されず、製造歩留りが低下してしまう場合があった。
本発明の目的は、層間絶縁膜上に平坦なバリア膜を形成する場合であっても、導体プラグを良好に形成し得る半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを有する強誘電体キャパシタを形成する工程と、前記半導体基板上及び前記強誘電体キャパシタ上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の配線を形成する工程と、前記第１の絶縁膜上及び前記第１の配線上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜の表面を平坦化する工程と、熱処理炉を用いて熱処理を行うことにより、前記第２の絶縁膜中から水分を除去する工程と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うことにより、前記第２の絶縁膜中から水分を除去するとともに、前記第２の絶縁膜の表面を窒化する工程と、前記第２の絶縁膜上に、水素又は水分の拡散を防止する平坦な第１のバリア膜を形成する工程と、前記第１のバリア膜及び前記第２の絶縁膜に、前記第１の配線に達する第１のコンタクトホールを形成する工程と、前記第１のコンタクトホール内に第１の導体プラグを埋め込む工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、層間絶縁膜を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、強誘電体キャパシタに過度のダメージを加えることなく、層間絶縁膜中から水分を十分に除去することができる。本発明によれば、平坦なバリア膜を形成する前に層間絶縁膜中の水分を十分に除去することができるため、後工程において、コンタクトホール内に導体プラグを埋め込む際に、層間絶縁膜中の水分がコンタクトホールを介して大量に放出されるのを防止することができる。コンタクトホール内に導体プラグを埋め込む際に、層間絶縁膜中の水分がコンタクトホールを介して大量に放出されないため、導体プラグを形成するための原料ガスがコンタクトホール内に十分に到達する。このため、本発明によれば、コンタクトホール内に導体プラグを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
［本発明の原理］
平坦なバリア膜は、被覆性が極めて良好であるため、水分等をバリアする機能が極めて高い。このため、層間絶縁膜中に水分がある程度残存している状態で、層間絶縁膜上に平坦なバリア膜が形成され、この後、層間絶縁膜に熱が加わった場合には、層間絶縁膜中からの水分の放出がバリア膜により閉じ込められた状態となる。このため、層間絶縁膜及びバリア膜にコンタクトホールが形成されている状態で層間絶縁膜に熱が加わった場合には、層間絶縁膜中の水分がコンタクトホールを介して大量に放出される。コンタクトホール内にＣＶＤ法により導体プラグを埋め込む際には層間絶縁膜に熱が加わるため、層間絶縁膜中の水分がコンタクトホールを介して大量に放出される。導体プラグを埋め込む際に層間絶縁膜中の水分がコンタクトホールを介して大量に放出されると、導体プラグを形成するための原料ガスがコンタクトホール内に到達することが阻害される。そうすると、コンタクトホール内に導体プラグが良好に形成されず、信頼性の低下を招いてしまうこととなる。
ところで、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中にて熱処理を長時間行うようにすれば、層間絶縁膜中の水分を十分に除去することは可能である。しかし、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中にて熱処理を長時間行った場合には、強誘電体キャパシタに大きなダメージが加わってしまい、電気的特性の良好な強誘電体キャパシタを得ることはできない。
本願発明者は鋭意検討した結果、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを組み合わせて行うことにより、強誘電体キャパシタに過度のダメージを加えることなく、絶縁膜中から水分を十分に除去することに想到した。
図１は、シリコン酸化膜中に残存する水分量を昇温離脱ガス分析法（ＴＤＳ、Thermal Desorption Spectroscopy）により測定した結果を示すグラフである。
ＴＤＳ法とは、試料を真空中で加熱・昇温し、昇温中に試料から離脱するガス成分を質量分析器で検出する方法のことである。
図１において、横軸はＴＤＳ法による分析を行う際の基板温度を示しており、縦軸はＴＤＳ法による測定を行う際に試料中から離脱した水分の量（脱水量）を示している。
比較例１は、シリコン基板上にシリコン酸化膜を形成し、この後、熱処理を行っていないものを試料として、測定を行ったものである。
比較例２は、シリコン基板上にシリコン酸化膜を形成し、この後、熱処理炉を用いて６５０℃、６０分の熱処理を行ったものを試料として、測定を行ったものである。
比較例３は、シリコン基板上にシリコン酸化膜を形成し、この後、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて２分間の熱処理を行ったものを試料として、測定を行ったものである。
実施例１は、シリコン基板上にシリコン酸化膜を形成し、この後、熱処理炉を用いて６５０℃、６０分の熱処理を行い、更に、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて２分間の熱処理を行ったものを試料として、測定を行ったものである。
実施例２は、シリコン基板上にシリコン酸化膜を形成し、この後、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて２分間の熱処理を行い、この後、熱処理炉を用いて６５０℃、６０分の熱処理を行ったものを試料として、測定を行ったものである。
また、図２は、ＴＤＳ法による測定結果に基づいて得られた総脱水量を示すグラフである。
図１及び図２から分かるように、比較例１では、試料からの脱水量が多かった。このことは、特段の熱処理を行わない場合には、シリコン酸化膜中に多くの水分が残存することを示している。
比較例２では、比較例１の場合より脱水量が少なくなっている。このことは、熱処理炉を用いた熱処理を行った場合には、シリコン酸化膜中の水分がある程度除去し得ることを示している。但し、比較例２の場合にも、シリコン酸化膜中にはかなりの水分が残存しており、シリコン酸化膜中に残存している水分を十分に除去できているとはいえない。
比較例３では、比較例２の場合と比較して脱水量が更に少なくなっている。このことは、Ｎ２Ｏガスを用いて生成したプラズマ雰囲気中で熱処理を行った場合には、シリコン酸化膜中の水分をより多く除去し得ることを示している。
実施例１では、比較例３の場合と比較して脱水量が更に少なくなっている。このことは、Ｎ２Ｏガスを用いて生成したプラズマ雰囲気中での熱処理と熱処理炉を用いた熱処理との両方を組み合わせて行うことにより、シリコン酸化膜中の水分をより多く除去し得ることを示している。
実施例２では、実施例１と比較して更に脱水量が少なくなっている。このことは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガスを用いて生成したプラズマ雰囲気中での熱処理を行うことにより、シリコン酸化膜中の水分をより多く除去し得ることを示している。
このような測定結果に基づいて鋭意検討した結果、本願発明者は、絶縁膜を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中での熱処理とを行えば、強誘電体キャパシタに過度のダメージを加えることなく、層間絶縁膜中から水分を十分に除去し得ることに想到した。
更に、本願発明者は、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行えば、層間絶縁膜中の水分を更に十分に除去し得ることに想到した。
熱処理炉を用いた熱処理の後にＮ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った場合の方が、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った後に熱処理炉を用いた熱処理を行った場合より層間絶縁膜中の水分を多く除去できるのは、以下のような理由によるものと考えられる。
即ち、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うと、シリコン酸化膜中の水分が除去されるとともに、シリコン酸化膜の表面が窒化されてシリコン酸化膜の表面にシリコン窒化酸化膜が形成される。かかるシリコン窒化酸化膜は、外部からシリコン酸化膜中に水分が入り込むのを防止する機能を有するが、一方で、シリコン酸化膜中の水分が外部に放出されることをも阻害する。即ち、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った後に熱処理炉を用いた熱処理を行う場合には、シリコン酸化膜中の水分が必ずしも十分に除去されていない段階でシリコン酸化膜の表面にシリコン窒化酸化膜が形成されるため、熱処理炉を用いた熱処理を行った際におけるシリコン酸化膜中からの水分の放出がシリコン窒化膜により阻害されることとなる。このため、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った後に熱処理炉を用いた熱処理を行った場合には、熱処理炉を用いた熱処理の後にＮ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った場合より、シリコン酸化膜中に残存する水分が多くなる。
このような理由により、熱処理炉を用いた熱処理の後にＮ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った場合の方が、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気中にて熱処理を行った後に熱処理炉を用いた熱処理を行った場合より、層間絶縁膜中の水分を多く除去できると考えられる。
なお、プラズマ雰囲気としてＮ２Ｏガスを用いて生成されたプラズマ雰囲気を用いる代わりに、Ｎ２ガスを用いて生成されたプラズマ雰囲気を用いた場合にも、同様の結果が得られると考えられる。
このように、本発明によれば、層間絶縁膜を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、強誘電体キャパシタに過度のダメージを加えることなく、層間絶縁膜中から水分を十分に除去することができる。本発明によれば、平坦なバリア膜を形成する前に層間絶縁膜中の水分を十分に除去することができるため、後工程において、コンタクトホール内に導体プラグを埋め込む際に、層間絶縁膜中の水分がコンタクトホールを介して大量に放出されるのを防止することができる。コンタクトホール内に導体プラグを埋め込む際に、層間絶縁膜中の水分がコンタクトホールを介して大量に放出されないため、導体プラグを形成するための原料ガスがコンタクトホール内に十分に到達する。このため、本発明によれば、コンタクトホール内に導体プラグを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
［一実施形態］
本発明の一実施形態による半導体装置の製造方法を図３乃至図１７を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置の構造について図３を用いて説明する。図３は、本実施形態による半導体装置を示す断面図である。
図３に示すように、例えばシリコンよりなる半導体基板１０上には、素子領域を画定する素子分離領域１２が形成されている。素子分離領域１２が形成された半導体基板１０内には、ウェル１４ａ、１４ｂが形成されている。
ウェル１４ａ、１４ｂが形成された半導体基板１０上には、ゲート絶縁膜１６を介してゲート電極（ゲート配線）１８が形成されている。ゲート電極１８は、例えば、ポリシリコン膜上に、タングステンシリサイド膜等の金属シリサイド膜が積層されたポリサイド構造を有している。ゲート電極１８上には、シリコン酸化膜よりなる絶縁膜１９が形成されている。ゲート電極１８及び絶縁膜１９の側壁部分には、サイドウォール絶縁膜２０が形成されている。
サイドウォール絶縁膜２０が形成されたゲート電極１８の両側には、ソース／ドレイン拡散層２２が形成されている。こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４が構成されている。トランジスタ２４のゲート長は、例えば０．３５μｍ、或いは例えば０．１１〜０．１８μｍに設定されている。
トランジスタ２４が形成された半導体基板１０上には、例えば膜厚２００ｎｍのＳｉＯＮ膜２５と、例えば膜厚６００ｎｍのシリコン酸化膜２６とが順次積層されている。こうして、ＳｉＯＮ膜２５とシリコン酸化膜２６とを順次積層してなる層間絶縁膜２７が形成されている。層間絶縁膜２７の表面は平坦化されている。
層間絶縁膜２７上には、例えば膜厚１００ｎｍのシリコン酸化膜３４が形成されている。平坦化された層間絶縁膜２７上にシリコン酸化膜３４が形成されているため、シリコン酸化膜３４は平坦となっている。
シリコン酸化膜３４上には、強誘電体キャパシタ４２の下部電極３６が形成されている。下部電極３６は、例えば、膜厚２０〜５０ｎｍの酸化アルミニウム膜３６ａと膜厚１００〜２００ｎｍのＰｔ膜３６ｂとを順次積層してなる積層膜により構成されている。ここでは、Ｐｔ膜３６ｂの膜厚は、１６５ｎｍに設定されている。
下部電極３６上には、強誘電体キャパシタ４２の強誘電体膜３８が形成されている。強誘電体膜３８としては、例えば膜厚１００〜２５０ｎｍのＰｂＺｒ１−ＸＴｉＸＯ３膜（ＰＺＴ膜）が用いられている。ここでは、強誘電体膜３８には、膜厚１５０ｎｍのＰＺＴ膜が用いられている。
強誘電体膜３８上には、強誘電体キャパシタ４２の上部電極４０が形成されている。上部電極４０は、例えば膜厚２５〜７５ｎｍのＩｒＯＸ膜４０ａと、膜厚１５０〜２５０ｎｍのＩｒＯＹ膜４０ｂとを順次積層してなる積層膜により構成されている。ここでは、ＩｒＯＸ膜４０ａの膜厚は５０ｎｍに設定され、ＩｒＯＹ膜４０ｂの膜厚は２００ｎｍに設定されている。なお、ＩｒＯＹ膜４０ｂの酸素の組成比Ｙは、ＩｒＯＸ膜４０ａの酸素の組成比Ｘより高く設定されている。
こうして、下部電極３６と強誘電体膜３８と上部電極４０とからなる強誘電体キャパシタ４２が構成されている。
強誘電体膜３８上及び上部電極４０上には、強誘電体膜３８及び上部電極４０の上面及び側面を覆うようにバリア膜４４が形成されている。バリア膜４４としては、例えば２０〜１００ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）膜が用いられている。
バリア膜４４は、水素及び水分の拡散を防止する機能を有する膜である。強誘電体キャパシタ４２の強誘電体膜３８に水素や水分が達すると、強誘電体膜３８を構成する金属酸化物が水素や水分により還元されてしまい、強誘電体キャパシタ４２の電気特性が劣化してしまう。強誘電体膜３８及び上部電極４０の上面及び側面を覆うようにバリア膜４４を形成することにより、強誘電体膜３８に水素及び水分が達するのが抑制されるため、強誘電体キャパシタ４２の電気的特性の劣化を抑制することが可能となる。
バリア膜４４により覆われた強誘電体キャパシタ４２上及びシリコン酸化膜３４上には、バリア膜４６が形成されている。バリア膜４６としては、例えば膜厚２０〜１００ｎｍの酸化アルミニウム膜が用いられている。
バリア膜４６は、バリア膜４４と同様に、水素及び水分の拡散を防止する機能を有する膜である。
バリア膜４６上には、例えば膜厚１５００ｎｍのシリコン酸化膜よりなる層間絶縁膜４８が形成されている。層間絶縁膜４８の表面は、平坦化されている。
層間絶縁膜４８、バリア膜４６、シリコン酸化膜３４、及び層間絶縁膜２７には、ソース／ドレイン拡散層２２に達するコンタクトホール５０ａ、５０ｂがそれぞれ形成されている。また、層間絶縁膜４８、バリア膜４６、及びバリア膜４４には、上部電極４０に達するコンタクトホール５２ａが形成されている。また、層間絶縁膜４８、バリア膜４６、及びバリア膜４４には、下部電極３６に達するコンタクトホール５２ｂが形成されている。
コンタクトホール５０ａ、５０ｂ内には、例えば膜厚２０ｎｍのＴｉ膜と、例えば膜厚５０ｎｍのＴｉＮ膜とを順次積層してなるバリアメタル膜（図示せず）が形成されている。バリアメタル膜のうちＴｉ膜はコンタクト抵抗を低減するために形成され、ＴｉＮ膜は導体プラグ材料のタングステンの拡散を防止するために形成されている。後述するコンタクトホールのそれぞれに形成されるバリアメタル膜についても、同様の目的で形成されている。
バリアメタル膜が形成されたコンタクトホール５０ａ、５０ｂ内には、タングステンよりなる導体プラグ５４ａ、５４ｂがそれぞれ埋め込まれている。
層間絶縁膜４８上及びコンタクトホール５２ａ内には、導体プラグ５４ａと上部電極４０とに電気的に接続された配線５６ａが形成されている。また、層間絶縁膜４８上及びコンタクトホール５２ｂ内には、下部電極３６に電気的に接続された配線５６ｂが形成されている。また、層間絶縁膜４８上には、導体プラグ５４ｂに電気的に接続された配線５６ｃが形成されている。配線５６ａ、５６ｂ、５６ｃ（第１金属配線層５６）は、例えば、膜厚１５０ｎｍのＴｉＮ膜、膜厚５５０ｎｍのＡｌＣｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次積層してなる積層膜により構成されている。
こうして、トランジスタ２４のソース／ドレイン拡散層２２と強誘電体キャパシタ４２の上部電極４０とが、導体プラグ５４ａ及び配線５６ａを介して電気的に接続され、１つのトランジスタ２４及び１つの強誘電体キャパシタ４２とを有するＦｅＲＡＭの１Ｔ１Ｃ型メモリセルが構成されている。実際には、複数のメモリセルがＦｅＲＡＭチップのメモリセル領域に配列されている。
配線５６ａ、５６ｂ、５６ｃが形成された層間絶縁膜４８上には、配線５６ａ、５６ｂ、５６ｃの上面及び側面を覆うように、バリア膜５８が形成されている。バリア膜５８としては、例えば２０ｎｍの酸化アルミニウム膜が用いられている。
バリア膜５８は、バリア膜４４、４６と同様に、水素及び水分の拡散を防止する機能を有する膜である。また、バリア膜５８は、プラズマによるダメージを抑えるためにも用いられている。
バリア膜５８上には、例えば膜厚２６００ｎｍのシリコン酸化膜６０が形成されている。シリコン酸化膜６０の表面は、平坦化されている。平坦化されたシリコン酸化膜６０は、配線５６ａ、５６ｂ、５６ｃ上に、例えば１０００ｎｍの膜厚で残存している。
シリコン酸化膜６０は、後述するように、シリコン酸化膜６０を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜６０中の水分は十分に除去されている。シリコン酸化膜６０中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
シリコン酸化膜６０は、後述するように、シリコン酸化膜６０の表面を平坦化した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜６０中の水分は十分に除去されている。シリコン酸化膜６０中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。このため、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
シリコン酸化膜６０上には、例えば膜厚１００ｎｍのシリコン酸化膜６１が形成されている。平坦化されたシリコン酸化膜６０上にシリコン酸化膜６１が形成されているため、シリコン酸化膜６１は平坦となっている。
シリコン酸化膜６１は、後述するように、シリコン酸化膜６１を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜６１中の水分は十分に除去されている。シリコン酸化膜６１中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６１中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６１中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
シリコン酸化膜６１上には、バリア膜６２が形成されている。バリア膜６２としては、例えば膜厚２０〜７０ｎｍの酸化アルミニウム膜が用いられている。ここでは、バリア膜６２として、膜厚５０ｎｍの酸化アルミニウム膜が用いられている。平坦なシリコン酸化膜６１上にバリア膜６２が形成されているため、バリア膜６２は平坦となっている。
バリア膜６２は、バリア膜４４、４６、５８と同様に、水素及び水分の拡散を防止する機能を有する膜である。さらに、バリア膜６２は、平坦なシリコン酸化膜６１上に形成されているため平坦となっており、バリア膜４４、４６、５８と比較して、極めて良好な被覆性で形成されている。したがって、このような平坦なバリア膜６２により、更に確実に水素及び水分の拡散を防止することができる。なお、実際には、バリア膜６２は、強誘電体キャパシタ４２を有する複数のメモリセルが配列されたＦｅＲＡＭチップのメモリセル領域のみならず、周辺回路領域等を含むＦｅＲＡＭチップの全面にわたって形成されている。
バリア膜６２上には、例えば膜厚５０〜１００ｎｍのシリコン酸化膜６４が形成されている。ここでは、シリコン酸化膜６４の膜厚は、１００ｎｍに設定されている。シリコン酸化膜６４は、導電膜をパターニングして配線７２ａ、７２ｂを形成する際に、バリア膜６２までもがエッチングされてしまうのを防止するためのものである。
シリコン酸化膜６４は、後述するように、シリコン酸化膜６４を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜６４中の水分は十分に除去されている。シリコン酸化膜６４中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６４中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６４中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
こうして、バリア膜５８、シリコン酸化膜６０、シリコン酸化膜６１、バリア膜６２、及びシリコン酸化膜６４により層間絶縁膜６６が構成されている。
層間絶縁膜６６には、配線５６ｃに達するコンタクトホール６８が形成されている。
コンタクトホール６８内には、例えば膜厚２０ｎｍのＴｉ膜と、例えば膜厚５０ｎｍのＴｉＮ膜とを順次積層してなるバリアメタル膜（図示せず）が形成されている。なお、Ｔｉ膜を形成せずに、ＴｉＮ膜よりなるバリアメタル膜を形成してもよい。
バリアメタル膜が形成されたコンタクトホール６８内には、タングステンよりなる導体プラグ７０が埋め込まれている。
層間絶縁膜６６上には、配線７２ａが形成されている。また、層間絶縁膜６６上には、導体プラグ７０に電気的に接続された配線７２ｂが形成されている。配線７２ａ、７２ｂ（第２金属配線層７２）は、例えば、膜厚５０ｎｍのＴｉＮ膜、膜厚５００ｎｍのＡｌＣｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次積層してなる積層膜により構成されている。
層間絶縁膜６６上及び配線７２ａ、７２ｂ上には、例えば膜厚２２００ｎｍのシリコン酸化膜７４が形成されている。シリコン酸化膜７４の表面は、平坦化されている。
シリコン酸化膜７４は、後述するように、シリコン酸化膜７４の表面を平坦化した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜７４中の水分は十分に除去されている。シリコン酸化膜７４中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７４中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７６中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
シリコン酸化膜７４上には、例えば膜厚１００ｎｍのシリコン酸化膜７６が形成されている。平坦化されたシリコン酸化膜７４上にシリコン酸化膜７６が形成されているため、シリコン酸化膜７６は平坦となっている。
シリコン酸化膜７６は、後述するように、シリコン酸化膜７６を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜７６中の水分は十分に除去されている。シリコン酸化膜７６中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７６中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７６中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
シリコン酸化膜７６上には、バリア膜７８が形成されている。バリア膜７８としては、例えば膜厚２０〜１００ｎｍの酸化アルミニウム膜が用いられている。ここでは、バリア膜７８として、膜厚５０ｎｍの酸化アルミニウム膜が用いられている。平坦なシリコン酸化膜７６上にバリア膜７８が形成されているため、バリア膜７８は平坦となっている。
バリア膜７８は、バリア膜４４、４６、５８、６２と同様に、水素及び水分の拡散を防止する機能を有する膜である。さらに、バリア膜７８は、平坦なシリコン酸化膜７６上に形成されているため平坦となっており、バリア膜６２と同様に、バリア膜４４、４６、５８と比較して、極めて良好な被覆性で形成されている。したがって、このような平坦なバリア膜７８により、更に確実に水素及び水分の拡散を防止することができる。なお、実際には、バリア膜７８は、バリア膜６２と同様に、強誘電体キャパシタ４２を有する複数のメモリセルが配列されたＦｅＲＡＭチップのメモリセル領域のみならず、周辺回路領域等を含むＦｅＲＡＭチップの全面にわたって形成されている。
バリア膜７８上には、例えば膜厚１００ｎｍのシリコン酸化膜８０が形成されている。シリコン酸化膜８０は、導電膜をパターニングして配線８８ａ、８８ｂを形成する際に、バリア膜７８までもがエッチングされてしまうのを防止するためのものである。
シリコン酸化膜８０は、後述するように、シリコン酸化膜８０を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス等を用いて生成されたプラズマ雰囲気中での熱処理とを行うことにより形成されている。このため、シリコン酸化膜８０中の水分は十分に除去されている。シリコン酸化膜８０中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜８０中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜８０中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
こうして、シリコン酸化膜７４、シリコン酸化膜７６、バリア膜７８、及びシリコン酸化膜８０により層間絶縁膜８２が構成されている。
層間絶縁膜８２には、配線７２ａ、７２ｂに達するコンタクトホール８４ａ、８４ｂがそれぞれ形成されている。
コンタクトホール８４ａ、８４ｂ内には、例えば膜厚２０ｎｍのＴｉ膜と、例えば膜厚５０ｎｍのＴｉＮ膜とを順次積層してなるバリアメタル膜（図示せず）が形成されている。なお、Ｔｉ膜を形成せずに、ＴｉＮ膜よりなるバリアメタル膜を形成してもよい。
バリアメタル膜が形成されたコンタクトホール８４ａ、８４ｂ内には、タングステンよりなる導体プラグ８６ａ、８６ｂがそれぞれ埋め込まれている。
導体プラグ８６ａ、８６ｂが埋め込まれた層間絶縁膜８２上には、導体プラグ８６ａに電気的に接続された配線８８ａ、及び導体プラグ８６ｂに電気的に接続された配線（ボンディングパッド）８８ｂが形成されている。配線８８ａ、８８ｂ（第３金属配線層８８）は、例えば、膜厚５０ｎｍのＴｉＮ膜、膜厚５００ｎｍのＡｌＣｕ合金膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次積層してなる積層膜により構成されている。
層間絶縁膜８２上及び配線８８ａ、８８ｂ上には、例えば膜厚１００〜３００ｎｍのシリコン酸化膜９０が形成されている。ここでは、シリコン酸化膜９０の膜厚は、１００ｎｍに設定されている。
シリコン酸化膜９０上には、例えば膜厚３５０ｎｍのシリコン窒化膜９２が形成されている。
シリコン窒化膜９２上には、例えば膜厚２〜６μｍのポリイミド樹脂膜９４が形成されている。
ポリイミド樹脂膜９４、シリコン窒化膜９２、及びシリコン酸化膜９０には、配線（ボンディングパッド）８８ｂに達する開口部９６が形成されている。すなわち、シリコン窒化膜９２及びシリコン酸化膜９０には、配線（ボンディングパッド）８８ｂに達する開口部９６ａが形成されている。ポリイミド樹脂膜９４には、シリコン窒化膜９２及びシリコン酸化膜９０に形成された開口部９６ａを含む領域に、開口部９６ｂが形成されている。
配線（ボンディングパッド）８８ｂには、開口部９６を介して、外部回路（図示せず）が電気的に接続される。
こうして本実施形態による半導体装置が構成されている。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図４乃至図１７を用いて説明する。図４乃至図１７は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、例えばシリコンよりなる半導体基板１０に、例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、素子領域を画定する素子分離領域１２を形成する。
次いで、イオン注入法により、ドーパント不純物を導入することにより、ウェル１４ａ、１４ｂを形成する。
次いで、通常のトランジスタの形成方法を用いて、素子領域に、ゲート電極（ゲート配線）１８とソース／ドレイン拡散層２２とを有するトランジスタ２４を形成する（図４（ａ）を参照）。
次いで、全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚２００ｎｍのＳｉＯＮ膜２５を形成する。
次いで、全面に、プラズマＴＥＯＳＣＶＤ法により、例えば例えば膜厚６００ｎｍのシリコン酸化膜２６を形成する（図４（ｂ）を参照）。
次いで、例えばＣＭＰ法により、シリコン酸化膜２６の表面を平坦化する（図４（ｃ）を参照）。
こうして、ＳｉＯＮ膜２５とシリコン酸化膜２６とにより層間絶縁膜２７が構成される。
次いで、一酸化二窒素（Ｎ２Ｏ）又は窒素（Ｎ２）雰囲気にて、例えば６５０℃、３０分間の熱処理を行う。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜３４を形成する（図５（ａ）を参照）。
次いで、Ｎ２Ｏガスを用いて生成されたプラズマ雰囲気にて、例えば３５０℃、２分間の熱処理を行う。
次いで、全面に、例えばスパッタ法又はＣＶＤ法により、例えば膜厚２０〜５０ｎｍの酸化アルミニウム膜３６ａを形成する。
次いで、例えばＲＴＡ（Rapid Thermal Annealing）法により、酸素雰囲気中にて熱処理を行う。熱処理温度は例えば６５０℃とし、熱処理時間は例えば１〜２分とする。
次いで、全面に、例えばスパッタ法により、例えば膜厚１００〜２００ｎｍのＰｔ膜３６ｂを形成する。
こうして、酸化アルミニウム膜３６ａとＰｔ膜３６ｂとからなる積層膜３６が形成される。積層膜３６は、強誘電体キャパシタ４２の下部電極となるものである。
次いで、全面に、例えばスパッタ法により、強誘電体膜３８を形成する。強誘電体膜３８としては、例えば膜厚１００〜２５０ｎｍのＰＺＴ膜を形成する。
なお、ここでは、強誘電体膜３８をスパッタ法により形成する場合を例に説明したが、強誘電体膜の形成方法はスパッタ法に限定されるものではない。例えば、ゾル・ゲル法、ＭＯＤ（Metal Organic Deposition）法、ＭＯＣＶＤ法等により強誘電体膜を形成してもよい。
次いで、例えばＲＴＡ法により、酸素雰囲気中にて熱処理を行う。熱処理温度は例えば５５０〜６００℃とし、熱処理時間は例えば６０〜１２０秒とする。
次いで、例えばスパッタ法又はＭＯＣＶＤ法により、例えば膜厚２５〜７５ｎｍのＩｒＯＸ膜４０ａを形成する。
次いで、アルゴン及び酸素雰囲気にて、例えば６００〜８００℃、１０〜１００秒間の熱処理を行う。
次いで、例えばスパッタ法又はＭＯＣＶＤ法により、例えば膜厚１５０〜２５０ｎｍのＩｒＯＹ膜４０ｂを形成する。この際、ＩｒＯＹ膜４０ｂの酸素の組成比Ｙが、ＩｒＯＸ膜４０ａの酸素の組成比Ｘより高くなるように、ＩｒＯＹ膜４０ｂを形成する。
こうして、ＩｒＯＸ膜４０ａとＩｒＯＹ膜４０ｂとからなる積層膜４０が形成される（図５（ｂ）を参照）。積層膜４０は、強誘電体キャパシタ４２の上部電極となるものである。
次いで、全面に、例えばスピンコート法により、フォトレジスト膜９８を形成する。
次いで、フォトリソグラフィーにより、フォトレジスト膜９８を強誘電体キャパシタ４２の上部電極４０の平面形状にパターニングする。
次いで、フォトレジスト膜９８をマスクとして、積層膜４０をエッチングする。エッチングガスとしては、例えばＡｒガスとＣｌ２ガスとを用いる。こうして、積層膜よりなる上部電極４０が形成される（図５（ｃ）を参照）。この後、フォトレジスト膜９８を剥離する。
次いで、例えば酸素雰囲気にて、例えば４００〜７００℃、３０〜１２０分間の熱処理を行う。この熱処理は、上部電極４０の表面に異常が生ずるのを防止するためのものである。
次いで、全面に、例えばスピンコート法により、フォトレジスト膜１００を形成する。
次いで、フォトリソグラフィーにより、フォトレジスト膜１００を強誘電体キャパシタ４２の強誘電体膜３８の平面形状にパターニングする。
次いで、フォトレジスト膜１００をマスクとして、強誘電体膜３８をエッチングする（図６（ａ）を参照）。この後、フォトレジスト膜１００を剥離する。
次いで、酸素雰囲気にて、例えば３００〜４００℃、３０〜１２０分間の熱処理を行う。
次いで、例えばスパッタ法又はＣＶＤ法により、バリア膜４４を形成する（図６（ｂ）を参照）。バリア膜４４としては、例えば膜厚２０〜５０ｎｍの酸化アルミニウム膜を形成する。
次いで、酸素雰囲気にて、例えば４００〜６００℃、３０〜１２０分間の熱処理を行う。
次いで、全面に、例えばスピンコート法により、フォトレジスト膜１０２を形成する。
次いで、フォトリソグラフィーにより、フォトレジスト膜１０２を強誘電体キャパシタ４２の下部電極３６の平面形状にパターニングする。
次いで、フォトレジスト膜１０２をマスクとして、バリア膜４４及び積層膜３６をエッチングする（図６（ｃ）を参照）。こうして、積層膜よりなる下部電極３６が形成される。また、バリア膜４４が、上部電極４０及び強誘電体膜３８を覆うように残存する。この後、フォトレジスト膜１０２を剥離する。
次いで、酸素雰囲気にて、例えば４００〜６００℃、３０〜１２０分間の熱処理を行う。
次いで、全面に、例えばスパッタ法又はＣＶＤ法により、バリア膜４６を形成する。バリア膜４６としては、例えば膜厚２０〜１００ｎｍの酸化アルミニウム膜を形成する（図７（ａ）を参照）。こうして、バリア膜４４により覆われた強誘電体キャパシタ４２を更に覆うようにバリア膜４６が形成される。
次いで、酸素雰囲気にて、例えば５００〜７００℃、３０〜１２０分間の熱処理を行う。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１５００ｎｍのシリコン酸化膜よりなる層間絶縁膜４８を形成する（図７（ｂ）を参照）。
次いで、例えばＣＭＰ法により、層間絶縁膜４８の表面を平坦化する（図７（ｃ）を参照）。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて、例えば３５０℃、２分間の熱処理を行う。この熱処理は、層間絶縁膜４８中の水分を除去するとともに、層間絶縁膜４８の膜質を変化させ、層間絶縁膜４８中に水分が入りにくくするためのものである。この熱処理により、層間絶縁膜４８の表面は窒化され、層間絶縁膜４８の表面にはＳｉＯＮ膜（図示せず）が形成される。
次いで、フォトリソグラフィー及びエッチングにより、層間絶縁膜４８、バリア膜４６、シリコン酸化膜３４、及び層間絶縁膜２７に、ソース／ドレイン拡散層２２に達するコンタクトホール５０ａ、５０ｂを形成する（図８（ａ）を参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚２０ｎｍのＴｉ膜を形成する。続いて、全面に、例えばスパッタ法により、例えば膜厚５０ｎｍのＴｉＮ膜を形成する。こうして、Ｔｉ膜とＴｉＮ膜とによりバリアメタル膜（図示せず）が構成される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５００ｎｍのタングステン膜を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜４８の表面が露出するまで、タングステン膜及びバリアメタル膜を研磨する。こうして、コンタクトホール５０ａ、５０ｂ内に、タングステンよりなる導体プラグ５４ａ、５４ｂがそれぞれ埋め込まれる（図８（ｂ）を参照）。
次いで、例えばアルゴンガスを用いたプラズマ洗浄を行う。これにより、導体プラグ５４ａ、５４ｂ表面に存在する自然酸化膜等が除去される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのＳｉＯＮ膜１０４を形成する。
次いで、フォトリソグラフィー及びドライエッチングにより、ＳｉＯＮ膜１０４、層間絶縁膜４８、バリア膜４６、及びバリア膜４４に、強誘電体キャパシタ４２の上部電極４０に達するコンタクトホール５２ａと、強誘電体キャパシタ４２の下部電極３６に達するコンタクトホール５２ａとを形成する（図８（ｃ）を参照）。
次いで、酸素雰囲気にて、例えば４００〜６００℃、３０〜１２０分間の熱処理を行う。この熱処理は、強誘電体キャパシタ４２の強誘電体膜３８に酸素を供給し、強誘電体キャパシタ４２の電気的特性を回復するためのものである。なお、ここでは酸素雰囲気中にて熱処理を行う場合を例に説明したが、オゾン雰囲気中にて熱処理を行ってもよい。オゾン雰囲気中にて熱処理を行った場合にも、キャパシタの強誘電体膜３８に酸素を供給することができ、強誘電体キャパシタ４２の電気的特性を回復することが可能である。
次いで、エッチングによりＳｉＯＮ膜１０４を除去する。
次いで、全面に、例えば膜厚１５０ｎｍのＴｉＮ膜と、例えば膜厚５５０ｎｍのＡｌＣｕ合金膜と、例えば膜厚５ｎｍのＴｉ膜と、膜厚１５０ｎｍのＴｉＮ膜とを順次積層する。こうして、ＴｉＮ膜とＡｌＣｕ合金膜とＴｉ膜とＴｉＮ膜とを順次積層してなる導体膜が形成される。
次いで、フォトリソグラフィー及びドライエッチングにより、導体膜をパターニングする。これにより、第１金属配線層５６、すなわち強誘電体キャパシタ４２の上部電極４０と導体プラグ５４ａとに電気的に接続された配線５６ａが形成される。また、強誘電体キャパシタ４２の下部電極３６に電気的に接続された配線５６ｂが形成される。また、導体プラグ５４ｂに電気的に接続された配線５６ｃが形成される（図９（ａ）を参照）。
次いで、酸素雰囲気にて、例えば３５０℃、３０分間の熱処理を行う。
次いで、全面に、例えばスパッタ法又はＣＶＤ法により、バリア膜５８を形成する。バリア膜５８としては、例えば膜厚２０〜７０ｎｍの酸化アルミニウム膜を形成する（図９（ｂ）を参照）。ここでは、バリア膜５８として、膜厚２０ｎｍの酸化アルミニウム膜を形成する。こうして、配線５６ａ、５６ｂ、５６ｃの上面及び側面を覆うようにバリア膜５８が形成される。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚２６００ｎｍのシリコン酸化膜６０を形成する（図１０（ａ）を参照）。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。
次いで、例えばＣＭＰ法により、シリコン酸化膜６０の表面を平坦化する（図１０（ｂ）を参照）。
次いで、熱処理炉（ファーネス）内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜６０中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜６０中の水分を更に除去するとともに、シリコン酸化膜６０の膜質を変化させ、シリコン酸化膜６０中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜６０の表面が窒化され、シリコン酸化膜６０の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
本実施形態によれば、シリコン酸化膜６０を平坦化した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜６０中の水分を十分に除去することができる。シリコン酸化膜６０中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜６０中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
次いで、平坦化されたシリコン酸化膜６０上に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜６１を形成する。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。平坦化されたシリコン酸化膜６０上にシリコン酸化膜６１を形成するため、シリコン酸化膜６１は平坦となる。
次いで、熱処理炉（ファーネス）内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜６１中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜６１中の水分を更に除去するとともに、シリコン酸化膜６１の膜質を変化させ、シリコン酸化膜６１中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜６１の表面が窒化され、シリコン酸化膜６１の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
本実施形態によれば、シリコン酸化膜６１を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜６１中の水分を十分に除去することができる。シリコン酸化膜６１中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６１中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６１中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜６１中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
次いで、シリコン酸化膜６１上に、例えばスパッタ法又はＣＶＤ法により、バリア膜６２を形成する。バリア膜６２としては、例えば膜厚２０〜７０ｎｍの酸化アルミニウム膜を形成する。ここでは、バリア膜６２として、膜厚５０ｎｍの酸化アルミニウム膜を形成する。平坦化されたシリコン酸化膜６１上にバリア膜６２を形成するため、バリア膜６２は平坦となる。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜６４を形成する（図１１（ａ）を参照）。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。シリコン酸化膜６４は、導電膜をパターニングして配線７２ａ、７２ｂを形成する際に、バリア膜６２がエッチングされてしまうのを防止するためのものである。
次いで、熱処理炉内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜６４中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜６４中の水分を更に除去するとともに、シリコン酸化膜６４の膜質を変化させ、シリコン酸化膜６４中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜６４の表面が窒化され、シリコン酸化膜６４の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
本実施形態によれば、シリコン酸化膜６４を平坦化した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜６４中の水分を十分に除去することができる。シリコン酸化膜６４中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６４中の水分がコンタクトホール６８を介して大量に放出されるのを防止することができる。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６４中の水分がコンタクトホール６８を介して大量に放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜６４中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
こうして、バリア膜５８、シリコン酸化膜６０、シリコン酸化膜６１、バリア膜６２、及びシリコン酸化膜６４により層間絶縁膜６６が構成される。
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜６６に、配線５６ｃに達するコンタクトホール６８を形成する（図１１（ｂ）を参照）。
次いで、Ｎ２雰囲気にて、例えば３５０℃、１２０分間の熱処理を行う。
次いで、全面に、例えばスパッタ法により、例えば膜厚５０ｎｍのＴｉＮ膜を形成する。こうして、ＴｉＮ膜によりバリアメタル膜（図示せず）が構成される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５００ｎｍのタングステン膜を形成する。原料ガスとしては、例えばＷＦ６ガスを用いる。原料ガスの流量は、例えば１０ｓｃｃｍとする。成膜温度は、例えば３００〜５００℃とする。シリコン酸化膜６０、６１、６４中から水分が十分に除去されているため、コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０、６１、６４中の水分がコンタクトホール６８を介して大量に放出されることはない。コンタクトホール６８内に導体プラグ７０を埋め込む際に、シリコン酸化膜６０、６１、６４中からコンタクトホール６８を介して大量の水分が放出されないため、導体プラグ７０を形成するための原料ガスがコンタクトホール６８内に十分に到達する。このため、本実施形態によれば、コンタクトホール６８内に導体プラグ７０を確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
次いで、例えばＥＢ（エッチバック）法により、ＴｉＮ膜の表面が露出するまで、タングステン膜をエッチバックする。こうして、コンタクトホール６８内に、タングステンよりなる導体プラグ７０が埋め込まれる（図１２（ａ）を参照）。
次いで、全面に、例えば膜厚５００ｎｍのＡｌＣｕ合金膜と、例えば膜厚５ｎｍのＴｉ膜と、例えば膜厚１５０ｎｍのＴｉＮ膜とを順次積層する。こうして、ＴｉＮ膜とＡｌＣｕ合金膜とＴｉ膜とＴｉＮ膜とを順次積層してなる導体膜が形成される。
次いで、フォトリソグラフィー及びドライエッチングにより、導体膜をパターニングする。これにより、第２金属配線層７２、すなわち配線７２ａ、及び導体プラグ７０に電気的に接続された配線７２ｂが形成される（図１２（ｂ）を参照）。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚２２００ｎｍのシリコン酸化膜７４を形成する（図１３（ａ）を参照）。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。
次いで、例えばＣＭＰ法により、シリコン酸化膜７４の表面を平坦化する（図１３（ｂ）を参照）。
次いで、熱処理炉内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜７４中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜７４中の水分を更に除去するとともに、シリコン酸化膜７４の膜質を変化させ、シリコン酸化膜７４中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜７４の表面が窒化され、シリコン酸化膜７４の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
シリコン酸化膜７４を平坦化した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜７４中の水分を十分に除去することができる。シリコン酸化膜７４中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７４中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７４中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜７４中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜７６を形成する。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。平坦化されたシリコン酸化膜７４上にシリコン酸化膜７６を形成するため、シリコン酸化膜７６は平坦となる。
次いで、熱処理炉内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜７６中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜７６中の水分を更に除去するとともに、シリコン酸化膜７６の膜質を変化させ、シリコン酸化膜７６中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜７６の表面が窒化され、シリコン酸化膜７６の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
シリコン酸化膜７６を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜７６中の水分を十分に除去することができる。シリコン酸化膜７６中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７６中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７６中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜７６中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
次いで、シリコン酸化膜７６上に、例えばスパッタ法又はＣＶＤ法により、バリア膜７８を形成する。バリア膜７８としては、例えば膜厚２０〜７０ｎｍの酸化アルミニウム膜を形成する。ここでは、バリア膜７８として、膜厚５０ｎｍの酸化アルミニウム膜を形成する。平坦なシリコン酸化膜７６上にバリア膜７８を形成するため、バリア膜７８は平坦となる。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜８０を形成する（図１４（ａ）を参照）。プラズマを発生させる際に電極間に印加する高周波電力は、例えば２００Ｗとする。
次いで、熱処理炉内に半導体基板１０を導入し、熱処理を行う。この熱処理は、シリコン酸化膜８０中の水分を除去するためのものである。この熱処理を行う際に熱処理炉内に導入するガスとしては、例えばＮ２Ｏガス又はＮ２ガスを用いる。熱処理炉内に導入するＮ２Ｏガス又はＮ２ガスの流量は、例えば１００００〜２００００ｓｃｃｍとする。熱処理炉内の圧力は、例えば大気圧とする。熱処理を行う際の基板温度は、例えば３５０〜６５０℃とする。熱処理時間は、例えば３０〜１２０分とする。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて熱処理を行う。この熱処理は、シリコン酸化膜８０中の水分を更に除去するとともに、シリコン酸化膜８０の膜質を変化させ、シリコン酸化膜８０中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜８０の表面が窒化され、シリコン酸化膜８０の表面にはＳｉＯＮ膜（図示せず）が形成される。熱処理を行う際の基板温度は、例えば３５０〜４００℃とする。熱処理時間は、例えば２〜４分とする。Ｎ２Ｏガス又はＮ２ガスの流量は、例えば３５０ｓｃｃｍ程度とする。
シリコン酸化膜８０を形成した後に、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理とを行うため、シリコン酸化膜８０中の水分を十分に除去することができる。シリコン酸化膜８０中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜８０中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されるのを防止することができる。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜８０中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
なお、ここでは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合を例に説明したが、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行ってもよい。
但し、シリコン酸化膜８０中の水分をより多く除去する観点からは、熱処理炉を用いた熱処理を行った後に、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行う場合の方が、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中での熱処理を行った後に、熱処理炉を用いた熱処理を行う場合より好ましい。
こうして、シリコン酸化膜７４、シリコン酸化膜７６、バリア膜７８、及びシリコン酸化膜８０により層間絶縁膜８２が構成される。
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜８２に、配線７２ａ、７２ｂに達するコンタクトホール８４ａ、８４ｂを形成する（図１４（ｂ）を参照）。
次いで、Ｎ２雰囲気にて、例えば３５０℃、１２０分間の熱処理を行う。
次いで、全面に、例えばスパッタ法により、例えば膜厚５０ｎｍのＴｉＮ膜を形成する。こうして、ＴｉＮ膜によりバリアメタル膜（図示せず）が構成される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５００ｎｍのタングステン膜を形成する。原料ガスとしては、例えばＷＦ６ガスを用いる。原料ガスの流量は、例えば１０ｓｃｃｍ程度とする。成膜温度は、例えば３００〜５００℃とする。シリコン酸化膜７４、７６、８０中から水分が十分に除去されているため、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７４、７６、８０中の水分がコンタクトホール８４ａ、８４ｂを介して大量に放出されることはない。コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを埋め込む際に、シリコン酸化膜７４、７６、８０中からコンタクトホール８４ａ、８４ｂを介して大量の水分が放出されないため、導体プラグ８６ａ、８６ｂを形成するための原料ガスがコンタクトホール８４ａ、８４ｂ内に十分に到達する。このため、本実施形態によれば、コンタクトホール８４ａ、８４ｂ内に導体プラグ８６ａ、８６ｂを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
次いで、例えばＥＢ法により、ＴｉＮ膜の表面が露出するまで、タングステン膜をエッチバックする。こうして、コンタクトホール８４ａ、８４ｂ内に、タングステンよりなる導体プラグ８６ａ、８６ｂがそれぞれ埋め込まれる（図１５（ａ）を参照）。
次いで、全面に、例えば膜厚５００ｎｍのＡｌＣｕ合金膜と、例えば膜厚１５０ｎｍのＴｉＮ膜とを順次積層する。こうして、ＴｉＮ膜とＡｌＣｕ合金膜とＴｉＮ膜とを順次積層してなる導体膜が形成される。
次いで、フォトリソグラフィー及びドライエッチングにより、導体膜をパターニングする。これにより、第３金属配線層８８、すなわち導体プラグ８６ａに電気的に接続された配線８８ａが形成される。また、導体プラグ８８ｂに電気的に接続された配線８８ｂが形成される（図１５（ｂ）を参照）。
次いで、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜９０を形成する。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気にて、例えば３５０℃、２分間の熱処理を行う。この熱処理は、シリコン酸化膜９０中の水分を除去するとともに、シリコン酸化膜９０の膜質を変化させ、シリコン酸化膜９０中に水分が入りにくくするためのものである。この熱処理により、シリコン酸化膜９０の表面は窒化され、シリコン酸化膜９０の表面にはＳｉＯＮ膜（図示せず）が形成される。
次いで、例えばＣＶＤ法により、例えば膜厚３５０ｎｍのシリコン窒化膜９２を形成する（図１６（ａ）を参照）。シリコン窒化膜９２は、水分を遮断し、水分により金属配線層８８、７２、５６等が腐食するのを防止するためのものである。
次いで、全面に、例えばスピンコート法により、フォトレジスト膜１０６を形成する。
次いで、フォトリソグラフィーにより、フォトレジスト膜１０６に、配線（ボンディングパッド）８８ｂに達する開口部をシリコン窒化膜９２及びシリコン酸化膜９０に形成する領域を露出する開口部１０８を形成する。
次いで、フォトレジスト膜１０６をマスクとして、シリコン窒化膜９２及びシリコン酸化膜９０をエッチングする。こうして、シリコン窒化膜９２及びシリコン酸化膜９０に、配線（ボンディングパッド）８８ｂに達する開口部９６ａが形成される（図１６（ｂ）を参照）。この後、フォトレジスト膜１０６を剥離する。
次いで、例えばスピンコート法により、例えば膜厚２〜６μｍのポリイミド樹脂膜９４を形成する（図１７（ａ）を参照）。
次いで、フォトリソグラフィーにより、ポリイミド樹脂膜９４に、配線（ボンディングパッド）８８ｂに達する開口部９６ｂを形成する（図１７（ｂ）を参照）。
こうして、本実施形態による半導体装置が製造される。
本実施形態による半導体装置の製造方法は、絶縁膜を形成した後、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気での熱処理とを行うことに主な特徴の一つがある。本実施形態によれば、絶縁膜を形成した後、熱処理炉を用いた熱処理と、Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気での熱処理とを行うため、絶縁膜中から水分を十分に除去することができる。このため、絶縁膜上に平坦なバリア膜を形成した場合であっても、導体プラグを形成する際に大量の水分がコンタクトホールを介して放出されるのを防止することができる。コンタクトホール内に導体プラグを埋め込む際に、絶縁膜中の水分がコンタクトホールを介して大量に放出されないため、導体プラグを形成するための原料ガスがコンタクトホール内に十分に到達する。このため、本実施形態によれば、コンタクトホール内に導体プラグを確実に埋め込むことができ、信頼性の高い半導体装置を提供することが可能となる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、強誘電体膜３８としてＰＺＴ膜を用いる場合を例に説明したが、強誘電体膜３８はＰＺＴ膜に限定されるものではなく、他のあらゆる強誘電体膜を適宜用いることができる。例えば、強誘電体膜３８として、Ｐｂ１−ＸＬａＸＺｒ１−ＹＴｉＹＯ３膜（ＰＬＺＴ膜）、ＳｒＢｉ２（ＴａＸＮｂ１−Ｘ）２Ｏ９膜、Ｂｉ４Ｔｉ２Ｏ１２膜等を用いてもよい。
また、上記実施形態では、酸化アルミニウム膜３６ａとＰｔ膜３６ｂとの積層膜により下部電極３６を構成したが、下部電極３６を構成する導体膜等の材料はかかる材料に限定されるものではない。例えば、Ｉｒ膜、ＩｒＯ２膜、Ｒｕ膜、ＲｕＯ２膜、ＳｒＲｕＯ（ストロンチウムルテニウムオキサイド）膜（ＳＲＯ膜）、Ｐｄ膜により下部電極３８を構成してもよい。
また、上記実施形態では、ＩｒＯＸ膜４０ａとＩｒＯＹ膜４０ｂとの積層膜により上部電極４０を構成したが、上部電極４０を構成する導体膜の材料はかかる材料に限定されるものではない。例えば、Ｉｒ膜、Ｒｕ膜、ＲｕＯ２膜、ＳＲＯ膜、Ｐｄ膜により上部電極４０を構成してもよい。
また、上記実施形態では、第１金属配線層５６と第２金属配線層７２との間に平坦なバリア膜６２を形成し、第２金属配線層７２と第３金属配線層８８との間に平坦なバリア膜７８を形成する場合について説明したが、第１金属配線層５６と第２金属配線層７２との間のみに平坦なバリア膜６２を形成するようにしてもよいし、第２金属配線層７２と第３金属配線層８８との間のみに平坦なバリア膜７８を形成するようにしてもよい。
また、半導体基板１０上に形成する金属配線層の層数に応じて、更に多くの平坦なバリア膜を形成するようにしてもよい。
また、上記実施形態では、バリア膜として酸化アルミニウム膜を用いる場合を例に説明したが、バリア膜は酸化アルミニウム膜に限定されるものではない。水素又は水分の拡散を防止する機能を有する膜を、バリア膜として適宜用いることができる。バリア膜としては、例えば金属酸化物よりなる膜を適宜用いることができる。金属酸化物よりなるバリア膜としては、例えば、タンタル酸化物やチタン酸化物等を用いることができる。また、バリア膜は、金属酸化物よりなる膜に限定されるものではない。例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）やシリコン窒化酸化膜（ＳｉＯＮ膜）等をバリア膜として用いることもできる。また、塗布型酸化膜、或いはポリイミド、ポリアリーレン、ポリアリーレンエーテル、ベンゾシクロブテン等よりなる樹脂膜のような吸湿性を有する有機膜をバリア膜として用いることができる。
また、上記実施形態では、形成するバリア膜のすべてに同一材料よりなるバリア膜を用いる場合について説明したが、以下に述べるように、異なる材料よりなるバリア膜を適宜用いることもできる。例えば、バリア膜６２の材料として酸化アルミニウム膜を用い、バリア膜７８の材料としてシリコン窒化膜を用いてもよい。
また、上記実施形態では、絶縁膜６０、６１、６４、７４、７６、８０としてシリコン酸化膜を用いる場合を例に説明したが、絶縁膜６０、６１、６４、７４、７６、８０の材料はシリコン酸化膜に限定されるものではない。絶縁膜６０、６１、６４、７４、７６、８０の材料として、例えば、不純物を含有するシリコン酸化膜等を用いてもよい。
また、上記実施形態では、絶縁膜２６、４８、６０、７４をＣＭＰ法により平坦化する場合を例に説明したが、絶縁膜２６、４８、６０、７４の表面を平坦化する方法は、ＣＭＰ法に限定されるものではない。例えば、エッチングにより、絶縁膜２６、４８、６０、７４の表面を平坦化してもよい。エッチングガスとしては、例えばＡｒガスを用いることができる。
また、上記実施形態では、第１金属配線層５６、第２金属配線層７２、及び第３金属配線層８８の３層の金属配線層により半導体基板１０上に回路が構成される場合を例に説明したが、半導体基板１０上の回路を構成する金属配線層の層数は３層に限定されるものではない。金属配線層の層数は、半導体基板１０上に構成する回路の設計に応じて適宜設定することができる。
また、上記実施形態では、１つのトランジスタ２４及び１つの強誘電体キャパシタ４２を有する１Ｔ１Ｃ型のメモリセルが形成されている場合を例に説明したが、メモリセルの構成は１Ｔ１Ｃ型に限定されるものではない。メモリセルの構成としては、１Ｔ１Ｃ型のほか、例えば２つのトランジスタ及び２つの強誘電体キャパシタを有する２Ｔ２Ｃ型等の種々の構成を用いることができる。
また、上記実施形態では、メモリセルがプレーナー型の場合を例に説明したが、メモリセルをスタック型にしてもよい。
シリコン酸化膜中に残存する水分量を昇温離脱ガス分析法により測定した結果を示すグラフである。 昇温離脱ガス分析法による測定結果に基づいて得られた総脱水量を示すグラフである。 本発明の一実施形態による半導体装置を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。
符号の説明
１０…半導体基板
１２…素子分離領域
１４ａ、１４ｂ…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
１９…絶縁膜
２０…サイドウォール絶縁膜
２２…ソース／ドレイン拡散層
２４…トランジスタ
２５…ＳｉＯＮ膜
２６…シリコン酸化膜
２７…層間絶縁膜
３４…シリコン酸化膜
３６…下部電極
３６ａ…酸化アルミニウム膜
３６ｂ…Ｐｔ膜
３８…強誘電体膜
４０…上部電極
４０ａ…ＩｒＯＸ膜
４０ｂ…ＩｒＯＹ膜
４２…強誘電体キャパシタ
４４…バリア膜
４６…バリア膜
４８…層間絶縁膜
５０ａ、５０ｂ…コンタクトホール
５２ａ、５２ｂ…コンタクトホール
５４ａ、５４ｂ…導体プラグ
５６…第１金属配線層
５６ａ、５６ｂ、５６ｃ…配線
５８…バリア膜
６０…シリコン酸化膜
６１…シリコン酸化膜
６２…バリア膜
６４…シリコン酸化膜
６６…層間絶縁膜
６８…コンタクトホール
７０…導体プラグ
７２…第２金属配線層
７２ａ、７２ｂ…配線
７４…シリコン酸化膜
７６…シリコン酸化膜
７８…バリア膜
８０…シリコン酸化膜
８２…層間絶縁膜
８４ａ、８４ｂ…コンタクトホール
８６ａ、８６ｂ…導体プラグ
８８…第３金属配線層
８８ａ、８８ｂ…配線
９０…シリコン酸化膜
９２…シリコン窒化膜
９４…ポリイミド樹脂膜
９６…開口部
９６ａ…開口部
９６ｂ…開口部
９８…フォトレジスト膜
１００…フォトレジスト膜
１０２…フォトレジスト膜

Claims (10)

  1. 半導体基板上に、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを有する強誘電体キャパシタを形成する工程と、
    前記半導体基板上及び前記強誘電体キャパシタ上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第１の配線を形成する工程と、
    前記第１の絶縁膜上及び前記第１の配線上に、第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の表面を平坦化する工程と、
    熱処理炉を用いて熱処理を行うことにより、前記第２の絶縁膜中から水分を除去する工程と、
    Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うことにより、前記第２の絶縁膜中から水分を除去するとともに、前記第２の絶縁膜の表面を窒化する工程と、
    前記第２の絶縁膜上に、水素又は水分の拡散を防止する平坦な第１のバリア膜を形成する工程と、
    前記第１のバリア膜及び前記第２の絶縁膜に、前記第１の配線に達する第１のコンタクトホールを形成する工程と、
    前記第１のコンタクトホール内に第１の導体プラグを埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記熱処理炉を用いて熱処理を行う工程の後に、前記プラズマ雰囲気中にて熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記導体プラグを埋め込む工程では、タングステンより成る導体プラグをＣＶＤ法により埋め込む
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のバリア膜は、酸化アルミニウム、酸化チタン、又は酸化タンタルより成る
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記熱処理炉を用いて熱処理を行う工程では、前記熱処理炉内にＮ２Ｏガス又はＮ２ガスを導入しながら、熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記熱処理炉を用いて熱処理を行う工程における熱処理温度は、３５０〜６５０℃である
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
    前記熱処理炉を用いて熱処理を行う工程における熱処理時間は、３０〜１２０分である
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記プラズマ雰囲気中にて熱処理を行う工程における熱処理温度は、３５０〜４００℃である
    ことを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記プラズマ雰囲気中にて熱処理を行う工程における熱処理時間は、２〜４分である
    ことを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の導体プラグを埋め込む工程の後に、前記第１のバリア膜上に第２の配線を形成する工程と；前記第１のバリア膜上及び前記第２の配線上に第３の絶縁膜を形成する工程と；前記第３の絶縁膜の表面を平坦化する工程と；熱処理炉を用いて熱処理を行うことにより、前記第３の絶縁膜中から水分を除去する工程と；Ｎ２Ｏガス又はＮ２ガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うことにより、前記第３の絶縁膜中から水分を除去するとともに、前記第３の絶縁膜の表面を窒化する工程と；前記第３の絶縁膜上に水素又は水分の拡散を防止する平坦な第４のバリア膜を形成する工程と；前記第４のバリア膜及び前記第３の絶縁膜に前記第２の配線に達する第２のコンタクトホールを形成する工程と；前記第２のコンタクトホール内に第２の導体プラグを埋め込む工程とを更に有する
    ことを特徴とする半導体装置の製造方法。
JP2005355683A 2005-12-09 2005-12-09 半導体装置の製造方法 Pending JP2007165350A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005355683A JP2007165350A (ja) 2005-12-09 2005-12-09 半導体装置の製造方法
US11/366,510 US7232764B1 (en) 2005-12-09 2006-03-03 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355683A JP2007165350A (ja) 2005-12-09 2005-12-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007165350A true JP2007165350A (ja) 2007-06-28

Family

ID=38139964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355683A Pending JP2007165350A (ja) 2005-12-09 2005-12-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7232764B1 (ja)
JP (1) JP2007165350A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552484B2 (en) * 2004-07-02 2013-10-08 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
JP4632843B2 (ja) * 2005-04-12 2011-02-16 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置及びその製造方法
JP2008028229A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 強誘電体メモリの製造方法
KR101100142B1 (ko) * 2007-02-21 2011-12-29 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
JP5272336B2 (ja) * 2007-06-21 2013-08-28 東京エレクトロン株式会社 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
US20110079878A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Ferroelectric capacitor encapsulated with a hydrogen barrier
US9018089B2 (en) * 2011-08-30 2015-04-28 International Business Machines Corporation Multiple step anneal method and semiconductor formed by multiple step anneal
US9006584B2 (en) 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176149A (ja) * 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
JP2004023086A (ja) * 2002-06-20 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
WO2004095578A1 (ja) * 2003-04-24 2004-11-04 Fujitsu Limited 半導体装置及びその製造方法
WO2005106957A1 (ja) * 2004-04-30 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
JP2003152165A (ja) 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2003158247A (ja) 2001-11-21 2003-05-30 Sony Corp 強誘電体型不揮発性半導体メモリの製造方法
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP2003209223A (ja) * 2002-01-15 2003-07-25 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
JP2003273325A (ja) 2002-03-15 2003-09-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3961399B2 (ja) 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004303995A (ja) 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置の構造およびその製造方法
JP2005217044A (ja) 2004-01-28 2005-08-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2004320063A (ja) 2004-08-17 2004-11-11 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176149A (ja) * 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
JP2004023086A (ja) * 2002-06-20 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
WO2004095578A1 (ja) * 2003-04-24 2004-11-04 Fujitsu Limited 半導体装置及びその製造方法
WO2005106957A1 (ja) * 2004-04-30 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7232764B1 (en) 2007-06-19
US20070134924A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
JP5136052B2 (ja) 半導体装置及びその製造方法
JP2007165350A (ja) 半導体装置の製造方法
JP2005268801A (ja) 強誘電体キャパシタ水素障壁及びその製造方法
JP5251129B2 (ja) 半導体装置及びその製造方法
US8614104B2 (en) Method for manufacturing semiconductor device
JP4690234B2 (ja) 半導体装置及びその製造方法
JPWO2004093193A1 (ja) 半導体装置の製造方法
JP4930371B2 (ja) 半導体装置及びその製造方法
JP2007266306A (ja) 半導体装置及びその製造方法
US7728370B2 (en) Semiconductor device and manufacturing method of the same
JP2006352016A (ja) 強誘電体素子の製造方法
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
KR100698866B1 (ko) 반도체 장치의 제조 방법
JP5202846B2 (ja) 半導体装置及びその製造方法
US7601585B2 (en) Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film
KR101044642B1 (ko) 반도체 장치 및 그 제조 방법
JP4649899B2 (ja) 半導体記憶装置およびその製造方法
WO2006003707A1 (ja) 半導体装置及びその製造方法
JP2006135127A (ja) 配線の形成方法、配線プラグの形成方法、強誘電体メモリの製造方法、及び強誘電体メモリ
JP2009152295A (ja) 半導体記憶装置及びその製造方法
JP2008098219A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120125

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120217