JP2009141179A - 強誘電体メモリ装置およびその製造方法 - Google Patents

Abstract

【課題】製造工程における強誘電体キャパシタの特性の劣化を抑制することができる強誘電体メモリ装置およびその製造方法を提供する。
【解決手段】強誘電体メモリ装置１００は、基板１２と、基板１２の上方に形成され、下部電極層５２、強誘電体層５４および上部電極層５６を有する強誘電体キャパシタ５０と、強誘電体キャパシタ５０を覆う層間絶縁層８４と、層間絶縁層８４を貫通し、上部電極層５６に接続されたコンタクト部６０と、コンタクト部６０を構成するプラグ層６４と、を含み、プラグ層６４は、導電性の金属酸化物からなる。
【選択図】図１

Description

本発明は、強誘電体メモリ装置およびその製造方法に関する。

強誘電体メモリ装置を製造する過程においては、強誘電体キャパシタの特性の劣化を防止することが重要である。強誘電体キャパシタは、水素等の還元種と接触することにより、その特性が劣化することが知られている。そのため、強誘電体キャパシタは、一般に、水素バリア層で覆われている。

強誘電体キャパシタの上部電極層とコンタクト部が接続する領域は、導通を確保するため、水素バリア層の一部が除去されている。また、コンタクト部の製造工程は、一般に、タングステン等の金属を化学気相成長（ＣＶＤ）法で形成するため、水素等の還元種が用いられる。そのため、コンタクト部の製造工程では、コンタクト部を介して強誘電体キャパシタに水素等の還元種が侵入し、強誘電体キャパシタの特性の劣化が起こりやすい。

製造工程における強誘電体キャパシタの特性の劣化を抑制するためには、コンタクト部を介した強誘電体キャパシタへの水素等の還元種の侵入を防止することが重要である。このような課題を解決する技術として、例えば、特開２００６−２２２３８９号公報がある。
特開２００６−２２２３８９号公報

本発明の目的は、製造工程における強誘電体キャパシタの特性の劣化を抑制することができる強誘電体メモリ装置およびその製造方法を提供することにある。

本発明に係る強誘電体メモリ装置は、
基板と、
前記基板の上方に形成され、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記上部電極層に接続されたコンタクト部と、
前記コンタクト部を構成するプラグ層と、を含み、
前記プラグ層は、導電性の金属酸化物からなることができる。

本発明に係る強誘電体メモリ装置は、プラグ層が導電性の金属酸化物からなることにより、プラグ層の形成工程において水素等の還元種を排除できるため、強誘電体キャパシタの特性の劣化を抑制することができる。

なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。

本発明に係る強誘電体メモリ装置において、
前記プラグ層は、ニオブを添加したチタン酸ストロンチウム、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛、ルテニウム酸ストロンチウム、ランタン酸ニッケルおよび酸化イリジウムの少なくとも１つの材料からなることができる。

本発明に係る強誘電体メモリ装置は、
さらに、前記プラグ層以外の他のコンタクト部を構成するプラグ層が、導電性の金属酸化物からなることができる。

本発明に係る強誘電体メモリ装置の製造方法は、
基板の上方に、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う層間絶縁層を形成する工程と、
前記層間絶縁層をエッチングすることによって、前記上部電極層に到達するコンタクトホールを形成する工程と、
前記コンタクトホールに導電性の金属酸化物からなるプラグ層を形成する工程と、を含み、
前記プラグ層を形成する工程は、溶液塗布法により行われることができる。

本発明に係る強誘電体メモリ装置の製造方法において、
前記プラグ層を形成する工程は、ゾルゲル法により行われることができる。

本発明に係る強誘電体メモリ装置の製造方法において、
前記プラグ層を形成する工程は、前記コンタクトホールの内部および前記層間絶縁層の上面に溶液を塗布する工程と、
熱処理によって、前記溶液を導電性の金属酸化物とする工程と、
前記層間絶縁層の上面が露出するように前記金属酸化物を除去する工程と、を含む。

以下に本発明の好適な実施形態について、図面を参照しながら説明する。

１．強誘電体メモリ装置
図１は、本発明の実施形態に係る強誘電体メモリ装置１００を模式的に示す断面図である。

本実施形態に係る強誘電体メモリ装置１００は、基板１２と、強誘電体キャパシタ５０と、コンタクト部６０とを含む。

基板１２は、例えば、単結晶シリコン基板を用いることができる。

素子分離領域１４は、基板１２に形成される。素子分離領域１４は、基板１２を電気的に絶縁分離する機能を有する。

トランジスタ２０は、素子分離領域１４によって画定された領域に形成される。トランジスタ２０は、ソースまたはドレインを構成する第１および第２不純物領域２２，２８と、ゲート絶縁膜２４と、ゲート絶縁膜上のゲート２６と、サイドウォール絶縁層２７とを有する。

第１層間絶縁層１６は、トランジスタ２０上に形成される。コンタクト部３０は、第１不純物領域２２上に形成される。コンタクト部４０は、第２不純物領域２８上に形成される。

強誘電体キャパシタ５０は、コンタクト部３０上に形成される。強誘電体キャパシタ５０は、下部電極層５２と、強誘電体層５４と、上部電極層５６とを有する。

下部電極層５２の材質は、例えば、白金、ルテニウム、イリジウムおよびこれらの酸化物から選ばれる少なくとも１種を用いることができる。また、下部電極層５２は、単一層でもよいし、または例示した物質を積層した複数層でもよい。

強誘電体層５４は、複合酸化物からなることができる。この複合酸化物は、ペロブスカイト型の結晶構造を有することができる。このような複合酸化物としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）が代表的な材料であり、この基本構成にさらに微量の添加元素を含んでもよい。また、複合酸化物としては、ペロブスカイト型の結晶構造を有するＳｒＢｉ_２Ｔａ_２Ｏ_９（ＳＢＴ）、（Ｂｉ，Ｌａ）_４Ｔｉ_３Ｏ_１２（ＢＬＴ）、およびＰｂ（Ｚｒ_{１−ｘ−ｙ}，Ｔｉ_ｘ）Ｎｂ_ｙＯ_３（ＰＺＴＮ）（０．０＜ｘ≦０．５、０．０＜ｙ≦０．２）などを用いることができる。

上部電極層５６の材質は、例えば、白金、ルテニウム、イリジウムおよびこれらの酸化物から選ばれる少なくとも１種を用いることができる。また、上部電極層５６は、単一層でもよいし、または例示した物質を積層した複数層でもよい。

水素バリア層５８は、少なくとも強誘電体キャパシタ５０を覆うように形成される。水素バリア層５８の材質は、例えば、酸化アルミニウム、窒化シリコンなどの水素バリア性の高い絶縁性材料を用いることができる。水素バリア層５８は、特に、強誘電体キャパシタ５０が水素等の還元種と接触することを防ぐ機能を有する。

第２層間絶縁層８４は、第１層間絶縁層１６および水素バリア層５８の上に形成される。第２層間絶縁層８４の材質は、絶縁性を有する物質であれば任意である。第２層間絶縁層８４の材質は、例えば、酸化シリコンを用いることができる。第２層間絶縁層８４には、第１コンタクト部６０、第２コンタクト部７０が形成されている。

第１コンタクト部６０は、強誘電体キャパシタ５０上に形成される。第１コンタクト部６０は、バリア層６２と、プラグ層６４とを有する。第１コンタクト部６０は、第２層間絶縁層８４および水素バリア層５８を貫通して、上部電極層５６と接続している。すなわち、第１コンタクト部６０は、強誘電体キャパシタ５０と配線８０とを電気的に接続する。

バリア層６２は、コンタクトホール６６の内壁および上部電極層５６の上面に沿って形成される。バリア層６２の材質は、例えば、窒化チタンアルミニウムおよび窒化チタンの少なくとも１種を用いることができる。バリア層６２は、プラグ層６４を構成する物質が第２層間絶縁層８４あるいは上部電極層５６へ拡散することを防ぐ機能を有する。

プラグ層６４は、バリア層６２を介してコンタクトホール６６の内部に形成される。プラグ層６４の材質は、導電性の金属酸化物を用いることができる。プラグ層６４の材質は、例えば、ニオブを添加したチタン酸ストロンチウム（以下Ｎｂ：ＳＴＯとする）、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛、ルテニウム酸ストロンチウム、ランタン酸ニッケルおよび酸化イリジウムの少なくとも１種を用いることができる。プラグ層６４の材質として、Ｎｂ：ＳＴＯ（Ｓｒ（Ｔｉ_１−ｘＮｂ_ｘ）Ｏ_３）を用いる場合、ｘは、０．０１以上であることが好ましい。ｘの割合に応じてプラグ層６４の導電性が定まり、ｘが０．０１未満の場合には、導電性が低すぎるため、強誘電体キャパシタ５０と配線８０は、電気的接続が不十分となる。

第２コンタクト部７０は、コンタクト部４０上に形成される。第２コンタクト部７０は、バリア層７２と、プラグ層７４とを有する。バリア層７２の材質は、例えば、窒化チタンアルミニウムおよび窒化チタンの少なくとも１種を用いることができる。プラグ層７４の材質は、例えば、タングステン、銅などの金属を用いることができる。

配線８０は、第１コンタクト部６０上に形成される。配線８２は、第２コンタクト部７０上に形成される。配線８０，８２の材質は、例えば、アルミニウムを用いることができる。

本実施形態の強誘電体メモリ装置１００は、例えば、以下の特徴を有する。

本実施形態の強誘電体メモリ装置１００では、強誘電体キャパシタ５０上のプラグ層６４は、強誘電体層５４と同様に、金属酸化物が用いられる。これにより、本実施形態におけるプラグ層６４の形成工程は、後述するように、強誘電体キャパシタ５０の特性を劣化させる水素等の還元種を排除することができる。したがって、本実施形態の強誘電体メモリ装置１００は、製造工程における強誘電体キャパシタ５０の特性の劣化を抑制することができる。

２．強誘電体メモリ装置の製造方法
次に、本実施形態に係る強誘電体メモリ装置１００の製造方法について、図面を参照しながら説明する。図２〜５は、本実施形態に係る強誘電体メモリ装置１００の製造工程を模式的に示す断面図である。

（１）図２に示すように、基板１２に素子分離領域１４およびトランジスタ２０を形成する。素子分離領域１４およびトランジスタ２０は、公知技術を適用して形成されることができる。

次に、第１層間絶縁層１６およびコンタクト部３０，４０を形成する。第１層間絶縁層１６は、公知技術を適用して形成されることができる。コンタクト部３０，４０は、例えば、まず、第１層間絶縁層１６にフォトリソグラフィ技術によってコンタクトホール３６，４６を形成したのち、第１層間絶縁層１６上およびコンタクトホール３６，４６の内部にバリア層３２，４２およびプラグ層３４，４４を順に積層する。バリア層３２，４２は、例えば、スパッタ法により形成されることができる。プラグ層３４，４４は、例えば、化学気相成長（ＣＶＤ）法により形成されることができる。その後、第１層間絶縁層１６上のバリア層３２，４２およびプラグ層３４，４４を第１層間絶縁層１６が露出するまで除去することにより、コンタクト部３０，４０を形成することができる。除去工程は、例えば、化学的機械研磨（ＣＭＰ）法、エッチバック法などにより行われることができる。

（２）図２に示すように、コンタクト部３０および第１層間絶縁層１６の上に、強誘電体キャパシタ５０を形成する。まず、コンタクト部３０および第１層間絶縁層１６の上に下部電極層５２、強誘電体層５４、上部電極層５６を順に積層する。下部電極層５２および上部電極層５６は、例えば、スパッタ法、蒸着法などにより形成されることができる。強誘電体層５４は、例えば、溶液塗布法（ゾルゲル法、有機金属分解（ＭＯＤ）法などを含む）、化学気相成長（ＣＶＤ）法、スパッタ法などにより形成されることができる。その後、下部電極層５２、強誘電体層５４および上部電極層５６を所定の形状にパターニングする。これにより、強誘電体キャパシタ５０が形成される。

次に、強誘電体キャパシタ５０上に水素バリア層５８を形成する。水素バリア層５８は、例えば、スパッタ法、化学気相成長（ＣＶＤ）法などにより形成されることができる。その後、水素バリア層５８を、少なくとも強誘電体キャパシタ５０を覆うようにパターニングする。

（３）図２に示すように、水素バリア層５８および第１層間絶縁層１６の上に第２層間絶縁層８４を形成する。第２層間絶縁層８４は、公知技術を適用して形成されることができる。第２層間絶縁層８４は、化学的機械研磨（ＣＭＰ）法などにより第２層間絶縁層８４の上面を平坦化されることができる。

（４）図２に示すように、強誘電体キャパシタ５０上にコンタクトホール６６を形成する。コンタクトホール６６は、例えば、フォトリソグラフィ技術などにより形成されることができる。コンタクトホール６６は、第２層間絶縁層８４および水素バリア層５８を貫通し、上部電極層５６が露出するように形成されることができる。

（５）図３に示すように第２層間絶縁層８４上、コンタクトホール６６の内壁および上部電極層５６の上面に、バリア層６２およびプラグ層６４を順に積層する。バリア層６２は、例えば、スパッタ法などにより形成されることができる。

プラグ層６４は、溶液塗布法（ゾルゲル法、有機金属分解（ＭＯＤ）法などを含む）により形成されることができる。例えば、ゾルゲル法を適用してＮｂ：ＳＴＯを形成する場合には、まず、ストロンチウム、ニオブ、およびチタンのゾルゲル原料を含む前駆体をスピンコート等によって塗布する。ストロンチウムの原料としては、酢酸ストロンチウムやオクチル酸ストロンチウムなどのカルボン酸塩等が挙げられる。チタンの原料としては、オクチル酸チタンなどのカルボン酸塩や、チタニウムイソプロポキシドなどのアルコキシド等が挙げられる。ニオブの原料としては、オクチル酸ニオブなどのカルボン酸塩や、ニオブエトキシドなどのアルコキシド等が挙げられる。その後、酸素雰囲気において熱処理を行い、Ｎｂ：ＳＴＯを形成する。熱処理の温度は、例えば、５００℃〜７００℃程度であることができる。溶液塗布法は、埋め込み性が良いため、コンタクト部６０の微細化への対応が可能となる。また、溶液塗布法は、スパッタ法等と比較して成膜での下地へのダメージが少ないため、強誘電体キャパシタ５０への成膜でのダメージを抑制することができる。

図４に示すように、第２層間絶縁層８４上のバリア層６２およびプラグ層６４を除去する。バリア層６２およびプラグ層６４は、第２層間絶縁層８４が露出するまで除去される。バリア層６２およびプラグ層６４の除去は、例えば、化学的機械研磨（ＣＭＰ）法などにより行われることができる。

（６）図５に示すように、コンタクト部４０上に第２コンタクト部７０を形成する。第２コンタクト部７０は、例えば、まず、第２層間絶縁層８４にフォトリソグラフィ技術によってコンタクトホール７６を形成したのち、第２層間絶縁層８４上およびコンタクトホール７６の内部にバリア層７２およびプラグ層７４を形成する。バリア層７２は、例えば、スパッタ法により形成されることができる。プラグ層７４は、例えば、化学気相成長（ＣＶＤ）法により形成されることができる。その後、第２層間絶縁層８４上のバリア層７２およびプラグ層７４を第２層間絶縁層８４が露出するまで除去することにより、コンタクト部７０を形成することができる。除去工程は、例えば、化学的機械研磨（ＣＭＰ）法、エッチバック法などにより行われることができる。

（７）図１に示すように、配線８０，８２を形成する。配線層８０，８２は、例えば、スパッタ法などにより形成されることができる。配線層８０，８２は、公知の方法によりパターニングされ、所望の領域に形成されることができる。

以上の工程により、図１に示すように、本実施形態に係る強誘電体メモリ装置１００を製造することができる。

本実施形態に係る強誘電体メモリ装置１００の製造方法は、例えば、以下の特徴を有する。

本実施形態に係る強誘電体メモリ装置１００の製造方法では、強誘電体キャパシタ５０上のプラグ層６４は、溶液塗布法により、水素等の還元種を用いることなく形成することができる。これにより、本実施形態におけるプラグ層６４の形成工程は、強誘電体キャパシタ５０の特性を劣化させる水素等の還元種を排除することができる。したがって、本実施形態の強誘電体メモリ装置１００は、製造工程における強誘電体キャパシタ５０の特性の劣化を抑制することができる。

３．変形例に係る強誘電体メモリ装置およびその製造方法
次に、本実施形態に係る強誘電体メモリ装置１００およびその製造方法の変形例について、説明する。なお、上述した本実施形態に係る強誘電体メモリ装置１００およびその製造方法と異なる点について主に説明し、同様の点については同じ符号を付して詳細な説明を省略する。

図１に示す強誘電体メモリ装置１００の例では、第１コンタクト部６０は導電性の金属酸化物からなり、第２コンタクト部７０はタングステン等の金属からなるが、本変形例では、第２コンタクト部７０は、第１コンタクト部６０と同じ導電性の金属酸化物から形成されることができる。

本変形例に係る強誘電体メモリ装置の製造方法について、上述した製造方法に沿って、図面を参照しながら説明する。

前記（１）〜（３）の工程は、強誘電体メモリ装置１００と同様に適用できる。

前記（４）の工程は、本変形例の製造方法においては、以下の工程に置き換える。

図６に示すように、強誘電体キャパシタ５０上にコンタクトホール６６を形成し、コンタクト部４０上にコンタクトホール７６を形成する。コンタクトホール６６，７６は、例えば、フォトリソグラフィ技術などにより形成されることができる。

前記（５）の工程は、基本的に強誘電体メモリ装置１００と同様に適用できる。前記（５）の工程により、第１コンタクト部６０を形成するとともに、第２コンタクト部７０を形成することができる。

前記（６）の工程は、本変形例の製造方法においては、省略することができる。

前記（７）の工程は、強誘電体メモリ装置１００と同様に適用できる。

以上の工程により、本変形例に係る強誘電体メモリ装置を製造することができる。

本変形例に係る強誘電体メモリ装置１００の製造方法は、例えば、以下の特徴を有する。

本変形例に係る強誘電体メモリ装置の製造方法によれば、第１コンタクト部６０を形成するとともに、第２コンタクト部７０を形成することができる。そのため、簡易なプロセスで、強誘電体メモリ装置を製造することができる。

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できよう。したがって、このような変形例は、全て本発明の範囲に含まれるものとする。

本実施形態に係る強誘電体メモリ装置を模式的に示す断面図。 本実施形態に係る強誘電体メモリ装置の製造工程を模式的に示す断面図。 本実施形態に係る強誘電体メモリ装置の製造工程を模式的に示す断面図。 本実施形態に係る強誘電体メモリ装置の製造工程を模式的に示す断面図。 本実施形態に係る強誘電体メモリ装置の製造工程を模式的に示す断面図。 本実施形態に係る強誘電体メモリ装置の製造工程の変形例を模式的に示す断面図。

符号の説明

１２ 基板、１４ 素子分離領域、１６ 第１層間絶縁層、２０ トランジスタ、２２ 第１不純物領域、２４ ゲート絶縁膜、２６ ゲート、２７ サイドウォール絶縁層、２８ 第２不純物領域、３０ コンタクト部、３２ バリア層、３４ プラグ層、３６ コンタクトホール、４０ コンタクト部、４２ バリア層、４４ プラグ層、４６ コンタクトホール、５０ 強誘電体キャパシタ、５２ 下部電極層、５４ 強誘電体層、５６ 上部電極層、５８ 水素バリア層、６０ 第１コンタクト部、６２ バリア層、６４ プラグ層、６６ コンタクトホール、７０ 第２コンタクト部、７２ バリア層、７４ プラグ層、７６ コンタクトホール、８０，８２ 配線、８４ 第２層間絶縁層、１００ 強誘電体メモリ装置

Claims (6)

1. 基板と、
   前記基板の上方に形成され、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタと、
   前記強誘電体キャパシタを覆う層間絶縁層と、
   前記層間絶縁層を貫通し、前記上部電極層に接続されたコンタクト部と、
   前記コンタクト部を構成するプラグ層と、を含み、
   前記プラグ層は、導電性の金属酸化物からなる、強誘電体メモリ装置。
2. 請求項１記載の強誘電体メモリ装置において、
   前記プラグ層は、ニオブを添加したチタン酸ストロンチウム、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛、ルテニウム酸ストロンチウム、ランタン酸ニッケルおよび酸化イリジウムの少なくとも１つの材料からなる、強誘電体メモリ装置。
3. 請求項１または２記載の強誘電体メモリ装置において、
   さらに、前記プラグ層以外の他のコンタクト部を構成するプラグ層が、導電性の金属酸化物からなる、強誘電体メモリ装置。
4. 基板の上方に、下部電極層、強誘電体層および上部電極層を有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタを覆う層間絶縁層を形成する工程と、
   前記層間絶縁層をエッチングすることによって、前記上部電極層に到達するコンタクトホールを形成する工程と、
   前記コンタクトホールに導電性の金属酸化物からなるプラグ層を形成する工程と、を含み、
   前記プラグ層を形成する工程は、溶液塗布法により行われる、強誘電体メモリ装置の製造方法。
5. 請求項４記載の強誘電体メモリ装置の製造方法において、
   前記プラグ層を形成する工程は、ゾルゲル法により行われる、強誘電体メモリ装置の製造方法。
6. 請求項４または５記載の強誘電体メモリ装置の製造方法において、
   前記プラグ層を形成する工程は、前記コンタクトホールの内部および前記層間絶縁層の上面に溶液を塗布する工程と、
   熱処理によって、前記溶液を導電性の金属酸化物とする工程と、
   前記層間絶縁層の上面が露出するように前記金属酸化物を除去する工程と、を含む、強誘電体メモリ装置の製造方法。

Images