JP2008135642A - 強誘電体キャパシタ - Google Patents

強誘電体キャパシタ Download PDF

Info

Publication number
JP2008135642A
JP2008135642A JP2006321868A JP2006321868A JP2008135642A JP 2008135642 A JP2008135642 A JP 2008135642A JP 2006321868 A JP2006321868 A JP 2006321868A JP 2006321868 A JP2006321868 A JP 2006321868A JP 2008135642 A JP2008135642 A JP 2008135642A
Authority
JP
Japan
Prior art keywords
film
layer
ferroelectric capacitor
ferroelectric
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006321868A
Other languages
English (en)
Other versions
JP4438963B2 (ja
Inventor
泰彰 ▲濱▼田
Yasuaki Hamada
Takeshi Kijima
健 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006321868A priority Critical patent/JP4438963B2/ja
Priority to US11/946,366 priority patent/US20080123243A1/en
Publication of JP2008135642A publication Critical patent/JP2008135642A/ja
Application granted granted Critical
Publication of JP4438963B2 publication Critical patent/JP4438963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】低電圧で駆動する強誘電体キャパシタを提供する。
【解決手段】強誘電体キャパシタ100は、白金膜26を含む電極20と、電極20の上方に形成され、一般式A(B1−X)Oで表されるペロブスカイト型構造を有する酸化物からなるシード層28と、シード層28の上方に形成された強誘電体層30とを含み、Aは、Sr、Caの少なくとも一方からなり、Bは、Ti、Zr、Hfの少なくとも1からなり、Cは、Nb、Taの少なくとも一方からなり、Xは、0<X<1の範囲である。
【選択図】図1

Description

本発明は、強誘電体キャパシタに関する。
強誘電体材料は、上部電極と下部電極に挟まれたキャパシタ構造の素子として用いられることが覆い。このようなキャパシタは、強誘電体メモリや圧電素子等に適用することができる。強誘電体キャパシタを低電圧で駆動するためには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
たとえば、特開2004−214274号公報は、強誘電体層の配向を制御して分極軸方向を揃える技術を開示している。
特開2004−214274号公報
本発明は、低電圧で駆動する強誘電体キャパシタを提供することにある。
本発明にかかる強誘電体キャパシタは、
白金膜を含む電極と、
前記電極の上方に形成され、一般式A(B1−X)Oで表されるペロブスカイト型構造を有する酸化物からなるシード層と、
前記シード層の上方に形成された強誘電体層と、
を含み、
Aは、Sr、Caの少なくとも一方からなり、
Bは、Ti、Zr、Hfの少なくとも1からなり、
Cは、Nb、Taの少なくとも一方からなり、
Xは、0<X<1の範囲である。
本発明において、特定のA部材(以下、「A部材」という。)の上方に設けられた特定のB部材(以下、「B部材」という。)というとき、A部材の上に直接B部材が設けられた場合と、A部材の上に他の部材を介してB部材が設けられた場合とを含む意味である。
本発明にかかる強誘電体キャパシタにおいては、電極と強誘電体層との間に上記シード層が設けられているため、強誘電体層における界面での結晶性を良好にすることができ、低電圧での駆動を可能にすることができる。
本発明にかかる強誘電体キャパシタにおいて、
Xは、0.01≦X≦0.20の範囲であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記シード層の膜厚は、1.5nm以上であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記シード層の膜厚は、5.0nm以下であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記強誘電体層の上方に形成され、一般式A(B1−Y)Oで表されるペロブスカイト型構造を有する酸化物からなるトップ層をさらに含み、
Aは、Sr、Caの少なくとも一方からなり、
Bは、Ti、Zr、Hfの少なくとも1からなり、
Cは、Nb、Taの少なくとも一方からなり、
Yは、0<Y<1の範囲であることができる。
本発明にかかる強誘電体キャパシタにおいて、
Yは、0.01以上であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記トップ層の膜厚は、1.5nm以上であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記トップ層の膜厚は、5.0nm以下であることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記トップ層の上方に、白金膜を含む他の電極が形成されていることができる。
本発明にかかる強誘電体キャパシタにおいて、
前記電極は、イリジウム膜と、イリジウム膜上に形成された酸化イリジウム膜と、酸化イリジウム膜上に形成された白金膜とを有し、
前記シード層は、前記白金膜上に形成され、
前記強誘電体層は、前記シード層上に形成されていることができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体キャパシタ
図1は、本実施の形態の強誘電体キャパシタ100を模式的に示す断面図である。強誘電体キャパシタ100は、基体10上に形成され、基体10側から順に形成されたTiAlN膜12、第1電極20、シード層28、強誘電体層30、および第2電極40とを含む。第1電極20は、基体10側から順に形成された、第1のイリジウム膜22と、第1の酸化イリジウム膜24と、第1の白金膜26とを有する。第2電極40は、強誘電体層30側から順に形成された、第2の白金膜42、第2の酸化イリジウム膜44、および第2のイリジウム膜46を有する。
基体10は、基板を含む。基板は、たとえばシリコン、ゲルマニウム等の元素半導体、GaAs、ZnSe等の化合物半導体等の半導体基板、Pt等の金属基板、サファイア基板、MgO、SrTiO、BaTiO、ガラス等の絶縁性基板が挙げられる。また基体10は、基板上に単数または複数のトランジスタが含んでもよい。トランジスタは、ソース領域又はドレイン領域となる不純物領域と、ゲート絶縁層と、ゲート電極と、を含む。各トランジスタの間には素子分離領域が形成されていてもよく、これによりトランジスタ間の電気的絶縁が図られている。
TiAlN膜12は、期待10上に形成されている。TiAlN膜12は、チタンとアルミニウムの窒化物(TiAlN)からなり、酸素バリア機能を有する。またTiAlN膜12は、面心立方型結晶構造を有し、たとえば(111)面または(200)面に優先配向している。ここで「優先配向」とは、X線回折法のθ−2θスキャンにおいて(111)面または(200)面からの回折ピーク強度が他の結晶面からの回折ピークより大きい状態を意味する。
第1のイリジウム膜22は、TiAlN膜12上に形成されており、第1の酸化イリジウム膜24は、第1のイリジウム膜22上に形成されている。第1のイリジウム膜22および第1の酸化イリジウム膜24は、その少なくとも一部が(111)面に優先配向していることが好ましい。
第1の白金膜26は、第1の酸化イリジウム膜24上に形成されている。第1の白金膜26は、(111)面に優先配向している。これにより、その上に形成されるシード層28および強誘電体層30が(111)面に優先配向しやすくなる。
なお、第1電極20は、上述した膜の全てを有してもよいし、第1の白金膜26のみであってもよいし、第1の白金膜26と、第1のイリジウム膜22または第1の酸化イリジウム膜24とによって構成されていてもよい。
シード層28は、第1の白金膜26上に形成され、下記一般式で表されるペロブスカイト型構造を有する酸化物からなる。
A(B1−X)O
〔Aは、Sr、Caの少なくとも一方からなり、Bは、Ti、Zr、Hfの少なくとも1からなり、Cは、Nb、Taの少なくとも一方からなり、Xは、0<X<1の範囲である。〕
シード層28は、上述した構成からなることにより、強誘電体層30の格子定数と、第1の白金膜26の格子定数との間の格子定数を有することができる。これにより、シード層28は、第1の白金膜26と強誘電体層30の格子定数の違いを吸収するバッファとして機能し、格子不整合を低減することができる。また、上述したシード層28は、導電性を有する酸化物であるため、強誘電体層30の下層に誘電体が設けられている場合と比べて閾値電圧が高くなるのを抑え、低電圧駆動を可能にすることができる。さらに、シード層28を構成するAサイトおよびBサイトの原子のいずれが強誘電体30に拡散したとしても、強誘電体層30を導電体に変えることはないため、電流リークを防止することができる。
シード層28は、たとえばニオブをドープしたSr(Ti1−XNb)O(以下、Nb:STOとする)からなることができる。Nb:STOに含まれるSrは、Pb等の強誘電体層に用いられる原子に比べて欠損し難いため、Nb:STOをシード層28として適用することにより、信頼性の高い強誘電体層30を得ることができる。
なお、Nb:STOにおいて、Xは、0.01以上であることが好ましい。Xの割合に応じてシード層28の導電性が定まり、Xが0.01未満の場合には、導電性が低すぎるため、閾値電圧が高くなってしまうからである。またXは、0.20以下であることが好ましい。Xが0.20より大きい場合には、シード層の結晶性が悪くなり上部の強誘電体層の結晶性に悪影響を及ぼすからである。
またシード層28は、1.5nm〜5.0nmの膜厚であることができる。シード層28が1.5nm未満の膜厚になると、格子定数の違いを吸収するための機能を十分に発揮できず、シード層28が5.0nmより大きい膜厚になると、低電圧で駆動することができなくなってしまうからである。
強誘電体層30は、第1電極20の上、即ち第1の白金膜26の上に形成される。強誘電体層30は、ペロブスカイト型の結晶構造を有する酸化物であることが好ましい。中でも、一般式A(B1−Z)Oで示され、A元素は、少なくともPbであり、B元素は、Zr、Ti、V、WおよびHfの少なくとも1つからなり、C元素は、La、Sr、CaおよびNbの少なくとも1つからなる強誘電体化合物であることが好ましい。強誘電体層30は、良好な分極特性を引き出すために、(111)面に優先配向していることができる。
第2電極40を構成する第2の白金膜42、第2の酸化イリジウム膜44、および第2のイリジウム膜46は、それぞれ上述した第1の白金膜26、第1の酸化イリジウム膜24、第1のイリジウム膜22と同様の材質であるので説明を省略する。
なお、第2電極40は、上述した膜の全てを有してもよいし、第2の白金膜42のみであってもよいし、第2の白金膜42と、第2のイリジウム膜46または第2の酸化イリジウム膜44とによって構成されていてもよい。
本実施の形態にかかる強誘電体キャパシタの構成は以上のとおりである。本実施の形態では、強誘電体層30の下に第1の白金膜26およびシード層28を形成している。これによれば、自己配向性が強く導電性の高い白金からなる第1の白金膜26を下地に形成することにより、その上に形成されるシード層28および強誘電体層30の結晶性を良好にし、低電圧駆動を可能にすることができる。またシード層28を形成することにより、強誘電体層30と第1の白金膜26との間の格子不整合を低減することで、さらに結晶性を良好にすることができる。
2.強誘電体キャパシタの製造方法
まず、基体10し、その上方にTiAlN膜12、第1のイリジウム膜22、第1の酸化イリジウム膜24、および第1の白金膜26を順に形成する。
TiAlN膜12の成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。成膜条件は、たとえばスパッタリング法で成膜する場合、プロセスガスとしてアルゴンと窒素の混合ガスを用いて、混合ガスの窒素の量を調整することにより、TiAlN膜12を(200)面または(111)面に優先配向させることができる。
第1のイリジウム膜22、および第1の酸化イリジウム膜24の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法の他、化学気相成長法(CVD)を適用することができる。第1の白金膜26の成膜方法としては、スパッタリング法、真空蒸着法等を用いることができる。
以上により、第1のイリジウム膜22、第1の酸化イリジウム膜24、第1の白金膜26によって構成される第1電極20が形成される。
次に、第1電極20上にシード層28を形成する。シード層28の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。たとえばゾル・ゲル法を適用してNb:STOを成膜する場合には、ストロンチウム、ニオブ、およびチタンのゾル・ゲル原料を含む前駆体をスピンコート等によって塗布し、その後熱処理を行う。ストロンチウムの原料としては、酢酸ストロンチウムやオクチル酸ストロンチウムなどのカルボン酸塩等が挙げられる。チタンの原料としては、オクチル酸チタンなどのカルボン酸塩や、チタニウムイソプロポキシドなどのアルコキシド等が挙げられる。ニオブの原料としては、オクチル酸ニオブなどのカルボン酸塩や、ニオブエトキシドなどのアルコキシド等が挙げられる。
次に、第1電極20上に強誘電体層30を形成する。強誘電体層30の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD法などを含む)、スパッタ法、CVD法、MOCVD法などを適用することができる。成膜後、必要に応じて熱処理を施す。なお熱処理は、後述する第2電極40形成後に行ってもよい。
次に強誘電体層30上に第2電極40を形成する。具体的には、第2の白金膜42、第2の酸化イリジウム膜44、及び第2のイリジウム膜46の順に成膜する。本実施の形態において第2電極40は、第2の白金膜42と、第2の酸化イリジウム膜44と、第2のイリジウム膜46とを有し、上述した第1のイリジウム膜22と、第1の酸化イリジウム膜24と、第1の白金膜26のそれぞれと同様の材料を用いて形成される。成膜方法としては、上述した第1電極20と同様の成膜方法を用いることができる。第2電極40は、上述したものに限定されず、たとえば、Pt又はIr等の貴金属や、その酸化物(たとえば、IrOx等)を材料として用いることができる。また、第2電極40は、これらの材料の単層でもよいし、複数の材料からなる層を積層した多層構造であってもよい。その後、公知のフォトリソグラフィーおよびエッチング技術により、パターニングを行う。
以上の工程により、本実施の形態にかかる誘電体キャパシタ100を製造することができる。
3.実験例
次に本実施の形態にかかる実験例を説明する。
3.1.実験例1〜3
実験例1〜3にかかる強誘電体キャパシタの製造方法は以下のとおりである。
まず、シリコン基板の表面を熱酸化し、膜厚400nmのシリコン酸化膜を形成した。次いでシリコン酸化膜上にRFスパッタ法により膜厚100nmのTiAlN膜を形成した。次いでTiAlN膜上にDCスパッタ法により膜厚100nmのイリジウム膜および膜厚30nmの酸化イリジウム膜を形成した。次いで、酸化イリジウム膜上に蒸着法により膜厚100nmの第1の白金膜を形成した。
次に第1の白金膜上にスピンコート法によりNb:STO前駆体を成膜して300℃4分間の脱脂処理により乾燥させて膜厚3nmのシード層を形成した。
次にシード層上にスピンコート法によりPbZr0.15Ti0.70Nb0.15(以下PZTNとする)前駆体を成膜して650℃5分間のランプ加熱により結晶化させて膜厚100nmのPZTN膜層を形成した。次いでPZTN膜上にメタルマスクを用いたDCスパッタ法により膜厚100nmの第2の白金膜を形成した。次いで650℃5分間のランプ加熱によりPZTN膜の回復処理を行なった。
以上の工程により強誘電体キャパシタを製造した。ここでSr(Ti1−XNb)OのXが0.01のサンプルをサンプル1(実験例1)、Xが0.05のサンプルをサンプル2(実験例2)、Xが0.20のサンプルをサンプル3(実験例3)とした。
3.2.実験例4(比較例)
実験例4では、シード層を形成せずに、第1の白金膜の上に直接強誘電体層を設けた。実験例4にかかる強誘電体キャパシタの製造方法は以下のとおりである。
まず、シリコン基板の表面を熱酸化し、膜厚400nmのシリコン酸化膜を形成した。次いでシリコン酸化膜上にRFスパッタ法により膜厚100nmのTiAlN膜を形成した。次いでTiAlN膜上にDCスパッタ法により膜厚100nmのイリジウム膜および膜厚30nmの酸化イリジウム膜を形成した。次いで、酸化イリジウム膜上に蒸着法により膜厚100nmの第1の白金膜を形成した。
次に第1の白金膜上にスピンコート法によりPZTN前駆体を成膜して650℃5分間のランプ加熱により結晶化させて膜厚100nmのPZTN膜層を形成した。次いでPZTN膜上にメタルマスクを用いたDCスパッタ法により膜厚100nmの第2の白金膜を形成した。次いで650℃5分間のランプ加熱によりPZTN膜の回復処理を行なった。
以上の工程によりサンプル4を製造した。
3.3.実験例5(比較例)
実験例5では、シード層としてニオブをドープしていないSrTiOを用いた。実験例5にかかる強誘電体キャパシタの製造方法は以下のとおりである。
まず、シリコン基板の表面を熱酸化し、膜厚400nmのシリコン酸化膜を形成した。次いでシリコン酸化膜上にRFスパッタ法により膜厚100nmのTiAlN膜を形成した。次いでTiAlN膜上にDCスパッタ法により膜厚100nmのイリジウム膜および膜厚30nmの酸化イリジウム膜を形成した。次いで、酸化イリジウム膜上に蒸着法により膜厚100nmの第1の白金膜を形成した。
次に第1の白金膜上にスピンコート法によりSrTiO前駆体を成膜して300℃4分間の脱脂処理により乾燥させて膜厚3nmのシード層を形成した。
次にシード層上にスピンコート法によりPZTN前駆体を成膜して650℃5分間のランプ加熱により結晶化させて膜厚100nmのPZTN膜層を形成した。次いでPZTN膜上にメタルマスクを用いたDCスパッタ法により膜厚100nmの第2の白金膜を形成した。次いで650℃5分間のランプ加熱によりPZTN膜の回復処理を行なった。
以上の工程によりサンプル5を製造した。
3.4.評価1
サンプル1〜5の評価を行った。評価は、サンプル1〜5について残留分極値および疲労特性について行った。図2は、残留分極量(2Pr)の印加電圧依存性を示す図である。図2において、横軸は印加電圧値であり、縦軸は残留分極量である。図2では、シード層を設けていないサンプル4に比べて、シード層を設けているサンプル1〜3の残留分極量が大きく、低電圧で飽和していた。従って、本実施の形態にかかる強誘電体キャパシタは、低電圧で良好な特性を示すことができることが確認された。
図3は、強誘電体キャパシタの疲労特性を示す図である。図3において、横軸は、サイクル数であり、縦軸は残留分極量(2Pr)である。ここでは1.8V、100kHzの双極の方形波による疲労特性を示す。図3において、特に10サイクル後では、シード層を設けていないサンプル4に比べて、シード層を設けているサンプル1〜3の残留分極量の低下が抑えられ、疲労特性を改善できたことが確認された。
3.5.実験例6
実験例6にかかるサンプル6の製造方法は以下のとおりである。
シリコン基板の表面に熱酸化により膜厚400nmのシリコン酸化膜を形成した。シリコン酸化膜上にDCスパッタ法によりチタン膜を形成し、熱酸化により膜厚40nmのチタン酸化膜層を形成した。チタン酸化膜上にイオンスパッタ法および蒸着法により膜厚200nmの第1の白金膜を形成した。第1の白金膜上にスピンコート法によりSr(Ti1−0.01Nb0.01)O前駆体を成膜して300℃4分間の脱脂処理により乾燥させて膜厚3nmのSr(Ti1−0.01Nb0.01)Oからなるシード層を形成した。次いでスピンコート法によりPZTN前駆体を成膜して650℃5分間のランプ加熱により結晶化させて膜厚100nmのPZTN膜層を形成した。
3.6.実験例7
実験例6では、シード層を形成せずに、第1の白金膜の上に直接強誘電体層を設けた。実験例6にかかるサンプル7の製造方法は以下のとおりである。
シリコン基板の表面に熱酸化により膜厚400nmのシリコン酸化膜を形成した。シリコン酸化膜上にDCスパッタ法によりチタン膜を形成し、熱酸化により膜厚40nmのチタン酸化膜層を形成した。チタン酸化膜上にイオンスパッタ法および蒸着法により膜厚200nmの第1の白金膜を形成した。次いでスピンコート法によりPZTN前駆体を成膜して650℃5分間のランプ加熱により結晶化させて膜厚100nmのPZTN膜層を形成した。
3.7.評価2
強誘電体層の下にシード層を設けたサンプル6と、シード層を設けなかったサンプル7についてX線回折分析を行った。
図4は、サンプル6およびサンプル7のXRDパターンを示す。2θ=38.5°付近のピークは、(111)配向を有するPZTNに由来すると推測される。図4によれば、シード層を設けているサンプル6のピーク強度は、シード層を設けていないサンプル7のピーク強度の1.5倍以上であった。よって、シード層を設けることにより、結晶配向性が向上したことが確認された。
4.適用例
次に、本実施の形態にかかる強誘電体キャパシタを含む強誘電体メモリの一例について、説明する。図5は、適用例にかかる強誘電体メモリを説明するための断面図である。
図5に示すように、半導体層であるシリコン基板110にMOSトランジスタ118を形成する。この工程の一例を以下に記す。まず、シリコン基板110に活性領域を限定するための素子分離膜116を形成する。ついで、画定された活性領域にゲート酸化膜111を形成する。ゲート酸化膜111上にゲート電極113を形成し、ゲート電極113の側壁にサイドウォール115を形成し、さらに、素子領域に位置するシリコン基板110に、ソース及びドレインとなる不純物領域117,119を形成する。このようにして、シリコン基板110にMOSトランジスタ118が形成される。
次に、MOSトランジスタ118の上に、酸化シリコンを主成分とする第1の層間絶縁膜126を形成し、さらに、第1の層間絶縁膜126に、不純物領域117,119へつながるコンタクトホールを形成する。ここでは不純物領域119へつながるコンタクトホールのみを図示する。これらコンタクトホールに、密着層(図示せず)及びWプラグ122を埋め込む。ついで、第1の層間絶縁膜126の上に、Wプラグ122に接続する強誘電体キャパシタ100を形成する。
強誘電体キャパシタ100は、下部電極20、強誘電体層30、上部電極40をこの順に積層した構造である。強誘電体キャパシタ100の形成方法は上述した通りである。ついで、強誘電体キャパシタ100上に、酸化シリコンを主成分とする第2の層間絶縁膜140を形成し、強誘電体キャパシタ100上に位置するビアホールを形成する。ビアホールに、強誘電体キャパシタ100に接続する密着層及びWプラグ132を埋め込む。第2の層間絶縁膜140上に、Wプラグ132に接続するAl合金配線130を形成する。その後、第2の層間絶縁膜140上及びAl合金配線130上に、パッシベーション膜142を形成する。
5.変形例
次に本実施の形態にかかる変形例について説明する。変形例にかかる強誘電体キャパシタ200は、さらにトップ層を含む点で、本実施の形態にかかる強誘電体キャパシタ100と異なる。
図6は、変形例にかかる強誘電体キャパシタ200を模式的に示す断面図である。強誘電体キャパシタ200は、基体10側から順に形成されたTiAlN膜12、第1電極20、シード層28、強誘電体層30、トップ層128、および第2電極40とを含む。トップ層128は、強誘電体層30に形成され、シード層28と同様に、下記一般式で表されるペロブスカイト型構造を有する酸化物からなる。
A(B1−Y)O
〔Aは、Sr、Caの少なくとも一方からなり、Bは、Ti、Zr、Hfの少なくとも1からなり、Cは、Nb、Taの少なくとも一方からなり、Yは、0<Y<1の範囲である。〕
トップ層128は、上述した構成からなることにより、強誘電体層30の格子定数と、第2の白金膜42の格子定数との間の格子定数を有することができる。これにより、トップ層128は、第2の白金膜42と強誘電体層30の格子定数の違いを吸収するバッファとして機能し、格子不整合を低減することができ、第2の白金膜42と強誘電体層30との界面の結晶性を良好にすることができる。また、上述したトップ層128は、導電性を有する酸化物であるため、強誘電体層30の上層に誘電体が設けられている場合と比べて閾値電圧が高くなるのを抑え、低電圧駆動を可能にすることができる。さらに、トップ層128を構成するAサイトおよびBサイトの原子のいずれが強誘電体30に拡散したとしても、強誘電体層30を導電体に変えることはないため、電流リークを防止することができる。
トップ層128は、たとえばニオブをドープしたSr(Ti1−YNb)O(以下、Nb:STOとする)からなることができる。Nb:STOに含まれるSrは、Pb等の強誘電体層に用いられる原子に比べて欠損し難いため、Nb:STOをトップ層128として適用することにより、信頼性の高い強誘電体層30を得ることができる。
なお、Nb:STOにおいて、Yは、0.01以上であることが好ましい。Xの割合に応じてトップ層128の導電性が定まり、Yが0.01未満の場合には、導電性が低すぎるため、閾値電圧が高くなってしまうからである。
またトップ層128は、1.5nm〜5.0nmの膜厚であることができる。トップ層128が1.5nm未満の膜厚になると、格子定数の違いを吸収するための機能を十分に発揮できず、またトップ層128は、5.0nmより大きい膜厚になると、第2の白金膜42に比べて導電性が低く、低電圧で駆動することができなくなってしまうからである。
次に変形例にかかる強誘電体キャパシタ200の製造方法について説明する。強誘電体層30の形成工程までは、上述したとおりに行う。
次に、強誘電体層30上にトップ層128を形成する。トップ層128の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。たとえばゾル・ゲル法を適用してNb:STOを成膜する場合には、ストロンチウム、ニオブ、およびチタンのゾル・ゲル原料を含む前駆体をスピンコート等によって塗布し、その後熱処理を行う。ストロンチウムの原料としては、酢酸ストロンチウムやオクチル酸ストロンチウムなどのカルボン酸塩等が挙げられる。チタンの原料としては、オクチル酸チタンなどのカルボン酸塩や、チタニウムイソプロポキシドなどのアルコキシド等が挙げられる。ニオブの原料としては、オクチル酸ニオブなどのカルボン酸塩や、ニオブエトキシドなどのアルコキシド等が挙げられる。
次に、トップ層128上に第2の白金膜42を形成する。第2の白金膜42の形成工程以降における工程については、上述した強誘電体キャパシタ100の製造方法と同様であるので説明を省略する。
変形例にかかる強誘電体キャパシタ200の他の構成については、上述した強誘電体キャパシタ100の他の構成および製造方法と同様であるので説明を省略する。
また本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施の形態にかかる強誘電体キャパシタ100を模式的に示す断面図。 本実施の形態にかかる強誘電体キャパシタの残留分極量(2Pr)の印加電圧依存性を示す図。 本実施の形態にかかる強誘電体キャパシタの疲労特性を示す図。 実験例1および実験例2にかかるサンプルのXRDパターンを示す図。 本実施の形態にかかる強誘電体キャパシタの適用例を示す図。 変形例にかかる強誘電体キャパシタを模式的に示す断面図。
符号の説明
10 基体、12 TiAlN膜、20 第1電極、22 第1のイリジウム膜、24 第1の酸化イリジウム膜、26 第1の白金膜、28 シード層、30 強誘電体層、40 第2電極、42 第2の白金膜、44 第2の酸化イリジウム膜、46 第2のイリジウム膜、100 強誘電体キャパシタ、110 シリコン基板、111 ゲート酸化膜、113 ゲート電極、115 サイドウォール、116 素子分離膜、117 不純物領域、118 MOSトランジスタ、119 不純物領域、122 Wプラグ、126 第1の層間絶縁膜、130 Al合金配線、132 Wプラグ、140 第2の層間絶縁膜、142 パッシベーション膜142

Claims (10)

  1. 白金膜を含む電極と、
    前記電極の上方に形成され、一般式A(B1−X)Oで表されるペロブスカイト型構造を有する酸化物からなるシード層と、
    前記シード層の上方に形成された強誘電体層と、
    を含み、
    Aは、Sr、Caの少なくとも一方からなり、
    Bは、Ti、Zr、Hfの少なくとも1からなり、
    Cは、Nb、Taの少なくとも一方からなり、
    Xは、0<X<1の範囲である、強誘電体キャパシタ。
  2. 請求項1において、
    Xは、0.01≦X≦0.20の範囲である、強誘電体キャパシタ。
  3. 請求項1または2において、
    前記シード層の膜厚は、1.5nm以上である、強誘電体キャパシタ。
  4. 請求項1ないし3のいずれかにおいて、
    前記シード層の膜厚は、5.0nm以下である、強誘電体キャパシタ。
  5. 請求項1ないし4のいずれかにおいて、
    前記強誘電体層の上方に形成され、一般式A(B1−Y)Oで表されるペロブスカイト型構造を有する酸化物からなるトップ層をさらに含み、
    Aは、Sr、Caの少なくとも一方からなり、
    Bは、Ti、Zr、Hfの少なくとも1からなり、
    Cは、Nb、Taの少なくとも一方からなり、
    Yは、0<Y<1の範囲である、強誘電体キャパシタ。
  6. 請求項5において、
    Yは、0.01以上である、強誘電体キャパシタ。
  7. 請求項5または6において、
    前記トップ層の膜厚は、1.5nm以上である、強誘電体キャパシタ。
  8. 請求項5ないし7のいずれかにおいて、
    前記トップ層の膜厚は、5.0nm以下である、強誘電体キャパシタ。
  9. 請求項5ないし8のいずれかにおいて、
    前記トップ層の上方に、白金膜を含む他の電極が形成されている、強誘電体キャパシタ。
  10. 請求項1ないし9のいずれかにおいて、
    前記電極は、イリジウム膜と、イリジウム膜上に形成された酸化イリジウム膜と、酸化イリジウム膜上に形成された白金膜とを有し、
    前記シード層は、前記白金膜上に形成され、
    前記強誘電体層は、前記シード層上に形成されている、強誘電体キャパシタ。
JP2006321868A 2006-11-29 2006-11-29 強誘電体キャパシタ Expired - Fee Related JP4438963B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006321868A JP4438963B2 (ja) 2006-11-29 2006-11-29 強誘電体キャパシタ
US11/946,366 US20080123243A1 (en) 2006-11-29 2007-11-28 Ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321868A JP4438963B2 (ja) 2006-11-29 2006-11-29 強誘電体キャパシタ

Publications (2)

Publication Number Publication Date
JP2008135642A true JP2008135642A (ja) 2008-06-12
JP4438963B2 JP4438963B2 (ja) 2010-03-24

Family

ID=39463421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321868A Expired - Fee Related JP4438963B2 (ja) 2006-11-29 2006-11-29 強誘電体キャパシタ

Country Status (2)

Country Link
US (1) US20080123243A1 (ja)
JP (1) JP4438963B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433214B2 (ja) * 2007-10-23 2010-03-17 セイコーエプソン株式会社 圧電素子の製造方法、および圧電素子
JP5472596B2 (ja) * 2009-08-27 2014-04-16 セイコーエプソン株式会社 液体噴射ヘッド及びそれを用いた液体噴射装置
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR20210075401A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치
KR20210103671A (ko) * 2020-02-14 2021-08-24 삼성전자주식회사 반도체 메모리 소자
KR102646793B1 (ko) * 2021-07-23 2024-03-13 삼성전자주식회사 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624707A (en) * 1991-12-13 1997-04-29 Symetrix Corporation Method of forming ABO3 films with excess B-site modifiers
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
KR100416733B1 (ko) * 1995-03-20 2004-07-05 삼성전자주식회사 강유전성캐패시터
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US6312816B1 (en) * 1998-02-20 2001-11-06 Advanced Technology Materials, Inc. A-site- and/or B-site-modified PbZrTiO3 materials and (Pb, Sr, Ca, Ba, Mg) (Zr, Ti, Nb, Ta)O3 films having utility in ferroelectric random access memories and high performance thin film microactuators
US6128178A (en) * 1998-07-20 2000-10-03 International Business Machines Corporation Very thin film capacitor for dynamic random access memory (DRAM)
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
JP2001189430A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 強誘電体キャパシタ
US7109518B2 (en) * 2000-06-19 2006-09-19 Yokohama Tlo Company, Ltd. Electronic element operable at room temperature using super-dielectric phenomenon
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
US7604892B2 (en) * 2003-06-27 2009-10-20 National Research Council Of Canada Y and Nb-doped SrTiO3 as a mixed conducting anode for solid oxide fuel cells
JP2005159308A (ja) * 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
EP1675162A3 (en) * 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4703349B2 (ja) * 2005-10-11 2011-06-15 Okiセミコンダクタ株式会社 アモルファス膜の成膜方法
WO2008109564A1 (en) * 2007-03-02 2008-09-12 The Regents Of The University Of California Complex oxides useful for thermoelectric energy conversion

Also Published As

Publication number Publication date
JP4438963B2 (ja) 2010-03-24
US20080123243A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JP4438963B2 (ja) 強誘電体キャパシタ
JP2009141179A (ja) 強誘電体メモリ装置およびその製造方法
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
KR20010083237A (ko) 반도체기억장치
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
US20080019075A1 (en) Dielectric capacitor
US20060108624A1 (en) Semiconductor device
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2018010934A (ja) 半導体装置及びその製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
KR100498608B1 (ko) 강유전체 캐패시터 제조 방법
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
JP2000243923A (ja) 強誘電体素子
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008235544A (ja) 強誘電体キャパシタの製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure
KR20020058522A (ko) 강유전체 캐패시터 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees