KR102646793B1 - 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법 - Google Patents

커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법 Download PDF

Info

Publication number
KR102646793B1
KR102646793B1 KR1020210097212A KR20210097212A KR102646793B1 KR 102646793 B1 KR102646793 B1 KR 102646793B1 KR 1020210097212 A KR1020210097212 A KR 1020210097212A KR 20210097212 A KR20210097212 A KR 20210097212A KR 102646793 B1 KR102646793 B1 KR 102646793B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
capacitor
film electrode
dielectric
Prior art date
Application number
KR1020210097212A
Other languages
English (en)
Other versions
KR20230015725A (ko
Inventor
도은철
나병훈
이기영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210097212A priority Critical patent/KR102646793B1/ko
Priority to US17/564,699 priority patent/US20230035431A1/en
Priority to EP22164732.4A priority patent/EP4123672A1/en
Priority to CN202210423342.9A priority patent/CN115692023A/zh
Priority to JP2022117303A priority patent/JP2023016793A/ja
Publication of KR20230015725A publication Critical patent/KR20230015725A/ko
Application granted granted Critical
Publication of KR102646793B1 publication Critical patent/KR102646793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며, 상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며, 상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며, 상기 제2 음이온화층이 1가 양이온을 포함하며, 상기 제1 중성층이 복수의 3가 양이온을 포함하는, 커패시터, 이를 포함하는 전자 소자, 및 커패시터 제조방법이 제공된다.

Description

커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법{Capacitor and Electronic device comprising capacitor, and preparation method thereof}
커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법에 관한 것이다.
다양한 가정용 및 산업용 기기에 메모리, 트랜지스터와 같은 반도체 소자가 사용된다. 가정용 및 산업용 기기의 고성능화에 따라 반도체 소자의 고집적화 및 미세화가 진행된다.
반도체 소자의 고직접화 및 미세화에 따라 반도체 소자의 크기가 감소한다. 예를 들어, 커패시터의 크기 감소에 따라 커패시터의 용량이 감소하고 누설 전류가 증가하므로, 이러한 문제를 해결하기 위하여 다양한 방법이 제안된다.
예를 들어, 커패시터의 전극 면적을 증가시키거나 유전체 두께를 감소시켜 커패시터의 구조를 변화시키거나 커패시터 제조 공정을 개선하여 커패시터의 용량을 유지한다.
그러나, 커패시터의 전극 면적을 증가시키거나 유전체의 두께를 감소시키는 등의 구조적인 개선 또는 제조 공정상의 개선에 의한 커패시터 용량 유지는 한계가 있다.
높은 커패시터 용량을 위해 3원계 산화물 유전체 물질을 사용할 수 있다. 대표적인 3원계 산화물 유전체는 2가 양이온과 4가 양이온을 포함한 3원계 산화물로서, 2가 양이온과 4가 양이온과 산소의 조성비가 1:1:3인 페로브스카이트 결정구조의 물질이다. 3원계 산화물 유전체는 예를 들어, SrTiO3, CaTiO3, BaTiO3, SrHfO3, SrZrO3, PbTiO3 과 같은 물질이다. 3원계 산화물 유전체는 이들로 한정되지 않으며, 다른 양이온들을 포함하는 3원계 산화물이 유전체로 사용될 수 있다. 3원계 산화물 유전체의 밴드갭은 3eV 내지 4 eV로 작기 때문에 전극과 유전체 사이의 누설 전류가 크다.
따라서, 전극과 유전체 사이의 누설 전류의 억제가 중요하다.
전극과 유전체 사이의 누설 전류 특성을 개선하기 위한 방법으로는 쇼트키 장벽(Schottky barrier)을 조절하는 방법이 고려될 수 있다.
쇼트키 장벽은 전극의 일함수(Φ, work function)와 유전체의 유전막의 전자 친화도(χ, electron affinity)의 차이로서, 전극과 유전체가 접촉하면 이들의 페르미 준위(Fermi level)가 같아지며, 이에 의하여 전극과 유전체 사이의 계면에서 쇼트키 장벽으로 불리는 에너지 장벽(barrier)이 형성되어 전하의 이동이 억제되어 누설 전류가 개선된다. 유전체가 n-형 반도체인 경우 전극의 일함수가 유전체의 전자 친화도 보다 클수록 쇼트키 장벽의 높이가 커진다.
유전체와 전극 사이의 높은 쇼트키 장벽 높이(Schottky Barrier Height, SBH)를 구현하기 위하여는 유전체와 전극의 결정 구조, 격자 상수가 유사하며, 유전체와 전극의 계면의 안정성이 높으며, 전극 일함수가 유전체의 전자 친화도보다 크다는 조건을 만족하여야 한다. 유전체와 전극 사이의 높은 쇼트키 장벽 높이를 가지는 커패시터의 구현이 용이하지 않다.
따라서, 종래의 커패시터에 비하여 증가된 유전체와 전극 사이의 쇼트키 장벽 높이를 가짐에 의하여 누설 전류를 억제하는 새로운 커패시터가 요구된다.
한 측면은 새로운 구조를 가지는 중간층을 포함함에 의하여 누설 전류가 억제되는 커패시터를 제공하는 것이다.
또 다른 한 측면은 상기 유전체를 포함하는 전자 소자를 제공하는 것이다.
또 다른 한 측면은 상기 커패시터의 제조방법을 제공하는 것이다.
한 측면에 따라,
제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및
상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며,
상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며,
상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며,
상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며,
상기 제2 음이온화층이 1가 양이온을 포함하며,
상기 제1 중성층이 복수의 3가 양이온을 포함하는, 커패시터가 제공된다.
또 다른 한 측면에 따라,
상기에 따른 커패시터를 포함하는 전자 소자가 제공된다.
또 다른 한 측면에 따라,
제1 박막 전극층 또는 제2 박막 전극층을 제공하는 단계;
상기 제1 박막 전극층 또는 제2 박막 전극층의 일면 상에 에피텍시 성장(epitaxy growth)에 의하여 중간층을 배치하는 단계;
상기 중간층 상에 유전층을 배치하는 단계; 및
상기 유전층 상에 다른 박막 전극층을 배치하여 커패시터를 제공하는 단계를 포함하며,
상기 커패시터가, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및
상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며,
상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며,
상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며,
상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며,
상기 제2 음이온화층이 1가 양이온을 포함하며,
상기 제1 중성층이 복수의 3가 양이온을 포함하며,
상기 유전체층이 페로브스카이트 결정구조의 3원계 산화물을 포함하는, 커패시터 제조방법이 제공된다.
한 측면에 따르면 새로운 구조를 가지는 중간층을 포함함에 의하여 커패시터의 누설 전류가 감소된다.
도 1a는 일 구현예에 따른 중간층을 포함하는 커패시터의 모식도이다.
도 1b는 일 구현예에 따른 중간층을 포함하는 커패시터의 중간층 부분의 구조를 확대하여 보여주는 모식도이다.
도 2a는 일 구현예에 따른 중간층을 포함하는 커패시터의 모식도이다.
도 2b는 일 구현예에 따른 중간층을 포함하는 커패시터의 중간층 부분의 구조를 확대하여 보여주는 모식도이다.
도 3a는 일 구현예에 따른 중간층을 포함하는 커패시터의 모식도이다.
도 3b는 일 구현예에 따른 중간층을 포함하는 커패시터의 중간층 부분의 구조를 확대하여 보여주는 모식도이다.
도 4a는 일 구현예에 따른 중간층을 포함하는 커패시터의 모식도이다.
도 4b는 일 구현예에 따른 중간층을 포함하는 커패시터의 중간층 부분의 구조를 확대하여 보여주는 모식도이다.
도 5a 내지 도 5d는 일구현예에 따른 커패시터의 모식도이다.
도 6은 일구현예에 따른 금속-절연체-금속 커패시터(metal-insulator-metal capacitor: MIM 커패시터)의 구조를 나타낸 단면도이다.
도 7은 일구현예에 따른 트랜치 커패시터형 다이나믹 랜덤 액세스 메모리(Trench capacitor type DRAM)의 구조를 나타낸 것이다.
이하에서 설명되는 본 창의적 사상(present inventive concept)은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세하게 설명한다. 그러나, 이는 본 창의적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 창의적 사상의 기술 범위에 포함되는 모든 변환, 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
이하에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 창의적 사상을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것이 존재함을 나타내려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하에서 사용되는 "/"는 상황에 따라 "및"으로 해석될 수도 있고 "또는"으로 해석될 수도 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 축소하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 명세서 전체에서 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 명세서 및 도면에 있어서 실질적으로 동일한 기능 구성을 가지는 구성요소에 대하여는 동일한 부호를 참조하는 것으로 중복 설명을 생략한다.
이하에서 예시적인 구현예들에 따른 커패시터, 이를 포함하는 전자 소자, 및 커패시터 제조방법에 관하여 더욱 상세히 설명한다.
일 구현예에 따른 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며, 상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며, 상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며, 상기 제2 음이온화층이 1가 양이온을 포함하며, 상기 제1 중성층이 복수의 3가 양이온을 포함한다. 예를 들어. 상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 40 이상의 3가 양이온을 포함한다.
중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함함에 의하여, 상기 중간층이 인접한 박막 전극층에 가림 전하(screening charge)를 유도한다. 이러한 가림 전자는 박막 전극층과 유전층 사이에 추가적인 정전기적 전위차(electrostatic potential difference)를 유도한다. 따라서, 박막 전극층과 유전층 사이의 쇼트키 장벽 높이(SBH)가 추가적으로 증가하며, 결과적으로 중간층을 포함하는 커패시터의 누설 전류가 감소한다. 예를 들어, 제1 음이온화층 및 제2 음이온화층은 음전하를 가지므로, 인접한 박막 전극층에 양전하를 가지는 가림 전하가 유도된다. 예를 들어, 제1 중성층은 전체적으로 중성이나 제1 중성층 내에 제3 양전하층 및 제1 음전하층을 포함함에 의하여 이들에 의하여 인접한 박막 전극층에 가림 전하가 유도된다. 결과적으로, 이러한 중간층을 포함하는 커패시터의 누설 전류가 감소된다.
도 1a 및 도 1b를 참조하면, 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이 제1 음이온화층(first anionized layer)을 포함한다. 제1 박막 전극층, 제2 박막 전극층, 유전체층 및 중간층은 예를 들어 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가질 수 있다. 페로브스카이트형 결정 구조는 ABO3 조성을 가지거나 이와 유사한 ABOx (0<x≤3) 조성을 가질 수 있다. 페로브스카이트 구조를 가지는 상기 조성에서 A는 12개의 산소 원자에 배위되는 큐보옥타헤드랄 사이트(cuboctahedral site)에 배치되며, B는 6개의 산소 원자에 배위되는 옥타헤드랄 사이트(octahedral site)에 배치될 수 있다. 유전체층은 예를 들어 2가의 A 양이온과 4가의 B양이온으로 구성된 페로브스카이트 결정구조의 3원계 산화물(ABO3)을 포함한다. 유전체층이 포함하는 3원계 산화물은 예를 들어 SrTiO3, CaTiO3, BaTiO3, SrHfO3, SrZrO3, PbTiO3 등이다. 유전체층이 포함하는 산화물은 이들로 한정되지 않으며, 다른 양이온들을 포함한 페로브스카이트 3원계 산화물도 가능하다.
제1 음이온화층(first anionized layer)은 예를 들어 [B1O2]-a로 표시될 수 있다. 상기 B1은 예를 들어 1가 양이온, 2가 양이온 또는 원자량 20 이상, 또는 40 이상의 3가 양이온일 수 있으며, 상기 a는 1, 2 또는 3이다. 커패시터가 이러한 제1 음이온화층을 포함함에 의하여 커패시터의 누설 전류를 보다 효과적으로 억제할 수 있다. 제1 음이온화층이 포함하는 B1은 예를 들어 페로브스카이트 구조에서 6개의 산소 원자에 배위되는 옥타헤드랄 사이트(octahedral site)에 배치될 수 있다.
B1은 예를 들어 1가 양이온을 형성하는 알칼리 금속 원소로서 Li, Na, K, Rb, 또는 Cs을 포함할 수 있다. B1은 예를 들어 2가 양이온을 형성하는 알칼리토 금속 원소로서 Mg, Be, Ba, 또는 Ca을 포함할 수 있다. B1은 예를 들어 3가 양이온을 형성하는 원소로서 주기율표 13족에 속하는 금속 원소로서 Ga, 또는 In 을 포함할 수 있다. B1이 이러한 원소를 가짐에 의하여 증가된 쇼트키 장벽 높이(SBH)를 효과적으로 유도할 수 있다.
B1이 원자량 20 미만 또는 40 미만의 3가 양이온을 형성하는 원소인 경우에는 전극 또는 유전체가 포함하는 대응하는 금속 양이온과 이온 크기(ionic radii)가 현저히 달라짐에 의하여, 중간층의 구조적 안정성이 저하될 수 있다. 따라서, 원자량 20 미만 또는 40 미만의 3가 양이온을 포함하는 중간층을 구비한 커패시터의 구조적 안정성 저하될 수 있다.
제1 음이온화층은 예를 들어 [GaO2]-, [InO2] -, [BeO2] -2, [MgO2]-2, [BaO2]-2, [CaO2] -2, [LiO2]-3, [NaO2] -3, [KO2] -3, 또는 [RbO2] 3- 로 표시될 수 있다. 중간층이 이러한 제1 음이온화층을 포함함에 의하여 중간층을 포함하는 커패시터의 누설 전류가 더욱 효과적으로 억제될 수 있다. 제1 음이온화층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
중간층은, 상기 제1 음이온화층 외에 제2 중성층(second neutral layer)을 더 포함할 수 있다. 즉, 중간층은 제1 음이온화층 및 제2 중성층(second neutral layer)을 포함할 수 있다.
제2 중성층은 예를 들어 [A1O]로 표시될 수 있다. A1은 예를 들어 2가 양이온일 수 있다. A1은 상기 커패시터를 구성하는 유전체 물질에서 12개의 산소 원자에 배위되는 양이온이다. 예를 들어, SrTiO3, SrHfO3, SrZrO3 유전체의 경우 제2 중성층은 [SrO]이며, CaTiO3 유전체의 경우 제2 중성층은 [CaO]이며, BaTiO3 유전체의 경우 제2 중성층은 [BaO]이며, PbTiO3 유전체의 경우 제2 중성층은 [PbO]가 될 수 있다. 제2 중성층의 조성은 사용된 유전체 물질의 A-site물질에 따른다.
중간층이 제2 중성층을 더 포함함에 의하여 제1 음이온화층의 구조적 안정성이 향상될 수 있다. 또한, 중간층과 박막 전극층 및 유전체층과 구조적 유사성이 증가하고, 중간층의 전체적인 구조적 안정성이 향상될 수 있다. 결과적으로 커패시터의 구조적 안정성이 향상될 수 있다. 제2 중성층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
중간층은 예를 들어 제1 음이온화층 및 제2 중성층을 포함하며, 상기 제1 음이온화층과 상기 제2 중성층이 교대로 적층될 수 있다. 제1 음이온화층과 제2 중성층은 기재 예를 들어 박막 전극층 또는 유전체층의 (001) 면 상에 [001] 방향을 따라 순차적으로 적층될 수 있다. 제1 음이온화층과 제2 중성층이 적층되는 순서는 기재 예를 들어 박막 전극층 또는 유전체층의 표면 구조에 따라 변경 또는 선택될 수 있다.
중간층이 포함하는 제1 음이온화층과 상기 제2 중성층은 각각 서로 다른 금속을 포함할 수 있다. 제1 음이온화층과 제2 중성층이 서로 다른 금속을 포함함에 의하여 중간층이 예를 들어 페로브스카이트형 결정 구조를 가질 수 있다.
중간층이 제1 음이온화층 및 제2 중성층을 포함함에 의하여 하나의 화합물을 구성할 수 있다. 중간층을 형성하는 화합물은 벌크 상태에서는 불안정할 수 있으나, 수 나노미터 두께를 가지는 경우에는 안정성이 유지될 수 있다.
중간층은, 예를 들어 하기 화학식 1로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함할 수 있다:
<화학식 1>
[A1B1Ox]
상기 식에서,
A1은 2가 양이온이며,
B1은 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온이며,
2.5<x≤3.0 이다.
B1은 예를 들어 1가 양이온, 2가 양이온 또는 원자량 40 이상의 3가 양이온이다.
상기 화학식 1로 표시되는 금속산화물은 벌크 상태에서는 불안정할 수 있으나, 수 나노미터 두께를 가지는 중간층에서는 안정성이 유지될 수 있다.
중간층은, [SrGaOx], [CaGaOx], [BaGaOx], [PbGaOx], [SrInOx], [CaInOx], [BaInOx], [PbInOx], [SrBeOx], [CaBeOx], [BaBeOx], [PbBeOx], [SrMgOx], [CaMgOx], [BaMgOx], [PbMgOx], [SrBaOx], [CaBaOx], [PbBaOx], [SrCaOx], [BaCaOx], [PbCaOx], [SrLiOx], [CaLiOx], [BaLiOx], [PbLiOx], [SrNaOx], [CaNaOx], [BaNaOx], [PbNaOx], [SrKOx], [CaKOx], [BaKOx], [PbKOx], [SrRbOx], [CaRbOx], [BaRbOx], 또는 [PbRbOx] 중에서 선택된 금속산화물을 포함하며, 이러한 금속산화물에서 2.5<x≤3.0 일 수 있다.
도 2a 및 도 2b를 참조하면, 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이 제2 음이온화층(second anionized layer)을 포함한다. 제1 박막 전극층, 제2 박막 전극층, 유전체층 및 중간층은 예를 들어 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가질 수 있다. 유전체층은 예를 들어 2가의 A 양이온과 4가의 B양이온으로 구성된 페로브스카이트 결정구조의 3원계 산화물(ABO3)을 포함한다. 유전체층이 포함하는 3원계 산화물은 예를 들어 SrTiO3, CaTiO3, BaTiO3, SrHfO3, SrZrO3, PbTiO3 등이다. 유전체층이 포함하는 산화물은 이들로 한정되지 않으며, 다른 양이온들을 포함한 페로브스카이트 3원계 산화물도 가능하다.
제2 음이온화층(first anionized layer)은 예를 들어 [A2O]-로 표시될 수 있다. 상기 A2는 예를 들어 1가 양이온일 수 있다. 커패시터가 이러한 제2 음이온화층을 포함함에 의하여 커패시터의 누설 전류를 보다 효과적으로 억제할 수 있다. 제2 음이온화층이 포함하는 A2는 예를 들어 페로브스카이트 구조에서 12개의 산소 원자에 배위되는 큐보옥타헤드랄 사이트(cuboctahedral site)에 배치될 수 있다.
A2는 예를 들어 1가 양이온을 형성하는 알칼리 금속 원소로서 Li, Na, K, Rb, 또는 Cs을 포함할 수 있다. A2가 이러한 원소를 가짐에 의하여 증가된 쇼트키 장벽 높이(SBH)를 효과적으로 유도할 수 있다.
제2 음이온화층은 예를 들어 [LiO]-, [NaO]-, [KO]-, 또는 [RbO]-로 표시될 수 있다. 중간층이 이러한 제2 음이온화층을 포함함에 의하여 중간층을 포함하는 커패시터의 누설 전류가 더욱 효과적으로 억제될 수 있다. 제2 음이온화층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
중간층은, 상기 제2 음이온화층 외에 제3 중성층(third neutral layer)을 더 포함할 수 있다. 즉, 중간층은 제2 음이온화층 및 제3 중성층(third neutral layer)을 포함할 수 있다.
제3 중성층은 예를 들어 [B2O2]로 표시될 수 있다. B2는 유전체층 물질에서 6개의 산소 원자에 배위되는 양이온이며, B2는 예를 들어 4가 양이온일 수 있다. 예를 들어, SrTiO3, CaTiO3, BaTiO3, SrHfO3, SrZrO3, PbTiO3 등의 유전체 물질에서, B2는 예를 들어 Ti, Hf, 또는 Zr일 수 있다. 제3 중성층은 예를 들어 [TiO2], [ZrO2], 또는 [HfO2]로 표시될 수 있다.
중간층이 제3 중성층을 더 포함함에 의하여 제2 음이온화층의 구조적 안정성이 향상될 수 있다. 또한, 중간층과 박막 전극층 및 유전체층과 구조적 유사성이 증가하고, 중간층의 전체적인 구조적 안정성이 향상될 수 있다. 결과적으로 커패시터의 구조적 안정성이 향상될 수 있다. 제3 중성층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
중간층은 예를 들어 제2 음이온화층 및 제3 중성층을 포함하며, 상기 제2 음이온화층과 상기 제3 중성층이 교대로 적층될 수 있다. 제2 음이온화층과 제3 중성층은 기재 예를 들어 박막 전극층 또는 유전체층의 (001) 면 상에 [001] 방향을 따라 순차적으로 적층될 수 있다. 제2 음이온화층과 제3 중성층이 적층되는 순서는 기재 예를 들어 박막 전극층 또는 유전체층의 표면 구조에 따라 변경 또는 선택될 수 있다.
중간층이 포함하는 제2 음이온화층과 상기 제3 중성층은 각각 서로 다른 금속을 포함할 수 있다. 제2 음이온화층과 제3 중성층이 서로 다른 금속을 포함함에 의하여 중간층이 예를 들어 페로브스카이트형 결정 구조를 가질 수 있다.
중간층이 제2 음이온화층 및 제3 중성층을 포함함에 의하여 하나의 화합물을 구성할 수 있다. 중간층을 형성하는 화합물은 벌크 상태에서는 불안정할 수 있으나, 수 나노미터 두께를 가지는 경우에는 안정성이 유지될 수 있다.
중간층은, 예를 들어 하기 화학식 2로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함할 수 있다:
<화학식 2>
[A2B2Ox]
상기 식에서,
A2는 1가 양이온이며,
B2는 4가 양이온이며,
2.5<x≤3.0 이다.
상기 화학식 2로 표시되는 금속산화물은 벌크 상태에서는 불안정할 수 있으나, 수 나노미터 두께를 가지는 중간층에서는 안정성이 유지될 수 있다.
중간층은, 예를 들어, [LiTiOx], [NaTiOx], [KTiOx], [RbTiOx], [LiZrOx], [NaZrOx], [KZrOx], [RbZrOx], [LiHfOx], [NaHfOx], [KHfOx], 또는 [RbHfOx] 중에서 선택된 금속산화물을 포함하며, 이러한 금속산화물에서 2.5<x≤3.0 일 수 있다.
도 3a 및 도 3b를 참조하면, 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이 제1 중성층(first neutral layer)을 포함한다. 제1 박막 전극층, 제2 박막 전극층, 유전체층 및 중간층은 예를 들어 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가질 수 있다. 유전체층은 예를 들어 2가의 A 양이온과 4가의 B양이온으로 구성된 페로브스카이트 결정구조의 3원계 산화물(ABO3)을 포함한다. 유전체층이 포함하는 3원계 산화물은 예를 들어 SrTiO3, CaTiO3, BaTiO3, SrHfO3, SrZrO3, PbTiO3 등이다. 유전체층이 포함하는 산화물은 이들로 한정되지 않으며, 다른 양이온들을 포함한 페로브스카이트 3원계 산화물도 가능하다.
중간층이 제1 중성층일 수 있다. 제1 중성층은, 예를 들어 하기 화학식 3으로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함할 수 있다:
<화학식 3>
[A3B3O3]
상기 식에서,
A3은 3가 양이온이며,
B3는 3가 양이온이다.
A3와 B3는 예를 들어 서로 다른 금속이다.
제1 중성층은 예를 들어 [ScAlO3], [YAlO3], [LaAlO3], [CeAlO3], [PrAlO3], [NdAlO3], [SmAlO3], [DyAlO3], [ScGaO3], [YGaO3], [LaGaO3], [CeGaO3], [PrGaO3], [NdGaO3], [SmGaO3], [DyGaO3], [ScInO3], [YInO3], [LaInO3], [CeInO3], [PrInO3], [NdInO3], [SmInO3], 또는 [DyInO3] 중에서 선택된 금속산화물을 포함할 수 있다.
제1 중성층을 형성하는 화합물은 벌크 상태에서는 불안정할 수 있으나, 수 나노미터 두께를 가지는 경우에는 안정성이 유지될 수 있다.
제1 중성층이, 제1 양이온화층(first cationized layer); 및 제3 음이온화층(third anionized layer)을 포함할 수 있다. 제1 중성층이 제1 양이온화층 및 제3 음이온화층을 포함함에 의하여 제1 중성층이 구조적으로 안정할 수 있다. 또한, 제1 중성층을 포함하는 중간층과 박막 전극층 및 유전체층과 구조적 유사성이 증가하고, 중간층의 전체적인 구조적 안정성이 향상될 수 있다. 결과적으로 커패시터의 구조적 안정성이 향상될 수 있다. 제3 중성층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
제1 양이온화층(first cationized layer)은 [A3O]+로 표시될 수 있다. A3는 3가 양이온일 수 있다. 제1 양이온화층이 포함하는 A3는 예를 들어 페로브스카이트 구조에서 12개의 산소 원자에 배위되는 큐보옥타헤드랄 사이트(cuboctahedral site)에 배치될 수 있다. A3는 예를 들어 3가 양이온을 형성하는 원소 주기율표 3족에 속하는 금속 원소로서 Sc, Y, La, Ce, Pr, Nd, Sm 또는 Dy를 포함할 수 있다. 제1 양이온화층은 예를 들어 [ScO]+, [YO]+, [LaO]+, [CeO]+, [PrO]+, [NdO]+, [SmO]+, 또는 [DyO]+ 로 표시될 수 있다.
제3 음이온화층(third anionized layer)은 [B3O2]-로 표시될 수 있다. B3는 3가 양이온일 수 있다. A3와 B3는 예를 들어 서로 다른 금속이다. 제3 음이온화층이 포함하는 B3는 예를 들어, 페로브스카이트 구조에서 6개의 산소 원자에 배위되는 옥타헤드랄 사이트(octahedral site)에 배치될 수 있다. B3는 예를 들어 3가 양이온을 형성하는 주기율표 13족에 속하는 금속 원소로서 Al, Ga, 또는 In 을 포함할 수 있다. 제3 음이온화층은 예를 들어 [AlO2]-, [GaO2]-, 또는 [InO2] - 로 표시될 수 있다.
제1 중성층이 제1 양이온화층 및 제3 음이온화층을 포함함에 의하여 증가된 쇼트키 장벽 높이(SBH)를 효과적으로 유도할 수 있다.
중간층이 이러한 제1 중성층을 포함함에 의하여 중간층을 포함하는 커패시터의 누설 전류가 더욱 효과적으로 억제될 수 있다. 제1 양이온화층 및 제3 음이온화층은 예를 들어 HAADF-STEM(High-Angle Annular Dark-Field - Scanning Transmission Electron Microscopy)을 사용하여 확인할 수 있다.
도 4a 및 도 4b를 참조하면, 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함한다. 중간층은 예를 들어 1 내지 3 단위 셀 또는 1 내지 2 단위 셀을 포함할 수 있다. 제1 박막 전극층, 제2 박막 전극층, 유전체층 및 중간층은 예를 들어 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가질 수 있다. 중간층이 1 내지 3 단위 셀을 가짐에 의하여 중간층의 구조적 안정성을 유지하면서 증가된 쇼트키 장벽 높이(SBH)를 가질 수 있다.
중간층의 두께는 예를 들어 1Å 내지 15Å, 2Å 내지 12Å, 또는 2Å 내지 10Å 일 수 있다. 중간층이 이러한 범위의 두께를 가짐에 의하여 중간층의 구조적 안정성을 유지하면서 증가된 쇼트키 장벽 높이(SBH)를 가질 수 있다.
중간층을 포함하는 커패시터에서 상기 제1 박막 전극층 또는 제2 박막 전극층과 상기 유전층 사이의 쇼트키 장벽 높이(Schottky Barrier Height, SBH)가, 1.5 eV 이상, 또는 1.8 eV 이상일 수 있다.
예를 들어, 중간층을 포함하는 커패시터에서 상기 제1 박막 전극층 또는 제2 박막 전극층과 상기 유전층 사이의 쇼트키 장벽 높이(Schottky Barrier Height, SBH)가, 1.5 eV 내지 2.5eV, 또는 1.8 eV 내지 2.1 eV 일 수 있다.
중간층은 예를 들어 에피텍시 성장(epitaxy growth)에 의하여 형성될 수 있다. 따라서, 중간층은 박막 전극층 및/또는 유전층과 유사하거나 동일한 결정 구조, 유사하거나 동일한 격자 상수 등을 가질 수 있으며, 계면 안정성이 향상될 수 있다.
도 1a 내지 4b를 참조하면, 커패시터는, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함한다. 유전체층이 포함하는 유전체는 특별히 한정되지 않으며, 당해 기술분야에서 유전체로 사용되는 것이라면 모두 가능하다. 유전체의 상온(25℃)의 1kHz 내지 1MHz에서 유전율은 예를 들어 50 이상, 100 이상, 250 이상, 또는 500 이상일 수 있다. 유전체의 상온(25℃)의 1kHz 내지 1MHz에서 유전율은 예를 들어 100,000 이하, 50,000 이하, 10,000 이하, 5000 이하, 1000 이하, 또는 500 이하일 수 있다. 유전체의 상온(25℃)의 1kHz 내지 1MHz에서 유전율은 100 내지 100,000, 또는 100 내지 10,000, 또는 100 내지 1000, 또는 100 내지 500 일 수 있다.
유전체층은 예를 들어 하기 화학식 4로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 유전체를 포함할 수 있다:
<화학식 4>
A4B4O3
상기 식에서,
A4는 1가, 2가 또는 3가 양이온이며,
B4는 3가, 4가 또는 5가 양이온이다.
유전체층은 예를 들어 SrTiO3, CaTiO3, BaTiO3, SrHfO3, CaHfO3, BaHfO3, SrZrO3, CaZrO3, BaZrO3, PbTiO3, NaNbO3, NaTaO3, RbTaO3, RbNbO3, RbTaO3 또는 EuTiO3 중에서 선택된 유전체를 포함할 수 있다.
커패시터가 포함하는 유전체층의 두께는 예를 들어 10 nm 내지 100 nm, 또는 10 nm 내지 100nm 일 수 있다. 유전체층의 두께가 지나치게 증가하면 커패시터의 단위 부피당 용량이 저하될 수 있다. 또한, 유전체층의 두께가 지나치게 얇으면 계면의 유전율 저하 영역의 비율이 높아지므로 커패시터의 단위 부피당 용량이 저하 될 수 있다.
커패시터가 포함하는 상기 제1 박막 전극층 및/또는 상기 제2 박막 전극층의 두께는 예를 들어 각각 10 nm 내지 1000 nm, 또는 10 nm 내지 100nm 일 수 있다. 박막 전극층의 두께가 지나치게 증가하면 커패시터의 단위 부피당 용량이 저하될 수 있다. 또한, 박막 전극의 두께가 지나치게 얇고 유전체층의 두께가 지나치게 얇으면 계면의 유전율 저하 영역의 비율이 높아지므로, 커패시터의 단위부피당 용량이 저하 될 수 있다.
커패시터가 포함하는 제1 박막 전극층 및 상기 제2 박막 전극층 중 하나 이상이 페로브스카이트형 결정 구조(perovskite-type crystal structure)를 가질 수 있다. 박막 전극층이 페로브스카이트형 결정구조를 가짐에 의하여 유전체층과의 계면 안정성이 향상될 수 있다.
커패시터가 상술한 중간층을 포함함에 의하여 커패시터의 용량이 증가하고, 누설 전류가 감소한다. 커패시터의 종류는 특별히 한정되지 않는다. 커패시터는 예를 들어 메모리 셀에 포함되는 커패시터 소자, 적층 세라믹 콘덴서에 사용되는 적층형 커패시터 등이다.
도 5a는, 상술한 중간층(미도시)을 포함하는 커패시터(20)의 하나의 구조이다. 이 구조에서는, 절연성 기재(100)와, 한 쌍의 전극인 제1 박막 전극(11), 유전체층(12), 및 제2 박막 전극(13)을 포함한다. 제1 박막 전극(11)과 제2 박막 전극(13)은 각각 하부 박막 전극, 상부 박막 전극으로서 작용한다. 제1 박막 전극(11)과 제2 박막 전극(13)은 전기적으로 접속되지 않고, 제1 박막 전극(11)과 제2 박막 전극(13) 사이에 유전체층(12)이 배치되며, 제1 박막 전극(11)과 유전체층(12) 사이 및/또는 제2 박막 전극(13)과 유전체층(12) 사이에 중간층(미도시)이 배치된다.
도 5b 내지 5d는 상술한 중간층(미도시)을 포함하는 커패시터(20)의 다른 구조의 예이다.
도 5b에서는, 절연성 기재(100) 상의 제1 박막 전극(11)을 피복하도록 유전체층(12)이 배치되고, 유전체층(12)을 피복하도록 제2 전극(13)이 배치된다. 제1 박막 전극(11)과 유전체층(12) 사이 및/또는 제2 박막 전극(13)과 유전체층(12) 사이에 중간층(미도시)이 배치된다.
도 5c에서는, 절연성 기재(100) 상에 제1 박막 전극(11), 제2 박막 전극(13)이 배치되고, 이들 사이에 유전체층(12)이 배치된다. 제1 박막 전극(11)과 유전체층(12) 사이 및/또는 제2 박막 전극(13)과 유전체층(12) 사이에 중간층(미도시)이 배치된다.
도 5d에서는, 절연성 기재(100) 상의 제1 박막 전극(11)의 일부를 피복하도록 유전체층(12)이 배치되고, 유전체층(12)의 다른 일부를 피복하도록 제2 전극(13)이 배치된다. 제1 박막 전극(11)과 유전체층(12) 사이 및/또는 제2 박막 전극(13)과 유전체층(12) 사이에 중간층(미도시)이 배치된다.
도 6은 다른 일구현예에 따른 MIM 커패시터의 구조를 나타낸다.
도 6을 참조하여, 반도체 기판(201) 상에 층간절연막(203)이 적층되며, 그 상부에. 반도체 기판(201)을 노출시키는 콘택홀을 채우는 콘택플러그(205)가 형성된다. 콘택플러그(205)를 갖는 기판상에 몰드절연막(213)이 형성되며, 몰드 절연막(213)은 콘택플러그(205)를 갖는 기판 상에 하부 몰드 절연막(207), 식각 저지막(209) 및 상부 몰드막(211)을 차례로 적층한 구조를 갖는다. 식각 저지막(209)은 도 5에 도시된 위치에 한정되지 않고 콘택 플러그(205) 및 층간절연막(203)의 상부면 상에 직접 형성될 수도 있다. 다르게는, 몰드 절연막(213)은 하부 몰드 절연막(207) 및 상부 몰드 절연막(211)의 이중층의(double layered) 몰드 절연막으로 형성되거나 단일 몰드 절연막(a single mold insulating layer)으로 형성될 수 있다. 하부 몰드 절연막(207) 및 상부 몰드 절연막(211)은 식각 저지막(209)에 대하여 식각 선택비를 가질 수 있다. 예를 들어, 하부 몰드 절연막(207) 및 상부 몰드 절연막(213)이 실리콘 산화막으로 형성되는 경우에, 식각 저지막(209)은 실리콘 질화막으로 형성될 수 있다. 몰드 절연막(213) 패터닝하여 콘택 플러그(205)의 상부 표면 및 이와 인접한 상기 층간 절연막(203) 상부 표면을 노출시키는 스토리지 노드 홀(215)을 형성한다.
스토리지 노드 홀(215)을 갖는 반도체 기판의 전면 상에 하부전극막(217'), 즉 하부 전극용 도전막을 형성한다. 하부 전극용 도전막(217')은 단차도포성이 우수하고, 후속의 유전막을 형성하는 공정 중 변형이 적고, 내산화성(oxidation resistant property)을 갖는 도전막으로 형성한다. 예를 들어, 상기 하부 전극용 도전막(217')은 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3) 중에서 선택된 적어도 하나의 금속 산화막으로 형성될 수 있다.
하부 전극막(217') 상에 버퍼 절연막(219)이 형성되어 있고, 상기 스토리지 노드 홀(215) 내에 고립된 하부 전극(217′) 및 버퍼 절연막 패턴(미도시)이 형성되어 있다. 버퍼 절연막 패턴(미도시)은 선택적으로 제거되어 상기 하부 전극(217′)의 내벽을 노출시킨 구조를 갖는다. 그리고 하부 전극(217′)을 갖는 반도체기판(201)의 전면 상에 하부 유전막(219) 및 상부 유전막(223)이 차례로 적층된 유전막(224)이 형성되어 있다. 하부 유전막(219) 및 상부 유전막(223)은 유전체를 함유할 수 있다. 예를 들어, 상부 유전막(223)은 하부 유전막(219)에 비하여 높은 유전 상수를 갖는 고유전막으로 형성될 수 있다. 또한, 하부 유전막(219)은 상부 유전막(223)에 비하여 큰 에너지 밴드갭을 갖는 유전막으로 형성할 수 있다.
예를 들어, 하부 유전막(219) 또는 상부 유전막(223)은 스트론튬-티타늄 산화물(SrTiO3), 리튬-니오븀 산화물(LiNbO3,), 포타슘-니오븀 산화물(KNbO3), 포타슘-탈륨 산화물(KTaO3), 바륨-티타늄 산화물(BaTiO3), 소듐-니오븀 산화물(NaNbO3), 소듐-탈륨 산화물(NaTaO3), 칼슘-지르코늄 산화물(CaZrO3), 바륨-지르코늄 산화물(BaZrO3), 스트론튬-지르코늄 산화물(SrZrO3) 중에서 선택된 하나의 금속 산화막으로 형성될 수 있다.
다르게는, 도면에 도시되지 않으나, 하부 유전막(219) 및 상부 유전막(223)이 하나의 유전막을 형성하며, 이러한 유전막이 상술한 금속 산화막으로 형성될 수 있다.
상부 유전막(223) 상에는 상부 전극(225)이 형성되며, 상부 전극(225)은 하부 전극(217') 보다 큰 일함수(work function)를 갖는 금속막으로 형성할 수 있다.
상부 전극(225)은 Ru막, Pt막 및 Ir막으로 이루어진 군으로부터 선택된 적어도 하나의 귀금속 (Noble Metal) 막으로 형성될 수 있다.
예를 들면, 상부 유전막(223)은 Ta2O5막, TiO2막, 도우프트 TiO2막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성할 수 있고, 하부 유전막은(219) HfO2막, ZrO2막, Al2O3막 및 La2O3막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성할 수 있다.
예를 들어, 상부 유전막(223) 및 하부 유전막(219)은 스트론튬-티타늄 산화물(SrTiO3) 막으로 형성할 수 있다.
하부 유전막(219)과 상부 유전막(223) 사이에 중간 유전막(221)이 개재된다. 하부 유전막(219) 및 상부 유전막(223)을 결정질 또는 비정질 유전막으로 형성할 수 있고, 중간 유전막(221)을 결정질 또는 비정질 유전막으로 형성할 수 있다. 즉, 하부 유전막(219)은 결정질 또는 비정질 구조의 HfO2막, ZrO2막, Al2O3막 및 La2O3막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있고, 중간 유전막(221)은 스트론튬-티타늄 산화물(SrTiO3) 막으로 형성할 수 있다.
예를 들어, 중간 유전막은 결정질 또는 비정질 구조의 HfO2막, ZrO2막, Al2O3막, La2O3막, Ta2O5막, TiO막, 도우프트 TiO막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있다. 예를 들어, 중간 유전막(221) 은 스트론튬-티타늄 산화물(SrTiO3) 막으로 형성할 수 있다. 또한, 상기 상부 유전막(221)은 결정질 또는 비정질 구조의 Ta2O5막, TiO막, 도우프트 TiO막 및 STO막으로 이루어진 군에서 선택된 적어도 하나의 막으로 형성될 수 있다. 이와 같이, 상기 중간 유전막(221)을 결정질 또는 비정질 구조의 유전막으로 형성함으로써, 유전막(224)의 브레이크 다운 전압 특성을 개선 할 수 있다. 예를 들어, 상기 하부 유전막(219) 및 상기 상부 유전막(223)을 결정질 구조의 유전막으로 형성할 경우, 상기 하부 유전막(219) 및 상부 유전막(223)의 내압(breakdown voltage)은 개선되나 이들의 누설 전류 특성(leakage current characteristic)은 저하될 수 있다. 이에 따라, 비정질 구조의 유전막인 상기 중간 유전막(221)을 상기 하부 유전막(219) 및 상기 상부 유전막(223) 사이에 형성함으로써, 누설 전류 특성 및 브레이크다운 전압 특성 등의 전기적 특성들이 우수한 커패시터를 제공할 수 있다.
그리고, 하부 전극(217′)을 갖는 반도체기판(201)의 전면과 하부 유전막(219), 중간 유전막(221) 및 상부 유전막(223)이 차례로 적층된 유전막(224) 사이에 중간층(미도시)이 형성되어 있다.
MIM 커패시터가 중간층(미도시)을 추가적으로 포함함에 의하여 누설 전류 특성이 더욱 향상된다.
도 6에 나타난 MIM 커패시터는 예를 들어 콘케이브 구조 또는 실린더 구조를 갖는다.
다른 일구현예에 따른 전자 소자는 상술한 커패시터를 포함한다. 전자 소자가 중간층을 포함하는 커패시터를 구비함에 의하여 누설 전류가 감소되므로, 우수한 소자 특성을 제공한다.
전자 소자는 예를 들어 반도체 소자이다. 전자 소자는 예를 들어 메모리 소자이다. 메모리 소자는 예를 들어 DRAM(Dynamic Random Access Memory), 플래쉬 메모리 등이다.
도 7은 트랜치 커패시터형 다이나믹 랜덤 액세스 메모리(Trench capacitor type DRAM)의 구조를 도시한다.
도 7을 참조하면, p형 반도체 기판(320)상에 필드 산화막(321)으로 소자분리영역을 형성하며, 소자분리영역내에 게이트 전극(323)과 소오스/드레인 불순물 영역(322, 322')이 형성된다. 층간 절연막(324)으로서 HTO(High Temperature Oxide)막이 형성되며, 트랜치 버퍼층으로 트랜치가 형성되지 않을 부분을 캡핑(Capping)시킨 후 소오스 영역(322) 중 일부를 오픈시켜 콘택부(C)가 형성된다.
층간절연막(324)의 측벽에는 트랜치가 형성되고 트랜치의 측벽 전체에 걸쳐 측벽 산화막(325)이 형성된다. 측벽 산화막(325)은 트랜치 형성을 위한 식각시 실리콘 기판에 가해진 손상을 보상하고, 또한 실리콘 기판과 이후 형성될 스토리지 전극사이의 유전막으로 작용한다. 트랜치 측벽에 형성된 소오스 영역(322) 중 게이트 쪽의 소오스 영역(322)을 제외한 나머지 부분의 소오스 영역(322)의 측벽(S) 전체가 노출된 구조를 갖는다.
소오스 영역(322)의 측벽부(S)에는 불순물 주입으로 PN정션(332)이 형성되며, 게이트 전극의 왼쪽에는 소오스 영역(322)이 형성되며 오른쪽에는 드레인 영역(322')이 형성된다. 소오스 영역(322)에는 트랜치(T)가 형성되고 트랜치의 측벽 중 게이트 쪽은 소오스 영역(322)과 직접 맞닿아 있고 그 외에는 소오스 영역(322)에 불순물을 추가로 주입하여 정션부(32)를 형성한다.
층간절연막(24)의 일부와 노출된 소오스 영역(322) 및 트랜치 내의 측벽 산화막(325)의 표면에 스토리지 전극(326)으로서 폴리 실리콘층이 형성된다. 스토리지 전극(326)은, 게이트전극(323) 쪽의 소오스 영역(22) 뿐 아니라, 트랜치 상측 벽의 둘레와 맞닿아 있는 소오스영역(322) 전체에 걸쳐 접촉하도록 형성된다. 상기의 트렌치 상측벽의 둘레에 형성되어 있는 소오스 영역(322)은 주입한 불순물로 인하여 그 영역이 확대되어 상기 스토리지 전극(326)과 더욱 명확히 접촉하게 된다. 스토리지 전극(326)의 상부 표면을 따라 커패시터의 유전체로서 절연막(327)을 형성하고, 그 상부에 플레이트 전극(328)으로서 폴리 실리콘층을 형성하는 공정을 수행함으로써 트랜치 커패시터형 DRAM을 완성한다.
이러한 트랜치 커패시터형 DRAM에서, 스토리지 전극(326)과 유전체 절연막(327) 사이에 상술한 중간층(미도시)이 추가로 배치된다.
다른 일구현예에 따른 커패시터 제조 방법은, 제1 박막 전극층 또는 제2 박막 전극층을 제공하는 단계; 상기 제1 박막 전극층 또는 제2 박막 전극층의 일면 상에 에피텍시 성장(epitaxy growth)에 의하여 중간층을 배치하는 단계; 상기 중간층 상에 유전층을 배치하는 단계; 및 상기 유전층 상에 다른 박막 전극층을 배치하여 커패시터를 제공하는 단계를 포함하며, 상기 커패시터가, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및 상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며, 상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며, 상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며, 상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며, 상기 제2 음이온화층이 1가 양이온을 포함하며, 상기 제1 중성층이 복수의 3가 양이온을 포함한다. 예를 들어, 상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 40 이상의 3가 양이온을 포함할 수 있다.상술한 제조방법으로 제조된 커패시터는 중간층을 포함함에 의하여 누설 전류가 감소될 수 있다.
도 5a 내지 5d를 참조하면, 먼저, 제1 박막 전극(11) 또는 제2 박막 전극(13)이 제공된다.
제1 박막 전극(11) 및/또는 제2 박막 전극(13)은 각각 예를 들어 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3), 이리듐(Ir), 이리듐-루테늄 합금(IrRu), 이리듐 산화물(IrO2), 티타늄-알루미늄 질화물(TiAlN), 티타늄 산화물(TiO2), 루테늄(Ru), 플래티늄(Pt), 지르코늄 산화물(ZrO2), 주석 산화물(SnO2), 인듐-주석 산화물(ITO) 등을 포함하나 이들로 한정되지 않으며 당해 기술분야에서 전극 재료로 사용하는 것이라면 모두 가능하다. 이들은 단독으로 또는 서로 혼합되어 사용된다.
제1 박막 전극(11) 및 제2 박막 전극(13) 중 적어도 하나는 페로브스카이트형 구조를 가지는 산화물일 수 있다. 예를 들어, 제1 박막 전극(11) 및/또는 제2 박막 전극(13) 중 적어도 하나는 스트론튬-루테늄 산화물(SrRuO3), 이리듐-루테늄 산화물(SrIrO3), 칼슘-루테늄 산화물(CaRuO3), 칼슘-니켈 산화물(CaNiO3), 바륨-루테늄 산화물(BaRuO3), 바륨-스트론튬-루테늄 산화물((Ba,Sr)RuO3) 중에서 선택될 수 있다.
제1 전극(11) 및/또는 제2 전극(13)은 금속, 금속 산화물, 금속 질화물, 금속 질산화물, 또는 합금을 전자-빔 에피택시 공정, 액상 에피택시 공정, 기상 에피택시 공정, 화학 기상 증착 공정, 스퍼터링 공정, 원자층 적층 공정, 펄스 레이저 증착 공정 등으로 증착하여 형성한다. 제1 전극(11) 및 제2 전극(13)은 단층 구조 또는 다층 구조이다.
다르게는, 제1 전극(11) 또는 제2 전극(13)은 도전 재료를 포함하는 전극 페이스트를 코팅 및 건조함으로써 얻어진 코팅막을 열처리하여 형성된다.
코팅법은 진공 프로세스나 고온 프로세스를 사용하지 않으므로 간단하게 제1 전극(11) 또는 제2 전극(13)의 제조가 가능하다.
전극 페이스트는 도전 재료 입자, 유기 성분 및 용매를 포함한다.
도전 재료는, 일반적으로 전극으로서 사용될 수 있는 재료라면 모두 가능하다. 도전 재료는 예를 들어, 산화주석, 산화인듐, 산화주석인듐(ITO) 등의 도전성 금속 산화물, 또는 백금, 금, 은, 구리, 철, 주석, 아연, 알루미늄, 인듐, 크롬, 리튬, 나트륨, 칼륨, 세슘, 칼슘, 마그네슘, 팔라듐, 몰리브덴, 아몰퍼스 실리콘이나 폴리실리콘 등의 금속이나 이들의 합금, 요오드화구리, 황화구리 등의 무기 도전성 물질, 폴리티오펜, 폴리피롤, 폴리아닐린, 폴리에틸렌디옥시티오펜과 폴리스티렌술폰산의 착체 등, 요오드 등의 도핑 등으로 도전율을 향상시킨 도전성 중합체 등, 탄소 재료 등이다. 이러한 도전 재료는, 단독으로 사용해도 되지만, 복수의 재료를 적층 또는 혼합하여 사용하는 것이 가능하다.
도전 재료는 예를 들어 금속 입자이다. 금속 입자를 사용함으로써 커패시터의 절곡 내성 향상이나, 전압을 반복 인가해도 항전계가 증가하지 않는다. 이것은, 도전막 표면에 요철이 형성되고, 그 요철 상에 유전체층이 배치됨에 의 하여 발생하는 앵커 효과에 의해, 전극과 유전체층의 밀착성이 향상된다. 금속 입자는, 예를 들어 금, 은, 구리, 백금, 납, 주석, 니켈, 알루미늄, 텅스텐, 몰리브덴, 산화루테늄, 크롬, 티타늄, 카본 또는 인듐 중 적어도 1종을 포함하는 금속 입자이다.
유기 성분 및 용매는 유전체층과 동일한 재료를 사용하는 것이 가능하다.
다음으로, 제1 박막 전극(11) 또는 제2 박막 전극(12)의 일면 상에 에피텍시 성장(epitaxy growth)에 의하여 중간층(미도시)을 배치한다.
중간층은 상술한 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함한다. 중간층에 대한 보다 구체적인 내용은 커패시터 부분을 참조한다.
에피텍시 성장은 예를 들어 분자 핌 에피텍시 공정, 액상 에픽택시 공정, 기상 에피택시 공정 등을 사용할 수 있다.
분자 빔 에피택시 공정을 이용하여 중간층(미도시)을 형성하는 경우, 예를 들어 표면 처리된 제1 박막 전극(11)이 형성된 절연성 기재(100)을 반응 챔버 내에 로딩시킨 후, 제1 박막 전극(11)을 약 400℃ 내지 약 800℃ 정도의 온도로 유지하고, 챔버 내의 산화제 분압, 예를 들어 산소 분압을 10-8 Torr 내지 10-5 Torr로 유지하였다. 금속 전구체로부터 금속을 승화시켜 중간층을 구성하는 금속을 공급하였다. 이어서, 기상(gaseous) 금속을 표면 처리된 제1 박막 전극(11) 상으로 도입한 다음, 산화제를 공급하여 표면 처리된 제1 박막 전극(11) 상에 중간층(미도시)을 형성한다. 중간층(미도시)이 [GaO2]- 층을 포함하는 경우, 금속 전구체는 갈륨 또는 갈륨을 포함하는 제1 전구체 화합물로 이루어지면, 산화제는 산소(O2), 오존(O3), 이산화질소(NO2) 또는 산화이질소(N2O) 등을 포함한다. 산화제는 예를 들어 산소이다.
다음으로, 중간층(미도시) 상에 유전체층(12)을 배치한다.
유전층(12)은 예를 들어 스트론튬-티타늄 산화물(SrTiO3), 리튬-니오븀 산화물(LiNbO3,), 포타슘-니오븀 산화물(KNbO3), 포타슘-탈륨 산화물(KTaO3), 바륨-티타늄 산화물(BaTiO3), 칼슘-티타늄 산화물(CaTiO3), 납-티타늄 산화물 (PbTiO3), 소듐-니오븀 산화물(NaNbO3), 소듐-탈륨 산화물(NaTaO3), 칼슘-지르코늄 산화물(CaZrO3), 바륨-지르코늄 산화물(BaZrO3), 스트론튬-지르코늄 산화물(SrZrO3) 중에서 선택될 수 있다.
유전층(12)은 페로브스카이트형 구조를 가지는 산화물일 수 있다. 예를 들어, 유전층(12)은 스트론튬-티타늄 산화물(SrTiO3)일 수 있다.
유전층(12)은 예를 들어 화학 기상 증착 공정, 유기 금속 화학 기상 증착 공정, 분자 빔 에피택시 공정, 기상 에피택시 공정, 액상 에피택시 공정, 졸-겔 공정, 스퍼터링 공정, 펄스 레이저 증착 공정, 원자층 적층 공정 등을 이용하여 형성된다.
분자 빔 에피택시 공정을 이용하여 유전체층(12)을 형성하는 경우, 예를 들어 표면 처리된 제1 박막 전극(11)이 형성된 절연성 기재(100)을 반응 챔버 내에 로딩시킨 후, 제1 박막 전극(11)을 약 400℃ 내지 약 800℃ 정도의 온도로 유지하고, 챔버 내의 산화제 분압, 예를 들어 산소 분압을 10-8 Torr 내지 10-5 Torr로 유지한다. 금속 전구체로부터 금속을 기화시켜 중간층을 구성하는 기상 금속을 공급한다. 이어서, 기상(gaseous) 금속을 표면 처리된 제1 박막 전극(11) 상으로 도입한 다음, 산화제를 공급하여 표면 처리된 제1 박막 전극(11) 상에 중간층(미도시)을 형성한다. 유전체층(12)이 SrTiO3 층을 포함하는 경우, 제1 금속 전구체는 스트론튬 또는 스트론튬을 포함하는 제1 전구체 화합물, 티타늄 또는 티타늄을 포함하는 제2 전구체 화합물로 이루어지며, 산화제는 산소(O2), 오존(O3), 이산화질소(NO2) 또는 산화이질소(N2O) 등을 포함한다. 산화제는 예를 들어 산소이다.
화학 기상 증착 공정을 이용하여 유전체층(12)을 형성하는 경우, 표면 처리된 제1 박막 전극(11)이 형성된 절연성 기재(100)을 반응 챔버 내에 로딩시킨 후, 반응 챔버를 약 500℃ 내지 약 600℃ 정도의 온도 및 약 1Torr 내지 약 10Torr 정도의 압력으로 유지한다. 이어서, 유기 금속 전구체를 표면 처리된 제1 전극(11) 상으로 도입한 다음, 산화제를 공급하여 표면 처리된 제1 전극(11) 상에 유전체층(12)을 형성한다. 유전체층(12)이 SrTiO3를 포함하는 경우, 유기 금속 전구체는 스트론튬 또는 스트론튬을 포함하는 제1 전구체 화합물, 티타늄 또는 티타늄을 포함하는 제2 전구체 화합물로 이루어지며, 산화제는 산소(O2), 오존(O3), 이산화질소(NO2) 또는 산화이질소(N2O) 등을 포함한다.
유전체층(12)에 대하여 열처리 공정을 수행하여 유전체층(12)을 구성하는 물질들의 추가적인 결정화가 가능하다. 예를 들면, 유전체층(12)은 산소(O2) 가스, 질소(N2) 가스, 아르곤(Ar) 가스, 암모니아(NH4) 가스 또는 이들의 혼합 가스 분위기 하에서 급속 열처리 공정(RTP)으로 열처리된다. 급속 열처리 공정은 예를 들어 약 500℃ 내지 약 650℃ 정도의 온도에서 약 30초 내지 약 3분 동안 수행된다.
다르게는, 유전체층(12)은 상술한 유전체를 포함하는 유전체 페이스트를 코팅 및 건조함으로써 얻어진 코팅막을 열처리하여 형성된다.
코팅법은 진공 프로세스나 고온 프로세스를 사용하지 않으므로 간단하게 유전체층(12)의 제조가 가능하다.
유전체 페이스트는 상술한 유전체, 유기 성분 및 용매를 포함한다. 유전체 페이트스는 유전체 입자를 포함한다. 유기 성분은 유전체 입자 사이의 공극에 매립되어 커패시터의 단락을 방지하고 커패시터의 생산 수율을 향상시킨다.
유기 성분은 예를 들어 단량체, 올리고머 또는 중합체, 광중합 개시제, 가소제, 레벨링제, 계면 활성제, 실란 커플링제, 소포제, 안료, 분산제 등이다. 커패시터의 절곡 내성 향상의 관점에서는, 예를 들어 유기 성분은 올리고머 또는 중합체이다. 올리고머 또는 중합체는 예를 들어 열가소성 수지, 열경화성 수지 등이다. 예를 들어, 아크릴 수지, 에폭시 수지, 노볼락 수지, 페놀 수지, 폴리이미드 전구체 수지, 폴리이미드 수지, 폴리실록산 수지, 불소계 수지, 폴리비닐아세탈 수지 등이다.
용매는 유전체 입자를 분산키고, 유기 성분이 용해되는 것이라면 모두 가능하다. 예를 들어, 메틸에틸케톤, 아세톤, 디에틸케톤, 메틸이소부틸케톤, 메틸이소프로필케톤, 시클로펜타논, 시클로헥사논 등의 케톤계 용매, 메탄올, 에탄올, 이소프로판올, 이소부틸알코올, 벤질알코올, 메톡시메틸부탄올, 에틸렌글리콜, 디에틸렌글리콜, 글리세린 등의 알코올계 용매, 디에틸에테르, 디이소프로필에테르, 1,2-디메톡시에탄, 1,4-디옥산, 테트라히드로푸란, 테트라히드로피란, 아니솔, 디에틸렌글리콜디메틸에테르(디글라임), 디에틸렌글리콜에틸에테르(카르비톨) 등의 에테르계 용매, 메틸셀로솔브, 에틸셀로솔브, 페닐셀로솔브 등의 셀로솔브계 용매, 헥산, 펜탄, 헵탄, 시클로헥산 등의 지방족 탄화수소계 용매, 톨루엔, 크실렌, 벤젠 등의 방향족 탄화수소계 용매, 피리딘, 피라진, 푸란, 피롤, 티오펜, N-메틸피롤리돈 등의 방향족 복소환 화합물계 용매, N,N-디메틸포름아미드, N,N-디메틸아세트아미드 등의 아미드계 용매, 트리클로로에틸렌, 디클로로메탄, 클로로포름, 1,2-디클로로에탄, 클로로벤젠 등의 할로겐 화합물계 용매, 아세트산에틸, 아세트산메틸, 포름산에틸, 락트산에틸, 탄산디메틸, 탄산디에틸, 탄산프로필렌, γ-부티로락톤 등의 에스테르계 용매, 디메틸술폭시드, 술포란 등의 황 화합물계 용매, 아세토니트릴, 프로피오니트릴, 아크릴로니트릴 등의 니트릴계 용매, 포름산, 아세트산, 트리클로로아세트산, 트리플루오로아세트산 등의 유기산계 용매와 같은 각종 유기 용매, 또는, 이들을 포함하는 혼합 용매 등이다.
코팅 방법은, 예를 들어 스핀 코팅법, 블레이드 코팅법, 슬릿 다이 코팅법, 스크린 인쇄법, 바 코터법, 주형법, 그라비아 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 침지 인상법, 잉크젯법, 디스펜서법 등이다. 이러한 코팅 방법 중에서, 패턴 가공성, 제막성의 관점에서, 예를 들어 스크린 인쇄, 그라비아 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 잉크젯법, 디스펜서법이 사용된다.
코팅막으로부터 용매를 제거하는 방법은, 예를 들어 오븐, 핫 플레이트, 적외선 등에 의한 가열 건조나 진공 건조 등이고, 예를 들어 50℃ 내지 140℃의 범위에서 1분 내지 수 시간 수행한다.
다음으로 유전체 특성을 향상시키기 위하여 코팅막을 경화시킨다. 경화 온도는 유전체 화합물의 종류, 사용하는 용매, 기재의 종류에 따라, 선택된다. 예를 들어, 유전체 페이스트 중의 유기 성분이 아크릴 수지인 경우, 내열성의 관점에서 50 내지 300℃의 범위이다. 또한, 절연성 기재가 폴리에틸렌테레프탈레이트인 경우, 기재의 열팽창에 의한 가공 정밀도의 저하를 방지하는 관점에서, 50 내지 150℃의 범위에 있는 것이 바람직하다. 경화하는 방법으로서는, 오븐, 이너트 오븐, 핫 플레이트, 적외선 등에 의한 가열 경화나 진공 경화, 크세논 플래시 램프에 의한 경화, UV 광에 의한 광경화 등을 들 수 있다.
유전체층의 평탄성을 높이기 위해서, 유전체 페이스트를 코팅 및 건조함으로써 얻어진 코팅막 상에 평탄화층을 형성하는 것이 가능하다. 평탄화층의 재료로서는 예를 들어 폴리이미드 수지, 폴리실록산 수지, 아크릴 수지, 에폭시 수지 등의 공지된 수지이다. 평탄화층의 막 두께로서는 예를 들어 유전 특성의 관점에서는, 유전체층에 비하여 얇다.
유전체층은 패턴 가공되거나 패턴 가공되지 않는다. 유전체 소자 간의 크로스 토크의 저감에 의한 잘못 읽어들임 방지의 관점에서, 패턴 가공되는 가능하다. 패턴 가공의 방법은 예를 들어, 미세 가공의 관점에서는, 유기 성분이 감광성 유기 성분을 포함하는 포토리소그래피 가공이 사용된다. 포토리소그래피 가공을 사용함에 의하여 유전체 소자의 고집적화가 가능하다.
다음으로, 유전체층(12) 상에 다른 박막 전극층을 배치하여 커패시터(20)를 제공한다.
다른 박막 전극층을 배치하는 방법은 상기 제1 박막 전극(11) 또는 제2 박막 전극(13)을 배치하는 방법과 동일하다.
먼저 제1 박막 전극(11)이 배치된 경우에는, 유전체층(12) 상에 제2 박막 전극(13)이 배치되고, 먼저 제2 박막 전극(13)이 배치된 경우에는, 유전체층(12) 상에 제1 박막 전극(11)이 배치된다.
유전체층(12) 상에 제2 박막 전극(13) 또는 제1 박막 전극(11)이 배치됨에 의하여 커패시터(20)가 준비된다.
이하의 실시예 및 비교예를 통하여 본 발명이 더욱 상세하게 설명된다. 단, 실시예는 본 발명을 예시하기 위한 것으로서 이들만으로 본 발명의 범위가 한정되는 것이 아니다.
(유전체의 제조)
실시예 1: [GaO 2 ] - 제1 음이온화층, 1 단위 셀
두께 100Å의 SrRuO3 제1 박막 전극의 (001)면 상에 분자빔 에피텍시(molecular beam epitaxy)를 사용하여, [001] 방향으로 [GaO2]- 제1 음이온화층 및 [SrO] 제2 중성층을 순차적으로 성장시켜 중간층을 형성하였다.
중간층은 화합물로서 SrGaOx (2.5<x≤3.0)으로 표시된다. 1 단위 셀(unit cell)을 포함하는 중간층의 두께는 4.0Å 이었다. 분자빔 에피텍시는 5×10-8 내지 8×10-8 Torr의 산소 분압에서 수행되었고, 제1 박막 전극의 온도는 700 ℃ 이었다.
SrGaOx 중간층 상에 동일한 방법으로 SrTiO3 유전층을 100Å 두께로 성장시켰다.
SrTiO3 유전층 상에 동일한 방법으로 두께 200Å의 SrRuO3 제2 박막 전극을 배치하여 커패시터를 제조하였다.
실시예 2: [InO 2 ] - 제1 음이온화층, 1 단위 셀
[GaO2]- 음이온화층 대신 [InO2]- 음이온화층을 형성시킨 것을 제외하고는 실시예 5와 동일한 방법으로 커패시터를 제조하였다.
실시예 3: [BeO 2 ] -2 제1 음이온화층, 1 단위 셀
[GaO2]- 음이온화층 대신 [BeO2]-2 음이온화층을 형성시킨 것을 제외하고는 실시예 5와 동일한 방법으로 커패시터를 제조하였다.
실시예 4: [MgO 2 ] -2 제1 음이온화층, 1 단위 셀
[GaO2]- 음이온화층 대신 [MgO2]-2 음이온화층을 형성시킨 것을 제외하고는 실시예 5와 동일한 방법으로 커패시터를 제조하였다.
실시예 5: [LiO 2 ] -3 제1 음이온화층, 1 단위 셀
[GaO2]- 음이온화층 대신 [LiO2]-3 음이온화층을 형성시킨 것을 제외하고는 실시예 5와 동일한 방법으로 커패시터를 제조하였다.
실시예 6: [LiO] - 제2 음이온화층, 1 단위 셀
두께 100Å의 SrRuO3 제1 박막 전극의 (001)면 상에 분자빔 에피텍시(molecular beam epitaxy)를 사용하여, [001] 방향으로 [LiO]- 제2 음이온화층 및 [TiO2] 제3 중성층을 순차적으로 성장시켜 중간층을 형성하였다.
중간층은 화합물로서 LiTiOx (2.5<x≤3.0)으로 표시된다. 1 단위 셀(unit cell)을 포함하는 중간층의 두께는 4.0Å이었다. 분자빔 에피텍시는 5×10-8 내지 8×10-8 Torr의 산소 분압에서 수행되었고, 제1 박막 전극의 온도는 700 ℃ 이었다.
LiTiOx 중간층 상에 동일한 방법으로 SrTiO3 유전층을 100Å 두께로 성장시켰다.
SrTiO3 유전층 상에 동일한 방법으로 두께 100Å의 SrRuO3 제2 박막 전극을 배치하여 커패시터를 제조하였다.
실시예 7: [NaO] - 제2 음이온화층, 1 단위 셀
[LiO]- 음이온화층 대신 [NaO]- 음이온화층을 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다.
실시예 8: [KO] - 제2 음이온화층, 1 단위 셀
[LiO]- 음이온화층 대신 [KO]- 음이온화층을 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다.
실시예 9: [RbO] - 제2 음이온화층, 1 단위 셀
[LiO]- 음이온화층 대신 [RbO]- 음이온화층을 형성시킨 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다.
실시예 10: [ScO] + 제1 양이온화층 및 [GaO 2 ] - 제3 음이온화층, 1 단위 셀
두께 100Å의 SrRuO3 제1 박막 전극의 (001)면 상에 분자빔 에피텍시(molecular beam epitaxy)를 사용하여, [001] 방향으로 [ScO]+ 제1 양이온화층 및 [GaO2]- 제3 음이온화층을 순차적으로 성장시켜 중간층을 형성하였다.
중간층은 페로브스카이트 화합물로서 ScGaO3 로 표시된다. 1 단위 셀(unit cell)을 포함하는 중간층의 두께는 4.0Å 이었다. 분자빔 에피텍시는 5×10-8 내지 8×10-8 Torr의 산소 분압에서 수행되었고, 제1 박막 전극의 온도는 700 ℃ 이었다.
ScGaO3 중간층 상에 동일한 방법으로 SrTiO3 유전층을 100Å 두께로 성장시켰다.
SrTiO3 유전층 상에 동일한 방법으로 두께 100Å의 SrRuO3 제2 박막 전극을 배치하여 커패시터를 제조하였다.
실시예 11: [LaO] + 제1 양이온화층 및 [AlO 2 ] - 제3 음이온화층, 1 단위 셀
두께 100Å의 SrRuO3 제1 박막 전극의 (001)면 상에 분자빔 에피텍시(molecular beam epitaxy)를 사용하여, [001] 방향으로 [LaO]+ 제1 양이온화층 및 [AlO2]- 음이온화층을 순차적으로 성장시켜 중간층을 형성하였다.
중간층은 페로브스카이트 화합물로서 LaAlO3 로 표시된다. 1 단위 셀(unit cell)을 포함하는 중간층의 두께는 4.0Å 이었다. 분자빔 에피텍시는 5×10-8 내지 8×10-8 Torr의 산소 분압에서 수행되었고, 전극의 온도는 700 ℃ 이었다.
LaAlO3 중간층 상에 동일한 방법으로 SrTiO3 유전층을 100Å 두께로 성장시켰다. SrTiO3 유전층 상에 동일한 방법으로 두께 100Å의 SrRuO3 제2 박막 전극을 배치하여 커패시터를 제조하였다.
실시예 12: [GaO 2 ] - 제1 음이온화층, 2 단위 셀
SrGaOx 중간층의 두께를 2 단위 셀(unit cell)로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다.
비교예 1: [LaO] + 제1 양이온화층, 1 단위 셀
두께 100Å의 SrRuO3 제1 박막 전극의 (001)면 상에 분자빔 에피텍시(molecular beam epitaxy)를 사용하여, [001] 방향으로 [LaO]+ 제1 양이온화층 및 [TiO2] 제3 중성층 및 순차적으로 성장시켜 중간층을 형성하였다.
중간층은 화합물로서 LaTiOx (2.5<x≤3.0)으로 표시된다. 1 단위 셀(unit cell)을 포함하는 중간층의 두께는 4.0Å이었다. 분자빔 에피텍시는 5×10-8 내지 8×10-8 Torr의 산소 분압에서 수행되었고, 제1 박막 전극의 온도는 700 ℃ 이었다.
LaTiOx 중간층 상에 동일한 방법으로 SrTiO3 유전층을 100Å 두께로 성장시켰다.
SrTiO3 유전층 상에 동일한 방법으로 두께 100Å의 SrRuO3 제2 박막 전극을 배치하여 커패시터를 제조하였다.
비교예 2: [YO] + 제1 양이온화층, 1 단위 셀
[LaO]+ 양이온화층 대신 [YO]+ 양이온화층을 형성시킨 것을 제외하고는 비교예 1과 동일한 방법으로 커패시터를 제조하였다.
비교예 3: [YO] + 제1 양이온화층, 2 단위 셀
중간층의 두께를 2 단위 셀로 증가시킨 것을 제외하고는 실시예 11과 동일한 방법으로 커패시터를 제조하였다.
비교예 4: 중간층 부재(free), 1 단위 셀
중간층을 도입하는 단계를 생략한 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다.
평가예 1: 소트키 장벽 높이 계산 (Schottky Barrier Height, SBH) 계산, 제1 음이온화층
SrRuO3(전극)/SrTiO3(유전체)의 적층체에 비하여 SrRuO3/SrTiO3 사이에 중간층으로서 제1 음이온화층이 배치된 적층체의 쇼트키 장벽 높이(SBH)의 변화량(ΔV)을 계산하여 그 결과의 일부를 하기 표 1에 나타내었다.
도 1a 및 1b를 참조하면, SrRuO3/SrTiO3 사이에 중간층으로서 제1 음이온화층이 배치된다. 중간층이 포함하는 금속 양이온의 위치는 페로브스카이트 구조에서 6개의 산소 원자에 배위되는 옥타헤드랄 사이트이다. ABO3에서 B에 해당한다.
유전 상수 및 밴드갭은 비엔나 ab initio 시뮬레이션 패키지(VASP)를 사용하여 밀도함수이론(DFT, density functional theory)의 기반(framework)에서 계산되었다.
중간층이 배치된 적층체의 쇼트키 장벽 높이는 하기 수학식 1로 표시된다. 톨러런스 파라미터(Goldschmidt tolerance factor, t)는 입방정계 페로브스카이트(cubic perovskite) 구조의 안정성을 나타내는 파라미터이다. 1에 가까울수록 입방정계 페로브 스카이트의 구조 안정성이 높으며, 하기 수학식 2로 표시된다.
<수학식 1>
SBH = Φ - χ + ΔV
상기 식에서, Φ는 전극의 일 함수(work function), χ 유전체의 전자 친화도(electron affinity), ΔV는 SBH의 변화량
<수학식 2>
상기 식에서, 는 A이온의 이온반경, 는 B이온의 이온반경, 는 산소의 이온반경, t는 톨러런스 인자(Goldschmidt tolerance factor)
중간층 중간층의 양이온 SBH 변화량 [eV] 톨러런스 인자 (t)
[GaO2]- Ga+3 1.24 0.99
[InO2] - In+3 0.11 0.91
[BeO2] -2 Be+2 1.43 1.09
[MgO2]-2 Mg+2 1.49 1.02
[LiO2]-3 Li+ 1.51 0.93
표 1에 보여지는 바와 같이, 전극과 유전층 사이에 중간층으로서 제1 음이온화층이 배치됨에 의하여, 입방정계 페로브스카이트 구조가 안정한 톨러런스 인자가 0.9에서 1.10 범위의 증간층을 포함하는 적층체의 쇼트키 장벽 높이가 증가하였음을 확인하였다.
이러한 쇼트키 장벽 증가는 제1 음이온화층이 대응하는 전극 측에 반대 극성을 가지는 가림 전하(screening charge)를 유도하여 전극과 유전층 사이에 추가적인 정전기적 전위차(electrostatic potential difference)를 유도하였기 때문으로 판단된다.
따라서, 전극과 유전층 사이에 중간층으로서 배치되는 제1 음이온화층이 커패시터의 누설 전류 차단층으로서 적합함을 확인하였다.
평가예 2: 소트키 장벽 높이 계산 (Schottky Barrier Height, SBH) 계산, 제2 음이온화층
SrRuO3(전극)/SrTiO3(유전체)의 적층체에 비하여 SrRuO3/SrTiO3 사이에 중간층으로서 제2 음이온화층이 배치된 적층체의 쇼트키 장벽 높이(SBH)의 변화량(ΔV)을 계산하여 그 결과의 일부를 하기 표 2에 나타내었다.
도 2a 및 2b를 참조하면, SrRuO3/SrTiO3 사이에 중간층으로서 제2 음이온화층이 배치된다. 중간층이 포함하는 금속 양이온의 위치는 페로브스카이트 구조에서 12개의 산소 원자에 배위되는 쿠보옥타헤드랄 사이트이다. ABO3에서 A에 해당한다. 유전 상수 및 밴드갭은 비엔나 ab initio 시뮬레이션 패키지(VASP)를 사용하여 밀도함수이론(DFT, density functional theory)의 기반(framework)에서 계산되었다.
중간층이 배치된 적층체의 쇼트키 장벽 높이는 하기 수학식 1로 표시된다. 톨러런스 파라미터(Goldschmidt tolerance factor, t)는 입방정계 페로브스카이트(cubic perovskite) 구조의 안정성을 나타내는 파라미터이다. 1에 가까울수록 입방정계 페로브 스카이트의 구조 안정성이 높으며, 하기 수학식 2로 표시된다.
<수학식 1>
SBH = Φ - χ + ΔV
상기 식에서, Φ는 전극의 일 함수(work function), χ 유전체의 전자 친화도(electron affinity), ΔV는 SBH의 변화량
<수학식 2>
상기 식에서, 는 A이온의 이온반경, 는 B이온의 이온반경, 는 산소의 이온반경, t는 톨러런스 인자(Goldschmidt tolerance factor)
중간층 중간층의 양이온 SBH 변화량 [eV] 톨러런스 인자 (t)
[LiO]- Li+ 0.59 0.88
[NaO] - Na+ 0.96 0.98
[KO] - K+ 0.93 1.07
[RbO] - Rb+ 0.59 1.10
[SrO] Sr+2 0.0 1.00
[BaO] Ba+2 0.02 1.06
[YO] + Y+3 -0.62 0.93
[LaO]+ La+3 -0.67 0.97
[SmO]+ Sm+3 -0.65 0.93
[DyO]+ Dy+3 -0.61 0.97
표 2에 보여지는 바와 같이, 전극과 유전층 사이에 1가 양이온이 적용된 중간층으로서 제2 음이온화층이 배치됨에 의하여, 적층체의 쇼트키 장벽 높이가 대부분 증가하였음과 톨러런스 인자는 1과 가까운 값으로 입장정계 페로브 스카이트 구조가 안정함을 확인하였다.
따라서, 전극과 유전층 사이에 중간층으로서 배치되는 제2 음이온화층이 커패시터의 누설 전류 차단층으로서 적합함을 확인하였다.
이에 반해, 전극과 유전층 사이에 중간층으로서 양이온층이 배치되는 경우에 적층체의 쇼트키 장벽 높이가 오히려 감소하였다.
평가예 3: 소트키 장벽 높이 계산 (Schottky Barrier Height, SBH) 계산, 제1 중성층
SrRuO3(전극)/SrTiO3(유전체)의 적층체에 비하여 SrRuO3/SrTiO3 사이에 중간층으로서 제1 중성층이 배치된 적층체의 쇼트키 장벽 높이(SBH)의 변화량(ΔV)을 계산하여 그 결과의 일부를 하기 표 2에 나타내었다.
도 3a 및 3b를 참조하면, SrRuO3/SrTiO3 사이에 중간층으로서 제1 중성층이 배치된다. 제1 중성층은 ABO3 조성의 페로브스카이트 화합물이다.
유전 상수 및 밴드갭은 비엔나 ab initio 시뮬레이션 패키지(VASP)를 사용하여 밀도함수이론(DFT, density functional theory)의 기반(framework)에서 계산되었다.
중간층이 배치된 적층체의 쇼트키 장벽 높이는 하기 수학식 1로 표시된다.
<수학식 1>
SBH = Φ - χ + ΔV
상기 식에서, Φ는 전극의 일 함수(work function), χ 유전체의 전자 친화도(electron affinity), ΔV는 SBH의 변화량
중간층 중간층의 양이온 SBH 변화량 [eV]
- - -
ScGaO3 Sc+3, Ga+3 0.60
LaAlO3 La+3, Al+3 0.50
표 3에 보여지는 바와 같이, 전극과 유전층 사이에 중간층으로서 제1 중성층이 배치됨에 의하여, 적층체의 쇼트키 장벽 높이가 증가하였다.
따라서, 전극과 유전층 사이에 중간층으로서 배치되는 제1 중성층이 커패시터의 누설 전류 차단층으로서 적합함을 확인하였다.
평가예 4: 소트키 장벽 높이 계산 (Schottky Barrier Height, SBH) 계산, 두께 변화
SrRuO3(전극)/SrTiO3(유전체)의 적층체에 비하여 SrRuO3/SrTiO3 사이에 중간층으로서 제1 음이온화층 또는 양이온화층이 배치된 적층체에서 중간층의 두께에 따른 쇼트키 장벽 높이(SBH)의 변화량(ΔV)을 계산하여 그 결과의 일부를 하기 표 2에 나타내었다. 도 4a 및 4b를 참조하면, SrRuO3/SrTiO3 사이에 중간층으로서 제1 음이온화층이 배치된다. 중간층의 두께는 1 단위 셀 및 2 단위 셀이다.
유전 상수 및 밴드갭은 비엔나 ab initio 시뮬레이션 패키지(VASP)를 사용하여 밀도함수이론(DFT, density functional theory)의 기반(framework)에서 계산되었다.
중간층이 배치된 적층체의 쇼트키 장벽 높이는 하기 수학식 1로 표시된다.
<수학식 1>
SBH = Φ - χ + ΔV
상기 식에서, Φ는 전극의 일 함수(work function), χ 유전체의 전자 친화도(electron affinity), ΔV는 SBH의 변화량
중간층 중간층의 양이온 SBH 변화량 [eV] 단위 셀 갯수
[GaO2]- Ga+3 1.24 1
[GaO2] - Ga+3 1.40 2
[YO]+ Y+3 -0.65 1
[YO]+ Y+3 -0.75 2
표 4에 보여지는 바와 같이, 중간층으로서 제1 음이온화층이 배치되는 적층체에서 중간층의 두께가 증가할수록, 적층체의 쇼트키 장벽 높이가 증가하였다.
따라서, 전극과 유전층 사이에 배치되는 중간층으로 배치되는 제1 음이온화층의 두께가 증가함에 따라 중간층이 커패시터의 누설 전류 차단층으로서 적합함을 확인하였다.
이에 반해, 중간층으로서 양이온화층이 배치되는 적층체에서 중간층의 두께가 증가할수록 적층체의 쇼트키 장벽 높이가 감소하였다.
평가예 5: 누설 전류 측정
실시예 1, 실시예 12, 비교예 1 및 비교예 4에서 제조된 커패시터에 대하여 누설전류를 측정하였다.
누설전류는 커페시터에 1V의 전압이 가해졌을 시의 전류 밀도이다. 측정 결과를 하기 표 5에 나타내었다.
중간층 중간층 두께
(단위 셀 개수)		 누설 전류
[A/cm2]
실시예 1 [GaO2]- 1 1.0×10-5
실시예 12 [GaO2]- 2 2.2×10-6
비교예 4 - 1 2.4×10-4
표 5에서 보여지는 바와 같이 중간층을 포함하는 실시예들의 커페시터는 중간층을 포함하지 않는 비교예 4의 커패시터 및 양이온성 중간층만을 포함하는 비교예 1의 커패시터에 비하여 누설전류가 감소되었다.
따라서, 중간층을 포함하는 커패시터가 높은 유전상수를 가지는 유전층을 포함하는 커패시터의 제조에 적합함을 확인하였다.
11: 제1 전극 12: 유전체층
13: 제2 전극 20: 커패시터
100: 기재

Claims (30)

  1. 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및
    상기 제1 박막 전극층과 상기 유전체층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며,
    상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전체층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며,
    상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며,
    상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며,
    상기 제2 음이온화층이 1가 양이온을 포함하며,
    상기 제1 중성층이 복수의 3가 양이온을 포함하며,
    상기 제1 중성층이
    [A3O]+로 표시되는 제1 양이온화층(first cationized layer); 및
    [B3O2]-로 표시되는 제3 음이온화층(third anionized layer)을 포함하며,
    상기 A3는 3가 양이온이며, 상기 B3는 3가 양이온이며, A3와 B3는 서로 다른 금속인, 커패시터.
  2. 제1 항에 있어서, 상기 제1 음이온화층(first anionized layer)이
    [B1O2]-a로 표시되며,
    상기 B1은 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온이며,
    상기 a는 1, 2 또는 3인, 커패시터.
  3. 제2 항에 있어서, 상기 B1은 Li, Na, K, Rb, Cs, Mg, Be, Ba, Ca, Ga, 또는 In인, 커패시터.
  4. 제1 항에 있어서, 상기 제1 음이온화층이
    [GaO2]-, [InO2] -, [BeO2] -2, [MgO2]-2, [BaO2]-2, [CaO2] -2, [LiO2]-3, [NaO2] -3, [KO2] -3, 또는 [RbO2] 3- 로 표시되는, 커패시터.
  5. 제1 항에 있어서, 상기 중간층이, 상기 제1 음이온화층을 포함하며,
    제2 중성층(second neutral layer)을 더 포함하며,
    상기 제2 중성층이 [A1O]로 표시되며, 상기 A1은 2가 양이온인, 커패시터.
  6. 제5 항에 있어서, 상기 A1은 Sr, Ca, Ba, Mg, 또는 Be인, 커패시터.
  7. 제5 항에 있어서, 상기 제2 중성층이 [SrO], [CaO], [BaO], [MgO] 또는 [BeO]로 표시되는, 커패시터.
  8. 제1 항에 있어서, 상기 중간층이 제1 음이온화층 및 제2 중성층을 포함하며,
    상기 제1 음이온화층과 상기 제2 중성층이 교대로 적층되며,
    상기 제1 음이온화층과 상기 제2 중성층이 서로 다른 금속을 포함하는, 커패시터.
  9. 제1 항에 있어서, 상기 중간층이, 하기 화학식 1로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함하는, 커패시터:
    <화학식 1>
    [A1B1Ox]
    상기 식에서,
    A1은 2가 양이온이며,
    B1은 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온이며,
    2.5<x≤3.0이다.
  10. 제1 항에 있어서, 상기 중간층이,
    [SrGaOx], [CaGaOx], [BaGaOx], [PbGaOx],
    [SrInOx], [CaInOx], [BaInOx], [PbInOx],
    [SrBeOx], [CaBeOx], [BaBeOx], [PbBeOx],
    [SrMgOx], [CaMgOx], [BaMgOx], [PbMgOx],
    [SrBaOx], [CaBaOx], [PBBaOx],
    [SrCaOx], [BaCaOx], [PbCaOx],
    [SrLiOx], [CaLiOx], [BaLiOx], [PbLiOx],
    [SrNaOx], [CaNaOx], [BaNaOx], [PbNaOx]
    [SrKOx], [CaKOx], [BaKOx], [PbKOx],
    [SrRbOx], [CaRbOx], [BaRbOx], 또는 [PbRbOx] 중에서 선택된 금속산화물을 포함하며,
    2.5<x≤3.0 인, 커패시터.
  11. 제1 항에 있어서, 상기 제2 음이온화층(second anionized layer)이
    [A2O]-로 표시되며, 상기 A2는 1가 양이온인, 커패시터.
  12. 제11 항에 있어서, 상기 A2는 Li, Na, K, Rb, 또는 Cs인, 커패시터.
  13. 제11 항에 있어서, 상기 제2 음이온화층이
    [LiO]-, [NaO]-, [KO]-, 또는 [RbO]-로 표시되는, 커패시터.
  14. 제1 항에 있어서, 상기 중간층이, 상기 제2 음이온화층을 포함하며,
    제3 중성층(third neutral layer)을 더 포함하며
    상기 제3 중성층이 [B2O2]로 표시되며, 상기 B2는 4가 양이온인, 커패시터.
  15. 제14 항에 있어서, 상기 B2는 Ti, Hf, 또는 Zr인, 커패시터.
  16. 제14 항에 있어서, 상기 제3 중성층이
    [TiO2], [ZrO2], 또는 [HfO2]로 표시되는, 커패시터.
  17. 제1 항에 있어서, 상기 중간층이, 하기 화학식 2로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함하는, 커패시터:
    <화학식 2>
    [A2B2Ox]
    상기 식에서,
    A2는 1가 양이온이며,
    B2는 4가 양이온이며,
    2.5≤x≤3.0 이다.
  18. 제1 항에 있어서, 상기 중간층이,
    [LiTiOx], [NaTiOx], [KTiOx], [RbTiOx],
    [LiZrOx], [NaZrOx], [KZrOx], [RbZrOx],
    [LiHfOx], [NaHfOx], [KHfOx], 또는 [RbHfOx] 중에서 선택된 금속산화물을 포함하며,
    2.5<x≤3.0 인, 커패시터.
  19. 제1 항에 있어서, 상기 제1 중성층이 하기 화학식 3으로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 금속산화물을 포함하는, 커패시터:
    <화학식 3>
    [A3B3O3]
    상기 식에서,
    A3은 3가 양이온이며,
    B3는 3가 양이온이다.
  20. 제1 항에 있어서, 상기 중간층이,
    [ScAlO3], [YAlO3], [LaAlO3], [CeAlO3], [PrAlO3], [NdAlO3], [SmAlO3], [DyAlO3],
    [ScGaO3], [YGaO3], [LaGaO3], [CeGaO3], [PrGaO3], [NdGaO3], [SmGaO3], [DyGaO3],
    [ScInO3], [YInO3], [LaInO3], [CeInO3], [PrInO3], [NdInO3], [SmInO3], 또는 [DyInO3] 중에서 선택된 금속산화물을 포함하는, 커패시터.
  21. 삭제
  22. 제1 항에 있어서, 상기 A3는 Sc, Y, La, Ce, Pr, Nd, Sm 또는 Dy이며,
    상기 B3는 Al, Ga, 또는 In인, 커패시터.
  23. 제1 항에 있어서, 상기 중간층이
    [ScO]+, [YO]+, [LaO]+, [CeO]+, [PrO]+, [NdO]+, [SmO]+, 또는 [DyO]+ 로 표시되는 제1 양이온화층; 및
    [AlO2]-, [GaO2]-, 또는 [InO2] - 로 표시되는 제3 음이온화층을 포함하는, 커패시터.
  24. 제1 항에 있어서, 상기 중간층이 1 내지 3 단위셀(unit cell)을 포함하며, 상기 중간층의 두께는 1Å 내지 15Å 이며,
    상기 제1 박막 전극층 또는 제2 박막 전극층과 상기 유전층 사이의 쇼트키 장벽 높이(Schottky Barrier Height, SBH)가, 1.5 eV 이상이며,
    상기 중간층이 에피텍시 성장(epitaxy growth)에 의하여 형성되는, 커패시터.
  25. 제1 항에 있어서, 상기 유전체층이 하기 화학식 4로 표시되며, 페로브스카이트형 결정 구조(perovskite type crystal structure)를 가지는 유전체를 포함하는, 커패시터.
    <화학식 4>
    A4B4O3
    상기 식에서,
    A4는 1가, 2가 또는 3가 양이온이며,
    B4는 3가, 4가 또는 5가 양이온이다.
  26. 제1 항에 있어서, 상기 유전체층이 SrTiO3, CaTiO3, BaTiO3, SrHfO3, CaHfO3, BaHfO3, SrZrO3, CaZrO3, BaZrO3, PbTiO3, NaNbO3, NaTaO3, RbTaO3, RbNbO3, RbTaO3 또는 EuTiO3 중에서 선택된 유전체를 포함하는, 커패시터.
  27. 제1 항에 있어서, 상기 유전체층의 두께가 10 nm 내지 100 nm 이며,
    상기 제1 박막 전극층 및 상기 제2 박막 전극층의 두께가 각각 10 nm 내지 1000 nm이며,
    상기 제1 박막 전극층 및 상기 제2 박막 전극층 중 하나 이상이 페로브스카이트형 결정 구조(perovskite-type crystal structure)를 가지는, 커패시터.
  28. 제1 항 내지 제20 항 및 제22 항 내지 제27 항 중 어느 한 항에 따른 커패시터를 포함하는 전자 소자.
  29. 제28 항에 있어서, 상기 전자 소자는 반도체 소자인, 전자 소자.
  30. 제1 박막 전극층 또는 제2 박막 전극층을 제공하는 단계;
    상기 제1 박막 전극층 또는 제2 박막 전극층의 일면 상에 에피텍시 성장(epitaxy growth)에 의하여 중간층을 배치하는 단계;
    상기 중간층 상에 유전체층을 배치하는 단계; 및
    상기 유전체층 상에 다른 박막 전극층을 배치하여 커패시터를 제공하는 단계를 포함하며,
    상기 커패시터가, 제1 박막 전극층; 제2 박막 전극층; 상기 제1 박막 전극층과 제2 박막 전극층 사이에 배치되는 유전체층; 및
    상기 제1 박막 전극층과 유전층 사이 및 상기 제2 박막 전극층과 상기 유전체층 사이 중 하나 이상에 배치되는 중간층(interlayer)을 포함하며,
    상기 중간층이, 상기 중간층과 접촉하는 전극층 및 유전체층 중 하나 이상과 동일한 형태(type)의 결정 구조를 가지며, 이들과 서로 다른 조성을 가지며,
    상기 중간층이 제1 음이온화층(first anionized layer)을 포함하거나, 제2 음이온화층(second anionized layer)을 포함하거나, 또는 제1 중성층(first neutral layer)을 포함하며,
    상기 제1 음이온화층이 1가 양이온, 2가 양이온 또는 원자량 20 이상의 3가 양이온을 포함하며,
    상기 제2 음이온화층이 1가 양이온을 포함하며,
    상기 제1 중성층이 복수의 3가 양이온을 포함하며,
    상기 유전체층이 페로브스카이트 결정구조의 3원계 산화물을 포함하며,
    상기 제1 중성층이
    [A3O]+로 표시되는 제1 양이온화층(first cationized layer); 및
    [B3O2]-로 표시되는 제3 음이온화층(third anionized layer)을 포함하며,
    상기 A3는 3가 양이온이며, 상기 B3는 3가 양이온이며, A3와 B3는 서로 다른 금속인, 커패시터 제조방법.
KR1020210097212A 2021-07-23 2021-07-23 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법 KR102646793B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210097212A KR102646793B1 (ko) 2021-07-23 2021-07-23 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
US17/564,699 US20230035431A1 (en) 2021-07-23 2021-12-29 Capacitor, electronic device including the same, and method of manufacturing the same
EP22164732.4A EP4123672A1 (en) 2021-07-23 2022-03-28 Capacitor, electronic device including the same, and method of manufacturing the same
CN202210423342.9A CN115692023A (zh) 2021-07-23 2022-04-21 电容器、包括其的电子器件、和制造其的方法
JP2022117303A JP2023016793A (ja) 2021-07-23 2022-07-22 キャパシタ、それを含む電子装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210097212A KR102646793B1 (ko) 2021-07-23 2021-07-23 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20230015725A KR20230015725A (ko) 2023-01-31
KR102646793B1 true KR102646793B1 (ko) 2024-03-13

Family

ID=81328134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210097212A KR102646793B1 (ko) 2021-07-23 2021-07-23 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법

Country Status (5)

Country Link
US (1) US20230035431A1 (ko)
EP (1) EP4123672A1 (ko)
JP (1) JP2023016793A (ko)
KR (1) KR102646793B1 (ko)
CN (1) CN115692023A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123243A1 (en) * 2006-11-29 2008-05-29 Seiko Epson Corporation Ferroelectric capacitor
US20210066544A1 (en) * 2019-09-04 2021-03-04 Lg Display Co., Ltd. Light emitting diode and light emitting device including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040146138A1 (en) * 2003-01-23 2004-07-29 Motorola, Inc. Large flat panel gallium arsenide arrays on silicon substrate for low dose X-ray digital imaging
US20080038592A1 (en) * 2004-10-08 2008-02-14 Harlan Anderson Method of operating a solid oxide fuel cell having a porous electrolyte
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
JPWO2010140307A1 (ja) * 2009-06-02 2012-11-15 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8906818B2 (en) * 2009-10-13 2014-12-09 Recapping, Inc. High energy density ionic dielectric materials and devices
EP2581922A1 (en) * 2010-06-10 2013-04-17 Kanji Shimizu Electrical energy storage device
US8722504B2 (en) * 2011-09-21 2014-05-13 Intermolecular, Inc. Interfacial layer for DRAM capacitor
CN111341561A (zh) * 2020-03-20 2020-06-26 清华大学 一种双层介质薄膜及其制备方法和薄膜电容器
CN115428191A (zh) * 2020-10-16 2022-12-02 麦克赛尔株式会社 电化学元件用电极活性物质及其制造方法、电化学元件用电极材料、电化学元件用电极、电化学元件以及移动体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123243A1 (en) * 2006-11-29 2008-05-29 Seiko Epson Corporation Ferroelectric capacitor
US20210066544A1 (en) * 2019-09-04 2021-03-04 Lg Display Co., Ltd. Light emitting diode and light emitting device including the same

Also Published As

Publication number Publication date
EP4123672A1 (en) 2023-01-25
US20230035431A1 (en) 2023-02-02
CN115692023A (zh) 2023-02-03
JP2023016793A (ja) 2023-02-02
KR20230015725A (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100648860B1 (ko) 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
KR101123433B1 (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
KR101368147B1 (ko) 커패시터들을 형성하는 방법
KR100541179B1 (ko) 유전막 형성 장치 및 방법
US9431474B2 (en) Metal-insulator-metal stack and method for manufacturing the same
US20080138503A1 (en) Method For Forming Dielectric Film And Method For Forming Capacitor In Semiconductor Device Using The Same
KR100518518B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US11217660B2 (en) Dielectric, capacitor including dielectric, semiconductor device including dielectric, and method of manufacturing dielectric
KR102646793B1 (ko) 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
US10947126B2 (en) Dielectric, capacitor and semiconductor device including the same, and method of preparing the dielectric
KR20210047119A (ko) 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
KR20230031715A (ko) 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
KR102640209B1 (ko) 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법
US20230402231A1 (en) Capacitor, electronic device including the same, and method of preparing the capacitor
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
CN117219623A (zh) 电容器、包括其的电子器件及制备所述电容器的方法
KR20130123183A (ko) 캐패시터 및 그 제조방법
KR100645204B1 (ko) 강유전 박막의 형성 방법
KR20220071682A (ko) 유전체 박막, 이를 포함하는 커패시터 및 유전체 박막의 제조방법
KR20010028836A (ko) 반도체 장치의 커패시터 제조 방법
KR20080102626A (ko) 캐패시터 및 그의 제조방법
KR20110013037A (ko) 유전막 및 이를 포함하는 캐패시터 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right